JPH11219133A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH11219133A JPH11219133A JP10020566A JP2056698A JPH11219133A JP H11219133 A JPH11219133 A JP H11219133A JP 10020566 A JP10020566 A JP 10020566A JP 2056698 A JP2056698 A JP 2056698A JP H11219133 A JPH11219133 A JP H11219133A
- Authority
- JP
- Japan
- Prior art keywords
- image display
- organic
- tft
- polysilicon
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000013078 crystal Substances 0.000 claims abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 claims abstract description 21
- 239000010409 thin film Substances 0.000 claims abstract description 17
- 239000006185 dispersion Substances 0.000 abstract 2
- 238000005401 electroluminescence Methods 0.000 description 45
- 239000010408 film Substances 0.000 description 24
- 239000010410 layer Substances 0.000 description 24
- 239000003990 capacitor Substances 0.000 description 18
- 239000000758 substrate Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 12
- 239000011159 matrix material Substances 0.000 description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 241001663154 Electron Species 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】有機ＥＬ画像表示装置において、発光電流駆動
用ＴＦＴの特性のバラツキによる表示画面のバラツキを
改善すること。 【解決手段】一画素毎に、直流電源で駆動される薄膜表
示素子を有する画像表示装置において、この薄膜表示素
子に駆動電流を流す発光電流駆動用ＴＦＴの活性層をポ
リシリコンで形成するとともに、この活性層で構成され
るゲートの長さ及び幅の寸法を、それぞれ活性層を構成
するポリシリコンの結晶粒領域の平均径の１０倍以上に
する。
用ＴＦＴの特性のバラツキによる表示画面のバラツキを
改善すること。 【解決手段】一画素毎に、直流電源で駆動される薄膜表
示素子を有する画像表示装置において、この薄膜表示素
子に駆動電流を流す発光電流駆動用ＴＦＴの活性層をポ
リシリコンで形成するとともに、この活性層で構成され
るゲートの長さ及び幅の寸法を、それぞれ活性層を構成
するポリシリコンの結晶粒領域の平均径の１０倍以上に
する。
Description
【０００１】
【発明の属する技術分野】本発明は画像表示装置に係
り、特に有機エレクトロルミネセンス（ＥＬ）表示装置
に好適な、高画質の画像表示装置に関する。
り、特に有機エレクトロルミネセンス（ＥＬ）表示装置
に好適な、高画質の画像表示装置に関する。
【０００２】
【従来の技術】近年において、有機ＥＬ素子を用いた表
示装置が開発されている。有機ＥＬ素子を多数使用した
有機ＥＬ素子装置をアクティブマトリックス回路により
駆動する場合、各ＥＬのピクセル（画素）には、このピ
クセルに対して供給する電流を制御するための薄膜トラ
ンジスタ（ＴＦＴ）の如きＦＥＴ（電界効果トランジス
タ）が一組ずつ接続されている。すなわち有機ＥＬ素子
に駆動電流を流すバイアス用のＴＦＴと、そのバイアス
用ＴＦＴを選択すべきかを示すスイッチ用のＴＦＴが一
組ずつ接続されている。
示装置が開発されている。有機ＥＬ素子を多数使用した
有機ＥＬ素子装置をアクティブマトリックス回路により
駆動する場合、各ＥＬのピクセル（画素）には、このピ
クセルに対して供給する電流を制御するための薄膜トラ
ンジスタ（ＴＦＴ）の如きＦＥＴ（電界効果トランジス
タ）が一組ずつ接続されている。すなわち有機ＥＬ素子
に駆動電流を流すバイアス用のＴＦＴと、そのバイアス
用ＴＦＴを選択すべきかを示すスイッチ用のＴＦＴが一
組ずつ接続されている。
【０００３】従来のアクティブマトリックス型の有機Ｅ
Ｌ表示装置の回路図の一例を図９に示す。この有機ＥＬ
表示装置は、Ｘ方向信号線３０１−１、３０１−２・・
・、Ｙ方向信号線３０２−１、３０２−２・・・電源Ｖ
ｄｄ線３０３−１、３０３−２・・・、スイッチ用ＴＦ
Ｔトランジスタ３０４−１、３０４−２・・・、電流制
御用ＴＦＴトランジスタ３０５−１、３０５−２・・
・、有機ＥＬ素子３０６−１、３０６−２・・・、コン
デンサ３０７−１、３０７−２・・・、Ｘ方向周辺駆動
回路３０８、Ｙ方向周辺駆動回路３０９等により構成さ
れる。
Ｌ表示装置の回路図の一例を図９に示す。この有機ＥＬ
表示装置は、Ｘ方向信号線３０１−１、３０１−２・・
・、Ｙ方向信号線３０２−１、３０２−２・・・電源Ｖ
ｄｄ線３０３−１、３０３−２・・・、スイッチ用ＴＦ
Ｔトランジスタ３０４−１、３０４−２・・・、電流制
御用ＴＦＴトランジスタ３０５−１、３０５−２・・
・、有機ＥＬ素子３０６−１、３０６−２・・・、コン
デンサ３０７−１、３０７−２・・・、Ｘ方向周辺駆動
回路３０８、Ｙ方向周辺駆動回路３０９等により構成さ
れる。
【０００４】Ｘ方向信号線３０１、Ｙ方向信号線３０２
により画素が特定され、その画素においてスイッチ用Ｔ
ＦＴトランジスタ３０４がオンにされてその信号保持用
コンデンサ３０７に画像データが保持される。これによ
り電流制御用のＴＦＴトランジスタ３０５がオンにさ
れ、電源線３０３より有機ＥＬ素子３０６に画像データ
に応じたバイアス用の電流が流れ、これが発光される。
により画素が特定され、その画素においてスイッチ用Ｔ
ＦＴトランジスタ３０４がオンにされてその信号保持用
コンデンサ３０７に画像データが保持される。これによ
り電流制御用のＴＦＴトランジスタ３０５がオンにさ
れ、電源線３０３より有機ＥＬ素子３０６に画像データ
に応じたバイアス用の電流が流れ、これが発光される。
【０００５】例えばＸ方向信号線３０１−１に画像デー
タに応じた信号が出力され、Ｙ方向信号線３０２−１に
Ｙ方向走査信号が出力されると、これにより特定された
画素のスイッチ用ＴＦＴトランジスタ３０４−１がオン
になり、画像データに応じた信号により電流制御用ＴＦ
Ｔトランジスタ３０５−１が導通されて有機ＥＬ素子３
０６−１に、この画像データに応じた発光電流が流れ、
発光制御される。 このように、一画素毎に、薄膜型の
ＥＬ素子と、前記ＥＬ素子の発光制御用の電流制御用Ｔ
ＦＴトランジスタと、前記電流制御用ＴＦＴトランジス
タのゲート電極に接続された信号保持用のコンデンサ
と、前記キャパシタへのデータ書き込み用のスイッチ用
のＴＦＴトランジスタ等を有するアクティブマトリック
ス型ＥＬ画像表示装置において、ＥＬ素子の発光強度
は、信号保持用のキャパシタに蓄積された電圧によって
制御された発光電流制御用の非線形素子であるＴＦＴト
ランジスタに流れる電流で決定される。（Ａ６６−ｉｎ
２０１ｐｉ Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ
Ｄｉｓｐｌａｙ Ｔ．ｐ．Ｂｒｏｄｙ、 Ｆ．Ｃ．Ｌ
ｕｏ、ｅｔ．ａｌ．、ＩＥＥＥ Ｔｒａｎｓ．Ｅｌｅｃ
ｔｒｏｎ Ｄｅｖｉｃｅｓ、Ｖｏｌ．ＥＤ−２２、Ｎ
ｏ．９、Ｓｅｐ．１９７５，ｐ７３９〜ｐ７４９参照） このとき使用される信号保持用のコンデンサの容量は微
少な選択時間内で画素スイッチＴＦＴトランジスタが十
分に電荷を充電できる容量以下であり、またこの画素ス
イッチＴＦＴトランジスタの非選択時のリーク電流が次
の書き込み時間まで失わせる電荷により発生するコンデ
ンサの保持電圧の低下が表示パネルの画像に悪影響を与
えない容量以上であることが求められる。
タに応じた信号が出力され、Ｙ方向信号線３０２−１に
Ｙ方向走査信号が出力されると、これにより特定された
画素のスイッチ用ＴＦＴトランジスタ３０４−１がオン
になり、画像データに応じた信号により電流制御用ＴＦ
Ｔトランジスタ３０５−１が導通されて有機ＥＬ素子３
０６−１に、この画像データに応じた発光電流が流れ、
発光制御される。 このように、一画素毎に、薄膜型の
ＥＬ素子と、前記ＥＬ素子の発光制御用の電流制御用Ｔ
ＦＴトランジスタと、前記電流制御用ＴＦＴトランジス
タのゲート電極に接続された信号保持用のコンデンサ
と、前記キャパシタへのデータ書き込み用のスイッチ用
のＴＦＴトランジスタ等を有するアクティブマトリック
ス型ＥＬ画像表示装置において、ＥＬ素子の発光強度
は、信号保持用のキャパシタに蓄積された電圧によって
制御された発光電流制御用の非線形素子であるＴＦＴト
ランジスタに流れる電流で決定される。（Ａ６６−ｉｎ
２０１ｐｉ Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ
Ｄｉｓｐｌａｙ Ｔ．ｐ．Ｂｒｏｄｙ、 Ｆ．Ｃ．Ｌ
ｕｏ、ｅｔ．ａｌ．、ＩＥＥＥ Ｔｒａｎｓ．Ｅｌｅｃ
ｔｒｏｎ Ｄｅｖｉｃｅｓ、Ｖｏｌ．ＥＤ−２２、Ｎ
ｏ．９、Ｓｅｐ．１９７５，ｐ７３９〜ｐ７４９参照） このとき使用される信号保持用のコンデンサの容量は微
少な選択時間内で画素スイッチＴＦＴトランジスタが十
分に電荷を充電できる容量以下であり、またこの画素ス
イッチＴＦＴトランジスタの非選択時のリーク電流が次
の書き込み時間まで失わせる電荷により発生するコンデ
ンサの保持電圧の低下が表示パネルの画像に悪影響を与
えない容量以上であることが求められる。
【０００６】
【発明が解決しようとする課題】ところでアクティブマ
トリックスの表示装置は、その視認性から拡大投影を行
う光学系を用いない場合は、４インチ以上の画角が要求
される。このサイズの表示面をシリコン単結晶基板上に
構成することは、現在の単結晶Ｓｉ基板の製作技術では
１枚の単結晶基板から得られる枚数が非常に少ないため
大変なコストがかかってしまう。
トリックスの表示装置は、その視認性から拡大投影を行
う光学系を用いない場合は、４インチ以上の画角が要求
される。このサイズの表示面をシリコン単結晶基板上に
構成することは、現在の単結晶Ｓｉ基板の製作技術では
１枚の単結晶基板から得られる枚数が非常に少ないため
大変なコストがかかってしまう。
【０００７】そこでアクティブマトリックスの表示装置
では、ガラス基板等の平面基板上に作成した非単結晶Ｓ
ｉ等の半導体層を用いた薄膜トランジスタ（ＴＦＴ）を
使用することが望ましい。
では、ガラス基板等の平面基板上に作成した非単結晶Ｓ
ｉ等の半導体層を用いた薄膜トランジスタ（ＴＦＴ）を
使用することが望ましい。
【０００８】ところで平面基板上に形成される半導体層
は大面積のものが比較的容易に成膜できることから、ア
モルファスＳｉ膜（以下ａ−Ｓｉ膜という）を用いるこ
とが一般的である。しかしａ−Ｓｉ膜で形成されたＴＦ
Ｔは一方向に定常的に電流を流し続けると、閾値がドリ
フトして電流値が変わり、画質に変動が生ずる。しかも
ａ−Ｓｉ膜では移動度が小さいため高速応答でドライブ
できる電流にも限界があり、またＰチャネルの形成が困
難なところより、小規模なＣＭＯＳ回路の構成さえも困
難である。
は大面積のものが比較的容易に成膜できることから、ア
モルファスＳｉ膜（以下ａ−Ｓｉ膜という）を用いるこ
とが一般的である。しかしａ−Ｓｉ膜で形成されたＴＦ
Ｔは一方向に定常的に電流を流し続けると、閾値がドリ
フトして電流値が変わり、画質に変動が生ずる。しかも
ａ−Ｓｉ膜では移動度が小さいため高速応答でドライブ
できる電流にも限界があり、またＰチャネルの形成が困
難なところより、小規模なＣＭＯＳ回路の構成さえも困
難である。
【０００９】そのためアクティブマトリックス型有機Ｅ
Ｌ画像表示装置の半導体層としては、比較的大面積化が
容易でかつ高信頼性で移動度も高く、ＣＭＯＳ回路の形
成も可能なＰｏｌｙ−Ｓｉを用いることが望ましい。
Ｌ画像表示装置の半導体層としては、比較的大面積化が
容易でかつ高信頼性で移動度も高く、ＣＭＯＳ回路の形
成も可能なＰｏｌｙ−Ｓｉを用いることが望ましい。
【００１０】ところでＰｏｌｙ−Ｓｉ層を用いて形成さ
れたＴＦＴは、そのチャネル中に存在する結晶粒界の数
によりトラップ準位密度が変化し、これが特性に影響を
与える。そのためチャネル長、又はチャネル幅が結晶の
粒径に近づくにつれチャネル中に存在する粒界の数の変
動の割合が大きくなる。これはチャネル中のトラップ準
位密度の変動割合の増大、ひいてはＴＦＴの特性ばらつ
きの増大を引き起こす。このＴＦＴの特性ばらつきの増
大は表示装置の画質の低下を引き起こすので望ましくな
い。
れたＴＦＴは、そのチャネル中に存在する結晶粒界の数
によりトラップ準位密度が変化し、これが特性に影響を
与える。そのためチャネル長、又はチャネル幅が結晶の
粒径に近づくにつれチャネル中に存在する粒界の数の変
動の割合が大きくなる。これはチャネル中のトラップ準
位密度の変動割合の増大、ひいてはＴＦＴの特性ばらつ
きの増大を引き起こす。このＴＦＴの特性ばらつきの増
大は表示装置の画質の低下を引き起こすので望ましくな
い。
【００１１】従って本発明の第１の課題はＰｏｌｙ−Ｓ
ｉの粒径による特性のばらつきをなくし、表示面のばら
つきを改善することである。また、発光素子として有機
ＥＬ素子を用いる場合、通常光の取り出しは基板側の透
明電極から行われる。透明電極側の基板は透明基板にか
ぎられる。これは特開平８−２３４６８３号公報の段落
番号「００１１」等でコダックのチン・ワン・タンが示
しているように、有機ＥＬ素子の陽極には仕事関係が
４ｅＶ以下である、ＭｇＡｇ合金の如き、非透明な金属
でなければならないこと、このような金属は容易にパ
ターニングされないこと、有機ＥＬ素子の発光層また
は各キャリアの輸送層を形成する有機薄膜は有機溶剤を
用いるフォトレジストを適用するプロセスにより層間剥
離等の悪影響を受け易いことという理由のためである。
ｉの粒径による特性のばらつきをなくし、表示面のばら
つきを改善することである。また、発光素子として有機
ＥＬ素子を用いる場合、通常光の取り出しは基板側の透
明電極から行われる。透明電極側の基板は透明基板にか
ぎられる。これは特開平８−２３４６８３号公報の段落
番号「００１１」等でコダックのチン・ワン・タンが示
しているように、有機ＥＬ素子の陽極には仕事関係が
４ｅＶ以下である、ＭｇＡｇ合金の如き、非透明な金属
でなければならないこと、このような金属は容易にパ
ターニングされないこと、有機ＥＬ素子の発光層また
は各キャリアの輸送層を形成する有機薄膜は有機溶剤を
用いるフォトレジストを適用するプロセスにより層間剥
離等の悪影響を受け易いことという理由のためである。
【００１２】この理由により有機ＥＬ素子を画素毎に分
離するには有機層の形成前に成膜する陰極を構成する透
明電極をパターニングして行う。これにより光の導出は
基板側から行われることになる。又配線や、ＴＦＴ、容
量等の素子は通常非透明な薄膜で形成されるため、これ
らが形成されている領域は有機ＥＬ素子の発光を遮るの
で、このような各素子は有機ＥＬ素子の領域以外で形成
する必要がある。
離するには有機層の形成前に成膜する陰極を構成する透
明電極をパターニングして行う。これにより光の導出は
基板側から行われることになる。又配線や、ＴＦＴ、容
量等の素子は通常非透明な薄膜で形成されるため、これ
らが形成されている領域は有機ＥＬ素子の発光を遮るの
で、このような各素子は有機ＥＬ素子の領域以外で形成
する必要がある。
【００１３】いまアクティブマトリックス型有機ＥＬ画
像表示装置の一画素は、図１０（Ａ）に示す如く、選択
スイッチ用のＴＦＴ３０４、電流制御用のＴＦＴ３０
５、有機ＥＬ素子３０６、信号保持用コンデンサ３０７
が配置される。
像表示装置の一画素は、図１０（Ａ）に示す如く、選択
スイッチ用のＴＦＴ３０４、電流制御用のＴＦＴ３０
５、有機ＥＬ素子３０６、信号保持用コンデンサ３０７
が配置される。
【００１４】一画素の発光輝度は、図１０（Ｂ）に示す
ように、一画素の面積αで得る発光輝度になる。図１０
（Ｂ）は、アクティブマトリックス型有機ＥＬ画像表示
装置に対して、パッシブ型有機ＥＬ画像表示装置に対応
する、つまりパッシブ型有機ＥＬ素子４０６の面積がα
に相当する。アクティブマトリックス型有機ＥＬ画像表
示装置においては、図１０（Ａ）に示すように発光する
面積は、有機ＥＬ素子３０６の面積βでありβ＜αの関
係がある。
ように、一画素の面積αで得る発光輝度になる。図１０
（Ｂ）は、アクティブマトリックス型有機ＥＬ画像表示
装置に対して、パッシブ型有機ＥＬ画像表示装置に対応
する、つまりパッシブ型有機ＥＬ素子４０６の面積がα
に相当する。アクティブマトリックス型有機ＥＬ画像表
示装置においては、図１０（Ａ）に示すように発光する
面積は、有機ＥＬ素子３０６の面積βでありβ＜αの関
係がある。
【００１５】選択スイッチ用のＴＦＴ３０４、電流制御
用のＴＦＴ３０５、信号保持用コンデンサ３０７がない
場合が、図１０（Ｂ）になるが、このときの単位面積当
たりの発光輝度をＡとし、図１０（Ａ）に示す有機ＥＬ
素子３０６での単位面積当たりの発光輝度をＢとする。
用のＴＦＴ３０５、信号保持用コンデンサ３０７がない
場合が、図１０（Ｂ）になるが、このときの単位面積当
たりの発光輝度をＡとし、図１０（Ａ）に示す有機ＥＬ
素子３０６での単位面積当たりの発光輝度をＢとする。
【００１６】そしてそれぞれの一画素当たりの総発光輝
度を等しくすると以下の関係になる。 βＢ＝αＡ Ｂ＝（α／β）Ａ すなわち、実際のアクティブマトリックス型有機ＥＬ画
像表示装置においては、選択スイッチ用のＴＦＴ３０
４、電流制御用のＴＦＴ３０５、信号保持用コンデンサ
３０７が存在する為に、パッシブ型有機ＥＬ画像表示装
置と同等の発光輝度を得ようとした場合に有機ＥＬ素子
３０６での単位面積当たりの発光輝度を強くする必要が
ある。
度を等しくすると以下の関係になる。 βＢ＝αＡ Ｂ＝（α／β）Ａ すなわち、実際のアクティブマトリックス型有機ＥＬ画
像表示装置においては、選択スイッチ用のＴＦＴ３０
４、電流制御用のＴＦＴ３０５、信号保持用コンデンサ
３０７が存在する為に、パッシブ型有機ＥＬ画像表示装
置と同等の発光輝度を得ようとした場合に有機ＥＬ素子
３０６での単位面積当たりの発光輝度を強くする必要が
ある。
【００１７】換言すれば、ＴＦＴ等で構成された画素中
の回路部品の数、およびそのサイズの増大は、発光に直
接寄与する有機ＥＬ素子が画素中に占める面積の割合を
減少させるので、それにもとづく発光面積の減少を補う
ために有機ＥＬ素子の発光輝度を上昇せざるを得なくな
る。
の回路部品の数、およびそのサイズの増大は、発光に直
接寄与する有機ＥＬ素子が画素中に占める面積の割合を
減少させるので、それにもとづく発光面積の減少を補う
ために有機ＥＬ素子の発光輝度を上昇せざるを得なくな
る。
【００１８】発光輝度を上げるためには有機ＥＬ素子に
流れる電流の増大をもたらすことになり、その結果有機
ＥＬ素子の寿命を短くし、信頼性を損ねるため望ましく
ない。
流れる電流の増大をもたらすことになり、その結果有機
ＥＬ素子の寿命を短くし、信頼性を損ねるため望ましく
ない。
【００１９】そこで本発明の第２の課題は、発光面積の
減少を補うために部品の１つであるコンデンサを省略す
ることである。このように、本発明の第１の目的は、有
機ＥＬ素子の電流制御用のＴＦＴトランジスタをポリシ
リコンで構成しても表示面のバラツキを改善した画像表
示装置を提供することである。
減少を補うために部品の１つであるコンデンサを省略す
ることである。このように、本発明の第１の目的は、有
機ＥＬ素子の電流制御用のＴＦＴトランジスタをポリシ
リコンで構成しても表示面のバラツキを改善した画像表
示装置を提供することである。
【００２０】また本発明の他の目的は、信号保持用のコ
ンデンサを省略した画像表示装置を提供することであ
る。
ンデンサを省略した画像表示装置を提供することであ
る。
【００２１】
【課題を解決するための手段】前記目的を達成するため
本発明の画像表示装置では、下記（１）、（２）の如く
構成される。 （１）一画素毎に、直流電源で駆動される薄膜表示素子
を有する画像表示装置において、この薄膜表示素子に駆
動電流を流す発光電流駆動用ＴＦＴの活性層をポリシリ
コンで形成するとともに、この活性層で構成されるゲー
トの長さ及び幅の寸法を、それぞれ活性層を構成するポ
リシリコンの結晶粒領域の平均径の１０倍以上にしたこ
とを特徴とする。
本発明の画像表示装置では、下記（１）、（２）の如く
構成される。 （１）一画素毎に、直流電源で駆動される薄膜表示素子
を有する画像表示装置において、この薄膜表示素子に駆
動電流を流す発光電流駆動用ＴＦＴの活性層をポリシリ
コンで形成するとともに、この活性層で構成されるゲー
トの長さ及び幅の寸法を、それぞれ活性層を構成するポ
リシリコンの結晶粒領域の平均径の１０倍以上にしたこ
とを特徴とする。
【００２２】（２）前記（１）に記載された画像表示装
置において、前記発光電流駆動用ＴＦＴのゲート容量
を、次の表示用データ書き込み時間までそのゲート電圧
を保持するのに十分な容量を持つように形成したことを
特徴とする。
置において、前記発光電流駆動用ＴＦＴのゲート容量
を、次の表示用データ書き込み時間までそのゲート電圧
を保持するのに十分な容量を持つように形成したことを
特徴とする。
【００２３】これにより下記の如き効果が得られる。 （１）発光電流駆動用ＴＦＴのゲートの長さ及び幅の寸
法をそれぞれ、このＴＦＴの活性層を構成するポリシリ
コンの結晶粒領域の平均径の１０倍以上にしたことによ
り、例えば８階調で表示を行うとき、充分実用化ができ
るバラツキの範囲に抑制することができる。
法をそれぞれ、このＴＦＴの活性層を構成するポリシリ
コンの結晶粒領域の平均径の１０倍以上にしたことによ
り、例えば８階調で表示を行うとき、充分実用化ができ
るバラツキの範囲に抑制することができる。
【００２４】（２）発光電流駆動用ＴＦＴのゲート容量
を、次の表示用データ書き込み時間までそのゲート電圧
を保持するのに十分な容量となるように構成したので、
従来必要であった信号保持用のキャパシタを省略するこ
とができる。そのため部品数を省略できるのみならず、
一画素内の有機ＥＬ素子のサイズを大きくすることがで
き、その輝度を高めることなく使用できるので、長寿命
の画像表示装置を提供することができる。
を、次の表示用データ書き込み時間までそのゲート電圧
を保持するのに十分な容量となるように構成したので、
従来必要であった信号保持用のキャパシタを省略するこ
とができる。そのため部品数を省略できるのみならず、
一画素内の有機ＥＬ素子のサイズを大きくすることがで
き、その輝度を高めることなく使用できるので、長寿命
の画像表示装置を提供することができる。
【００２５】
【発明の実施の形態】本発明の一実施の形態を図１、図
２に基づき説明する。図１、図２は本発明の画像表示装
置を構成するＴＦＴ、特に有機ＥＬ素子の駆動電流を流
す発光電流駆動用ＴＦＴの製造工程図である。
２に基づき説明する。図１、図２は本発明の画像表示装
置を構成するＴＦＴ、特に有機ＥＬ素子の駆動電流を流
す発光電流駆動用ＴＦＴの製造工程図である。
【００２６】（１）基板１として例えば石英基板を使用
し、この基板１上にスパッタ法によりＳｉＯ2 膜２を約
１０００Åの厚さで成膜する（図１（Ａ）参照）。 （２）このＳｉＯ2 膜２の上にアモルファスＳｉ（ａ−
Ｓｉ）層３を約１０００Åの厚さでＬＰＣＶＤ法により
成膜する（図１（Ｂ）参照）。
し、この基板１上にスパッタ法によりＳｉＯ2 膜２を約
１０００Åの厚さで成膜する（図１（Ａ）参照）。 （２）このＳｉＯ2 膜２の上にアモルファスＳｉ（ａ−
Ｓｉ）層３を約１０００Åの厚さでＬＰＣＶＤ法により
成膜する（図１（Ｂ）参照）。
【００２７】このとき成膜条件は以下の通りである。 Ｓｉ2 Ｈ6 ガス １００〜５００ ＳＣＣＭ Ｈｅ ガス ５００ ＳＣＣＭ 圧力 ０．１〜１ Ｔｏｒｒ 加熱温度 ４３０〜５００℃ （３）このａ−Ｓｉ層３を固相成長させてポリシリコン
にする。この固相成長の条件は、例えば以下の通りであ
る。
にする。この固相成長の条件は、例えば以下の通りであ
る。
【００２８】 Ｎ2 １ ＳＬＭ ＴＥＭＰ ６００℃ 処理時間 ５〜２０ｈｒ 次に ＴＥＭＰ ８５０℃ 処理時間 ０．５〜３ｈｒ このようにしてａ−Ｓｉ層３を活性Ｓｉ層とすることが
できる。
できる。
【００２９】（４）次に前記（３）により形成したポリ
シリコン層３′をアイランドを形成するためパターニン
グする（図１（Ｃ）参照）。 （５）このパターニングしたポリシリコン層３′にゲー
ト酸化膜４を形成する（図１（Ｄ）参照）。
シリコン層３′をアイランドを形成するためパターニン
グする（図１（Ｃ）参照）。 （５）このパターニングしたポリシリコン層３′にゲー
ト酸化膜４を形成する（図１（Ｄ）参照）。
【００３０】このゲート酸化膜４の形成条件は、例えば
以下の通りである。 Ｈ2 ４ ＳＬＭ Ｏ2 １０ ＳＬＭ ＴＥＭＰ ８００℃ 処理時間 ５ ｈｒ （６）前記の如く、ゲート酸化膜４を形成し、このゲー
ト酸化膜４の上にゲート電極となるシリコン層５を減圧
ＣＶＤ法により、厚さ２５００Åに形成する（図１
（Ｅ）参照）。その成膜条件は、例えば以下の通りであ
る。
以下の通りである。 Ｈ2 ４ ＳＬＭ Ｏ2 １０ ＳＬＭ ＴＥＭＰ ８００℃ 処理時間 ５ ｈｒ （６）前記の如く、ゲート酸化膜４を形成し、このゲー
ト酸化膜４の上にゲート電極となるシリコン層５を減圧
ＣＶＤ法により、厚さ２５００Åに形成する（図１
（Ｅ）参照）。その成膜条件は、例えば以下の通りであ
る。
【００３１】 ０．１％のＰＨ3 が入ったＳｉＨ4 ガス ２００ＳＣＣＭ ＴＥＭＰ ６４０℃ 処理時間 ０．４Ｈｒ （７）次に所定のパターンに従ったエッチング工程によ
り、ゲート電極５とゲート酸化膜４とを形成する（図１
（Ｆ）参照）。
り、ゲート電極５とゲート酸化膜４とを形成する（図１
（Ｆ）参照）。
【００３２】（８）それからこのゲート電極５をマスク
として、ソース、ドレイン領域となるべき部分にイオン
ドーピング法により、例えばリンをドーピングしてゲー
ト電極に対してセルファラインとなるようにソース、ド
レイン領域６、９を形成する（図２（Ａ）参照）。
として、ソース、ドレイン領域となるべき部分にイオン
ドーピング法により、例えばリンをドーピングしてゲー
ト電極に対してセルファラインとなるようにソース、ド
レイン領域６、９を形成する（図２（Ａ）参照）。
【００３３】（９）これらの素子を含む基板を窒素雰囲
気中に６００℃で６時間処理し、その後更に８５０℃で
３０分間加熱し、ドーパントの活性化を行う。 （１０）さらにこの基板全体にＴＥＯＳを出発材料とし
て、ＳｉＯ2 膜を層間絶縁膜７として厚さ４０００Åに
形成する。このＳｉＯ2 膜の成膜条件は、例えば以下の
通りである。
気中に６００℃で６時間処理し、その後更に８５０℃で
３０分間加熱し、ドーパントの活性化を行う。 （１０）さらにこの基板全体にＴＥＯＳを出発材料とし
て、ＳｉＯ2 膜を層間絶縁膜７として厚さ４０００Åに
形成する。このＳｉＯ2 膜の成膜条件は、例えば以下の
通りである。
【００３４】 ＴＥＯＳガス １００ ＳＣＣＭ 加熱温度 ７００℃ 又はプラズマＴＥＯＳ法により下記の条件でＳｉＯ2 膜
を成膜する。
を成膜する。
【００３５】 ＴＥＯＳガス １０〜５０ ＳＣＣＭ Ｏ2 ガス ５００ ＳＣＣＭ パワー ５０〜３００ Ｗ 加熱温度 ６００℃ そしてこのＳｉＯ2 膜を形成後、各電極の配線のため、
必要とするパターンに従ってパターニングを行い、層間
絶縁膜７等を形成する（図２（Ｂ）参照）。
必要とするパターンに従ってパターニングを行い、層間
絶縁膜７等を形成する（図２（Ｂ）参照）。
【００３６】（１１）次に電極用の金属薄膜を成膜し
（図示省略）、パターニングして、薄膜トランジスタを
形成する。 （１２）前記の如く形成した薄膜トランジスタをさらに
水素雰囲気中で３５０℃で１時間熱処理し、水素化を行
い、半導体層の欠陥準位密度を減少させる。
（図示省略）、パターニングして、薄膜トランジスタを
形成する。 （１２）前記の如く形成した薄膜トランジスタをさらに
水素雰囲気中で３５０℃で１時間熱処理し、水素化を行
い、半導体層の欠陥準位密度を減少させる。
【００３７】この方法によれば、例えば４インチ対角の
表示面の有機ＥＬ表示装置の画面を横３２０、縦２４０
画素で構成するとき、一画素のサイズは２５０μｍ平方
位となるが、これに使用可能なゲートのサイズＬ＝２０
μｍ、Ｗ＝２０μｍ、あるいはＬ＝１０μｍ、Ｗ＝４０
μｍに適する０．５〜２μｍ径のグレンサイズのポリシ
リコン層を構成することができる。
表示面の有機ＥＬ表示装置の画面を横３２０、縦２４０
画素で構成するとき、一画素のサイズは２５０μｍ平方
位となるが、これに使用可能なゲートのサイズＬ＝２０
μｍ、Ｗ＝２０μｍ、あるいはＬ＝１０μｍ、Ｗ＝４０
μｍに適する０．５〜２μｍ径のグレンサイズのポリシ
リコン層を構成することができる。
【００３８】発光電流駆動用のＴＦＴをＰｏｌｙ−Ｓｉ
の結晶粒領域の平均径の１０倍以上にするということは
通常、従来画素に配置していたＴＦＴよりサイズが大き
くなり、これに伴いゲート容量も増大する。
の結晶粒領域の平均径の１０倍以上にするということは
通常、従来画素に配置していたＴＦＴよりサイズが大き
くなり、これに伴いゲート容量も増大する。
【００３９】そこでこのＴＦＴのサイズをＰｏｌｙ−Ｓ
ｉの結晶粒領域の平均径の１０倍以上と同時に従来配置
してあった信号保持用の容量と同程度のゲート容量を持
つように設計することにより、信号保持用の容量を省略
し、有機ＥＬ素子が画素中に占める面積を増やすことが
でき、信頼性を向上させる。
ｉの結晶粒領域の平均径の１０倍以上と同時に従来配置
してあった信号保持用の容量と同程度のゲート容量を持
つように設計することにより、信号保持用の容量を省略
し、有機ＥＬ素子が画素中に占める面積を増やすことが
でき、信頼性を向上させる。
【００４０】これにより従来コンデンサが占めていた面
積も有機ＥＬ素子が使用できるので、有機ＥＬ素子に流
れる電流を従来より抑制することができ長寿命なパネル
が得られる。
積も有機ＥＬ素子が使用できるので、有機ＥＬ素子に流
れる電流を従来より抑制することができ長寿命なパネル
が得られる。
【００４１】すなわち、図３に示す如く、一画素におけ
るコンデンサが不必要となる分だけ有機ＥＬ素子３０６
の面積を大きくすることができ、その画像表示装置の回
路も、図４に示す如く、従来のものに比較して簡略化す
ることができる。
るコンデンサが不必要となる分だけ有機ＥＬ素子３０６
の面積を大きくすることができ、その画像表示装置の回
路も、図４に示す如く、従来のものに比較して簡略化す
ることができる。
【００４２】本発明によれば結晶粒界をチャネル中に多
数存在させることにより、粒界の数の変動の割合を抑
え、これによりチャネル中のトラップ準位密度の変動割
合の抑制、ひいてはＴＦＴの特性ばらつきを抑制する。
数存在させることにより、粒界の数の変動の割合を抑
え、これによりチャネル中のトラップ準位密度の変動割
合の抑制、ひいてはＴＦＴの特性ばらつきを抑制する。
【００４３】なおポリシリコンの粒径の大きさの制御の
手法は、ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ
ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ．Ｖｏｌ．４３，Ｎ
ｏ．９，ＳＥＰＴＥＭＢＥＲ １９９６，Ｐ１３９９〜
１４０６．特にそのＰ１４０１に詳述されているよう
に、成膜時の温度、成膜速度等により変化するものであ
り、詳細については説明簡略化のため省略する。
手法は、ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ
ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ．Ｖｏｌ．４３，Ｎ
ｏ．９，ＳＥＰＴＥＭＢＥＲ １９９６，Ｐ１３９９〜
１４０６．特にそのＰ１４０１に詳述されているよう
に、成膜時の温度、成膜速度等により変化するものであ
り、詳細については説明簡略化のため省略する。
【００４４】Ｌ及びＷの寸法がゲート等を構成するポリ
シリコンの結晶粒領域の平均径の１０倍であれば、通常
の情報表示のとき要求される８階調のものに対して充分
実用可能な範囲にバラツキの程度を抑制することができ
る。
シリコンの結晶粒領域の平均径の１０倍であれば、通常
の情報表示のとき要求される８階調のものに対して充分
実用可能な範囲にバラツキの程度を抑制することができ
る。
【００４５】８階調の表示を行う場合には、通常ノイズ
はシグナルに対して１／１０（２０ｄＢ）になるように
設計されることが求められている。アクティブマトリッ
クスのシステム構成のうち、このノイズの主たる原因は
ＴＦＴの特性のバラツキによるドレイン電流のバラツキ
が主原因になっている。いまＴＦＴのゲート長及び幅を
このＴＦＴの活性層を形成するポリシリコンの結晶粒領
域の平均径の１０倍以上にするとドレイン電流のバラツ
キを実際にアクティブマトリックスのシステム中で用い
るバイアス条件下で１／１０以下に抑えられることが明
らかになった。図５は、ＴＦＴの閾値Ｖｔｈ＝０．５Ｖ
のとき、ゲート電圧ＶＧ＝約６Ｖを印加した場合のもで
ある。
はシグナルに対して１／１０（２０ｄＢ）になるように
設計されることが求められている。アクティブマトリッ
クスのシステム構成のうち、このノイズの主たる原因は
ＴＦＴの特性のバラツキによるドレイン電流のバラツキ
が主原因になっている。いまＴＦＴのゲート長及び幅を
このＴＦＴの活性層を形成するポリシリコンの結晶粒領
域の平均径の１０倍以上にするとドレイン電流のバラツ
キを実際にアクティブマトリックスのシステム中で用い
るバイアス条件下で１／１０以下に抑えられることが明
らかになった。図５は、ＴＦＴの閾値Ｖｔｈ＝０．５Ｖ
のとき、ゲート電圧ＶＧ＝約６Ｖを印加した場合のもで
ある。
【００４６】図５は横軸をチャネル長Ｌとポリシリコン
の粒径との比つまり倍率を示し、縦軸をドレイン電流の
平均値（Ａｖｅ）とドレイン電流の標準偏差（σ）の比
を％で示したものである。これにより明らかなように、
チャネル長Ｌとポリシリコンの結晶粒領域の平均径との
比（Ｌ／結晶粒領域の平均径）が１／１０以上ではドレ
イン電流の平均値（Ａｖｅ）とドレイン電流の標準偏差
（σ）の比が８％以下となることが明らかである。又ゲ
ート長及び幅をより大きくすると、つまり前記Ｌ／結晶
粒領域の平均径の比をより大きくすればバラツキはます
ます小さくなるが、そのバラツキの減少量は段々と小さ
くなってゆく。なおゲート電圧を変更しても、例えば５
Ｖ程度に変更しても同様の傾向が得られた。
の粒径との比つまり倍率を示し、縦軸をドレイン電流の
平均値（Ａｖｅ）とドレイン電流の標準偏差（σ）の比
を％で示したものである。これにより明らかなように、
チャネル長Ｌとポリシリコンの結晶粒領域の平均径との
比（Ｌ／結晶粒領域の平均径）が１／１０以上ではドレ
イン電流の平均値（Ａｖｅ）とドレイン電流の標準偏差
（σ）の比が８％以下となることが明らかである。又ゲ
ート長及び幅をより大きくすると、つまり前記Ｌ／結晶
粒領域の平均径の比をより大きくすればバラツキはます
ます小さくなるが、そのバラツキの減少量は段々と小さ
くなってゆく。なおゲート電圧を変更しても、例えば５
Ｖ程度に変更しても同様の傾向が得られた。
【００４７】またＬ及びＷの寸法がゲート等を構成する
活性層のポリシリコンのグレイン・サイズの５０倍以上
のときは、人間の目ではバラツキがほとんど判断できな
いものとすることができる。
活性層のポリシリコンのグレイン・サイズの５０倍以上
のときは、人間の目ではバラツキがほとんど判断できな
いものとすることができる。
【００４８】ここで本発明における結晶粒領域とその平
均径の定義を図６〜図８を参照して説明する。図６は走
査型電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ
Ｍｉｃｒｏｓｃｏｐｙ：ＳＥＭ）で半導体表面を拡大
観察した顕微鏡写真の拡大図、図７（Ａ）はその一部抽
出図、図７（Ｂ）は領域区分説明図、図８は本発明にお
ける結晶粒領域の平均径の測定方法説明図である。
均径の定義を図６〜図８を参照して説明する。図６は走
査型電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ
Ｍｉｃｒｏｓｃｏｐｙ：ＳＥＭ）で半導体表面を拡大
観察した顕微鏡写真の拡大図、図７（Ａ）はその一部抽
出図、図７（Ｂ）は領域区分説明図、図８は本発明にお
ける結晶粒領域の平均径の測定方法説明図である。
【００４９】先ずポリシリコンを、エッチング液組成
としてＨＦ（４９％）とＫ2 Ｃｒ2Ｏ2 （０．１５モ
ル）を１：２のものを使用したＳＥＣＣＯエッチング処
理を約５秒間行い、その基板のＳＥＭ写真をとる。そし
てこれを適当なサイズに拡大する。この時の倍率は後述
する結晶粒領域が十分な数だけ視野に収まるようにする
ことが必要である。
としてＨＦ（４９％）とＫ2 Ｃｒ2Ｏ2 （０．１５モ
ル）を１：２のものを使用したＳＥＣＣＯエッチング処
理を約５秒間行い、その基板のＳＥＭ写真をとる。そし
てこれを適当なサイズに拡大する。この時の倍率は後述
する結晶粒領域が十分な数だけ視野に収まるようにする
ことが必要である。
【００５０】このＳＥＭ写真より図７（Ａ）に示す如
く細かい粒状物を周りに持たない一様に連続して見える
Ａ領域、細かい粒状物を付近に持った一様に連続して見
えるＢ領域と細かい粒状物の領域を原則ほぼ中央に存在
する溝に沿って分けた内のＢ領域近傍部分のＣ領域、前
述のＢ領域とＣ領域をまとめたＸ領域、極端に長尺状で
一様に連続して見えるＤ領域を特定し、このＡ領域、Ｘ
領域、Ｄ領域を結晶粒領域と定義する。図７（Ｂ）はこ
のＡ、Ｂ、Ｃ、Ｄの各領域の区分説明図である。
く細かい粒状物を周りに持たない一様に連続して見える
Ａ領域、細かい粒状物を付近に持った一様に連続して見
えるＢ領域と細かい粒状物の領域を原則ほぼ中央に存在
する溝に沿って分けた内のＢ領域近傍部分のＣ領域、前
述のＢ領域とＣ領域をまとめたＸ領域、極端に長尺状で
一様に連続して見えるＤ領域を特定し、このＡ領域、Ｘ
領域、Ｄ領域を結晶粒領域と定義する。図７（Ｂ）はこ
のＡ、Ｂ、Ｃ、Ｄの各領域の区分説明図である。
【００５１】次に、図８に示す如く、この拡大した顕
微鏡写真の画面中の任意の一点Ｐを中心として、４５度
づつ回転させた任意の長さの直線（この例では２．４μ
ｍ）Ａ、Ｂ、Ｃ、Ｄを引き、この直線Ａ、Ｂ、Ｃ、Ｄを
横切る結晶粒領域の境界の数を数える。
微鏡写真の画面中の任意の一点Ｐを中心として、４５度
づつ回転させた任意の長さの直線（この例では２．４μ
ｍ）Ａ、Ｂ、Ｃ、Ｄを引き、この直線Ａ、Ｂ、Ｃ、Ｄを
横切る結晶粒領域の境界の数を数える。
【００５２】それぞれの直線上で境界と境界の間を、
その結晶粒領域の長さとし、それぞれの直線上でカウン
トされる結晶粒領域の数でそれぞれの直線上の結晶粒領
域の長さの総和を除算したものをその直線上での結晶粒
領域の平均径とする。図６〜図８の例では下記の表１に
示すようになる。
その結晶粒領域の長さとし、それぞれの直線上でカウン
トされる結晶粒領域の数でそれぞれの直線上の結晶粒領
域の長さの総和を除算したものをその直線上での結晶粒
領域の平均径とする。図６〜図８の例では下記の表１に
示すようになる。
【００５３】 なおその直線での結晶粒領域の平均径については、直線
Ａでは２．４μｍ／２＝１．２μｍ、直線Ｂでは２．４
μｍ／４＝０．６μｍ、直線Ｃでは２．４μｍ／５．５
＝０．４４μｍ、直線Ｄでは２．４μｍ／３＝０．８０
μｍとなる。
Ａでは２．４μｍ／２＝１．２μｍ、直線Ｂでは２．４
μｍ／４＝０．６μｍ、直線Ｃでは２．４μｍ／５．５
＝０．４４μｍ、直線Ｄでは２．４μｍ／３＝０．８０
μｍとなる。
【００５４】次に各直線の結晶粒領域の平均径の平均
を求める。これをこの膜における結晶粒領域の平均径と
する。この例では（１．２＋０．６０＋０．４４＋０．
８０）／４＝０．７６つまり本例では〜０．７６μｍと
なる。
を求める。これをこの膜における結晶粒領域の平均径と
する。この例では（１．２＋０．６０＋０．４４＋０．
８０）／４＝０．７６つまり本例では〜０．７６μｍと
なる。
【００５５】
【発明の効果】本発明によれば下記の効果を奏する。 （１）有機ＥＬ素子の如き、薄膜表示素子に駆動電流を
流す発光電流駆動用ＴＦＴの活性層をポリシリコンで形
成するとともに、これにより構成されるゲートの長さ及
び幅のサイズをいずれも活性層を構成するポリシリコン
結晶粒領域の平均径の１０倍以上にしたので、表示面の
バラツキの範囲を実用上さしつかえない範囲に抑制する
ことができる。
流す発光電流駆動用ＴＦＴの活性層をポリシリコンで形
成するとともに、これにより構成されるゲートの長さ及
び幅のサイズをいずれも活性層を構成するポリシリコン
結晶粒領域の平均径の１０倍以上にしたので、表示面の
バラツキの範囲を実用上さしつかえない範囲に抑制する
ことができる。
【００５６】（２）発光電流駆動用ＴＦＴのゲート容量
を、次の表示用データ書き込み時間までそのゲート電圧
を保持するのに十分な容量となるように形成したので、
従来の信号保持用のコンデンサを省略できるのみなら
ず、このコンデンサが省略できた分だけ有機ＥＬ素子の
如き薄膜表示素子の面積を大きくすることができ、この
薄膜表示素子の輝度を高める必要がなくなり、長寿命の
ものを提供することができる。
を、次の表示用データ書き込み時間までそのゲート電圧
を保持するのに十分な容量となるように形成したので、
従来の信号保持用のコンデンサを省略できるのみなら
ず、このコンデンサが省略できた分だけ有機ＥＬ素子の
如き薄膜表示素子の面積を大きくすることができ、この
薄膜表示素子の輝度を高める必要がなくなり、長寿命の
ものを提供することができる。
【図１】本発明における画像表示装置に使用するＴＦＴ
の製造工程説明図（その１）である。
の製造工程説明図（その１）である。
【図２】本発明における画像表示装置に使用するＴＦＴ
の製造工程説明図（その２）である。
の製造工程説明図（その２）である。
【図３】本発明における一画素の構成説明図である。
【図４】本発明における画像表示装置の回路説明図であ
る。
る。
【図５】チャネル長と結晶粒領域の平均径比と、ドレイ
ン電流の平均値とドレイン電流の標準偏差の比との関係
を示したものである。
ン電流の平均値とドレイン電流の標準偏差の比との関係
を示したものである。
【図６】半導体表面を走査型電子顕微鏡で拡大観察した
電子顕微鏡写真の拡大図である。
電子顕微鏡写真の拡大図である。
【図７】図６の一部抽出図及び領域区分説明図である。
【図８】本発明における結晶粒領域の平均径の測定方法
の説明図である。
の説明図である。
【図９】従来例の画像表示装置の回路説明図である。
【図１０】従来例の一画素の構成説明図である。
１ 基板 ２ ＳｉＯ2 膜 ３ ａ−Ｓｉ層 ４ ゲート酸化膜 ５ ゲート電極
Claims (2)
- 【請求項１】一画素毎に直流電源で駆動される薄膜表示
素子を有する画像表示装置において、 この薄膜表示素子に駆動電流を流す発光電流駆動用ＴＦ
Ｔの活性層をポリシリコンで形成するとともに、 この活性層で構成されるゲートの長さ及び幅の寸法を、
それぞれ活性層を構成するポリシリコンの結晶粒領域の
平均径の１０倍以上にしたことを特徴とする画像表示装
置。 - 【請求項２】前記発光電流駆動用ＴＦＴのゲート容量
を、次の表示用データ書き込み時間までそのゲート電圧
を保持するのに十分な容量を持つように形成したことを
特徴とする請求項１記載の画像表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10020566A JPH11219133A (ja) | 1998-02-02 | 1998-02-02 | 画像表示装置 |
| TW088101372A TW428418B (en) | 1998-02-02 | 1999-01-29 | Image display unit |
| US09/241,732 US6348702B1 (en) | 1998-02-02 | 1999-02-02 | Image display system |
| KR1019990003352A KR100308575B1 (ko) | 1998-02-02 | 1999-02-02 | 화상표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10020566A JPH11219133A (ja) | 1998-02-02 | 1998-02-02 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11219133A true JPH11219133A (ja) | 1999-08-10 |
Family
ID=12030738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10020566A Withdrawn JPH11219133A (ja) | 1998-02-02 | 1998-02-02 | 画像表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6348702B1 (ja) |
| JP (1) | JPH11219133A (ja) |
| KR (1) | KR100308575B1 (ja) |
| TW (1) | TW428418B (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001111053A (ja) * | 1999-10-04 | 2001-04-20 | Sanyo Electric Co Ltd | 薄膜トランジスタ及び表示装置 |
| JP2002032035A (ja) * | 2000-05-12 | 2002-01-31 | Semiconductor Energy Lab Co Ltd | Ｅｌ表示装置およびその検査方法 |
| JP2002032037A (ja) * | 2000-05-12 | 2002-01-31 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2002260857A (ja) * | 2000-12-28 | 2002-09-13 | Semiconductor Energy Lab Co Ltd | 発光装置の作製方法および薄膜形成装置 |
| US6548370B1 (en) | 1999-08-18 | 2003-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of crystallizing a semiconductor layer by applying laser irradiation that vary in energy to its top and bottom surfaces |
| JP2003518772A (ja) * | 1999-12-28 | 2003-06-10 | サーノフ コーポレイション | トランジスタ閾値電圧の変化への敏感度を低減した薄膜トランジスタ回路 |
| US6744008B1 (en) | 1999-08-18 | 2004-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Laser apparatus and laser annealing method |
| EP1317002A3 (en) * | 2001-11-27 | 2004-09-29 | Samsung SDI Co. Ltd. | Poly-silicon layer of a thin film transistor and display device having the same |
| KR20060046624A (ko) * | 2004-04-09 | 2006-05-17 | 산요덴키가부시키가이샤 | 표시 장치 및 그 제조 방법 |
| US7078321B2 (en) * | 2000-06-19 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7157847B2 (en) | 2001-11-29 | 2007-01-02 | Hitachi, Ltd. | Display device |
| US7871930B2 (en) | 2000-12-28 | 2011-01-18 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a light emitting device and thin film forming apparatus |
| JP2011034090A (ja) * | 2000-05-12 | 2011-02-17 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US8102347B2 (en) | 2004-12-06 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8111251B2 (en) | 2000-05-12 | 2012-02-07 | Semiconductor Energy Laboratory Co., Ltd. | Electro luminescence display device and method of testing the same |
| JP2013057954A (ja) * | 2000-08-10 | 2013-03-28 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US8610645B2 (en) | 2000-05-12 | 2013-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW471011B (en) | 1999-10-13 | 2002-01-01 | Semiconductor Energy Lab | Thin film forming apparatus |
| KR100812293B1 (ko) * | 1999-10-13 | 2008-03-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 제작방법 |
| US6384427B1 (en) * | 1999-10-29 | 2002-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device |
| JP2001318627A (ja) * | 2000-02-29 | 2001-11-16 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| US7557779B2 (en) | 2003-06-13 | 2009-07-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| CN108732609B (zh) * | 2017-04-24 | 2022-01-25 | 睿生光电股份有限公司 | 感测装置 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03126984A (ja) * | 1989-10-12 | 1991-05-30 | Nec Corp | 薄膜トランジスタ制御型蛍光表示パネル |
| JPH03159116A (ja) * | 1989-11-16 | 1991-07-09 | Sony Corp | 多結晶半導体薄膜の熱処理方法 |
| JPH03280434A (ja) * | 1990-03-29 | 1991-12-11 | Fuji Xerox Co Ltd | 薄膜半導体装置の製造方法 |
| JPH05243575A (ja) * | 1992-02-27 | 1993-09-21 | Sony Corp | 薄膜トランジスタおよびその製造方法 |
| JPH06260502A (ja) * | 1993-03-04 | 1994-09-16 | Seiko Epson Corp | アクティブマトリクス基板の製造方法 |
| JPH06267987A (ja) * | 1993-03-12 | 1994-09-22 | Sanyo Electric Co Ltd | 薄膜トランジスタの製造方法 |
| JPH076875A (ja) * | 1993-06-15 | 1995-01-10 | Hitachi Ltd | 有機ｅｌディスプレイ装置とその製造方法 |
| JPH0799321A (ja) * | 1993-05-27 | 1995-04-11 | Sony Corp | 薄膜半導体素子の製造方法および製造装置 |
| JPH0845663A (ja) * | 1994-02-09 | 1996-02-16 | Nec Kansai Ltd | Ｅｌ素子点灯装置 |
| JPH0854836A (ja) * | 1994-08-10 | 1996-02-27 | Nec Corp | アクティブマトリクス型電流制御型発光素子の駆動回路 |
| JPH08181318A (ja) * | 1994-12-22 | 1996-07-12 | Nec Corp | 薄膜トランジスタおよびその製造方法 |
| JPH09181325A (ja) * | 1996-10-18 | 1997-07-11 | Hitachi Ltd | 薄膜半導体装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3564135A (en) * | 1967-10-12 | 1971-02-16 | Rca Corp | Integrated display panel utilizing field-effect transistors |
| US5298455A (en) * | 1991-01-30 | 1994-03-29 | Tdk Corporation | Method for producing a non-single crystal semiconductor device |
| US5684365A (en) * | 1994-12-14 | 1997-11-04 | Eastman Kodak Company | TFT-el display panel using organic electroluminescent media |
| US5771110A (en) * | 1995-07-03 | 1998-06-23 | Sanyo Electric Co., Ltd. | Thin film transistor device, display device and method of fabricating the same |
| US5959312A (en) * | 1996-09-27 | 1999-09-28 | Xerox Corporation | Sensor with doped microcrystalline silicon channel leads with bubble formation protection means |
| US6111361A (en) * | 1998-09-11 | 2000-08-29 | Motorola, Inc. | Light emitting apparatus and method of fabrication |
-
1998
- 1998-02-02 JP JP10020566A patent/JPH11219133A/ja not_active Withdrawn
-
1999
- 1999-01-29 TW TW088101372A patent/TW428418B/zh not_active IP Right Cessation
- 1999-02-02 US US09/241,732 patent/US6348702B1/en not_active Expired - Lifetime
- 1999-02-02 KR KR1019990003352A patent/KR100308575B1/ko not_active IP Right Cessation
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03126984A (ja) * | 1989-10-12 | 1991-05-30 | Nec Corp | 薄膜トランジスタ制御型蛍光表示パネル |
| JPH03159116A (ja) * | 1989-11-16 | 1991-07-09 | Sony Corp | 多結晶半導体薄膜の熱処理方法 |
| JPH03280434A (ja) * | 1990-03-29 | 1991-12-11 | Fuji Xerox Co Ltd | 薄膜半導体装置の製造方法 |
| JPH05243575A (ja) * | 1992-02-27 | 1993-09-21 | Sony Corp | 薄膜トランジスタおよびその製造方法 |
| JPH06260502A (ja) * | 1993-03-04 | 1994-09-16 | Seiko Epson Corp | アクティブマトリクス基板の製造方法 |
| JPH06267987A (ja) * | 1993-03-12 | 1994-09-22 | Sanyo Electric Co Ltd | 薄膜トランジスタの製造方法 |
| JPH0799321A (ja) * | 1993-05-27 | 1995-04-11 | Sony Corp | 薄膜半導体素子の製造方法および製造装置 |
| JPH076875A (ja) * | 1993-06-15 | 1995-01-10 | Hitachi Ltd | 有機ｅｌディスプレイ装置とその製造方法 |
| JPH0845663A (ja) * | 1994-02-09 | 1996-02-16 | Nec Kansai Ltd | Ｅｌ素子点灯装置 |
| JPH0854836A (ja) * | 1994-08-10 | 1996-02-27 | Nec Corp | アクティブマトリクス型電流制御型発光素子の駆動回路 |
| JPH08181318A (ja) * | 1994-12-22 | 1996-07-12 | Nec Corp | 薄膜トランジスタおよびその製造方法 |
| JPH09181325A (ja) * | 1996-10-18 | 1997-07-11 | Hitachi Ltd | 薄膜半導体装置の製造方法 |
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7456371B2 (en) | 1999-08-18 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Laser apparatus and laser annealing method |
| US6744008B1 (en) | 1999-08-18 | 2004-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Laser apparatus and laser annealing method |
| US7338913B2 (en) | 1999-08-18 | 2008-03-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and electronic device |
| US6548370B1 (en) | 1999-08-18 | 2003-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of crystallizing a semiconductor layer by applying laser irradiation that vary in energy to its top and bottom surfaces |
| JP2001111053A (ja) * | 1999-10-04 | 2001-04-20 | Sanyo Electric Co Ltd | 薄膜トランジスタ及び表示装置 |
| JP2003518772A (ja) * | 1999-12-28 | 2003-06-10 | サーノフ コーポレイション | トランジスタ閾値電圧の変化への敏感度を低減した薄膜トランジスタ回路 |
| US8125415B2 (en) | 2000-05-12 | 2012-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9013377B2 (en) | 2000-05-12 | 2015-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2002032037A (ja) * | 2000-05-12 | 2002-01-31 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2002032035A (ja) * | 2000-05-12 | 2002-01-31 | Semiconductor Energy Lab Co Ltd | Ｅｌ表示装置およびその検査方法 |
| US9536468B2 (en) | 2000-05-12 | 2017-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8610645B2 (en) | 2000-05-12 | 2013-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10354589B2 (en) | 2000-05-12 | 2019-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9514670B2 (en) | 2000-05-12 | 2016-12-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2011034090A (ja) * | 2000-05-12 | 2011-02-17 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US10867557B2 (en) | 2000-05-12 | 2020-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8111251B2 (en) | 2000-05-12 | 2012-02-07 | Semiconductor Energy Laboratory Co., Ltd. | Electro luminescence display device and method of testing the same |
| US7078321B2 (en) * | 2000-06-19 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2013057954A (ja) * | 2000-08-10 | 2013-03-28 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US8367439B2 (en) | 2000-12-28 | 2013-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a light emitting device and thin film forming apparatus |
| US8273583B2 (en) | 2000-12-28 | 2012-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a light emitting device and thin film forming apparatus |
| US7871930B2 (en) | 2000-12-28 | 2011-01-18 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a light emitting device and thin film forming apparatus |
| US8980660B2 (en) | 2000-12-28 | 2015-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a light emitting device and thin film forming apparatus |
| JP2002260857A (ja) * | 2000-12-28 | 2002-09-13 | Semiconductor Energy Lab Co Ltd | 発光装置の作製方法および薄膜形成装置 |
| US9412948B2 (en) | 2000-12-28 | 2016-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a light emitting device and thin film forming apparatus |
| EP1317002A3 (en) * | 2001-11-27 | 2004-09-29 | Samsung SDI Co. Ltd. | Poly-silicon layer of a thin film transistor and display device having the same |
| US7675232B2 (en) | 2001-11-29 | 2010-03-09 | Hitachi, Ltd. | Display device with improved drive arrangement |
| US7157847B2 (en) | 2001-11-29 | 2007-01-02 | Hitachi, Ltd. | Display device |
| KR20060046624A (ko) * | 2004-04-09 | 2006-05-17 | 산요덴키가부시키가이샤 | 표시 장치 및 그 제조 방법 |
| US9123625B2 (en) | 2004-12-06 | 2015-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8228277B2 (en) | 2004-12-06 | 2012-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8102347B2 (en) | 2004-12-06 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100308575B1 (ko) | 2001-09-26 |
| TW428418B (en) | 2001-04-01 |
| KR19990072368A (ko) | 1999-09-27 |
| US6348702B1 (en) | 2002-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11219133A (ja) | 画像表示装置 | |
| US6278132B1 (en) | Semiconductor device and method of manufacturing the same | |
| US6603453B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP4149168B2 (ja) | 発光装置 | |
| US20020034863A1 (en) | Thin film semiconductor and method for manufacturing the same, semiconductor device and method for manufacturing the same | |
| JPH09191111A (ja) | 半導体装置およびその作製方法 | |
| JP6514286B2 (ja) | 発光装置 | |
| US7262433B2 (en) | Semiconductor device | |
| JP2677167B2 (ja) | 駆動回路内蔵型液晶表示装置の製造方法 | |
| KR20080025830A (ko) | 유기 전자발광디스플레이 및 그 제조방법 | |
| US8603870B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6861338B2 (en) | Thin film transistor and method of manufacturing the same | |
| KR100667080B1 (ko) | Ｃｍｏｓ 박막트랜지스터의 제조방법 | |
| JP4044360B2 (ja) | 半導体装置およびその作製方法 | |
| JP2004104110A (ja) | 薄膜トランジスタ及びその作製方法 | |
| JPH08213636A (ja) | 半導体装置及び電気光学装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050128 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050128 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071009 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20071211 |