JP2004104110A - 薄膜トランジスタ及びその作製方法 - Google Patents

薄膜トランジスタ及びその作製方法 Download PDF

Info

Publication number
JP2004104110A
JP2004104110A JP2003292162A JP2003292162A JP2004104110A JP 2004104110 A JP2004104110 A JP 2004104110A JP 2003292162 A JP2003292162 A JP 2003292162A JP 2003292162 A JP2003292162 A JP 2003292162A JP 2004104110 A JP2004104110 A JP 2004104110A
Authority
JP
Japan
Prior art keywords
film
atoms
silicon film
metal element
crystallinity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003292162A
Other languages
English (en)
Other versions
JP2004104110A5 (ja
Inventor
Shinji Maekawa
前川 慎志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003292162A priority Critical patent/JP2004104110A/ja
Publication of JP2004104110A publication Critical patent/JP2004104110A/ja
Publication of JP2004104110A5 publication Critical patent/JP2004104110A5/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】 Niを代表とする金属元素は、TFTのデバイス特性に悪影響を及ぼすため、それらを除去する工程(以下、ゲッタリング工程と表記する)が設けられていた。しかし以上のようなゲッタリング工程により、工程数が増え、コストが増加する欠点がある。そこで本発明は、ゲッタリング工程を必要としない結晶性半導体膜の作製方法を提供する。
【解決手段】 本発明のTFTは結晶性半導体膜中の金属元素、代表的にはNiの濃度を4×1016atoms/cm3未満、具体的には5×1015〜3×1016atoms/cm3、好ましくは7×1015〜3×1016atoms/cm3とすることを特徴とする。そして本発明は、非晶質半導体膜中の酸素濃度を1×1020atoms/cm3以上、具体的には5×1019〜1×1021atoms/cm3、好ましくは1×1020〜6×1020atoms/cm3とすることで、低濃度の金属元素であっても結晶化することを可能とし、ゲッタリング工程を不要とする。

Description

 本発明は、薄膜トランジスタ及びその作製方法に係り、また薄膜トランジスタを備えた半導体装置、具体的には液晶表示装置、EL表示装置、及びその他の表示装置並びにそれらの作製方法に係る。
 最近、薄膜トランジスタを用いた高性能な半導体装置(具体的には液晶表示装置、EL表示装置その他の表示装置)に関して研究が進められている。特に、高速性や高機能性が要求される半導体装置においては、高移動度を有する薄膜トランジスタ(以下、TFTと表記する)を実現する必要があり、その半導体膜の結晶性を改善する方法として、半導体膜にニッケル元素(Ni)を代表とする結晶性を促進させる金属元素を添加、成膜又は塗布し、その後加熱して結晶性半導体膜を形成する結晶化工程が行われている。
 このような結晶化の工程において、Niを代表とする結晶化を促進する金属元素を用いることで、大粒径の結晶性半導体膜が得られ、更には粒界と粒界とが繋がる確率が高く、粒内欠陥が少ない結晶性半導体膜が得られた。
 しかし、Niを代表とする金属元素は、TFTのデバイス特性(電気特性)に悪影響を及ぼすため、それらを除去する工程(以下、ゲッタリング工程と表記する)が設けられていた。ゲッタリング工程は半導体中に取り込まれた金属不純物が、何らかのエネルギーでゲッタリングサイト(ゲッタリングシンク)に偏析して、素子の能動領域の不純物濃度を低減させる技術として知られている。
 それは、エクストリンシックゲッタリング(Extrinsic Gettering)とイントリンシックゲッタリング(Intrinsic Gettering)の二つに大別されている。エクストリンシックゲッタリングは外部から歪場や化学作用を与えてゲッタリング効果をもたらすものである。一方、イントリンシックゲッタリングは単結晶シリコンウエハーの内部に生成された酸素が関与する格子欠陥の歪場を利用したものとして知られている。
 具体的なゲッタリング工程の例としては、希ガス元素(希ガス)を添加した不純物領域を形成し、加熱処理により前記不純物領域に半導体膜に含まれる金属元素を偏析させゲッタリングを行っている(例えば、特許文献1参照)。また、引張応力が所定の値以上である物質を基板上の半導体に接して形成することにより、前記半導体中の不純物元素を前記物質中にゲッタリングさせる(例えば、特許文献2参照)。
  このように、ゲッタリング工程をはじめとする様々な工程を経た後、結晶性半導体膜を得ることができる。
特開2002−203789号公報 特開2001−223219号公報
 しかし以上のようなゲッタリング工程により、工程数が増え、コストが増加する欠点がある。そのため、ゲッタリング工程を必要としない結晶性半導体膜の作製方法が求められていた。
 そこで、本発明はNiを代表とする金属元素を用いた半導体膜の結晶化工程において、ゲッタリング工程を不要とする結晶性半導体膜の作製方法やTFTの作製方法を提供することを課題とする。
 また、本発明を用いて作製されたTFT及びそれらを備えた半導体装置(具体的には液晶表示装置、EL表示装置その他の表示装置)を提供することを課題とする。
 上記課題を鑑み、本発明者は、結晶化のプロセスに使用する結晶化を助長する(促進させる)金属元素(以下、単に金属元素と表記する)の濃度を低減させる点に着目した。すなわち、TFTのデバイス特性に影響がでない程度まで、金属元素の濃度を低減した状態で結晶化を行うことができれば、ゲッタリング工程を削除できるのではないかと考えた。
 そこで、本発明のTFTは結晶性半導体膜中の金属元素、代表的にはNi濃度を4×1016atoms/cm3未満とすることを特徴とする。また本発明における、具体的なNi濃度は5×1015〜3×1016atoms/cm3、好ましくは7×1015〜3×1016atoms/cm3とする。なお本発明において、金属元素はニッケル元素以外に、鉄(Fe)、コバルト(Co)、パラジウム(Pd)、白金(Pt)、銅(Cu)、金(Au)、銀(Ag)インジウム(In)、スズ(Sn)などがあり、これらから選ばれた一種又は複数種を用いることができうる。
 且つ本発明は、非晶質半導体膜中の酸素濃度を5×1019〜1×1021atoms/cm3、好ましくは1×1020〜6×1020atoms/cm3とすることで、低濃度の金属元素であっても結晶化することを可能とする。なお、非晶質半導体膜中の酸素濃度は結晶化後において差が生じないため、結晶性半導体膜中の酸素濃度は5×1019〜1×1021atoms/cm3、好ましくは1×1020〜6×1020atoms/cm3ということができる。
 また本発明は、結晶性半導体膜の金属濃度を制御するために、非晶質半導体膜に添加される金属元素の濃度を制御することを特徴とする。具体的には、微量の金属元素のイオンをイオン注入により非晶質半導体膜に入注したり、金属元素を含有する水蒸気雰囲気中で非晶質半導体膜を加熱したり、金属元素を含有する水溶液を非晶質半導体膜上に塗布し、その後洗浄したりすることにより制御することを特徴とする。
 また本発明は、非晶質半導体膜の酸素濃度を制御するために、非晶質半導体膜の形成時に酸素濃度を制御することを特徴とする。具体的には、減圧CVD法(以下、LPCVD法と表記する)やプラズマCVD法(以下、PCVD法と表記する)を用い、原料ガスに微量な酸素を含むガス(例えば酸素ガス、酸化窒素ガスや水蒸気)を含有させることを特徴とする。また、成膜装置の基板温度、成膜圧力、RF電源を制御してもよい。
 また、本発明の半導体膜の結晶化工程においては、加熱、レーザ光照射、磁場エネルギー又は高出力マイクロ波等を使用してもよいし、それらを合わせて使用しても構わない。
 このように本発明は、結晶性半導体膜、例えば結晶性珪素膜中の金属元素、代表的にはNi濃度を4×1016atoms/cm3未満、具体的には5×1015〜3×1016atoms/cm3、好ましくは7×1015〜3×1016atoms/cm3とし、非晶質半導体膜、例えば結晶性珪素膜中の酸素濃度を5×1019〜1×1021atoms/cm3、好ましくは1×1020〜6×1020atoms/cm3とすることにより、ゲッタリング工程を不要とすることができる。従って、TFT、更にはEL表示装置や液晶表示装置の作製工程のスループットを向上でき、コストを削減することができる。
 このような本発明は、非晶質半導体膜中の酸素濃度を低減させた状態において、低濃度の金属元素で結晶化工程を行うことができるためゲッタリング工程を不要とすることができる。従って本発明により、良好な結晶性半導体膜を形成することができ、ゲッタリング工程を設けなくとも、デバイス特性のよいTFTを提供することが可能となる。そして更には、それらTFTを備えた半導体装置(具体的には液晶表示装置、EL表示装置その他の表示装置)を提供することができる。
 以下の実施の形態で、本発明を詳細に説明する。
 (実施の形態1)
 本実施の形態では、結晶性半導体膜として結晶性珪素膜中の金属元素濃度と、非晶質半導体膜として非晶質珪素膜中の酸素濃度、及び本発明により形成された結晶性珪素膜の結晶粒径について、実験に基づいて説明する。
 まず本発明者は、TFTのデバイス特性に影響がでない程度の金属元素の濃度を見積もるため、TFTのIoff_2と、結晶性珪素膜中のNi濃度との関係を求めた。その結果を図1に示す。なお、Ni濃度を測定した手段はICP−MSであり、誤差は±5%である。
 図1をみると、結晶性珪素膜中のNi濃度が4×1016atoms/cm3以上では、I off#2の値は高く且つバラツキが大きいが、1.6×1016atoms/cm3のとき、I off#2の値は小さくなっていることがわかる。このとき、異常点もほとんど出なくなっており、バラツキも抑えられている。
 以上のことから、結晶性珪素膜中のNi濃度が4×1016atoms/cm3未満で、珪素膜を結晶化することができれば、TFTのデバイス特性に影響がでないためゲッタリング工程の必要性がないと考えられる。
 すなわち、結晶性珪素膜中のNiを代表とする金属元素の濃度が4×1016atoms/cm3未満、具体的には5×1015〜3×1016atoms/cm3、好ましくは7×1015〜3×1016atoms/cm3で結晶化を行えば、ゲッタリング工程は不要となりうる。
 このようにNi濃度を低減させて珪素膜の結晶化を行う場合の結晶方位について、参考データである図12を参照して説明する。なお参考データとしたのは、測定試料として、PCVD法を用いて形成した非晶質珪素膜に、Ni水溶液をそれぞれ2、3、5、10ppm添加し、500℃、1時間で加熱後、530℃、10時間で加熱して結晶性珪素膜としたものを使用しており、本発明の濃度と多少ずれがあるためである。
 図12をみると、Ni濃度が減少するにつれ、{110}比率が減少し、{111}比率が増加することがわかる。特に、Ni水溶液が3ppm以下では、{110}比率と{111}比率とが逆となり、{111}比率が20%程度となっている。
 従って、本発明のようにNi濃度を低下させた状態で結晶化を行った場合、{111}比率が高く、20%以上である構成が想到される。また{111}においては、TFTの電子移動度及び正孔移動度の値にバラツキがほとんどないため、{111}比率の高い結晶性珪素膜ではTFTの活性層を設ける配置決めの自由度が高くなる。
 また、上述したような低濃度の金属元素における珪素膜の結晶化について検討するため、非晶質珪素膜中の酸素濃度と結晶化した結晶粒径との関係を求めた。その結果を図2に示す。
 図2をみると、非晶質珪素膜中の酸素濃度が高いと、結晶粒が小さくなっていくことがわかる。これは、非晶質珪素膜中の酸素濃度が高くなるにつれ、結晶核となるNiSi2(ニッケルシリサイド)が形成される頻度(確率)が高くなり、多くの結晶核から結晶成長が始まることが要因として考えられる。
 また図7に、結晶粒をSEMとEBSP法で観察した参考結果を示す。図7では、図2にプロットした点における酸素濃度がそれぞれ3.0×1017、6.0×1017、6.5×1017、9.0×1017atoms/cm3である非晶質珪素膜をLPCVD法により形成し、Ni水溶液5ppmを塗布し、450℃1時間で加熱し、更に600℃12時間で加熱して形成された結晶性珪素膜を観察試料としている。このとき、セコ・エッチング法で粒界及び非晶質領域をエッチング除去した結晶性珪素膜を観察している。なお本実験において、酸素濃度が低濃度であっても結晶化する理由は、Ni濃度がある程度高いためである。
 ここで、EBSP法について説明する。EBSP(Electron BackScatter diffraction Pattern:反射電子線回折パターン)法は、結晶質半導体膜の表面の結晶方位を解析する手法であり、各測定ポイントの結晶粒が向いている結晶方位を色別に表したり、ある測定ポイントに着目し、隣接するポイントにおいて、測定者の設定した結晶方位のずれ角(許容ずれ角)の範囲内である領域を区別して表したりできる。許容ずれ角は測定者が自由に設定することが可能であるが、一般的な許容ずれ角の設定値は15°であり、あるポイントに着目したときに隣接するポイントの結晶方位のずれ角が15°以下の範囲内である領域をドメインと呼ぶ。微視的にみると、ドメインは複数の結晶粒から形成されているが、結晶方位の許容ずれ角が小さいため、巨視的には1つの結晶粒と見なすことができるのである。
 図7からも、酸素濃度が増すにつれて結晶粒の平均粒径が小さくなっていることがみてとれる。
 以上の図2及び図7から、非晶質珪素膜中の酸素濃度が高ければ、結晶粒が小さくなり、結晶核が形成される頻度(確率)が上がることがわかる。つまり非晶質珪素膜中の酸素濃度が高いほど、結晶化しやすくなると考えられる。
 但し、非晶質珪素膜中の酸素濃度を多くしすぎると(一般的には酸素濃度が1021atoms/cm3を越える場合)酸化珪素膜となってしまうので注意が必要である。
 一方、Ni濃度を低減させた状態で酸素濃度を低減させる(酸素濃度が5×1018〜1×1019atoms/cm3程度)場合、結晶化工程において良好な結晶性を得られないことがある。これは、十分な酸素及びNiが珪素膜材料であるシリコンへ供給されないため、非晶質膜が残ってしまうことが原因であると考えられる。
 以上のことを踏まえ、本発明者は非晶質珪素膜中の酸素濃度が5×1019〜1×1021atoms/cm3、好ましくは1×1020〜6×1020atoms/cm3であれば、結晶性珪素膜のNi濃度が4×1016atoms/cm3未満、具体的には5×1015〜3×1016atoms/cm3、好ましくは7×1015〜3×1016atoms/cm3であっても結晶化が行えることを見出した。
 すなわち本実施の形態は、非晶質珪素膜中の酸素濃度が5×1019〜1×1021atoms/cm3、好ましくは1×1020〜6×1020atoms/cm3であって、結晶性珪素膜中の金属元素、代表的にはNi濃度が4×1016atoms/cm3未満、具体的には5×1015〜3×1016atoms/cm3、好ましくは7×1015〜3×1016atoms/cm3であることを特徴とする。その結果、本発明のTFT作製工程において、ゲッタリング工程を不要とすることができ、工程のスループットを向上させることが可能となる。
 (実施の形態2)
 本実施の形態では、本発明を用いて形成されたTFTを有するアクティブマトリクス基板の作製方法について説明する。なお、アクティブマトリクス基板は複数のTFTを有しているが、nチャネル型TFT及びpチャネル型TFTを有する駆動回路部とnチャネル型TFTを有する画素部とを有する場合で説明する。
 まず、図3(A)に示すように絶縁表面を有する基板301上に酸化シリコン膜と窒化シリコン膜との積層や酸化シリコン膜と酸化窒化シリコン膜との積層といった絶縁膜の積層からなる下地絶縁膜302をスパッタ法やCVD法を用いて形成する。また、下地絶縁膜として2層構造を用いてもよいし、前記絶縁膜の単層膜又は2層以上積層させた構造を用いてもよい。なお本実施の形態では、下地絶縁膜の一層目としては、プラズマCVD法を用い、SiH4、NH3、N2O及びH2を反応ガスとして成膜される酸化窒化シリコン膜302aを10〜200nm(好ましくは50〜100nm)形成する。ここでは、膜厚50nmの酸化窒化シリコン膜を形成する。次いで、下地絶縁膜のニ層目としては、プラズマCVD法を用い、SiH4及びN2Oを反応ガスとして成膜される酸化窒化シリコン膜302bを50〜200nm(好ましくは100〜150nm)の厚さに積層形成する。ここでは、膜厚100nmの酸化窒化シリコン膜を形成する。
 次いで、図3(B)に示すように、下地膜302上に半導体膜303を形成する。半導体膜は非晶質構造を有する珪素を含む非晶質半導体膜であり、減圧CVD(LPCVD)法又はプラズマCVD法等により成膜すればよい。このとき成膜方法は、非晶質半導体膜の酸素濃度を制御できれば、どのような方法を用いても構わない。例えば、原料ガスに微量な酸素、二窒化酸素、窒化酸素や水蒸気といった酸素を含むガスを含有させればよい。また反応装置において基板の温度を200〜280℃としたり、反応容器内の圧力を0.3〜2Torr(39.9〜266Pa)としたり、RF電源を30〜150Wに設定したりしてもよい。なお本実施の形態では、原料ガスにシラン(SiH4)とヘリウム(He)にN2Oを混合させた混合ガスを用いて、流量をシラン100sccm、N2O50sccmとして、PCVD法により非晶質珪素膜を形成する。また、反応容器内の圧力は0.45Torr(59.85Pa)、RF電源を18W、周波数13.56MHzとし、基板の温度を200〜250℃に保持して成膜を行う。
 その後、非晶質半導体膜303に金属元素を添加する。ここで添加とは、少なくとも結晶化を行う非晶質半導体膜の表面に金属元素が接するようにすることをいう。例えば、非晶質半導体膜上にスピンコーティング法やディップ法という塗布方法によりNi溶液(水溶液や酢酸溶液を含む)を塗布し、必要があれば洗浄し、Niを含む膜(但し、極めて薄いため膜として観測できない場合もある)を形成する。このとき非晶質半導体膜の表面の濡れ性を改善し、非晶質半導体膜の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのUV光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を10〜50Åに成膜することが望ましい。また、イオン注入法によりNiイオンを非晶質半導体膜中に注入したり、Niを含有する水蒸気雰囲気中で加熱したり、ターゲットをNi材料としてArプラズマでスパッタリングしてもよい。すなわち、結晶性半導体膜となるときのNi濃度を制御できれば、どのような方法でも構わない。なお本実施の形態では、オゾン水を用いて非晶質珪素膜上に薄い酸化膜を形成し、0.5〜5ppmのNi含有水溶液をスピンコーティング法により塗布する。その後、過剰に付着したNiを除去するために水洗し、Niの添加量が所望の値(0.05ppm程度以下、具体的には0.01〜0.05ppm)とし、Ni水溶液膜304(但し、極めて薄いため膜として観測できない)を形成する。
 その後、500〜550℃で8〜20時間かけて熱処理を行い、非晶質半導体膜を結晶化する。このとき加熱温度を変化させて結晶化すると好ましく、最初の加熱工程により、非晶質半導体膜の水素等が出てくるため、結晶化の際の膜荒れを低減することができる。また、磁場をかけてその磁気エネルギーで結晶化させてもよいし、高出力マイクロ波を使用しても構わない。なお、本実施の形態では、500℃で1時間熱処理後、550℃4時間で熱処理を行う。
 そして更に、レーザ光を照射し、結晶化を促進すると好ましい。また、レーザ光には、パルス発振型又は連続発光型のエキシマレーザやYAGレーザ、YVO4レーザを用いることができる。これらのレーザを用いる場合には、レーザ発振器から放射されたレーザ光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザを用いる場合はパルス発振周波数30Hzとし、レーザーエネルギー密度を200〜600mJ/cm2(代表的には400〜550mJ/cm2)とする。また、YAGレーザを用いる場合にはその第2高調波を用いパルス発振周波数1〜10kHzとし、レーザーエネルギー密度を300〜600mJ/cm2(代表的には350〜500mJ/cm2)とすると良い。そして幅100〜1000μm、例えば400μmで線状に集光したレーザ光を基板全面に渡って照射し、このときの線状レーザ光の重ね合わせ率(オーバーラップ率)を50〜98%として行えばよい。このとき、基板を浮上させて走査し、結晶性半導体膜の全面にレーザ光を照射すると好ましい。なお、本実施の形態ではパルス発振型のエキシマレーザを用いて、30Hz、470〜520mJ/cm2で照射し、結晶化の促進を行う。
 そして、結晶性半導体膜にボロンを添加する(これをチャネルドープという)。ここでのボロン添加は必ずしも必要でないが、nチャネル型TFTのしきい値電圧を所定の範囲内に収める手段として好適に用いることができる。
 その後、図3(C)に示すように、所望の形状にパターニングして、島状半導体膜305を形成する。半導体膜の厚さは25〜80nm(好ましくは30〜60nm)の厚さで形成する。
 次いで、図3(D)に示すように、フッ酸を含むエッチャントで半導体層の表面を洗浄し、半導体層を覆うゲート絶縁膜306を形成する。ゲート絶縁膜306はプラズマCVD法又はスパッタ法を用い、厚さを40〜150nmとしてシリコンを含む絶縁膜で形成する。なお、本実施の形態では、プラズマCVD法により115nmの厚さで酸化窒化シリコン膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成する。勿論、ゲート絶縁膜は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層又は積層構造として用いても良い。
 次いで、図3(E)に示すように、ゲート絶縁膜上に膜厚20〜100nmの第1の導電膜と、膜厚100〜400nmの第2の導電膜とを積層して形成する。第1の導電膜及び第2の導電膜はTa、W、Ti、Mo、Al、Cuから選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、第1の導電膜及び第2の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、AgPdCu合金を用いてもよい。また、2層構造に限定されず、例えば、膜厚50nmのタングステン膜、膜厚500nmのアルミニウムとシリコンの合金(Al−Si)膜、膜厚30nmの窒化チタン膜を順次積層した3層構造としてもよい。また、3層構造とする場合、第1の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第2の導電膜のアルミニウムとシリコンの合金(Al−Si)膜に代えてアルミニウムとチタンの合金膜(Al−Ti)を用いてもよいし、第3の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造であってもよい。なお、本実施の形態では、ゲート絶縁膜306上に膜厚50nmの窒化タンタル膜307、膜厚370nmのタングステン膜308を順次積層して形成する。
 その後、以下に示す手順でパターニングを行って各ゲート電極及び各配線を形成する。ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適宜調節することにより、第1の導電膜及び第2の導電膜を所望のテーパー形状にエッチングすることができる。なお、エッチング用ガスとしては、Cl2、BCl3、SiCl4もしくはCCl4などを代表とする塩素系ガス、CF4、SF6もしくはNF3などを代表とするフッ素系ガス又はO2を適宜用いることができる。本実施の形態では、レジストからなるマスクを形成した後、第1のエッチング及び第2のエッチングを行う。
 第1のエッチングの条件は、エッチング用ガスにCF4とCl2とO2とを用い、それぞれのガス流量比を25/25/10sccmとし、1Paの圧力でコイル型の電極に700WのRF(13.56MHz)電力を投入し、基板側(試料ステージ)に150WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。第1のエッチング条件によりW膜のみをエッチングして端部を角度が15〜45°のテーパー形状とする。
 この後、レジストからなるマスクを除去せずに第2のエッチングを行う。第2のエッチングの条件は、エッチング用ガスにCF4とCl2とを用い、それぞれのガス流量比を30/30sccmとし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入し、基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。第2のエッチングの条件ではW膜及びTaN膜とも同程度にエッチングされる。
 次いで、レジストからなるマスクを除去せずに、ゲート電極をマスクとして半導体膜に導電型を付与する不純物元素を添加する第1のドーピング処理を行う。第1のドーピング処理はイオンドープ法又はイオン注入法で行えば良い。n型を付与する不純物元素として、典型的にはリン(P)又は砒素(As)を用いる。自己整合的に第1の不純物領域(n+領域)309が形成される(図3(F)参照)。第1の不純物領域には1×1020〜1×1021/cm3の濃度範囲でn型を付与する不純物元素が添加される。
 次いで、レジストからなるマスクを除去せずに第3のエッチングを行う。ここでは、第3のエッチングの条件は、エッチング用ガスにCF4とCl2とを用い、それぞれのガス流量比を30/30sccmとし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入し、基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。
 この後、レジストからなるマスクを除去せずに第4のエッチングを行う。第4のエッチングの条件は、エッチング用ガスにCF4とCl2とO2とを用い、それぞれのガス流量比を20/20/20sccmとし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入し、基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。第3のエッチング及び第4のエッチングにより、W膜及びTaN膜を異方性エッチングする。また、エッチングガスに酸素を含ませることにより、W膜とTaN膜とのエッチング速度に差をつけ、W膜のエッチング速度をTaN膜のエッチング速度よりも速くする。そして、図3(G)に示すように、第1の導電膜で覆われていないゲート絶縁膜はエッチングされ薄くなる。この段階で第1の導電膜(TaN膜)307’を下層とし、第2の導電膜(W膜)308’を上層とするゲート電極が形成される。
 次いで、レジストからなるマスクを除去せずにゲート電極をマスクとして半導体膜に導電型を付与する不純物元素を添加する第2のドーピング処理を行う。第2のドーピング処理はイオンドープ法、又はイオン注入法で行えばよい。本実施の形態では、イオンドープ法を用い、フォスフィン(PH3)を水素で5%に希釈したガスを流量30sccmとし、ドーズ量を1.5×1014atoms/cm2とし、加速電圧を90KeVとして行う。レジストからなるマスクと第2の導電膜とがマスクとなり、第2のドーピング処理により、ゲート電極と重ならない第2の不純物領域(n-領域)310と、ゲート電極の一部と重なる第3の不純物領域(n--領域)311を形成する。第2の不純物領域310には1×1016〜1×1017/cm3の濃度範囲でn型を付与する不純物元素が添加される。
 次いで、図4(A)に示すようにレジストからなるマスクを除去した後、新たにレジストからなるマスク312を形成して第3のドーピング処理を行う。第3のドーピング処理により、pチャネル型TFTを形成する半導体層を形成する半導体層にp型の導電型を付与する不純物元素(ボロンなど)が添加された第3の不純物領域、第4の不純物領域、第5の不純物領域が形成される。また、第3の不純物領域には1×1020〜1×1021/cm3の濃度範囲でp型を付与する不純物元素が添加されるように適宜条件を設定する。なお、第3の不純物領域には先の工程でリン(P)が添加された領域(n+領域)であるが、p型を付与する不純物元素の濃度がその1.5〜3倍添加されているため導電型はp型となっている。ここでは、第3の不純物領域と同じ濃度範囲の領域をp+領域とも呼ぶ。
 また、第4の不純物領域は第2の導電膜のテーパー部と重ならない領域に形成される領域であり、1×1018〜1×1020/cm3の濃度範囲でp型を付与する不純物元素が添加されるように適宜条件を設定する。第4の不純物領域も、先の工程でリン(P)が添加された領域(n-領域)であるが、p型を付与する不純物元素の濃度がその1.5〜3倍添加されているため導電型はp型となっている。ここでは、第4の不純物領域と同じ濃度範囲の領域をp-領域とも呼ぶ。
 また、第5の不純物領域も、先の工程でリン(P)が添加された領域(n--領域)であるが、p型を付与する不純物元素の濃度がその1.5〜3倍添加されているため導電型はp型となっている。ここでは、第2の導電膜のテーパー部と重なる第5の不純物領域をp--領域とも呼ぶ。
 以上までの工程で、それぞれの半導体層にn型又はp型の導電型を有する不純物領域が形成される。
 不純物領域を形成した後、不純物元素を活性化するために加熱処理、強光の照射、又はレーザ光の照射を行う。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。特に、室温〜300℃の雰囲気中において、表面又は裏面からエキシマレーザを用いて不純物元素を活性化させる。YAGレーザはメンテナンスが少ないため好ましい活性化手段であるため、本実施の形態では、YAGレーザの第2高調波を照射して活性化を行う。
 次いで、図4(B)に示すように、酸化窒化シリコン膜、酸化シリコンなどの絶縁膜からなる第1のパッシベーション膜313を形成する。本実施の形態ではプラズマCVD法を用いて、酸化窒化シリコン膜を100nmの厚さに形成する。その後、クリーンオーブンを用いて、300〜550℃で1〜12時間加熱し、半導体膜の水素化を行う。本実施の形態では、窒素雰囲気中で410℃、1時間加熱する。この工程は、第1のパッシベーション膜313に含まれる水素により、半導体層のダングリングボンドを終端することができる。また、水素化と共に上述の不純物領域の活性化処理を同時に行うことも可能である。
 その後、図4(C)に示すように第1のパッシベーション膜上に有機絶縁物材料からなる第1の層間絶縁膜を形成する。有機絶縁物材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。なお、第1の層間絶縁膜に感光性有機樹脂を用いた場合、フォトリソフラフィ工程による露光処理により感光性有機樹脂をエッチングすると曲率を有する第1の開口部を形成することができる。なお、第1の層間絶縁膜にポジ型の感光性有機樹脂を用いる場合、ポジ型の感光性樹脂は茶色に着色しているため、エッチング後に感光性有機樹脂の脱色処理を行う必要がある。なお、本実施の形態では第1の層間絶縁膜314として、厚さ1.05μmの感光性アクリル樹脂膜を形成する。この後、第1の層間絶縁膜314上に窒化絶縁膜(代表的には、窒化珪素膜又は窒化酸化珪素膜)からなる第2のパッシベーション膜315を形成する。成膜条件としては、高周波放電によるスパッタ法で、シリコンターゲットを用い、スパッタガスとして窒素気体を用いればよい。圧力は適宜設定すれば良いが、0.5〜1.0Pa、放電電力は2.5〜3.5KW、成膜温度は室温(25℃)〜250℃の範囲内であればよい。窒化絶縁膜からなる第2のパッシベーション膜315を形成することにより、第1の層間絶縁膜から発生する脱ガスを抑制することができる。
 次に、図4(D)に示すように、第2のパッシベーション膜315、第1の層間絶縁膜314、第1のパッシベーション膜313、ゲート絶縁膜306を順にエッチングし、曲率(なだらかな内壁)を有する開口部を形成する。このような曲率を有する開口部を形成することは、後に形成する電極の被覆率(カバレッジ)がよくなるという効果がある。このときのエッチング処理は、ドライエッチング処理でもウエットエッチング処理でもよい。なお、本実施の形態では、CF4とO2とH2との混合ガスを用いたドライエッチングにより第2のパッシベーション膜315及び第1の層間絶縁膜314をエッチングし開口部を形成する。次いで同一の処理装置において、CHF3とArとの混合ガスを用いたドライエッチングにより第1のパッシベーション膜313及びゲート絶縁膜306をエッチングし開口部を形成する。
 次に、開口部に金属膜を形成し、金属膜をエッチングしてソース電極及びドレイン電極、各配線(図示しない)を形成する。金属膜は、アルミニウム(Al)、チタン(Ti)、モリブデン(Mo)、タングステン(W)もしくはシリコン(Si)の元素からなる膜又はこれらの元素を用いた合金膜を用いればよい。なお本実施の形態では、チタン膜/チタンーアルミニウム合金膜/チタン膜(Ti/Al−Si/Ti)をそれぞれ100/350/100nmに積層したのち、所望の形状にパターニング及びエッチングしてソース電極、ドレイン電極316及び各配線(図示しない)を形成する。
 その後、電極(EL表示装置の場合は陽極又は陰極となり、液晶表示装置の場合は画素電極となる)を形成する。電極には、ITO、SnO2等の透明導電膜を用いたり、反射型の液晶表示装置の場合はAl等の金属膜を用いたりすることができる。なお本実施の形態では、ITOを110nm成膜し、所望の形状にエッチングすることで電極317を形成する。
 以上のような工程により、TFTを備えたアクティブマトリクス基板が完成する。
 このように本発明は、ゲッタリング工程を必要とせず、良好な結晶性半導体膜、例えば結晶性珪素膜を有し、デバイス特性のよいTFTを備えたアクティブマトリクス基板を提供することができる。
 (実施の形態3)
 本実施の形態では、実施の形態2と異なり、比較的高温に耐えられる石英基板上に形成されるアクティブマトリクス基板の作製方法を説明する。なお、実施の形態2と同様に、nチャネル型TFT及びpチャネル型TFTを有する駆動回路部とnチャネル型TFTを有する画素部について説明する。なお、半導体膜や各電極は実施の形態2で説明した材料から選択して形成すればよい。
 まず、図8(A)に示すように、石英基板801を用意する。石英基板はTFTの動作に悪影響を与えるアルカリ金属等の不純物が混入されていないため、それを防止する下地膜を必ずしも必要としない。そして、実施の形態2に記載したいずれかの方法を用いて、石英基板801上に非晶質半導体膜を形成する。なお、本実施の形態では原料ガスにジシラン(Si26)(流量250sccm)とヘリウム(He)(流量350sccm)を用いてLPCVD法により非晶質珪素膜形成する。このとき非晶質珪素膜の酸素濃度を制御するために、Heに10〜1000ppmのN20を混合する。また、反応容器内の圧力は0.5Torr(66.5Pa)、反応温度は430〜460℃として成膜を行う。
 次に、実施の形態2に記載したいずれかの方法を用いて非晶質半導体膜に金属元素を添加(塗布、成膜、注入を含む)する。なお本実施の形態では、イオン原材料にNiCl2(塩化ニッケル)を用いたイオン注入により非晶質珪素膜にNiを添加する。このとき、加熱により蒸発されたNiCl2の蒸気を成膜室内の基板に導くようにする。更に蒸着しにくい材料については、その材料に負の電圧を印加し、衝突により生じる原子をイオン化して用いればよい。更に本実施の形態では非晶質珪素膜、つまり結晶性珪素膜中のNi濃度を制御するために、注入するエネルギーは5KeV、注入量は1×1012〜1×1013個/cm2とする。
 その後、450℃、1時間で熱処理を行って、非晶質半導体膜中の水素等のガスを出し、600℃、8時間で熱処理を行って結晶性半導体膜、つまり結晶性珪素膜を形成する。なお、必要に応じて結晶化を促進するために、レーザ光を照射しても構わない。
 次いで、熱酸化によりゲート絶縁膜803を形成し、結晶性半導体膜を所望の形状にパターニングする。そして、結晶性半導体膜にボロンを添加する(チャネルドープ)。
 その後、図8(B)に示すように、ゲート絶縁膜上のゲート電極を形成する。本実施の形態では、窒化タンタル(TaN)804とタンタル805の積層構成で形成する。
 そして、酸化珪素膜からなるマスクを形成し、不純物領域上に開口部を形成し、リンやボロンといった不純物元素を添加し、ソース領域及びドレイン領域を形成する。なお、ソース領域及びドレイン領域の作製方法は実施の形態2を参照すればよく、ゲート電極と重なる低濃度不純物領域を適宜設けるとよい。
 その後、窒素雰囲気中で800℃1時間かけて不純物領域の活性化を行う。本実施の形態では、石英基板を用いているため、このような800℃という高温で活性化できる。
 次いで、図8(C)に示すように、窒化珪素からなるパッシベーション膜806を形成し、半導体膜の水素化を行う。そして図8(D)に示すように、パッシベーション膜上にアクリル樹脂材料を用いて第1の層間絶縁膜807を形成する。そして、第1の層間絶縁膜にソース領域及びドレイン領域と接続する配線を形成するための開口部を形成する。開口部にチタン(Ti)とアルミニウムとシリコンの合金(Al−Si)とチタン(Ti)を積層させたソース配線及びドレイン配線808を形成する。
 その後、図8(E)に示すように、アクリル樹脂材料を用いて第2の層間絶縁膜809を形成し、電極810(EL表示装置の場合は陽極又は陰極となり、液晶表示装置の場合は画素電極となる)を形成する。
 以上のような工程により、TFTを備えたアクティブマトリクス基板を完成させる。
 このように本発明は、ゲッタリング工程を必要とせず、良好な結晶性半導体膜、例えば結晶性珪素膜を有し、デバイス特性のよいTFTを備えたアクティブマトリクス基板を提供することができる。
 (実施の形態4)
 本実施の形態では、実施の形態2又は3に示すように形成されたアクティブマトリクス基板に発光素子を設けてEL表示装置(EL表示モジュール)を形成する例を、図5を用いて説明する。
 まず、実施の形態2又は2で説明した電極317又は810がEL表示装置の陽極となる場合、仕事関数の大きい金属(Pt、Cr、W、Ni、Zn、Sn、In)を用いて形成する。なお、本実施の形態では、仕事関数の大きいITOで形成し、所望の形状にエッチングする。
 次いで、図5(A)に示すように、電極317又は810の端部を覆う絶縁物(バンク、隔壁、障壁、土手などと呼ばれる)501を形成する。絶縁物501は、感光性の有機樹脂を用いて形成するとよく、例えば、絶縁物の材料としてネガ型の感光性アクリルを用いた場合、絶縁物501の上端部に第1の曲率半径を有する曲面を有し、前記絶縁物の下端部に第2の曲率半径を有する曲面を有するように形成することができ、前記第1の曲率半径及び前記第2の曲率半径は、0.2μm〜3μmとすることが好ましい。また更に、絶縁物501を窒化アルミニウム膜、窒化酸化アルミニウム膜、又は窒化珪素膜からなる第2の保護膜で覆ってもよい。本実施の形態では、絶縁物501の材料としてポジ型の感光性アクリルを用い、更に絶縁物501を窒化アルミニウム膜、窒化酸化アルミニウム膜、又は窒化珪素膜からなる第2の保護膜(図示しない)で覆う。
 その後、PVA(ポリビニルアルコール)系の多孔質体を用いて拭い、ゴミ等の除去を行う。なお本実施の形態では、ベルクリンを用いた拭浄により、ITOや絶縁膜をエッチングしたときに発生する微粉(ゴミ)を除去することができる。
 次いで発光層(有機化合物を含む層)の蒸着前処理に、全体にPEDOTを塗布し、ベークを行ってもよい。このとき、PEDOTはITOとの濡れ性が良くないため、一旦PEDOTを塗布後、水洗し、再度PEDOTを塗布することが好ましい。その後、減圧雰囲気で加熱を行う。なお、本実施の形態では、PEDOTを塗布後、170℃の減圧雰囲気で30分加熱し、その後30分かけて自然冷却を行う。
 そして、蒸着装置を用いて、蒸着源を移動させながら蒸着を行う。例えば、真空度が5×10-3Torr(0.665Pa)以下、好ましくは10-4〜10-6Torrまで真空排気された成膜室で蒸着を行う。蒸着の際、抵抗加熱により、予め有機化合物は気化されており、蒸着時にシャッターが開くことにより基板の方向へ飛散する。気化された有機化合物は、上方に飛散し、メタルマスクに設けられた開口部を通って基板に蒸着され、発光層502(正孔輸送層、正孔注入層、電子輸送層、電子注入層を含む)が形成される。
 次いで、上記発光層上に、第2の電極503を陰極として形成する。第2の電極503は、仕事関数の小さい金属(Li、Mg、Cs)を含む薄膜を用いて形成すればよい。また更に、Li、Mg、Cs等を含む薄膜上に積層した透明導電膜(ITO(酸化インジウム酸化スズ合金)、酸化インジウム酸化亜鉛合金(In23―ZnO)、酸化亜鉛(ZnO)等)との積層膜で形成すると好ましい。また、陰極の低抵抗化を図るため、絶縁物501上に補助電極を設けてもよい。
 ここでは蒸着法により発光層502を形成した例を示したが、特に限定されず、塗布法(スピンコート法、インクジェット法など)により高分子からなる発光層を形成してもよい。また、本実施の形態では、有機化合物層として低分子材料からなる層を積層した例を示したが、高分子材料からなる層と、低分子材料からなる層とを積層してもよい。また、RGBの発光層を形成してフルカラー表示を行っても、単色の発光層を形成し、色変換層やカラーフィルターを用いて、フルカラー表示を行ってもよい。
 なお、EL表示装置は、光の放射方向で2通りの構造が考えられる。一つは、発光素子からの発光が第2の電極503を透過して観測者の目に入る構造である。発光素子からの発光が第2の電極を透過して観測者の目に入る構造とする場合である。もう一つの構造は、発光素子からの発光が電極317又は810及び基板を透過して観測者の目に入るものである。発光素子からの発光が第1の電極を透過して観測者の目に入る構造とする場合、電極317又は810は透光性を有する材料を用いることが望ましい。
 以上の工程で第2の電極503までを形成した後は、図5(B)にEL表示装置の全体図を示すように、第1の保護膜504として窒化シリコン膜を設け、更に第2の保護膜505として紫外線硬化樹脂、エポキシ樹脂その他の樹脂膜を設け、その上にカバー材506としてプラスチックフィルムを設けることが挙げられる。なお、プラスチックフィルムは、窒化シリコン膜等の無機絶縁膜で表面を覆い、水分や酸素を透過しないようにしておくことが望ましい。その後更に、異方性導電膜511を用いてFPC(フレキシブルプリントサーキット)512を用いて外部端子と接続しEL表示装置(EL表示モジュール)が完成する。
 以上のような本発明により、ゲッタリング工程を不要とすることができ、EL表示装置の作製工程のスループットを向上でき、コストを削減することができる。
 (実施の形態5)
 本実施の形態では、実施の形態2又は3に示すように形成されたアクティブマトリクス基板に液晶素子を設けて液晶表示装置(液晶表示モジュール)を形成する例を、図6を用いて説明する。
 まず、実施の形態2又は3で説明した電極317又は810をITOで形成し透過型の液晶表示装置の画素電極とする。なお、反射型の液晶表示装置の場合、画素電極をAl等の金属膜で形成すればよい。その後、図6(A)に示すように、有機材料を用いて平坦化膜601を形成する。このとき無機材料を用いて形成し、CMP等で平坦化してもよい。
 その後、アクティブマトリクス基板上に配向膜602を設け、予め用意された対向基板604に対向電極603を設け、図6(B)に示すようにシール材608を用いて対向基板とアクティブマトリクス基板を貼り合わせた後、その間に液晶607を注入して液晶セルを形成する。なお、液晶素子とは、液晶の光学的変調作用により光の透過又は非透過を制御する素子であり、一対の電極及びその間に挟持された液晶で構成される。更に、異方性導電膜611を用いてFPC(フレキシブルプリントサーキット)612を接着して外部端子とすれば良い。
 以上のような本発明により、ゲッタリング工程を不要とすることができ、液晶表示装置の作製工程のスループットを向上でき、コストを削減することができる。
 (実施例1)
 本発明を用いて形成されるTFTを備えた発光素子又は液晶素子を備えた電子機器として、ビデオカメラ、デジタルカメラ、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されているため、発光素子を有する表示装置を用いることが望ましい。それら電子機器の具体例を図9に示す。
 図9(A)は表示装置であり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。本発明により形成されるTFTを備えた発光素子又は液晶素子は表示部2003に用いることができる。なお、表示装置は、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用発光装置が含まれる。
 図9(B)はデジタルスチルカメラであり、本体2101、表示部2102、受像部2103、操作キー2104、外部接続ポート2105、シャッター2106等を含む。本発明により形成されるTFTを備えた発光素子又は液晶素子は表示部2102に用いることができる。
 図9(C)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明により形成されるTFTを備えた発光素子又は液晶素子は表示部2203に用いることができる。
 図9(D)はモバイルコンピュータであり、本体2301、表示部2302、スイッチ2303、操作キー2304、赤外線ポート2305等を含む。本発明により形成されるTFTを備えた発光素子又は液晶素子は表示部2302に用いることができる。
 図9(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示するが、本発明により形成されるTFTを備えた発光素子又は液晶素子は表示部A、B2403、2404に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
 図9(F)はビデオカメラであり、本体2601、表示部2602、筐体2603、外部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー2607、音声入力部2608、操作キー2609、接眼部2610等を含む。本発明により形成されるTFTを備えた発光素子又は液晶素子は表示部2602に用いることができる。
 図9(G)は携帯電話であり、本体2701、筐体2702、表示部2703、音声入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、アンテナ2708等を含む。本発明により形成されるTFTを備えた発光素子又は液晶素子は表示部2703に用いることができる。なお、表示部2703は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。
 以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施例の電子機器は、実施の形態2から5に示したいずれの構成の画素構造や駆動回路を用いることができる。
 (実施例2)
 実施例1において示した電子機器には、発光素子又は液晶素子が封止された状態にあるパネルに、コントローラ、電源回路等を含むICが実装された状態にあるモジュールが搭載されている。モジュールとパネルは、共に表示装置の一形態に相当する。本実施例では、モジュールの具体的な構成について説明する。
 図10(A)に、コントローラ1001及び電源回路1002がパネル1000に実装されたモジュールの外観図を示す。パネル1000には、発光素子が各画素に設けられた画素部1003と、前記画素部1003が有する画素を選択する走査線駆動回路1004と、選択された画素に信号を供給する信号線駆動回路1005とが設けられている。
 またプリント基板1006にはコントローラ1001、電源回路1002が設けられており、コントローラ1001または電源回路1002から出力された各種信号及び電源電圧は、FPC1007を介してパネル1000の画素部1003、走査線駆動回路1004、信号線駆動回路1005に供給される。
 プリント基板1006への電源電圧及び各種信号は、複数の入力端子が配置されたインターフェース(I/F)部1008を介して供給される。
 なお、本実施例ではパネル1000にプリント基板1006がFPCを用いて実装されているが、必ずしもこの構成に限定されない。COG(Chip on Glass)方式を用い、コントローラ1001、電源回路1002をパネル1000に直接実装させるようにしても良い。
 また、プリント基板1006において、引きまわしの配線間に形成される容量や配線自体が有する抵抗等によって、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることがある。そこで、プリント基板1006にコンデンサ、バッファ等の各種素子を設けて、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりするのを防ぐようにしても良い。
 図10(B)に、プリント基板1006の構成をブロック図で示す。インターフェース1008に供給された各種信号と電源電圧は、コントローラ1001と、電源電圧1002に供給される。
 コントローラ1001は、位相ロックドループ(PLL:Phase Locked Loop)1010と、制御信号生成部1011と、必要に応じてA/Dコンバータ1009及びSRAM(Static Random Access Memory)1012、1013とを備えている。なお、必要に応じて備えるとは、入力される信号がアナログ信号又はデジタル信号の場合や、パネルの画素構成がアナログ信号又はデジタル信号のいずれかにより制御させる場合によって適宜設けるためである。なお、SRAMの代わりに、SDRAMや、高速でデータの書き込みや読み出しが可能であるならばDRAM(Dynamic Random Access Memory)も用いることが可能である。
 インターフェース1008を介して供給されたビデオ信号は、A/Dコンバータ1009においてパラレル−シリアル変換され、R、G、Bの各色に対応するビデオ信号として制御信号生成部1011に入力される。また、インターフェース1008を介して供給された各種信号をもとに、A/Dコンバータ1009においてHsync信号、Vsync信号、クロック信号CLK、交流電圧(AC Cont)が生成され、制御信号生成部1011に入力される
 位相ロックドループ1010では、インターフェース1008を介して供給される各種信号の周波数と、制御信号生成部1011の動作周波数の位相とを合わせる機能を有している。制御信号生成部1011の動作周波数は、インターフェース1008を介して供給された各種信号の周波数と必ずしも同じではないが、互いに同期するように制御信号生成部1011の動作周波数を位相ロックドループ1010において調整する。
 制御信号生成部1011に入力された信号がビデオ信号の場合、一旦SRAM1012、1013に書き込まれ、保持される。制御信号生成部1011では、SRAM1012に保持されている全ビットのビデオ信号のうち、全画素に対応するビデオ信号を1ビット分づつ読み出し、パネル1000の信号線駆動回路1005に供給する。
 また制御信号生成部1011では、各ビットの、発光素子が発光する期間に関する情報を、パネル1000の走査線駆動回路1004に供給する。
 また電源回路1002は所定の電源電圧を、パネル1000の信号線駆動回路1005、走査線駆動回路1004及び画素部1003に供給する。
 次に電源回路1002の詳しい構成について、図11を用いて説明する。本実施例の電源回路1002は、4つのスイッチングレギュレータコントロール1060を用いたスイッチングレギュレータ1054と、シリーズレギュレータ1055とからなる。
 一般的にスイッチングレギュレータは、シリーズレギュレータに比べて小型、軽量であり、降圧だけでなく昇圧や正負反転することも可能である。一方シリーズレギュレータは、降圧のみに用いられるが、スイッチングレギュレータに比べて出力電圧の精度は良く、リプルやノイズはほとんど発生しない。本実施例の電源回路1002では、両者を組み合わせて用いる。
 図11に示すスイッチングレギュレータ1054は、スイッチングレギュレータコントロール(SWR)1060と、アテニュエイター(減衰器:ATT)1061と、トランス(T)1062と、インダクター(L)1063と、基準電源(Vref)1064と、発振回路(OSC)1065、ダイオード1066と、バイポーラトランジスタ1067と、可変抵抗1068と、容量1069とを有している。
 スイッチングレギュレータ1054において外部のLiイオン電池(3.6V)等の電圧が変換されることで、陰極に与えられる電源電圧と、シリーズレギュレータ1055に供給される電源電圧が生成される。
 またシリーズレギュレータ1055は、バンドギャップ回路(BG)1070と、アンプ1071と、オペアンプ1072と、電流源1073と、可変抵抗1074と、バイポーラトランジスタ1075とを有し、スイッチングレギュレータ1054において生成された電源電圧が供給されている。
 シリーズレギュレータ1055では、スイッチングレギュレータ1054において生成された電源電圧を用い、バンドギャップ回路1070において生成された一定の電圧に基づいて、各色の発光素子の陽極に電流を供給するための配線(電流供給線)に与える直流の電源電圧を生成する。
 なお電流源1073は、ビデオ信号の電流が画素に書き込まれる駆動方式の場合に用いる。この場合、電流源1073において生成された電流は、パネル1000の信号線駆動回路1005に供給される。なお、ビデオ信号の電圧が画素に書き込まれる駆動方式の場合には、電流源1073は必ずしも設ける必要はない。
 なお、スイッチングレギュレータ、OSC、アンプ、オペアンプは、本発明の薄膜トランジスタを用いて形成することが可能である。
本発明に関する実験結果を示す図。 本発明に関する実験結果を示す図。 本発明の薄膜トランジスタの作製工程を示す図。 本発明の薄膜トランジスタの作製工程を示す図。 本発明のEL表示装置の作製工程を示す図。 本発明の液晶表示装置の作製工程を示す図。 本発明に関する実験結果を示す図。 本発明の薄膜トランジスタの作製工程を示す図。 本発明を用いた電子機器を示す図。 本発明を用いた電子機器のモジュールを示す図。 本発明を用いた電子機器の電源回路を示す図。 本発明に関する実験結果を示す図。

Claims (13)

  1. 絶縁表面上に酸素濃度が5×1019〜1×1021atoms/cm3含むように非晶質珪素膜を形成し、
    前記非晶質珪素膜上に結晶性を促進させる金属元素を添加し、
    前記非晶質珪素膜を加熱して結晶性珪素膜を形成する薄膜トランジスタの作製方法であって、
    前記結晶性を促進させる金属元素の添加量を前記結晶性珪素膜における結晶性を促進させる金属元素の濃度が4×1016atoms/cm3未満となるように制御することを特徴とする薄膜トランジスタの作製方法。
  2. 絶縁表面上に酸素濃度が5×1019〜1×1021atoms/cm3含むように非晶質珪素膜を形成し、
    前記非晶質珪素膜に結晶性を促進させる金属元素を注入し、
    前記非晶質珪素膜を加熱して結晶性珪素膜を形成する薄膜トランジスタの作製方法であって、
    前記結晶性を促進させる金属元素の注入量を前記結晶性珪素膜における結晶性を促進させる金属元素の濃度が4×1016atoms/cm3未満となるように制御することを特徴とする薄膜トランジスタの作製方法。
  3. 絶縁表面上に酸素濃度が5×1019〜1×1021atoms/cm3含むように非晶質珪素膜を形成し、
    前記非晶質珪素膜上に結晶性を促進させる金属元素を含む水溶液を塗布し、
    前記非晶質珪素膜を加熱して結晶性珪素膜を形成する薄膜トランジスタの作製方法であって、
    前記結晶性を促進させる金属元素の塗布量を前記結晶性珪素膜における結晶性を促進させる金属元素の濃度が4×1016atoms/cm3未満となるように制御することを特徴とする薄膜トランジスタの作製方法。
  4. 絶縁表面上に、減圧CVD法又はプラズマCVD法により酸素濃度が5×1019〜1×1021atoms/cm3含むように非晶質珪素膜を形成し、
    前記非晶質珪素膜上に結晶性を促進させる金属元素を含む水溶液を塗布し、
    前記非晶質珪素膜を加熱して結晶性珪素膜を形成する薄膜トランジスタの作製方法であって、
    前記結晶性を促進させる金属元素の塗布量を前記結晶性珪素膜における結晶性を促進させる金属元素の濃度が4×1016atoms/cm3未満となるように制御することを特徴とする薄膜トランジスタの作製方法。
  5. 絶縁表面上に、酸素を含む原料ガスを用いて減圧CVD法又はプラズマCVD法により酸素濃度が5×1019〜1×1021atoms/cm3含むように非晶質珪素膜を形成し、
    前記非晶質珪素膜上に結晶性を促進させる金属元素を含む水溶液を塗布し、
    前記非晶質珪素膜を加熱して結晶性珪素膜を形成する薄膜トランジスタの作製方法であって、
    前記結晶性を促進させる金属元素の塗布量を前記結晶性珪素膜における結晶性を促進させる金属元素の濃度が4×1016atoms/cm3未満となるように制御することを特徴とする薄膜トランジスタの作製方法。
  6.  請求項3乃至5のいずれか一において、スピンコーティング法又はディップ法により前記結晶性を促進させる金属元素を含む水溶液を塗布することを特徴とする薄膜トランジスタの作製方法。
  7.  請求項6において、前記水溶液を塗布後、洗浄することを特徴とする薄膜トランジスタの作製方法。
  8. 請求項1乃至7のいずれか一において、加熱により前記結晶性珪素膜を形成した後、レーザ光を照射することを特徴とする薄膜トランジスタの作製方法。
  9. 絶縁表面上に設けられた結晶性半導体膜を有する薄膜トランジスタにおいて、
    前記結晶性半導体膜は4×1016atoms/cm3未満の結晶性を促進させる金属元素を有し、且つ5×1019〜1×1021atoms/cm3の酸素を有することを特徴とする薄膜トランジスタ。
  10. 絶縁表面上に設けられた結晶性半導体膜を有する薄膜トランジスタにおいて、
    前記結晶性半導体膜は5×1015〜3×1016atoms/cm3の結晶性を促進させる金属元素を有し、且つ5×1019〜1×1021atoms/cm3の酸素を有することを特徴とする薄膜トランジスタ。
  11. 絶縁表面上に設けられた結晶性半導体膜を有する薄膜トランジスタにおいて、
    前記結晶性半導体膜は7×1015〜3×1016atoms/cm3の結晶性を促進させる金属元素を有し、且つ1×1020〜6×1020atoms/cm3の酸素を有することを特徴とする薄膜トランジスタ。
  12. 請求項9乃至11のいずれか一に記載の薄膜トランジスタを有することを特徴とするEL表示装置。
  13. 請求項9乃至11のいずれか一に記載の薄膜トランジスタを有することを特徴とする液晶表示装置。
JP2003292162A 2002-08-22 2003-08-12 薄膜トランジスタ及びその作製方法 Withdrawn JP2004104110A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003292162A JP2004104110A (ja) 2002-08-22 2003-08-12 薄膜トランジスタ及びその作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002241706 2002-08-22
JP2003292162A JP2004104110A (ja) 2002-08-22 2003-08-12 薄膜トランジスタ及びその作製方法

Publications (2)

Publication Number Publication Date
JP2004104110A true JP2004104110A (ja) 2004-04-02
JP2004104110A5 JP2004104110A5 (ja) 2006-09-07

Family

ID=32301116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003292162A Withdrawn JP2004104110A (ja) 2002-08-22 2003-08-12 薄膜トランジスタ及びその作製方法

Country Status (1)

Country Link
JP (1) JP2004104110A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8044401B2 (en) 2007-06-27 2011-10-25 Samsung Mobile Display Co., Ltd. Thin film transistor, method of fabricating the same, organic light emitting diode display device including the same and method of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8044401B2 (en) 2007-06-27 2011-10-25 Samsung Mobile Display Co., Ltd. Thin film transistor, method of fabricating the same, organic light emitting diode display device including the same and method of fabricating the same

Similar Documents

Publication Publication Date Title
US10680049B2 (en) Light emitting device
US6830994B2 (en) Method of manufacturing a semiconductor device having a crystallized semiconductor film
US7129522B2 (en) Semiconductor device and its manufacturing method
US7037779B2 (en) Semiconductor device and manufacturing method thereof
US6542205B2 (en) Display device
US20020094612A1 (en) Method of manufacturing semiconductor device
US7821008B2 (en) Semiconductor device and manufacturing method thereof
JP2008166828A (ja) 半導体装置及びその作製方法
JP7032625B2 (ja) 発光装置
US7091110B2 (en) Method of manufacturing a semiconductor device by gettering using a anti-diffusion layer
US6861338B2 (en) Thin film transistor and method of manufacturing the same
JP4841740B2 (ja) 半導体装置の作製方法
JP4896286B2 (ja) 半導体装置の作製方法
JP4216003B2 (ja) 半導体装置の作製方法
JP4387090B2 (ja) 半導体装置の作製方法
JP2004104110A (ja) 薄膜トランジスタ及びその作製方法
JP4044360B2 (ja) 半導体装置およびその作製方法
JP4149443B2 (ja) 発光装置
JP4342843B2 (ja) 半導体装置の作製方法
JP2004128217A (ja) 薄膜トランジスタ及びその作製方法
JP4267253B2 (ja) 半導体装置の作製方法
JP4293412B2 (ja) 結晶質シリコン膜の作製方法
JP5127101B2 (ja) 半導体装置の作製方法
JP2001274412A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060724

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090914