JPH08181318A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH08181318A JPH08181318A JP32080694A JP32080694A JPH08181318A JP H08181318 A JPH08181318 A JP H08181318A JP 32080694 A JP32080694 A JP 32080694A JP 32080694 A JP32080694 A JP 32080694A JP H08181318 A JPH08181318 A JP H08181318A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ratio
- polysilicon
- grain size
- channel length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 レーザアニールポリシリコンＴＦＴにおい
て、ポリシリコン膜の平均結晶粒径とチャネル長との比
を１／１００〜１／５０とすることにより、高い移動度
を示したまま各ＴＦＴ素子間のバラツキを小さくする。 【構成】 平均結晶粒径とチャネル長との比が１／１０
０未満では結晶粒径が小さいために移動度は低い値とな
り、１／５０を超えるときは、結晶粒径のバラツキが大
きいために移動度のバラツキが大きくなり、どちらの条
件においても実用には適さない。平均結晶粒径とチャネ
ル長との比が１／１００〜１／５０のときに、高移動度
でかつ高均一性を有する薄膜トランジスタが実現でき
る。
て、ポリシリコン膜の平均結晶粒径とチャネル長との比
を１／１００〜１／５０とすることにより、高い移動度
を示したまま各ＴＦＴ素子間のバラツキを小さくする。 【構成】 平均結晶粒径とチャネル長との比が１／１０
０未満では結晶粒径が小さいために移動度は低い値とな
り、１／５０を超えるときは、結晶粒径のバラツキが大
きいために移動度のバラツキが大きくなり、どちらの条
件においても実用には適さない。平均結晶粒径とチャネ
ル長との比が１／１００〜１／５０のときに、高移動度
でかつ高均一性を有する薄膜トランジスタが実現でき
る。
Description
【０００１】
【産業上の利用分野】本発明は、液晶ディスプレイ，イ
メージセンサ等の薄膜集積回路に使用される薄膜トラン
ジスタおよびその製造方法に関し、特に、チャネル層に
ポリシリコン膜を用いた薄膜トランジスタおよびその製
造方法に関する。
メージセンサ等の薄膜集積回路に使用される薄膜トラン
ジスタおよびその製造方法に関し、特に、チャネル層に
ポリシリコン膜を用いた薄膜トランジスタおよびその製
造方法に関する。
【０００２】
【従来の技術】近年、液晶ディスプレイ装置は、情報化
社会においてますます重要な位置を占めてきている。同
時に液晶ディスプレイ装置の大画面化・高精細度化への
要求も高まってきている。この分野において現行で主流
となっている技術は、表示部の薄膜トランジスタをアモ
ルファスシリコンによって形成し、その駆動回路には単
結晶シリコンのＬＳＩを用い、これをＴＡＢ方式等によ
り薄膜トランジスタの形成された基板に接続するもので
ある。
社会においてますます重要な位置を占めてきている。同
時に液晶ディスプレイ装置の大画面化・高精細度化への
要求も高まってきている。この分野において現行で主流
となっている技術は、表示部の薄膜トランジスタをアモ
ルファスシリコンによって形成し、その駆動回路には単
結晶シリコンのＬＳＩを用い、これをＴＡＢ方式等によ
り薄膜トランジスタの形成された基板に接続するもので
ある。
【０００３】しかし、ポリシリコンに比較して移動度の
小さいアモルファスシリコンを用いた薄膜トランジスタ
では、液晶ディスプレイ装置を大画面で高精細に実現す
ることが困難であるため、ポリシリコンを活性層とする
薄膜トランジスタが注目されている。
小さいアモルファスシリコンを用いた薄膜トランジスタ
では、液晶ディスプレイ装置を大画面で高精細に実現す
ることが困難であるため、ポリシリコンを活性層とする
薄膜トランジスタが注目されている。
【０００４】一方で、液晶ディスプレイにおける用途の
多様化により、薄型化・小型化に対する要求も強く、そ
の要求に答えるためアクティブマトリクス基板上に駆動
回路をも薄膜トランジスタで形成しようとする試みがな
されている。この駆動回路用のトランジスタをアモルフ
ァスシリコンを用いて形成することは、動作速度や駆動
能力の面で好ましくなく、ポリシリコンで形成すること
が求められる。
多様化により、薄型化・小型化に対する要求も強く、そ
の要求に答えるためアクティブマトリクス基板上に駆動
回路をも薄膜トランジスタで形成しようとする試みがな
されている。この駆動回路用のトランジスタをアモルフ
ァスシリコンを用いて形成することは、動作速度や駆動
能力の面で好ましくなく、ポリシリコンで形成すること
が求められる。
【０００５】ポリシリコンの作製方法としては、減圧化
学気相成長法（ＬＰＣＶＤ）やプラズマ化学気相成長法
（ＰＣＶＤ）により直接ポリシリコンを成膜する方法
や、ＬＰＣＶＤあるいはＰＣＶＤなどによりシリコンを
成膜した後に、そのシリコンを良質なポリシリコンへと
改質する間接的な方法がある。
学気相成長法（ＬＰＣＶＤ）やプラズマ化学気相成長法
（ＰＣＶＤ）により直接ポリシリコンを成膜する方法
や、ＬＰＣＶＤあるいはＰＣＶＤなどによりシリコンを
成膜した後に、そのシリコンを良質なポリシリコンへと
改質する間接的な方法がある。
【０００６】間接的な方法で良質なポリシリコンを得る
手法としては、通常の熱処理を用いる固相成長法、レー
ザ光を用いるレーザアニール法などが挙げられる。液晶
ディスプレイへの応用上、これらのポリシリコン作製法
の中では、プロセス温度の低温化ならびにスループット
の向上が見込まれるレーザアニール法が有望視されてい
る。
手法としては、通常の熱処理を用いる固相成長法、レー
ザ光を用いるレーザアニール法などが挙げられる。液晶
ディスプレイへの応用上、これらのポリシリコン作製法
の中では、プロセス温度の低温化ならびにスループット
の向上が見込まれるレーザアニール法が有望視されてい
る。
【０００７】
【発明が解決しようとする課題】しかしながら、レーザ
アニールポリシリコン膜を用いた薄膜トランジスタは、
固相成長ポリシリコン膜を用いた薄膜トランジスタに比
べて電気的特性のバラツキが大きいという問題があっ
た。電気的特性にバラツキがあると、例えばこのトラン
ジスタでアクティブマトリクスを構成した場合には、表
示むらが著しくなり、大画面・高精細のディスプレイの
実現は困難になる。
アニールポリシリコン膜を用いた薄膜トランジスタは、
固相成長ポリシリコン膜を用いた薄膜トランジスタに比
べて電気的特性のバラツキが大きいという問題があっ
た。電気的特性にバラツキがあると、例えばこのトラン
ジスタでアクティブマトリクスを構成した場合には、表
示むらが著しくなり、大画面・高精細のディスプレイの
実現は困難になる。
【０００８】本発明は、この点に鑑みてなされたもので
あって、その目的とするところは、電気的特性のバラツ
キの少ない薄膜トランジスタの構造およびその作製方法
を提供することである。
あって、その目的とするところは、電気的特性のバラツ
キの少ない薄膜トランジスタの構造およびその作製方法
を提供することである。
【０００９】
【課題を解決するための手段】本発明は、絶縁性基板上
に形成されたチャネル領域およびソース・ドレイン領域
を構成するポリシリコン膜と、このポリシリコン膜上に
形成されたゲート絶縁膜と、このゲート絶縁膜上に形成
されたゲート電極とを有する薄膜トランジスタにおい
て、少なくともチャネル領域部の前記ポリシリコン膜の
平均結晶粒径とチャネル長との比が１／１００〜１／５
０であることを特徴とする。
に形成されたチャネル領域およびソース・ドレイン領域
を構成するポリシリコン膜と、このポリシリコン膜上に
形成されたゲート絶縁膜と、このゲート絶縁膜上に形成
されたゲート電極とを有する薄膜トランジスタにおい
て、少なくともチャネル領域部の前記ポリシリコン膜の
平均結晶粒径とチャネル長との比が１／１００〜１／５
０であることを特徴とする。
【００１０】本発明の薄膜トランジスタの製造方法は、
絶縁性基板上にシリコン膜と透光性絶縁膜を堆積する工
程と、前記透光性絶縁膜得上からレーザ光を照射して前
記シリコン膜の結晶化を進めてポリシリコン膜を形成す
るとともに、前記ポリシリコン膜の平均結晶粒径とチャ
ネル長との比が１／１００〜１／５０になるように結晶
粒径を制御する工程とを含むことを特徴とする。
絶縁性基板上にシリコン膜と透光性絶縁膜を堆積する工
程と、前記透光性絶縁膜得上からレーザ光を照射して前
記シリコン膜の結晶化を進めてポリシリコン膜を形成す
るとともに、前記ポリシリコン膜の平均結晶粒径とチャ
ネル長との比が１／１００〜１／５０になるように結晶
粒径を制御する工程とを含むことを特徴とする。
【００１１】
【作用】チャネル層を構成するポリシリコン膜の平均結
晶粒径とチャネル長との比が、薄膜トランジスタの電気
的特性のバラツキに大きな影響を持っていることが見い
だされた。図１はその結果を示すグラフである。図１に
おいて、横軸にポリシリコン膜の平均結晶粒径とチャネ
ル長との比を、左側の縦軸に移動度を、右側の縦軸に粒
径の標準偏差をとっている（本明細書においては算出さ
れた標準偏差を平均値で除した値を標準偏差としてい
る）。ここで、薄膜トランジスタのチャネル長は６μｍ
である。
晶粒径とチャネル長との比が、薄膜トランジスタの電気
的特性のバラツキに大きな影響を持っていることが見い
だされた。図１はその結果を示すグラフである。図１に
おいて、横軸にポリシリコン膜の平均結晶粒径とチャネ
ル長との比を、左側の縦軸に移動度を、右側の縦軸に粒
径の標準偏差をとっている（本明細書においては算出さ
れた標準偏差を平均値で除した値を標準偏差としてい
る）。ここで、薄膜トランジスタのチャネル長は６μｍ
である。
【００１２】図１から明らかなように、平均結晶粒径と
チャネル長との比が大きくなるにともない移動度は大き
くなるが、図中エラーバーで示されたバラツキもまた大
きくなる。この原因は平均結晶粒径が大きくなるにとも
ない、結晶粒径の標準偏差が増大するためである。
チャネル長との比が大きくなるにともない移動度は大き
くなるが、図中エラーバーで示されたバラツキもまた大
きくなる。この原因は平均結晶粒径が大きくなるにとも
ない、結晶粒径の標準偏差が増大するためである。
【００１３】ポリシリコン薄膜は結晶粒と粒界からなる
が、粒界はキャリアのトラップとして働き、電気的特性
を悪化させる働きを有する。従って薄膜トランジスタの
チャネル領域中での、粒界の体積や存在形態などは特性
の変動を生じさせる大きな原因の一つである。高移動度
を示すためには粒界の体積を減少させることが要求さ
れ、結晶粒径を大きくすることが望まれる。一方、高均
一性を示すためには、粒界が局所的に凝集されることな
くチャネル領域中に均一に分散されることが要求され、
結晶粒径のバラツキが小さいことが望まれる。
が、粒界はキャリアのトラップとして働き、電気的特性
を悪化させる働きを有する。従って薄膜トランジスタの
チャネル領域中での、粒界の体積や存在形態などは特性
の変動を生じさせる大きな原因の一つである。高移動度
を示すためには粒界の体積を減少させることが要求さ
れ、結晶粒径を大きくすることが望まれる。一方、高均
一性を示すためには、粒界が局所的に凝集されることな
くチャネル領域中に均一に分散されることが要求され、
結晶粒径のバラツキが小さいことが望まれる。
【００１４】平均結晶粒径とチャネル長との比が１／１
００未満では結晶粒径が小さいために移動度は低い値と
なり、１／５０を超えるときは、結晶粒径のバラツキが
大きいために移動度のバラツキが大きくなり、どちらの
条件においても実用には適さない。平均結晶粒径とチャ
ネル長との比が１／１００〜１／５０のときに、高移動
度でかつ高均一性を有する薄膜トランジスタが実現でき
る。
００未満では結晶粒径が小さいために移動度は低い値と
なり、１／５０を超えるときは、結晶粒径のバラツキが
大きいために移動度のバラツキが大きくなり、どちらの
条件においても実用には適さない。平均結晶粒径とチャ
ネル長との比が１／１００〜１／５０のときに、高移動
度でかつ高均一性を有する薄膜トランジスタが実現でき
る。
【００１５】従来の薄膜トランジスタでは、平均結晶粒
径とチャネル長との比については格別の考慮が払われて
こなかったので、移動度の標準偏差が２０％にも達する
大きなバラツキを有していた。
径とチャネル長との比については格別の考慮が払われて
こなかったので、移動度の標準偏差が２０％にも達する
大きなバラツキを有していた。
【００１６】本発明の薄膜トランジスタでは、チャネル
領域におけるポリシリコン膜の平均結晶粒径とチャネル
長との比を１／１００〜１／５０と制御している。その
結果、粒界の影響が許容できる範囲内に抑制され、図１
に示すように、高移動度でかつ高均一性を実現すること
ができる。
領域におけるポリシリコン膜の平均結晶粒径とチャネル
長との比を１／１００〜１／５０と制御している。その
結果、粒界の影響が許容できる範囲内に抑制され、図１
に示すように、高移動度でかつ高均一性を実現すること
ができる。
【００１７】図１には示されていないが、ポリシリコン
層の結晶粒径とチャネル長との比としきい値についても
移動度の特性とほぼ同様の結果が得られている。
層の結晶粒径とチャネル長との比としきい値についても
移動度の特性とほぼ同様の結果が得られている。
【００１８】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１９】［第１の実施例］図２は本発明の実施例に
係る薄膜トランジスタの製造方法の概略を表す工程図で
ある。
係る薄膜トランジスタの製造方法の概略を表す工程図で
ある。
【００２０】図２（ａ）に示すように、ガラス等からな
る絶縁性基板１上にＬＰＣＶＤ法でＳｉＨ4 ガスによ
り、アモルファスシリコン膜２を７５ｎｍ堆積した。堆
積条件としては、ＳｉＨ4 （１０％Ｈ2 希釈）流速２０
０ｓｃｃｍ、圧力０．１Ｔｏｒｒ、基板温度５５０℃の
条件で４２分間堆積を行った。続いてレーザアニール法
により、波長３０８ｎｍのＸｅＣｌエキシマレーザにて
アモルファスシリコン膜２を多結晶化して、ポリシリコ
ン膜３を形成する。
る絶縁性基板１上にＬＰＣＶＤ法でＳｉＨ4 ガスによ
り、アモルファスシリコン膜２を７５ｎｍ堆積した。堆
積条件としては、ＳｉＨ4 （１０％Ｈ2 希釈）流速２０
０ｓｃｃｍ、圧力０．１Ｔｏｒｒ、基板温度５５０℃の
条件で４２分間堆積を行った。続いてレーザアニール法
により、波長３０８ｎｍのＸｅＣｌエキシマレーザにて
アモルファスシリコン膜２を多結晶化して、ポリシリコ
ン膜３を形成する。
【００２１】レーザアニールのアニール条件に依存し
て、ポリシリコン膜３の平均結晶粒径とチャネル長との
比は変化する。図３はレーザ照射強度が４７０，４３０
および３９０ｍＪ／ｃｍ2 のときの、平均結晶粒径とチ
ャネル長（６μｍ）との比を示すグラフである。図３に
おいて、横軸にレーザのショット数を、また縦軸に平均
結晶粒径とチャネル長との比をとっている。レーザの照
射強度が４７０ｍＪ／ｃｍ2 のとき平均結晶粒径とチャ
ネル長との比は望ましい範囲からは外れるが、４３０ｍ
Ｊ／ｃｍ2 であればショット数１〜２０回で、３９０ｍ
Ｊ／ｃｍ2 であればショット数３〜５０回で、平均粒径
とチャネル長との比が１／１００〜１／５０の範囲内に
制御される。
て、ポリシリコン膜３の平均結晶粒径とチャネル長との
比は変化する。図３はレーザ照射強度が４７０，４３０
および３９０ｍＪ／ｃｍ2 のときの、平均結晶粒径とチ
ャネル長（６μｍ）との比を示すグラフである。図３に
おいて、横軸にレーザのショット数を、また縦軸に平均
結晶粒径とチャネル長との比をとっている。レーザの照
射強度が４７０ｍＪ／ｃｍ2 のとき平均結晶粒径とチャ
ネル長との比は望ましい範囲からは外れるが、４３０ｍ
Ｊ／ｃｍ2 であればショット数１〜２０回で、３９０ｍ
Ｊ／ｃｍ2 であればショット数３〜５０回で、平均粒径
とチャネル長との比が１／１００〜１／５０の範囲内に
制御される。
【００２２】従ってレーザ照射条件としては、４３０ｍ
Ｊ／ｃｍ2 で１〜２０ショット、あるいは３９０ｍＪ／
ｃｍ2 で３〜５０ショットなどが選択される。
Ｊ／ｃｍ2 で１〜２０ショット、あるいは３９０ｍＪ／
ｃｍ2 で３〜５０ショットなどが選択される。
【００２３】次に図２（ｂ）に示すように、ポリシリコ
ン膜３のパターニング後、ＬＰＣＶＤ法によりＳｉＨ4
／Ｏ2 混合ガス系において、ポリシリコン膜３上に、ゲ
ート絶縁膜として酸化シリコン膜４を１００ｎｍ堆積し
た。堆積条件としてはＳｉＨ4 （１０％Ｈ2 希釈）流速
３５ｓｃｃｍ、Ｏ2 流速１４０ｓｃｃｍ、圧力０．２８
Ｔｏｒｒ、基板温度４００℃の条件で６０分間堆積を行
った。続いて、スパッタ法により、酸化シリコン膜４上
に、ゲート電極としてＡｌ膜を堆積し、これをパターニ
ングしてゲート電極５を形成した。
ン膜３のパターニング後、ＬＰＣＶＤ法によりＳｉＨ4
／Ｏ2 混合ガス系において、ポリシリコン膜３上に、ゲ
ート絶縁膜として酸化シリコン膜４を１００ｎｍ堆積し
た。堆積条件としてはＳｉＨ4 （１０％Ｈ2 希釈）流速
３５ｓｃｃｍ、Ｏ2 流速１４０ｓｃｃｍ、圧力０．２８
Ｔｏｒｒ、基板温度４００℃の条件で６０分間堆積を行
った。続いて、スパッタ法により、酸化シリコン膜４上
に、ゲート電極としてＡｌ膜を堆積し、これをパターニ
ングしてゲート電極５を形成した。
【００２４】次に図２（ｃ）に示すように、イオン注入
法によりポリシリコン膜３に選択的に燐イオン（Ｐ+ ）
を導入して、ソース・ドレイン領域３−ａを形成した。
続いて、スパッタ法により、層間絶縁膜として酸化シリ
コン膜６を５００ｎｍ堆積した。
法によりポリシリコン膜３に選択的に燐イオン（Ｐ+ ）
を導入して、ソース・ドレイン領域３−ａを形成した。
続いて、スパッタ法により、層間絶縁膜として酸化シリ
コン膜６を５００ｎｍ堆積した。
【００２５】次に図２（ｄ）に示すように、層間絶縁膜
６のソース・ドレイン領域上となる位置にコンタクトホ
ールを開孔し、スパッタ法によりＡｌ膜を堆積しこれを
パターニングしてソース・ドレイン領域と接触する金属
配線７を形成し、薄膜トランジスタを製作した。
６のソース・ドレイン領域上となる位置にコンタクトホ
ールを開孔し、スパッタ法によりＡｌ膜を堆積しこれを
パターニングしてソース・ドレイン領域と接触する金属
配線７を形成し、薄膜トランジスタを製作した。
【００２６】このように形成された薄膜トランジスタ
は、図１に示すように、平均結晶粒径とチャネル長との
比が制御されていない薄膜トランジスタに較べて良好な
電気的特性と高い均一性を示した。
は、図１に示すように、平均結晶粒径とチャネル長との
比が制御されていない薄膜トランジスタに較べて良好な
電気的特性と高い均一性を示した。
【００２７】［第２の実施例］次に本発明の第２の実施
例の製造方法について説明する。図４に示すように絶縁
性基板１上にＳｉＨ4 ガスを用いたＬＰＣＶＤ法によ
り、アモルファスシリコン膜２を７５ｎｍ堆積した。堆
積条件は第１の実施例と同様である。
例の製造方法について説明する。図４に示すように絶縁
性基板１上にＳｉＨ4 ガスを用いたＬＰＣＶＤ法によ
り、アモルファスシリコン膜２を７５ｎｍ堆積した。堆
積条件は第１の実施例と同様である。
【００２８】次にＬＰＣＶＤ法によりＳｉＨ4 ／Ｏ2 混
合ガス系にて、アモルファスシリコン膜２上に、透光性
膜兼ゲート絶縁膜として酸化シリコン膜８を１００ｎｍ
堆積した。堆積条件は第１の実施例と同様である。
合ガス系にて、アモルファスシリコン膜２上に、透光性
膜兼ゲート絶縁膜として酸化シリコン膜８を１００ｎｍ
堆積した。堆積条件は第１の実施例と同様である。
【００２９】次にレーザアニール法によりＸｅＣｌエキ
シマレーザにて透光性膜である酸化シリコン膜８上より
レーザを照射し、アモルファスシリコン膜２を多結晶化
してポリシリコン膜を得る。
シマレーザにて透光性膜である酸化シリコン膜８上より
レーザを照射し、アモルファスシリコン膜２を多結晶化
してポリシリコン膜を得る。
【００３０】透光膜を用いてレーザアニールを行った場
合では、透光膜を用いない場合と較べて、形成されるポ
リシリコン膜の平均結晶粒径とチャネル長との比は変化
する。図５は透光膜を用いた場合の、レーザ照射強度が
４７０，４３０および３９０ｍＪ／ｃｍ2 のときの、平
均結晶粒径とチャネル長（６μｍ）との比を示すグラフ
である。図５において、横軸にレーザのショット数を、
また縦軸に平均結晶粒径とチャネル長との比をとってい
る。図５に示すように、４７０ｍＪ／ｃｍ2 の照射強度
においても適当なショット数を選択すれば平均結晶粒径
とチャネル長との比が１／１００〜１／５０の範囲内に
制御される。
合では、透光膜を用いない場合と較べて、形成されるポ
リシリコン膜の平均結晶粒径とチャネル長との比は変化
する。図５は透光膜を用いた場合の、レーザ照射強度が
４７０，４３０および３９０ｍＪ／ｃｍ2 のときの、平
均結晶粒径とチャネル長（６μｍ）との比を示すグラフ
である。図５において、横軸にレーザのショット数を、
また縦軸に平均結晶粒径とチャネル長との比をとってい
る。図５に示すように、４７０ｍＪ／ｃｍ2 の照射強度
においても適当なショット数を選択すれば平均結晶粒径
とチャネル長との比が１／１００〜１／５０の範囲内に
制御される。
【００３１】図５と図３を比較して明らかなように、透
光膜を用いた場合には、より広いレーザ照射条件で平均
結晶粒径とチャネル長との比が制御されたポリシリコン
膜を形成することが可能となる利点を有する。
光膜を用いた場合には、より広いレーザ照射条件で平均
結晶粒径とチャネル長との比が制御されたポリシリコン
膜を形成することが可能となる利点を有する。
【００３２】ポリシリコン膜形成後は、図２（ｂ）〜
（ｄ）に示したように、第１の実施例と同様な方法でゲ
ート電極を形成した後に、層間絶縁膜を形成し、コンタ
クトホールを開け、ソース・ドレイン領域を形成して薄
膜トランジスタを製作する。
（ｄ）に示したように、第１の実施例と同様な方法でゲ
ート電極を形成した後に、層間絶縁膜を形成し、コンタ
クトホールを開け、ソース・ドレイン領域を形成して薄
膜トランジスタを製作する。
【００３３】このように形成された薄膜トランジスタ
は、図１に示すように、平均結晶粒径とチャネル長との
比が制御されていない薄膜トランジスタに較べて良好な
電気的特性と高い均一性を示した。
は、図１に示すように、平均結晶粒径とチャネル長との
比が制御されていない薄膜トランジスタに較べて良好な
電気的特性と高い均一性を示した。
【００３４】なお、第２の実施例では、ゲート絶縁膜と
兼用した透光性膜（酸化シリコン膜）を介してエキシマ
レーザを照射する例について説明したが、ゲート絶縁膜
と兼用することなしに窒化シリコン，アルミナなど他の
透光膜を用いてポリシリコン膜を形成し、その後透光性
膜を除去して新たに成膜したゲート絶縁膜上にゲート電
極を形成しても同様の効果が得られた。
兼用した透光性膜（酸化シリコン膜）を介してエキシマ
レーザを照射する例について説明したが、ゲート絶縁膜
と兼用することなしに窒化シリコン，アルミナなど他の
透光膜を用いてポリシリコン膜を形成し、その後透光性
膜を除去して新たに成膜したゲート絶縁膜上にゲート電
極を形成しても同様の効果が得られた。
【００３５】以上の実施例では、レーザアニールを施す
初期材料としてアモルファスシリコンを用いていたが、
初期材料として他に微結晶シリコン，ポリシリコンなど
他のシリコン膜を用いても同様の効果が得られた。ま
た、ゲート絶縁膜として酸化シリコン膜に代え、窒化シ
リコン膜，酸窒化シリコン膜など他の絶縁膜を用いても
同様の効果が得られた。
初期材料としてアモルファスシリコンを用いていたが、
初期材料として他に微結晶シリコン，ポリシリコンなど
他のシリコン膜を用いても同様の効果が得られた。ま
た、ゲート絶縁膜として酸化シリコン膜に代え、窒化シ
リコン膜，酸窒化シリコン膜など他の絶縁膜を用いても
同様の効果が得られた。
【００３６】
【発明の効果】以上説明したように、本発明による薄膜
トランジスタでは、チャネル領域のポリシリコン膜の平
均結晶粒径とチャネル長との比が１／１００〜１／５０
と制御された結果、移動度が５０ｃｍ2 ／Ｖｓ以上の高
い値であり、しかも移動度，しきい値電圧等の電気的特
性の素子間のバラツキは標準偏差で５％以下と小さくな
る。従って、本発明による薄膜トランジスタを液晶ディ
スプレイ装置に適用した場合には、表示むらを抑制する
ことができ、また、大表示画面を高精細度で実現できる
ようになる。
トランジスタでは、チャネル領域のポリシリコン膜の平
均結晶粒径とチャネル長との比が１／１００〜１／５０
と制御された結果、移動度が５０ｃｍ2 ／Ｖｓ以上の高
い値であり、しかも移動度，しきい値電圧等の電気的特
性の素子間のバラツキは標準偏差で５％以下と小さくな
る。従って、本発明による薄膜トランジスタを液晶ディ
スプレイ装置に適用した場合には、表示むらを抑制する
ことができ、また、大表示画面を高精細度で実現できる
ようになる。
【図１】本発明の作用を説明するためのポリシリコン膜
の平均結晶粒径とチャネル長との比と移動度および結晶
粒径の標準偏差との関係を示すグラフ。
の平均結晶粒径とチャネル長との比と移動度および結晶
粒径の標準偏差との関係を示すグラフ。
【図２】本発明の第１の実施例を示した製造工程図。
【図３】本発明の第１の実施例を説明するためのレーザ
のショット数と平均結晶粒径とチャネル長との比との関
係を示すグラフ。
のショット数と平均結晶粒径とチャネル長との比との関
係を示すグラフ。
【図４】本発明の第２の実施例を示した断面図。
【図５】本発明の第２の実施例を説明するための透光膜
を用いた場合のレーザのショット数と平均結晶粒径とチ
ャネル長との比との関係を示すグラフ。
を用いた場合のレーザのショット数と平均結晶粒径とチ
ャネル長との比との関係を示すグラフ。
１ 絶縁性基板 ２ アモルファスシリコン膜 ３ ポリシリコン膜 ３−ａ ソース・ドレイン領域 ４ ゲート絶縁膜 ５ ゲート電極 ６ 層間絶縁膜 ７ ソース・ドレイン電極 ８ 酸化シリコン膜
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/268 Ｚ 27/12 Ｒ
Claims (3)
- 【請求項１】絶縁性基板上に形成されたチャネル領域お
よびソース・ドレイン領域を構成するポリシリコン膜
と、このポリシリコン膜上に形成されたゲート絶縁膜
と、このゲート絶縁膜上に形成されたゲート電極とを有
する薄膜トランジスタにおいて、 少なくともチャネル領域部の前記ポリシリコン膜の平均
結晶粒径とチャネル長との比が１／１００〜１／５０で
あることを特徴とする薄膜トランジスタ。 - 【請求項２】絶縁性基板上にシリコン膜と透光性絶縁膜
を堆積する工程と、 前記透光性絶縁膜得上からレーザ光を照射して前記シリ
コン膜の結晶化を進めてポリシリコン膜を形成するとと
もに、前記ポリシリコン膜の平均結晶粒径とチャネル長
との比が１／１００〜１／５０になるように結晶粒径を
制御する工程とを含むことを特徴とする薄膜トランジス
タの製造方法。 - 【請求項３】前記シリコン膜は、アモルファスシリコン
膜であることを特徴とする請求項２記載の薄膜トランジ
スタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32080694A JP2661571B2 (ja) | 1994-12-22 | 1994-12-22 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32080694A JP2661571B2 (ja) | 1994-12-22 | 1994-12-22 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08181318A true JPH08181318A (ja) | 1996-07-12 |
| JP2661571B2 JP2661571B2 (ja) | 1997-10-08 |
Family
ID=18125450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32080694A Expired - Lifetime JP2661571B2 (ja) | 1994-12-22 | 1994-12-22 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2661571B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11219133A (ja) * | 1998-02-02 | 1999-08-10 | Tdk Corp | 画像表示装置 |
| JP2008015487A (ja) * | 2006-07-03 | 2008-01-24 | Au Optronics Corp | 液晶ディスプレイ用基板の製作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05283431A (ja) * | 1992-04-03 | 1993-10-29 | Fuji Xerox Co Ltd | 半導体装置の製造方法 |
-
1994
- 1994-12-22 JP JP32080694A patent/JP2661571B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05283431A (ja) * | 1992-04-03 | 1993-10-29 | Fuji Xerox Co Ltd | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11219133A (ja) * | 1998-02-02 | 1999-08-10 | Tdk Corp | 画像表示装置 |
| JP2008015487A (ja) * | 2006-07-03 | 2008-01-24 | Au Optronics Corp | 液晶ディスプレイ用基板の製作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2661571B2 (ja) | 1997-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6526778B2 (ja) | 表示パネル、電子機器 | |
| US5605846A (en) | Method for manufacturing semiconductor device | |
| US5923968A (en) | Method for producing semiconductor device | |
| US20060027810A1 (en) | Method for doping semiconductor layer, method for manufacturing thin film semiconductor device, and thin film semiconductor device | |
| US20030173570A1 (en) | Semiconductor device and method for forming the same | |
| US7217642B2 (en) | Mask for crystallizing polysilicon and a method for forming thin film transistor using the mask | |
| JPH11204435A (ja) | 半導体装置及びその作製方法 | |
| US7303981B2 (en) | Polysilicon structure, thin film transistor panel using the same, and manufacturing method of the same | |
| US6531348B2 (en) | Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon | |
| US6812072B2 (en) | Method for crystallizing amorphous film and method for fabricating LCD by using the same | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| JP2809152B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2661571B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2776276B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2000340503A (ja) | 半導体膜の製造方法、薄膜トランジスタの製造方法、アクティブマトリクス基板 | |
| US7026201B2 (en) | Method for forming polycrystalline silicon thin film transistor | |
| JP2002299235A (ja) | 半導体薄膜形成方法及び薄膜半導体装置 | |
| JP3269730B2 (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| JPH11102861A (ja) | 多結晶シリコン薄膜の製造方法 | |
| JPH0541519A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0567782A (ja) | 薄膜トランジスタとその製造方法 | |
| JP2003151904A (ja) | 半導体薄膜の結晶化方法、半導体薄膜、及び、薄膜半導体装置 | |
| JPH0613607A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JP2776411B2 (ja) | 順スタガ型薄膜トランジスタ及びその製造方法 | |
| JP2002190606A (ja) | トップゲート型薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970513 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080613 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 15 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 15 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term |