JP2008015487A - 液晶ディスプレイ用基板の製作方法 - Google Patents

液晶ディスプレイ用基板の製作方法 Download PDF

Info

Publication number
JP2008015487A
JP2008015487A JP2007132740A JP2007132740A JP2008015487A JP 2008015487 A JP2008015487 A JP 2008015487A JP 2007132740 A JP2007132740 A JP 2007132740A JP 2007132740 A JP2007132740 A JP 2007132740A JP 2008015487 A JP2008015487 A JP 2008015487A
Authority
JP
Japan
Prior art keywords
layer
substrate
liquid crystal
crystal display
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007132740A
Other languages
English (en)
Other versions
JP4847917B2 (ja
Inventor
Yi-Wei Lee
奕▲うえ▼ 李
Ching-Yun Chu
慶雲 朱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of JP2008015487A publication Critical patent/JP2008015487A/ja
Application granted granted Critical
Publication of JP4847917B2 publication Critical patent/JP4847917B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Abstract

【課題】液晶ディスプレイ用基板の製作方法の提供。
【解決手段】本発明は一種の液晶ディスプレイ用基板の製作方法に関するものであり、主には、従来のパネル設計における抵抗値のマッチングがしにくいという問題を改善するために、低インピーダンスの導線構造を形成するものである。本発明で製作する薄膜トランジスタ液晶ディスプレイ用基板は、パネル内の導線抵抗値を有効に減少することができ、薄膜トランジスタの駆動信号の通信速度を向上させることができる。故に、本発明は製品の歩留まりを向上させて製造コストを下げるだけでなく、薄膜トランジスタ液晶ディスプレイの大型化、高画質化のニーズを満足させることもできる。
【選択図】図１

Description

本発明は一種の液晶ディスプレイ用基板の製作方法に関するものであり、特に一種の薄膜トランジスタ液晶ディスプレイ用基板の製作方法を指している。
集積回路の製作コストと装置操作速度のニーズに基づき、その製造プロセス技術はULSI（ultralarge scale integration）段階に入っており、後段のメタル配線プロセスも多層化及び微細化へ発展して行く。しかし、メタル配線の微細化プロセスに伴う問題は、まず、メタル導線間の誘電体から電気容量効果が発生し、信号の通信速度を遅らせる問題である。
電路信号の通信速度は、抵抗（Ｒ）が電気容量（Ｃ）をかけた積により決まられ、RCの乗積が小さければ小さいほど、通信速度が速い。そのため、従来、常に利用された金属導線信号の遅延を解決する方法は、抵抗係数がより低い金属を金属導線として使用するか、誘電常数がより低い材料を金属層間の誘電材料にすることにより、導線の信号通信速度を向上する。
液晶ディスプレイ装置は伝統的なブラウン管モニターに比べ、より低い消費電量、薄型化、及び放射線なしという長所を具える。薄膜トランジスタ液晶ディスプレイの大型化、高解析度に対するニーズに伴い、金属導線の信号通信のRC遅延（RC Delay）現象はさらに厳しくなる。薄膜トランジスタ駆動信号の通信速度を向上するため、現在低抵抗率の金属を採用することは極めて必要である。例えば：銅、銀、又は金などを平面ディスプレイ基板の金属導線やゲート電極の材料として使用し、駆動信号の遅延問題を解決する必要がある。
本発明は主に、低インピーダンスの導線構造を形成し、従来のパネル設計における抵抗値のマッチングがしにくい問題を解決するものである。それに、今のカラーパネルディスプレイの大型化、高画質化に対するニーズを満足させるように、薄膜トランジスタ駆動信号の通信速度を有効に上げることができる。
本発明は一種の液晶ディスプレイ用基板の製作方法を提供しており、以下の手順を含む：（ａ）基板を提供し、（ｂ）図案化の第一絶縁層を基板表面に形成する。ここで、図案化の第一絶縁層には複数の凹槽があり、（ｃ）第一絶縁層表面と凹槽表面にバッファー層を形成する。（ｄ）リソグラフィ／エッチング技術を利用してバッファー層を図案化にし、凹槽表面にバッファー層を形成する。（ｅ）第一絶縁層の凹槽に第一金属層を充填してソースとドレーンを形成する。（ｆ）第一絶縁層の表面に図案化の半導体を形成し、且つ半導体層はソースとドレーンと接触するようになっている。及び（ｇ）半導体層の表面に第二絶縁層と図案化の第二金属層を形成する。
基板表面に形成された薄膜トランジスタが環境の酸化やその後の製造プロセスに影響されないように保護するため、本発明の液晶ディスプレイ用基板の製作方法はさらに手順（ｈ）を含むことができる。それは、第二金属層表面に図案化の保護層を形成して第二金属層を覆うことである。
本発明が言及した第一金属層の材料は、低抵抗係数の金属材料を使用することができる。適切なものは銅、銀、金又はそれらの組み合わせ、好ましいものは銅を使って低抵抗係数の金属導線を提供する。これらの材料の使用により、本発明が製作した薄膜トランジスタは、大型化、高画質化のカラー平面ディスプレイへのニーズを満足させるように、従来の薄膜トランジスタ駆動信号の遅延問題を解決することができる。
本発明が製造した薄膜トランジスタにおいては、本発明のバッファー層は主に、基材内のアルカリ金属イオンが本発明の薄膜トランジスタのソースとドレーンまでへの拡散、且つ本発明のソースとドレーンの金属銅イオンが底層の基板や第一絶縁層までへの拡散とも防ぐことができる。それに、本発明のバッファー層材料には制限がなく、好ましいものは酸化ケイ素（SiOx）、窒化ケイ素（SiNx）、窒化チタン（TiNx）、窒化タンタル（TaN）又はそれらの組み合わせである。その中、本発明のバッファー層は、後の層と層の間の製造プロセスのニーズに合わせて適切な材料を選択して使用することができる。また、第一金属層のシート抵抗を有効に制御し、本発明の銅材料のソースとドレーンのシート抵抗を理想範囲内に制御することができる。本発明のバッファー層の厚みには制限がないが、好ましいものは５００〜１０００Åのものである。
本発明の液晶ディスプレイ用基板の製作方法において、本発明の手順（ｅ）でソースとドレーンを形成した後、選択的にソースとドレーンのそれぞれの表面に焼き戻しをすることができる。そして、それぞれの表面にバリア層を形成することもできる。ここで、本発明が述べたバリア層の材料には制限がないが、ソースとドレーンのそれぞれの表面の接触抵抗を下げるには、好ましいものは銅シリサイドである。且つ、本発明のバリア層が形成した厚みには制限がないが、好ましいものは１５０〜６００Åの範囲内である。
好ましい実施例では、本発明のバリア層の形成方法はプラズマ強化化学気相成長法（Plasma enhanced Chemical Vapor Deposition）を利用して３５０℃の温度でSiH4ガスを注入して焼き戻しを行うことにより、本発明の銅材料の第一金属層表面に反応させて銅シリサイド（CuSix）を生成し、本発明のバリア層とする。
本発明の方法において、本発明が製作した半導体層は選択的にイオン・ドーパントを注入してN型やP型の半導体層を形成することができる。そのため、本発明の方法は選択的に手順（ｇ）の後にさらに（ｇ１）のステップを含むことができる。即ち、イオン・ドーパントを半導体層に注入してN型やP型の半導体層を形成することである。且つ、本発明の方法が使用したイオンのドーパントには制限がないため、本発明が製作した薄膜トランジスタは製品に合わせて半導体層にN型やP型イオンを注入することができる。好ましい具体の実施例では、本発明のイオン・ドーパントはホウ素イオンのドーパントであり、P型半導体を形成している。別の好ましい具体実施例では、本発明のイオン・ドーパントはヨウ素イオンのドーパントであり、N型半導体を形成している。
また、本発明に適用した半導体層材料は従来の半導体層材料を使ってもよいが、好ましいものはアモルファスシリコン材料やポリシリコン材料である。本発明の半導体層の厚みには制限がないが、好ましいものは５００〜４０００Åである。且つ、本発明の半導体層構造は単層や多層の構造でもよい。
本発明のもう一つの好ましい実施例では、手順（ｆ）の図案化の半導体層の形成は、第一絶縁層の表面に水素化アモルファスシリコン層を堆積してから、水素化アモルファスシリコン層を結晶させてポリシリコン層に転換し、最後に、リソグラフィエッチングでポリシリコン層を図案化にする。これにより、本発明で製作したポリシリコン半導体層の薄膜トランジスタは製品の信頼性を上げることができると共に、装置の投入時と切断時の電気品質を増加することもできる。
前述の発明において水素化アモルファスシリコン層の結晶をポリシリコン層に変える手順は、従来に水素化アモルファスシリコン層の結晶でポリシリコン層を形成する製造プロセスでもよいが、好ましいものはエキシマレーザの結晶化（Excimer laser crystallization）、或いは金属誘起横方向結晶（Metal induced lateral crystallization）を利用して水素化アモルファスシリコン層の結晶をポリシリコン結晶に変える。
本発明の液晶ディスプレイ用基板に画素エリアを形成するため、本発明の方法は手順（ｅ）の後と（ｆ）の前において、さらに手順（e１）を含むことができる。すなわち、第一絶縁層の表面に図案化の透明導電層を形成し、且つ透明導電層はドレーンと接触している。これにより、本発明の第二絶縁層は、図案化の第二絶縁層とすることができるため、透明の導電層を露出させ、本発明の液晶ディスプレイ用基板の画素エリアとすることができる。
また、本発明の方法の手順（ｅ）では、形成されたソースとドレーンの表面は、好ましいものとして、第一絶縁層の表面と同じ高度でもよい。好ましい実施例では、本発明の手順（ｅ）は第一絶縁層の表面と凹槽に第一金属層を堆積するのを利用し、且つ化学機械の研磨やウェットエッチングを利用して第一絶縁層と第一金属層を平坦化することにより、ソースとドレーンを形成している。
前述にある本発明が第一金属層を堆積する手順は、電気メッキや無電解メッキのプロセスを利用している。好ましいものは無電解メッキでよいが、さらによいものは化学メッキ（Chemical plating）、或いは無電解メッキ（Auto catalytic plating）でもよい。当然に、本発明で第一金属層を堆積する前に、製造プロセスに応じてまずシード層を堆積することができ、且つそのシード層の厚みには制限がない。それに、本発明の第一金属層の厚みにも制限がないが、好ましいは１５００〜４０００Åのものである。
さらに、本発明の第一絶縁層に適用材料にも制限がない。好ましいのは絶縁できて透ける材料である。それに、本発明の第一絶縁層の厚みには制限がないが、好ましいのは５００〜２０００Åのものである。
本発明の液晶ディスプレイ用基板の製作方法は、基板表面にトップゲート型（Top−gate）の薄膜トランジスタを製作する以外にも、完全な薄膜トランジスタディスプレイ用基板を提供するため、製造プロセスに応じて基板表面に端子エリア、電気容量エリア、走査エリア、データラインエリア、及び画素エリアを製作することもできる。
本発明で薄膜トランジスタの各層の間を形成する手順は、従来に基板に薄膜トランジスタの各層間の製造プロセスを形成するものでもよいが、好ましいのはイオン化金属プラズマの物理蒸着（IMP−PVD）のような物理蒸着や、プラズマ強化化学気相成長法及び熱化学気相成長のような化学蒸着や、金属蒸着のような蒸着や、遠距離スパッタ及びコリメーションスパッタのようなスパッタ蒸着、或いは湿式プロセスの無電解メッキ、電気メッキのようなメッキなどを利用してもよい。
ほかには、本発明の液晶ディスプレイ用基板の製作方法に適用する平面ディスプレイ基板には制限がないが、好ましいのはシリコン基板、ガラス基板或いはプラスチック基板でもよい。さらによいのはアクティブマトリクス型の平面ディスプレイ基板である。例えば、ドーパントのないシリコンガラス、リン酸ガラス、ホウ燐酸ガラス、ソーダ石灰ガラス、ホウケイ酸塩ガラス、ソーダホウケイ酸塩ガラス、アルカリ金属のホウケイ酸塩ガラス、アルミニウムケイ酸塩ガラス、アルミニウムホウケイ酸塩ガラス、アルカリ土類金属の亜アルミニウムホウケイ酸塩ガラス、或いはそれらの組み合わせなどの例が挙げられるが、これらには限らない。
本発明で製作した薄膜トランジスタの中では、本発明の第二絶縁層と保護層に適用する材料はどんな絶縁材料でもよい。好ましいのは有機材質、無機材質、或いはそれらの組み合わせである。さらによいのは窒化ケイ素（SiNx）、酸化ケイ素（SiOx）、酸窒化ケイ素（SiOxNy）、或いはそれらの組合せである。その中、本発明の第二絶縁層の厚みには制限がないが、好ましいのは１５００〜４０００Aのものである。
本発明の透明電極層材料はどんな透明の導電材料でもよい。好ましいのは酸化インジウム（ITO）、酸化インジウム＋酸化亜鉛（IZO）である。且つ、本発明の透明導電極層の厚みには制限がないが、好ましいのは５００〜３０００Åのものである。
本発明で製作した薄膜トランジスタにおいては、本発明の第二金属層が使用する材料には制限がないが、好ましいのはアルミニウム、タングステン、クロム、銅、銀、金、チタン、窒化チタン、アルミニウム、クロム合金、モリブデン金属、或いはそれらの組合せを薄膜トランジスタのゲートにすることである。本発明のゲート用の第二金属層の厚みには制限がないが、好ましいのは１０００〜３０００Åのものである。且つ、本発明の第二金属層は単層や多層の構造でもよい。好ましい具体実施例では、本発明の第二金属層はTiN／Al−Cu合金／Ti又はTin／Al−Si−Cu合金／Tiの多層構造になっている。
そのため、本発明の製作方法で製作した液晶ディスプレイ用基板はパネル内の導線抵抗値を有効に下げることができ、製品の歩留まりを上げることによるコストダウンができる同時に、薄膜トランジスタ液晶ディスプレイの大型化及び高画質化のニーズを満足させることもできる。
請求項１の発明は、以下の手順を含む液晶ディスプレイ用基板の製作方法において、
（ａ）基板を提供し、
（ｂ）基板の表面に図案化の第一絶縁層を形成し、ここで、図案化の第一絶縁層に複数の凹槽があり、
（ｃ）第一絶縁層表面とそれらの凹槽表面にバッファー層を形成し、
（ｄ）バッファー層を図案化にし、それらの凹槽表面にバッファー層を持たせるようにし、
（ｅ）第一絶縁層にあるそれらの凹槽内に第一金属層を充填し、ソースとドレーンを形成し、
（ｆ）第一絶縁層表面に図案化の半導体層を形成し、且つその半導体層はソースとドレーンと接触し、そして、
（ｇ）その半導体層表面に第二絶縁層と図案化の第二金属層を形成することを特徴とする液晶ディスプレイ用基板の製作方法としている。
請求項２の発明は、さらに手順（ｈ）を含み、第二金属層を覆うように第二金属層の表面に図案化の保護層を形成することを特徴とする請求項１記載の液晶ディスプレイ用基板の製作方法としている。
請求項３の発明は、該手順（ｅ）において、ソースとドレーンを形成した後に、ソース表面とドレーン表面に阻害層を形成するようにソース表面とドレーン表面で焼き戻しをすることを特徴とする請求項１記載の液晶ディスプレイ用基板の製作方法としている。
請求項４の発明は、該阻害層は金属ケイ素化物であることを特徴とする請求項３記載の液晶ディスプレイ用基板の製作方法としている。
請求項５の発明は、該半導体層は水素化アモルファスシリコン層であることを特徴とする請求項１記載の液晶ディスプレイ用基板の製作方法としている。
請求項６の発明は、該半導体層はポリシリコン層であることを特徴とする請求項１記載の液晶ディスプレイ用基板の製作方法としている。
請求項７の発明は、該手順（ｆ）での図案化された半導体層の形成は、第一絶縁層表面に水素化アモルファスシリコン層を堆積し、その水素化アモルファスシリコン層を結晶させてポリシリコン層に変え、及びそのポリシリコン層を図案化にした結果であることを特徴とする請求項１記載の液晶ディスプレイ用基板の製作方法としている。
請求項８の発明は、該結晶はエキシマレーザを利用することにより、水素化アモルファスシリコン層をポリシリコン層に変えていることを特徴とする請求項７記載の液晶ディスプレイ用基板の製作方法としている。
請求項９の発明は、該結晶は金属を利用すして横方向に結晶させることにより、水素化アモルファスシリコン層をポリシリコン層に変えていることを特徴とする請求項７記載の液晶ディスプレイ用基板の製作方法としている。
請求項１０の発明は、該半導体層は単層構造を具えることを特徴とする請求項１記載の液晶ディスプレイ用基板の製作方法としている。
請求項１１の発明は、該半導体層は多層構造を具えることを特徴とする請求項１記載の液晶ディスプレイ用基板の製作方法としている。
請求項１２の発明は、手順（ｇ）の後はさらに手順（ｇ１）を含み、それは半導体層にイオン・ドーパントを注入してN型やP型の半導体層を形成することを特徴とする請求項１記載の液晶ディスプレイ用基板の製作方法としている。
請求項１３の発明は、該P型の半導体層を形成するように、該イオン・ドーパントはホウ素イオンを含むことを特徴とする請求項１２記載の液晶ディスプレイ用基板の製作方法としている。
請求項１４の発明は、該N型の半導体層を形成するように、該イオン・ドーパントはリンイオンを含むことを特徴とする請求項１２記載の液晶ディスプレイ用基板の製作方法としている。
請求項１５の発明は、該バッファー層は酸化ケイ素窒化ケイ素、窒化チタン、窒化タンタル或いはそれらの組合せであることを特徴とする請求項１記載の液晶ディスプレイ用基板の製作方法としている。
請求項１６の発明は、手順（ｅ）の後且つ手順（ｆ）の前にはさらに手順（e１）を含み、それは第一絶縁層表面に図案化の透明導電層を形成し、且つその透明導電層はドレーンと接触していることを特徴とする請求項１記載の液晶ディスプレイ用基板の製作方法としている。
請求項１７の発明は、該第二絶縁層は透明導電層を露出するように、図案化になっていることを特徴とする請求項１記載の液晶ディスプレイ用基板の製作方法としている。
請求項１８の発明は、該第一金属層は銅、銀、金或いはそれらの組合せであることを特徴とする請求項１記載の液晶ディスプレイ用基板の製作方法としている。
請求項１９の発明は、該手順（ｅ）においては、形成されたソースとドレーンの表面及び第一絶縁層表面は同じ高度になっていることを特徴とする請求項１記載の液晶ディスプレイ用基板の製作方法としている。
請求項２０の発明は、該手順（ｅ）はメッキを利用することにより、第一絶縁層の表面とそれらの凹槽に第一金属層を堆積し、且つ、化学機械研磨やウェットエッチングを利用し、該ソースと該ドレーンを形成するように、該第一絶縁層と該第一金属層を均一化にしていることを特徴とする請求項１９記載の液晶ディスプレイ用基板の製作方法としている。
本発明の液晶ディスプレイ用基板の製作方法は低インピーダンスの導線構造を提供する同時に、ポリシリコン半導体層の薄膜トランジスタ液晶ディスプレイ用基板をも提供することができる。そのため、製品の信頼性が向上でき、装置の投入時と切断時の電気的品質を向上させることもできる。
実施例一、図１（ａ）〜図１（ｌ）は本発明の好ましい実施例の液晶ディスプレイ用基板の製作流れ図であり、且つ当実施例で製作した基板はトップゲート型の薄膜トランジスタを含む。また、異なる手順においてポジティブフォトレジストやネガティブフォトレジストを使い分けることにより、フォトマスクの量を減らすことができ、コストダウンの目的を実現することもできる。
図１（ａ）は、まず透明ガラスの基板１２１を提供している。基板１２１の表面に第一絶縁層１２２、及びポジティブフォトレジスト（図示に表示されていない）を堆積する。そして、第一フォトマスク１２３を利用し、第一絶縁層１２２に対して図案化させ、各ソース（Source）／ドレーン（Drain）が嵌る凹槽をエッチングすると、図１（ｂ）の基板構造が得られる。ここで、本例の第一絶縁層１２２は透光層であり、厚みは５００〜２０００Åである。
そして、図１（ｃ）では、窒化チタン（TiN）材料を第一絶縁層１２２の表面に堆積し、バッファー層１２４を作っている。その後、図１（ｄ）では、ネガティブフォトレジスト１２５をバッファー層１２４の表面に形成し、同様の第一フォトマスク１２３を利用してそのバッファー層１２４を図案化させることにより、各ソース／ドレーンが嵌めあいたい凹槽の表面にバッファー層だけを形成する。最後に、凹槽内のネガティブフォトマスク１２５を除去する。ここで、本例で形成した図案化のバッファー層１２４は約５００〜１０００Åの厚みを具える。
それから、上述により製作した基板を銅シード層の溶液内に浸かり、銅シード層を形成する（図示に表示されていない）。続いては、硫酸銅、塩酸、硫酸、光沢剤及びレベリング剤などを含む溶液に浸かり、電流を通過させて無電解メッキ（Auto catalytic plating）を反応させ、銅イオンを銅シード層（図示に表示されていない）の表面に還元し、堆積で第一金属層１２６を各凹層に形成する。これで図１（ｅ）が示す基板構造が得られる。その中、シード層の形成に使われる銅シード層の溶液成分は主に、金属塩類、PH値調整剤、界面活性剤、湿潤剤、酸性媒介などがある。本実施例で形成したシード層は、第一金属層１２６とバッファー層１２４との間の付着強度と均一性を増やすことができる。
第一金属層１２６を均一にするため、第一金属層１２６が形成した各ソースとドレーンの表面は第一絶縁層１２２の表面と同じ高度を具える。本発明は第一絶縁層１２２と第一金属層１２６を均一にするため、化学機械研磨やウェットエッチングを採用している。
本実施例では、各種寸法のガラス基板に適用するように、ウェットエッチングを利用して表面の銅金属を除去し、且つ硫酸−過酸化水素をエッチング溶剤として使用している。また、本実施例のエッチング溶液は主に、過酸化水素、濃度が１０％〜１５％の硫酸、アセトアニリド（Acetanilide）、スルホン酸ナトリウム（Sodium phenol sulfonate）及び、チオ硫酸ナトリウム等があり、且つ操作温度は４０℃〜５０℃の範囲内である。
図１（ｆ）は、本実施例が凹槽に形成された第一金属層１２６は本例の薄膜トランジスタのソース／ドレーンとして使用され、且つソースとドレーンは互いに電気的に接続されていない。その中、本例のバッファー層１２４は主にソースをドレーンの金属銅イオンが底層基板１２１や第一絶縁層１２２までに拡散するのを防ぐことができる。同時に基材内のアルカリ金属イオンが薄膜トランジスタのソースとドレーンまでに拡散することも避けられる。
ゆえに、本実施例のソース／ドレーンの構造は嵌め式に設計されており、且つバッファー層１２４で包まれている。当然、本発明の第一金属層１２６の形成方法は本実施例に述べられた内容には限られていない。ほかに、物理蒸着のような半導体層の形成プロセスでも、第一金属層１２６を第一絶縁層１２２の凹槽に形成することができる。
すなわち、図１（ｇ）で示されている、酸化インジウム、酸化インジウム＋酸化亜鉛或いは酸化インジウム＋酸化亜鉛の透明導電層１２７を基板表面全体に堆積して第一金属層１２６と第一絶縁層１２２を覆い、且つポジティブフォトレジスト１２８をその透明導電層１２７の表面に形成する。本例で形成した透明電極層１２７の厚みは約５００〜３０００Åである。
続いては、第二フォトマスク１２９を利用して透明導電層１２７を図案化させ、本発明の液晶ディスプレイ用基板において画素エリアを形成する。ここで、本例で図案化した透明導電層１２７は、薄膜トランジスタのドレーンと接触してトランジスタの電気信号を伝える。
図１（ｈ）では、水素化アモルファスシリコン（a−Si:H）の半導体層１３０を基板表面全体に堆積して第一絶縁層１２２、透明導電層１２７を覆い、且つネガティブフォトレジスト１３１を半導体槽１３０の表面に形成する。そして、同一の第二フォトマスク１２９を利用して半導体層１３０を図案化にし、薄膜トランジスタの通路エリアを形成する。ここで、本例で図案化した半導体層１３０は薄膜トランジスタのソース／ドレーンと接触している。
図１（i）では、図案化された透明導電層１２７及び図案化された半導体層１３０の表面には、順番に、第二絶縁層１３３、第二金属層１３４およびネガティブフォトレジスト１３６を堆積し、且つ第三フォトマスク１３５を利用して第二金属層１３４を図案化にする。ネガティブフォトレジスト１３６を除去してエッチングした後は図１（j）のような基板構造が得られる。ここで、本例の第二絶縁層１３３の厚みが１５００〜４０００Åである窒化ケイ素材料であり、第二金属層１３４は厚みが１０００〜３０００ÅであるTiN／Al−Cu合金／Tiの多層構造である。
続いて図１（ｋ）に示されるように、酸化ケイ素の保護層１３８を第二金属層１３４、及び第二絶縁層１３３の表面に堆積して第二金属層１３４を覆う。これにより、環境の酸化や後の製造プロセスの影響から、第二金属層１３４を保護することができる。
最後にネガティブフォトレジスト１３７を堆積し、また第二フォトマスク１２９を再度利用して保護層１３８と第二絶縁層１３３に対し図案化を行い、フォトマスクの除去とエッチング後、基板表面の透明導電層１２７を露出させる。これにより図１（１）に示されるような薄膜トランジスタ液晶ディスプレイ用基板が得られる。
実施例二、本実施例の薄膜トランジスタ液晶ディスプレイ用基板の製作方法は実施例一の内容と同様である。薄膜トランジスタのソース表面とドレーン表面に阻害層を形成することと、バッファー層材料は窒化ケイ素（SiN）を使用していること以外、ほかの製造プロセス条件と手順は実施例一と同じである。
図２（ａ）〜図２（ｇ）は本発明の好ましい実施例の液晶ディスプレイ用基板の製作流れ図である。
図２（ａ）は、まず基板１２１を提供し、基板１２１の表面には予めソース／ドレーン用の第一金属層１２６が形成されている。その方法と手順は実施例一が示した図１（ａ）〜図１（ｆ）の流れに基づいたものである。
その後、プラズマ強化化学気相成長法を利用して３５０℃の温度でSiH4のガスを注入し、第一金属層１２６の表面で焼き戻しをする。ゆえに、本実施例の銅材料の第一金属層１２６の表面には銅シリサイドを生成し、これを本実施例のソース／ドレーンの表面の阻害層２５０とする。これにより、本実施例の阻害層２５０はソース表面とドレーン表面の接触抵抗を下げることができる。
図２（ｂ）〜図２（ｇ）は本実施例の薄膜トランジスタ液晶ディスプレイ用基板の後続の各層間の製造プロセスであり、実施例一が述べた製作流れと同様である。
実施例三、本実施例の薄膜トランジスタ液晶ディスプレイ用基板の制作方法は、実施例一と実施例二が示す内容と同じである。半導体層にポリシリコン材料を使い、且つポリシリコン半導体層ににイオン・ドーパントを注入している以外、他の製造プロセス条件と手順は実施例一と実施例二と全部同じである。
図３（ａ）〜図３（ｈ）は本発明の好ましい実施例の液晶ディスプレイ用基板の製作流れ図である。
図３（ａ）はまずソース／ドレーン用の第一金属層１２６が形成された基板１２１を提供している。その制作方法と手順は実施例一が示す図１（ａ）〜図１（ｆ）の流れに基づいたものである。且つ実施例二の図２（ａ）が述べたように、第一金属層１２６の表面に銅ケイ素化合物を形成して阻害層２５０とする。そして、基板１２１に図案化の透明導電層１２７を形成する。
そして、図３（ａ）に示されるように、水素化アモルファスシリコン（a−Si:H）層３３０を第一絶縁層１２２と透明導電層１２７の表面に堆積した後、水素化アモルファスシリコン層３３０を３５０℃で焼き戻し（Anneal）をする。且つ銅ケイ素化合物の阻害層２５０を利用して水素化アモルファスシリコン層３３０を側面に誘発してポリシリコンの半導体層３４０に変えさせると、図３（ｂ）が示す基板構造が得られる。
続いて図３（ｃ）に示されるように、ネガティブフォトレジスト３３１を半導体層３４０と水素化アモルファスシリコン層３３０の表面に形成し、且つ第二フォトマスク１２９を利用して半導体層３４０を図案化にし、薄膜トランジスタの通路エリアを形成する。図３（ｄ）〜図３（ｅ）は前述の各実施例の第二絶縁層１３３、第二金属層１３４の形成手順と同じように、第三フォトマスク１３５を利用して第二金属層１３４を図案化にしている。その中、第二金属層１３４は銅−アルミ合金や銅−アルミ合金材料でもよいが、本例では銅−アルミ合金材料を使用している。
図３（ｆ）はイオン注入法を利用してB+イオンやP+イオンを３５°〜６０°の傾斜角度で水素化アモルファスシリコンの半導体層３４０を入れ、部分の半導体層３４０の通路エリアにイオンを混入した半導体を形成する。それはソース／ドレーンのオーム接触エリア３４１である。ここで、本実施例はホウ素イオンを含むドーパントを注入してP型通路の半導体層を形成している。
図３（ｇ）〜図３（ｈ）に示される続きの手順は、前述の各実施例と同様であり、完全な薄膜トランジスタ液晶ディスプレイ用基板を製作し、且つ薄膜トランジスタの表面を保護層１３８で覆っている。
実施例四、本実施例の薄膜トランジスタ液晶ディスプレイ用基板の製作方法は、実施例一が示した内容と同じである。半導体層にポリシリコン材料を使用し、且つポリシリコン半導体層にイオン・ドーパントを注入する以外、ほかの製造プロセス条件は実施例一とは全く同様である。
図４（ａ）〜図４（ｈ）は本発明の好ましい実施例の液晶ディスプレイ用基板の製作流れ図である。図４（ａ）のとおり、まず、ソース／ドレーン用の第一金属層１２６が形成された基板１２１を提供し、その製作方法と手順は実施例一が示した図１（ａ）〜図１（ｆ）の流れに基づいたものである。そして、基板１２１に図案化された透明導電層１２７を形成する。
続いて図４（ａ）に示されるように、順番にSiNの水素化アモルファスシリコン層４３０ａ、a−Si：Hの水素化アモルファスシリコン層４３０ｂを基板１２１全体の表面に堆積し、第一絶縁層１２２、透明導電層１２７を覆い、且つポジティブフォトレジスト４３１を水素化アモルファスシリコン層４３０ｂの表面に形成するようにする。そして、第二フォトマスク１２９を利用してポジティブフォトレジスト４３１を図案化にし、且つエッチング方法を利用して部分の水素化アモルファスシリコン層４３０ｂ表面を露出する。
図４（ｂ）に示されるように、基板１２１の表面にはSiNの水素化アモルファスシリコン層４３０ａが堆積されてあるため、エキシマレーザを利用することにより、露出した水素化アモルファスシリコン層４３０ｂを誘導してポリシリコンの半導体層４３０に変えさせる。その後は直ちにポジティブフォトレジスト４３１を除去する。
図４（ｃ）に示されるように、基板の表面全体にもうひとつのネガティブフォトレジスト４６１を堆積し、ポリシリコンの半導体層４３０と水素化アモルファスシリコン層４３０ｂを覆っている。且つ、第二フォトマスク１２９を再び利用して薄膜トランジスタの半導体層４３０の通路エリアを定義する。そのため、本例の薄膜トランジスタの半導体の通路エリアは、SiNの水素化アモルファスシリコン層４３０ａとポリシリコンの半導体層４３０を含む多層構造になっている。
完全の薄膜トランジスタディスプレイ用基板を製作するために、本例において、図４（ｄ）〜図４（ｈ）に示される続きの手順は実施例三の図３（ｄ）〜図３（ｈ）の実施手順と同様である。その中、本例は、N型通路の半導体層４３０を形成するため、リンイオンを含むドーパントを注入している。且つ、本例の薄膜トランジスタ表面には保護層４３８で覆われている。
本発明の実施例一の液晶ディスプレイ用基板の製作流れ図である。 本発明の実施例二の液晶ディスプレイ用基板の製作流れ図である。 本発明の実施例三の液晶ディスプレイ用基板の製作流れ図である。 本発明の実施例四の液晶ディスプレイ用基板の製作流れ図である。
符号の説明
１２１ 基板
１２２ 第一絶縁層
１２３ 第一フォトマスク
１２４ バッファー層
１２５、１３１、１３６、１３７、３３１、４６１ ネガティブフォトレジスト
１２８、４３１ ポジティブフォトレジスト
１２６ 第一金属層
１２７ 透明導電層
１２９ 第二フォトマスク
１３０、３４０、４３０ 半導体層
１３３ 第二絶縁層
１３４ 第二金属層
１３５ 第三フォトマスク
１３８、４３８ 保護層
２５０ 阻害層
３３０、４３０ａ、４３０ｂ 水素化アモルファスシリコン層
３４１、４４０ ソース／ドレーンのオーム接触エリア

Claims (20)

  1. 以下の手順を含む液晶ディスプレイ用基板の製作方法において、
    （ａ）基板を提供し、
    （ｂ）基板の表面に図案化の第一絶縁層を形成し、ここで、図案化の第一絶縁層に複数の凹槽があり、
    （ｃ）第一絶縁層表面とそれらの凹槽表面にバッファー層を形成し、
    （ｄ）バッファー層を図案化にし、それらの凹槽表面にバッファー層を持たせるようにし、
    （ｅ）第一絶縁層にあるそれらの凹槽内に第一金属層を充填し、ソースとドレーンを形成し、
    （ｆ）第一絶縁層表面に図案化の半導体層を形成し、且つその半導体層はソースとドレーンと接触し、そして、
    （ｇ）その半導体層表面に第二絶縁層と図案化の第二金属層を形成することを特徴とする液晶ディスプレイ用基板の製作方法。
  2. さらに手順（ｈ）を含み、第二金属層を覆うように第二金属層の表面に図案化の保護層を形成することを特徴とする請求項１記載の液晶ディスプレイ用基板の製作方法。
  3. 該手順（ｅ）において、ソースとドレーンを形成した後に、ソース表面とドレーン表面に阻害層を形成するようにソース表面とドレーン表面で焼き戻しをすることを特徴とする請求項１記載の液晶ディスプレイ用基板の製作方法。
  4. 該阻害層は金属ケイ素化物であることを特徴とする請求項３記載の液晶ディスプレイ用基板の製作方法。
  5. 該半導体層は水素化アモルファスシリコン層であることを特徴とする請求項１記載の液晶ディスプレイ用基板の製作方法。
  6. 該半導体層はポリシリコン層であることを特徴とする請求項１記載の液晶ディスプレイ用基板の製作方法。
  7. 該手順（ｆ）での図案化された半導体層の形成は、第一絶縁層表面に水素化アモルファスシリコン層を堆積し、その水素化アモルファスシリコン層を結晶させてポリシリコン層に変え、及びそのポリシリコン層を図案化にした結果であることを特徴とする請求項１記載の液晶ディスプレイ用基板の製作方法。
  8. 該結晶はエキシマレーザを利用することにより、水素化アモルファスシリコン層をポリシリコン層に変えていることを特徴とする請求項７記載の液晶ディスプレイ用基板の製作方法。
  9. 該結晶は金属を利用して横方向に結晶させることにより、水素化アモルファスシリコン層をポリシリコン層に変えていることを特徴とする請求項７記載の液晶ディスプレイ用基板の製作方法。
  10. 該半導体層は単層構造を具えることを特徴とする請求項１記載の液晶ディスプレイ用基板の製作方法。
  11. 該半導体層は多層構造を具えることを特徴とする請求項１記載の液晶ディスプレイ用基板の製作方法。
  12. 手順（ｇ）の後はさらに手順（ｇ１）を含み、それは半導体層にイオン・ドーパントを注入してN型やP型の半導体層を形成することを特徴とする請求項１記載の液晶ディスプレイ用基板の製作方法。
  13. 該P型の半導体層を形成するように、該イオン・ドーパントはホウ素イオンを含むことを特徴とする請求項１２記載の液晶ディスプレイ用基板の製作方法。
  14. 該N型の半導体層を形成するように、該イオン・ドーパントはリンイオンを含むことを特徴とする請求項１２記載の液晶ディスプレイ用基板の製作方法。
  15. 該バッファー層は酸化ケイ素窒化ケイ素、窒化チタン、窒化タンタル或いはそれらの組合せであることを特徴とする請求項１記載の液晶ディスプレイ用基板の製作方法。
  16. 手順（ｅ）の後且つ手順（ｆ）の前にはさらに手順（e１）を含み、それは第一絶縁層表面に図案化の透明導電層を形成し、且つその透明導電層はドレーンと接触していることを特徴とする請求項１記載の液晶ディスプレイ用基板の製作方法。
  17. 該第二絶縁層は透明導電層を露出するように、図案化になっていることを特徴とする請求項１記載の液晶ディスプレイ用基板の製作方法。
  18. 該第一金属層は銅、銀、金或いはそれらの組合せであることを特徴とする請求項１記載の液晶ディスプレイ用基板の製作方法。
  19. 該手順（ｅ）においては、形成されたソースとドレーンの表面及び第一絶縁層表面は同じ高度になっていることを特徴とする請求項１記載の液晶ディスプレイ用基板の製作方法。
  20. 該手順（ｅ）はメッキを利用することにより、第一絶縁層の表面とそれらの凹槽に第一金属層を堆積し、且つ、化学機械研磨やウェットエッチングを利用し、該ソースと該ドレーンを形成するように、該第一絶縁層と該第一金属層を均一化にしていることを特徴とする請求項１９記載の液晶ディスプレイ用基板の製作方法。
JP2007132740A 2006-07-03 2007-05-18 液晶ディスプレイ用基板の製作方法 Active JP4847917B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW095124157A TWI307171B (en) 2006-07-03 2006-07-03 Method for manufacturing bottom substrate of liquid crystal display device
TW095124157 2006-07-03

Publications (2)

Publication Number Publication Date
JP2008015487A true JP2008015487A (ja) 2008-01-24
JP4847917B2 JP4847917B2 (ja) 2011-12-28

Family

ID=38875720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007132740A Active JP4847917B2 (ja) 2006-07-03 2007-05-18 液晶ディスプレイ用基板の製作方法

Country Status (4)

Country Link
US (2) US7544528B2 (ja)
JP (1) JP4847917B2 (ja)
KR (1) KR100882402B1 (ja)
TW (1) TWI307171B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011125806A1 (en) * 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2011233873A (ja) * 2010-04-09 2011-11-17 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013102149A (ja) * 2011-10-13 2013-05-23 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
WO2015037500A1 (en) * 2013-09-13 2015-03-19 Semiconductor Energy Laboratory Co., Ltd. Display device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI307171B (en) 2006-07-03 2009-03-01 Au Optronics Corp Method for manufacturing bottom substrate of liquid crystal display device
US20090184425A1 (en) * 2008-01-17 2009-07-23 Advanced Chip Engineering Technology Inc. Conductive line structure and the method of forming the same
JP5560595B2 (ja) * 2009-06-18 2014-07-30 富士電機株式会社 半導体装置の製造方法
KR101754380B1 (ko) 2010-04-23 2017-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101877377B1 (ko) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5739257B2 (ja) 2010-08-05 2015-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20120220101A1 (en) * 2010-08-27 2012-08-30 Triune Ip Llc Internal conductive layer
US10436358B2 (en) * 2013-11-01 2019-10-08 Dominic P. Ismert Fill valves for toilets
KR102169861B1 (ko) 2013-11-07 2020-10-26 엘지디스플레이 주식회사 어레이기판 및 이의 제조방법
CN105047677B (zh) * 2015-09-09 2017-12-12 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
TWI628803B (zh) * 2017-09-15 2018-07-01 友達光電股份有限公司 有機薄膜電晶體元件及其製作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04324938A (ja) * 1991-04-25 1992-11-13 Stanley Electric Co Ltd 薄膜トランジスタとその製造方法
JPH08181318A (ja) * 1994-12-22 1996-07-12 Nec Corp 薄膜トランジスタおよびその製造方法
JPH09197434A (ja) * 1996-01-16 1997-07-31 Toshiba Corp 表示装置の製造方法
JPH10144923A (ja) * 1996-11-06 1998-05-29 Sharp Corp 半導体装置の製造方法
JP2000150909A (ja) * 1991-03-25 2000-05-30 Semiconductor Energy Lab Co Ltd 回路及びその作製方法
JP2002093747A (ja) * 2000-09-19 2002-03-29 Sony Corp 導体構造の形成方法及び導体構造、並びに半導体装置の製造方法及び半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3196241B2 (ja) 1991-07-24 2001-08-06 三菱電機株式会社 半導体装置の製造方法
JP3019494B2 (ja) 1991-07-25 2000-03-13 日本電気株式会社 Ｍｏｓ型半導体装置の製造方法
JPH06163586A (ja) 1992-11-20 1994-06-10 Fujitsu Ltd 薄膜トランジスタマトリックス及びその製造方法
JPH09260668A (ja) 1996-03-19 1997-10-03 Sharp Corp 薄膜トランジスタおよびその製造方法
US6272047B1 (en) * 1999-12-17 2001-08-07 Micron Technology, Inc. Flash memory cell
TW544938B (en) * 2001-06-01 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
CN1173219C (zh) 2002-06-13 2004-10-27 统宝光电股份有限公司 薄膜晶体管平面显示器面板及其制造方法
KR100688753B1 (ko) 2002-12-31 2007-02-28 동부일렉트로닉스 주식회사 트랜지스터 제조 방법
JP4554344B2 (ja) 2003-12-02 2010-09-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100649189B1 (ko) 2005-03-04 2006-11-24 삼성에스디아이 주식회사 유기 박막 트랜지스터의 제조방법, 이 방법에 의해 제조된유기 박막 트랜지스터 및 이 유기 박막 트랜지스터를 구비한 평판 표시 장치
TWI277216B (en) * 2006-02-16 2007-03-21 Au Optronics Corp Pixel structure and thin film transistor and fabrication methods thereof
TWI307171B (en) * 2006-07-03 2009-03-01 Au Optronics Corp Method for manufacturing bottom substrate of liquid crystal display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150909A (ja) * 1991-03-25 2000-05-30 Semiconductor Energy Lab Co Ltd 回路及びその作製方法
JPH04324938A (ja) * 1991-04-25 1992-11-13 Stanley Electric Co Ltd 薄膜トランジスタとその製造方法
JPH08181318A (ja) * 1994-12-22 1996-07-12 Nec Corp 薄膜トランジスタおよびその製造方法
JPH09197434A (ja) * 1996-01-16 1997-07-31 Toshiba Corp 表示装置の製造方法
JPH10144923A (ja) * 1996-11-06 1998-05-29 Sharp Corp 半導体装置の製造方法
JP2002093747A (ja) * 2000-09-19 2002-03-29 Sony Corp 導体構造の形成方法及び導体構造、並びに半導体装置の製造方法及び半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011125806A1 (en) * 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2011233877A (ja) * 2010-04-09 2011-11-17 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2011233873A (ja) * 2010-04-09 2011-11-17 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8431449B2 (en) 2010-04-09 2013-04-30 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2013102149A (ja) * 2011-10-13 2013-05-23 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2022009971A (ja) * 2011-10-13 2022-01-14 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
WO2015037500A1 (en) * 2013-09-13 2015-03-19 Semiconductor Energy Laboratory Co., Ltd. Display device
US9337214B2 (en) 2013-09-13 2016-05-10 Semiconductor Energy Laboratory Co., Ltd. Display device
US9748279B2 (en) 2013-09-13 2017-08-29 Semiconductor Energy Laboratory Co., Ltd. Display device
US10559602B2 (en) 2013-09-13 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Display device
US10777585B2 (en) 2013-09-13 2020-09-15 Semiconductor Energy Laboratory Co., Ltd. Display device
US11848331B2 (en) 2013-09-13 2023-12-19 Semiconductor Energy Laboratory Co., Ltd. Display device

Also Published As

Publication number Publication date
KR20080003706A (ko) 2008-01-08
KR100882402B1 (ko) 2009-02-05
US7544528B2 (en) 2009-06-09
US7902558B2 (en) 2011-03-08
TW200805665A (en) 2008-01-16
TWI307171B (en) 2009-03-01
US20090212302A1 (en) 2009-08-27
US20080001232A1 (en) 2008-01-03
JP4847917B2 (ja) 2011-12-28

Similar Documents

Publication Publication Date Title
JP4847917B2 (ja) 液晶ディスプレイ用基板の製作方法
US7586197B2 (en) Wire structure, method of forming wire, thin film transistor substrate, and method of manufacturing thin film transistor substrate
US6887776B2 (en) Methods to form metal lines using selective electrochemical deposition
US7851920B2 (en) Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating thin film transistor substrate
CN104508808B (zh) 半导体装置及其制造方法
CN100524701C (zh) 薄膜晶体管阵列面板及其制造方法
CN100485918C (zh) 互连、互连形成方法、薄膜晶体管及显示器
CN101626034B (zh) 薄膜晶体管及其制造方法
KR20030046851A (ko) 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법
JP2007258675A (ja) Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
US6130119A (en) Conductive film-attached substrate and method of manufacturing the same
US20120104400A1 (en) Liquid crystal display device and manufacturing method thereof
KR100462508B1 (ko) 상단-게이트형 tft 및 그 형성 방법과, 이를 포함하는 반도체 디바이스
CN102064179B (zh) 显示设备的阵列基板及其制造方法
US8470638B2 (en) Thin film transistor array panel and manufacturing method thereof
KR101274697B1 (ko) 실리콘 결정화 방법 및 이를 이용한 박막 트랜지스터제조방법
CN100419514C (zh) 液晶显示器用基板的制作方法
KR100803565B1 (ko) 액정 표시 장치용 어레이 기판
JP2004134771A (ja) 配線、配線の形成方法、薄膜トランジスタ、及び表示装置
US6110768A (en) Method of manufacturing aluminum gate electrode
KR100992131B1 (ko) 박막 트랜지스터 표시판
KR20050120368A (ko) 박막트랜지스터의 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111014

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4847917

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250