JP5560595B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5560595B2 JP5560595B2 JP2009145552A JP2009145552A JP5560595B2 JP 5560595 B2 JP5560595 B2 JP 5560595B2 JP 2009145552 A JP2009145552 A JP 2009145552A JP 2009145552 A JP2009145552 A JP 2009145552A JP 5560595 B2 JP5560595 B2 JP 5560595B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- semiconductor device
- forming
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 54
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims description 29
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 23
- 150000002500 ions Chemical class 0.000 claims description 20
- 229910052782 aluminium Inorganic materials 0.000 claims description 17
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 15
- 229910052786 argon Inorganic materials 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 8
- 229910000838 Al alloy Inorganic materials 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- -1 argon ions Chemical class 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 229910018125 Al-Si Inorganic materials 0.000 description 27
- 229910018520 Al—Si Inorganic materials 0.000 description 27
- 238000004544 sputter deposition Methods 0.000 description 21
- 239000010410 layer Substances 0.000 description 16
- 239000011229 interlayer Substances 0.000 description 8
- 239000011800 void material Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 150000001485 argon Chemical class 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
- C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/58—After-treatment
- C23C14/5873—Removal of material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、半導体装置の製造方法に関し、特に電力変換装置などに用いられるパワー半導体装置の表面電極膜の改良に係る製造方法に関する。
パワー半導体装置の半導体基板の表面側に被着させる電極膜および配線材料としては、従来、アルミニウム（以下Ａｌと略記する）またはＡｌ系合金が多用されている。これはＡｌが低抵抗材料であり、電極膜および配線形状に加工することが容易なためである。Ａｌの成膜方法としてはスパッタリング法が多く用いられている。これはＡｌの成膜に際して、組成の制御が容易で、しかも、大口径の半導体基板に対しても膜厚および膜質を均一化でき、量産性の点でも優れているからである。
一方、前記半導体基板表面には、絶縁膜と前記半導体機能領域内の電極膜接触部との境界に形成される絶縁膜段差や絶縁膜中に設けられるホール状の配線コンタクト部などからなる多くの凹凸ができている。さらに、半導体基板表面に被着されるＡｌ膜は、電気特性およびその信頼性を得るために、これらの絶縁膜段差およびホールなどの凹凸形状を忠実に被覆すると共に、できるかぎりボイドを含まないように形成することが求められる。
しかし、このように絶縁膜段差などの凹凸を有する半導体基板表面にＡｌ膜を形成する場合、ホールや絶縁膜段差の有するアスペクト比によっては、ステップカバレッジが問題になって、断線や断線に至らないまでもボイドを巻き込み易いことが実際には問題となることが多い。
一方、パワー半導体装置は近年、自動車への搭載が多くなってきている。自動車車載用の半導体装置では、その信頼性の低下などにより電気特性が劣化すると重大な事故に至る惧れがあるので、極めて高い信頼性が求められる。半導体装置の信頼性は通電による発熱に深く関係する。パワー半導体装置は特に通電電流が大きいので、発熱量も多く、デバイス設計で予定される温度上昇を超える温度上昇は、半導体装置の致命的な信頼性低下をもたらす惧れが高い。そのため、自動車車載用パワー半導体装置、たとえば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）では通電による発熱を効率よく放熱させるために、効率的な放熱があまり期待できない表面側のＡｌワイヤ接続と裏面側ヒートシンクからなる従来の片面冷却構造ではなく、半導体基板の両面から放熱させる両面冷却構造が検討されている（特許文献１、２）。
半導体基板上に設けられている種々の段差部のエッジまたはホールの開口端に現れる鋭角のエッジを覆う金属層を形成した後、エッジ上の金属層をＡｒスパッタリングによるドライエッチングで鈍角にした後、導電層を被覆することにより、ステップカバレッジを改善することを示す文献がある（特許文献３）。また、アルミニウム電極パターン形成の前に表面エッチング工程を加えて表面のアルミナを除去し、その後パターニングするという趣旨の記述がある（特許文献４）。さらに、アルミニウム系合金膜はコンタクトホールへのステップカバレッジが良好でないため、等方性エッチングによりコンタクトホールの形状にテーパーを持たせるなどの工夫をする必要がある旨の記載がある（特許文献５）。さらにまた、ウェットエッチングやプラズマエッチングなどの等方性エッチングにより、コンタクトホールにテーパーを形成する方法に関する記述もある（特許文献６）。
しかしながら、トレンチゲートＩＧＢＴのような周知のパワー半導体装置は、図３に示すように、シリコン基板１表面にデバイスの設計条件に従って形成される所要のトレンチ２、ｐ型ベース領域３、ｎ+型エミッタ領域４、ポリシリコンゲート電極５、ゲート絶縁膜６、ＰＳＧ膜などの層間絶縁膜７、層間絶縁膜に開口されるコンタクトホール８などの半導体機能領域を備えている。裏面側には図３（ｃ）のように、ｎ+型バッファ層１０、ｐ型コレクタ層１１、コレクタ電極１２を備えている。前述のシリコン基板１の表面の半導体機能領域の上にスパッタリング法で形成されるＡｌ電極膜９ａは全面に被覆されるので、前記基板１の表面の層間絶縁膜７パターン上にも共通に被覆される。しかし、パワー半導体装置では、前記層間絶縁膜７の厚さは０．２μｍ〜１．０μｍ程度と厚く、さらに、Ａｌ電極膜９ａの膜厚についても、０．５μｍ〜５μｍ程度に厚く被着される。ところが、このような厚いＡｌ電極膜９ａで、前述のようなコンタクトホールや層間絶縁膜段差が形成されている半導体基板表面を被覆すると、Ａｌ電極膜９ａには表面に開口したボイドが形成されることが多くなる。特に、図３（ｂ）に示すように、このボイド９ｘはコンタクトホール８や絶縁膜段差のような凹部上に形成され易い。このボイド９ｘの発生は厚膜のＡｌ電極膜９ａに特有の問題である。このようなボイド９ｘがＡｌ電極膜９ａ中に多く形成されると、電極膜としての導電率が低下し、また、均一な膜としての信頼性の低下に繋がる。さらに、複数の前記ボイド９ｘがＡｌ電極膜９ａの表面に多く開口している場合は、図４に示すように、後工程のウエハプロセスに用いられる各種の処理液、洗浄液の浸透、残存により、図４（ａ）の符号９ｙ、図４（ｂ）の９ｚのように拡大され、２次的な汚染の発生という問題もある。
前記特許文献１、２に記載の両面冷却構造では、表面側の電極膜上にもヒートシンクとなり得るような金属電極板が半田付けなどで接続されることになるので、図４（ｂ）に示すように、前記Ａｌ電極膜９ａの上に、さらにニッケル（Ｎｉ）膜１３などの半田付け可能な金属膜を積層させる必要が生じる。このニッケル（Ｎｉ）膜１３をＡｌ電極膜９ａ上に積層する工程で、前記Ａｌ電極膜９ａ表面に開口するボイドがエッチングされ、より広い開口のボイドになり、Ｎｉ粒子が入り込んでも完全には埋めきれずに変形した前記ボイド９ｚとなることがある。さらに、この時点で不良と判定されなくても、長期信頼性試験でＡｌ電極膜９ａの劣化が進み、不良となることもある。
本発明は、前述の問題点に鑑みてなされたものであり、本発明の目的は、半導体基板の表面側で、Ａｌ電極膜表面にボイドが形成され難くすることのできる半導体装置の製造方法を提供することである。
半導体基板の一方の主面側に半導体機能領域と所要のコンタクトホールを含む絶縁膜パターンを形成した後、半導体基板の前記一方の主面側の全面に、アルミニウム膜またはアルミニウム合金膜を成膜して前記コンタクトホールの底面を含む半導体基板表面に導電接触させて所要の電極膜を形成する。このとき前記アルミニウムの成膜工程を膜厚に関して複数回に分け、複数回の前記アルミニウム成膜工程の間に、直前のアルミニウム成膜表面の凹凸をアルゴンによるドライエッチングにより平坦化する工程を設ける。さらに前記ドライエッチングは第１のイオンエネルギーを有するアルゴンイオンによってアルミニウム成膜表面の平坦部より傾斜部を強くエッチングする第１の工程と、該第１の工程の後に行う第２のイオンエネルギーを有するアルゴンイオンによる第２の工程を有し、前記第２のイオンエネルギーは前記第１のイオンエネルギーよりも小さい値である。
前記平坦化工程における一回のエッチング量を０．５μｍ未満とする。
前記アルミニウム膜またはアルミニウム合金膜がチタンと窒化チタンとの積層膜を有するバリア金属膜を介して前記コンタクトホールの底面を含む半導体基板表面に導電接触するものとする。
前記アルミニウム膜またはアルミニウム合金膜の表面に、さらにニッケル膜を形成する工程を有するものとする。
本発明によれば、半導体基板の表面側で、ＡｌまたはＡｌ系合金電極膜表面にボイドが形成され難くすることのできる半導体装置の製造方法を提供することができる。
以下、本発明にかかる半導体装置の製造方法について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
以下、本発明の実施例１について図面を参照して詳細に説明する。以下、トレンチゲート型ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）の製造プロセスを説明しながら、本発明の半導体装置の製造方法について説明する。
図１、図２は、本発明にかかる実施例１を説明するために製造工程順に並べた半導体基板の要部断面図である。本発明にかかるスパッタリングによるエミッタ電極膜の形成工程の前後の製造プロセスについては、周知の製造方法と同じであるから、簡略な記述に留めることにする。
まず、ＦＺ−ｎ型シリコン基板（以降、ウエハと略記）１の主表面側にトレンチ２、ｐ型ベース領域３、ｎ+型エミッタ領域４、ポリシリコンゲート電極５、ゲート絶縁膜６、ＰＳＧ膜などの層間絶縁膜７、層間絶縁膜に開口されるコンタクトホール８などをよく知られた周知の製造方法により所要のデバイス設計条件で形成する（図１（ａ））。
次に、図示しないスパッタリング装置により、ウエハ表面のコンタクトホール８で開口するｐ型ベース領域３、ｎ+型エミッタ領域４を含む所定の半導体領域表面とのオーミックコンタクトをとるためにバリアメタル層として、３０ｎｍ厚のチタン（Ｔｉ）層の上に７０ｎｍ厚のチタンナイトライド（ＴｉＮ）層を形成する（図示せず）。このバリアメタル層の上に、複数回のスパッタリングにより、合わせて３μｍ以上の厚さのＡｌ系合金（ここではアルミニウム−シリコン合金、以下Ａｌ−Ｓｉと略記）電極膜９を被着する。これらの電極膜は反応性イオンエッチング（ＲＩＥ）法のようなドライエッチング法により所定のエミッタ電極パターン形状に加工される。前記Ｔｉ層とＴｉＮ層からなるバリアメタル層の被着工程を省いて直接Ａｌ−Ｓｉ電極膜９からなるエミッタ電極を形成することもできる（図１（ｂ））。
本発明では、前記Ａｌ−Ｓｉ電極膜９を厚さ方向に複数回に分けてスパッタリングにより成膜する。まず、１回目のスパッタリングにより、ウエハ全面に厚さ２．５μｍのＡｌ−Ｓｉ電極膜９ａを被着させる。つづいて、前述のように所定のエミッタ電極パターン形状に加工する前に、Ａｌ−Ｓｉ電極膜９ａの表面をアルゴン（Ａｒ）スパッタリングにより０．５μｍ未満の厚さをエッチングする。アルゴン（Ａｒ）スパッタリングはＡｒガスを０．２Ｔｏｒｒ〜２．０Ｔｏｒｒ（２６．６〜２６６Ｐａ）の圧力雰囲気で１００ｓｃｃｍ供給し、ウエハとアース間容量を２００ｐＦ以下とした状態でアルゴン（Ａｒ）スパッタリングを行う。この際、前記高周波電力印加は周波数１３．５６ＭＨｚで１００Ｗ／ｃｍ2とした。この高周波電力印加によりアルゴンがプラズマ状に励起し、アルゴン（Ａｒ）スパッタリングが進行する。このアルゴン（Ａｒ）スパッタリングにより、Ａｌ−Ｓｉ電極膜９ａは表面の凹部側壁の傾斜が小さくなり、凹部の開口径が拡大する。この現象は、アルゴン（Ａｒ）スパッタリングがウエハの主面に平行な面よりも、主面に４５度の傾斜角を有する斜面を早く削る性質を利用するものである（図１（ｃ））。なお、これ以降の説明に参照される図では、Ａｌ−Ｓｉ電極膜９ａの表面に形成される凹凸はデフォルメされているため、相対的に大きく描かれている。このアルゴン（Ａｒ）スパッタリングによるＡｌ−Ｓｉ電極膜表面の平坦化について、さらに詳細に説明する。
図示しないスパッタリング装置中でＡｒガスを１０〜１０００ｓｃｃｍの範囲の流量で流し、０．１〜１００Ｐａの範囲でコンダクタンスバルブ等で調整、維持し、この装置中に置かれたウエハに１３．５６ＭＨｚのＲＦ電力をたとえば１０〜１００Ｗ／ｃｍ2の範囲で調整、印加してプラズマ放電を起こさせ、第１のイオンエネルギーを有するＡｒイオンをＡｌ−Ｓｉ電極膜９ａに照射する。このとき、ウエハ自体は無加熱とする。
この第１のイオンエネルギーを有するＡｒイオンの照射により、ウエハ表面に形成されているＡｌ−Ｓｉ電極膜９ａは、全体が平均的に０．５μｍの厚さエッチングされるが、平坦部より傾斜部が強くエッチングされる。
次にウエハを高真空処理室に真空搬送し、たとえば、あらかじめ２００〜５００℃に加熱したセラミックヒーター上に搬送して固定する。ウエハの固定は例えば静電チャックを用い、ウエハ裏面にＡｒ等のガスを導入して熱伝導効率を上げた加熱でも良い。
次に、Ａｒガスを１０〜１０００ｓｃｃｍの範囲の流量で流し、０．１〜１００Ｐａの範囲でコンダクタンスバルブ等で調整、維持され、基板に１３．５６ＭＨｚのＲＦ電力を例えば１〜１０Ｗ／ｃｍ2の範囲で調整、印加してプラズマ放電を起こさせ、第２のイオンエネルギーを有するイオンをＡｌ−Ｓｉ電極膜９ａに照射する。この処理室の到達真空度は１０-6Ｐａ以上の高真空にする。ここで、Ａｌ−Ｓｉ電極膜９ａ表面が前記第２のイオンエネルギーを有するイオン照射によりほとんどエッチングされないように、第２のイオンエネルギーを第１のイオンエネルギーよりも小さい値に選ぶ。
この第２のイオンエネルギーを有する荷電粒子の照射により、ウエハ加熱温度が低温であっても、Ａｌ−Ｓｉ電極膜９ａ表面のＡｌ原子は衝突したＡｒイオンによりその表面拡散が増速され、表面拡散したＡｌ原子は表面自由エネルギーを低下させるように凹部内へ移動し、凹部はＡｌ−Ｓｉ電極膜で埋め込まれる作用を有する。
次に、前述の１回目のＡｌ−Ｓｉ電極膜９ａのスパッタリング成膜と同様の条件で、再度、前記１回目のＡｌ−Ｓｉ電極膜９ａ表面に厚さ２．５μｍの２回目のＡｌ−Ｓｉ電極膜９ｂを積み重ねるように堆積させ、この２回目のＡｌ−Ｓｉ電極膜９ｂの表面を前述と同様に、Ａｒスパッタリングによるドライエッチングにより０．５μｍ程度エッチングして表面を平坦化する。このような工程を所要の厚膜のＡｌ−Ｓｉ電極膜９とするに必要な回数繰り返す。この結果、Ａｌ−Ｓｉ電極膜９の膜厚を１μｍ〜５μｍに厚くしてもボイドの発生は見られなかった。１回に成膜するＡｌ−Ｓｉ電極膜の膜厚は０．５μｍ以上とすることが好ましい。１回に成膜する膜厚をあまり薄くすると、作業効率が悪くなるので、この作業効率と必要とする電極膜の膜厚との兼ね合いを考慮して一回に成膜する膜厚を決めるとよい。
さらに、前述のように所要の膜厚のＡｌ−Ｓｉ電極膜９ｂの表面をＡｒスパッタリングによるドライエッチングを行った後、さらに半田により外部接続電極板を接着できるように、Ｎｉ膜を周知のスパッタリング法またはメッキにより積層することもできる。
また、前述のように、Ａｒスパッタリングによるドライエッチングに代えて、燐酸１０：硝酸１：酢酸１の容量％の混酸、液温６０℃でエッチング時間を５分とする表面エッチング工程とする。エッチング後、水洗４０分行う方法によりＡｌ−Ｓｉ電極膜９ａ、９ｂ表面の平坦化を図ることもできる。
この後、従来の製造方法と同様に、ウエハの裏面側にｎ+型バッファ層１０、ｐ型コレクタ層１１および裏面コレクタ電極１２を形成する。
以上の実施例１の説明では、半導体装置としてＩＧＢＴを例に挙げたが、ＩＧＢＴ以外にパワーＭＯＳＦＥＴ、パワーダイオードなどのような半導体装置の表面側のＡｌ−Ｓｉ電極膜に対しても適用できる。
以上の実施例１の説明では、半導体装置としてＩＧＢＴを例に挙げたが、ＩＧＢＴ以外にパワーＭＯＳＦＥＴ、パワーダイオードなどのような半導体装置の表面側のＡｌ−Ｓｉ電極膜に対しても適用できる。
１ シリコン基板、ウエハ
２ トレンチ
３ ｐ型ベース領域
４ ｎ+型エミッタ領域
５ ポリシリコンゲート電極
６ ゲート絶縁膜
７ 層間絶縁膜
８ コンタクトホール
９ Ａｌ−Ｓｉ電極膜
９ａ １回目のＡｌ−Ｓｉ電極膜
９ｂ 複数回目のＡｌ−Ｓｉ電極膜
１０ ｎ+型バッファ層
１１ ｐ型コレクタ層
１２ コレクタ電極
１３ ニッケル（Ｎｉ）膜。
２ トレンチ
３ ｐ型ベース領域
４ ｎ+型エミッタ領域
５ ポリシリコンゲート電極
６ ゲート絶縁膜
７ 層間絶縁膜
８ コンタクトホール
９ Ａｌ−Ｓｉ電極膜
９ａ １回目のＡｌ−Ｓｉ電極膜
９ｂ 複数回目のＡｌ−Ｓｉ電極膜
１０ ｎ+型バッファ層
１１ ｐ型コレクタ層
１２ コレクタ電極
１３ ニッケル（Ｎｉ）膜。
Claims (4)
- 半導体基板の一方の主面側に半導体機能領域と所要のコンタクトホールを含む絶縁膜パターンを形成した後、該半導体基板の前記一方の主面側の全面に、０．５μｍ以上の膜厚でアルミニウム膜またはアルミニウム合金膜を成膜して前記コンタクトホールの底面を含む半導体基板表面に導電接触させて電極膜を形成する際に、前記アルミニウムの成膜工程を膜厚に関して複数回に分け、複数回の前記アルミニウム成膜工程の間に、直前のアルミニウム成膜表面の凹凸をアルゴンによるドライエッチングにより平坦化する工程を設けており、前記ドライエッチングは第１のイオンエネルギーを有するアルゴンイオンによってアルミニウム成膜表面の平坦部より傾斜部を強くエッチングする第１の工程と、該第１の工程の後に行う第２のイオンエネルギーを有するアルゴンイオンによる第２の工程を有し、前記第２のイオンエネルギーは前記第１のイオンエネルギーよりも小さい値であることを特徴とする半導体装置の製造方法。
- 前記平坦化工程における一回のエッチング量が０．５μｍ未満であることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記アルミニウム膜またはアルミニウム合金膜がＴｉとＴｉＮとの積層膜を有するバリア金属膜を介して前記コンタクトホールの底面を含む半導体基板表面に導電接触していることを特徴とする請求項１または２記載の半導体装置の製造方法。
- 前記アルミニウム膜またはアルミニウム合金膜の表面に、さらにニッケル膜を形成する工程を有することを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009145552A JP5560595B2 (ja) | 2009-06-18 | 2009-06-18 | 半導体装置の製造方法 |
| US12/815,944 US8227323B2 (en) | 2009-06-18 | 2010-06-15 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009145552A JP5560595B2 (ja) | 2009-06-18 | 2009-06-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011003726A JP2011003726A (ja) | 2011-01-06 |
| JP5560595B2 true JP5560595B2 (ja) | 2014-07-30 |
Family
ID=43354703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009145552A Expired - Fee Related JP5560595B2 (ja) | 2009-06-18 | 2009-06-18 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8227323B2 (ja) |
| JP (1) | JP5560595B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9237672B2 (en) | 2008-12-04 | 2016-01-12 | Io Data Centers, Llc | System and method of providing computer resources |
| US9772610B2 (en) | 2008-12-04 | 2017-09-26 | Baselayer Technology, Llc | Modular data center |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102184890A (zh) * | 2011-04-25 | 2011-09-14 | 上海宏力半导体制造有限公司 | 金属互连结构形成方法和金属互连结构 |
| JP6099302B2 (ja) * | 2011-10-28 | 2017-03-22 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP6347442B2 (ja) * | 2014-08-19 | 2018-06-27 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体装置の製造方法 |
| JP6341126B2 (ja) * | 2015-03-20 | 2018-06-13 | 豊田合成株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2017126717A (ja) * | 2016-01-15 | 2017-07-20 | 東京エレクトロン株式会社 | 載置台の表面処理方法、載置台及びプラズマ処理装置 |
| WO2018062046A1 (ja) * | 2016-09-29 | 2018-04-05 | 富士フイルム株式会社 | 電極用アルミニウム部材および電極用アルミニウム部材の製造方法 |
| JP6264586B2 (ja) * | 2016-12-26 | 2018-01-24 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
| JP6496925B2 (ja) * | 2017-12-28 | 2019-04-10 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6861855B2 (ja) * | 2018-02-02 | 2021-04-21 | 三菱電機株式会社 | 半導体装置の製造方法 |
| CN111819697B (zh) | 2018-03-15 | 2024-05-03 | 三菱电机株式会社 | 半导体装置、电力变换装置 |
| US10818748B2 (en) * | 2018-05-14 | 2020-10-27 | Microchip Technology Incorporated | Thin-film resistor (TFR) formed under a metal layer and method of fabrication |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5690525A (en) | 1979-11-28 | 1981-07-22 | Fujitsu Ltd | Manufacture of semiconductor device |
| JP2602276B2 (ja) * | 1987-06-30 | 1997-04-23 | 株式会社日立製作所 | スパツタリング方法とその装置 |
| JP3123092B2 (ja) * | 1991-03-06 | 2001-01-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH06267888A (ja) | 1993-03-12 | 1994-09-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2655471B2 (ja) | 1993-11-17 | 1997-09-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH08139190A (ja) * | 1994-11-11 | 1996-05-31 | Seiko Epson Corp | 半導体装置の製造方法 |
| US5730835A (en) * | 1996-01-31 | 1998-03-24 | Micron Technology, Inc. | Facet etch for improved step coverage of integrated circuit contacts |
| US6057234A (en) * | 1996-04-29 | 2000-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor device |
| JP3804881B2 (ja) | 1996-04-29 | 2006-08-02 | 株式会社半導体エネルギー研究所 | 半導体装置の作製装置および半導体装置の作製方法 |
| JPH10173049A (ja) | 1996-12-11 | 1998-06-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6949464B1 (en) * | 1998-09-03 | 2005-09-27 | Micron Technology, Inc. | Contact/via force fill techniques |
| JP2001332664A (ja) | 2000-05-24 | 2001-11-30 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2003152075A (ja) | 2001-11-09 | 2003-05-23 | Sony Corp | 半導体装置の製造方法 |
| KR20030041495A (ko) * | 2001-11-20 | 2003-05-27 | 주식회사 하이닉스반도체 | 반도체 소자 및 제조 방법 |
| JP3819337B2 (ja) * | 2002-07-25 | 2006-09-06 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US7211502B2 (en) * | 2003-03-26 | 2007-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP4228926B2 (ja) | 2003-10-03 | 2009-02-25 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
| JP2005327799A (ja) * | 2004-05-12 | 2005-11-24 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP4501533B2 (ja) * | 2004-05-31 | 2010-07-14 | 株式会社デンソー | 半導体装置の製造方法 |
| TWI307171B (en) * | 2006-07-03 | 2009-03-01 | Au Optronics Corp | Method for manufacturing bottom substrate of liquid crystal display device |
| JP2009141230A (ja) * | 2007-12-10 | 2009-06-25 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法および半導体装置製造用スパッタ装置 |
-
2009
- 2009-06-18 JP JP2009145552A patent/JP5560595B2/ja not_active Expired - Fee Related
-
2010
- 2010-06-15 US US12/815,944 patent/US8227323B2/en active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9237672B2 (en) | 2008-12-04 | 2016-01-12 | Io Data Centers, Llc | System and method of providing computer resources |
| US20160106009A1 (en) | 2008-12-04 | 2016-04-14 | Io Data Centers, Llc | System and method of providing computer resources |
| US9772610B2 (en) | 2008-12-04 | 2017-09-26 | Baselayer Technology, Llc | Modular data center |
| US10039212B2 (en) | 2008-12-04 | 2018-07-31 | Baselayer Technology, Llc | System and method of providing computer resources |
| US10251317B2 (en) | 2008-12-04 | 2019-04-02 | Baselayer Technology, Llc | System and method of providing computer resources |
Also Published As
| Publication number | Publication date |
|---|---|
| US8227323B2 (en) | 2012-07-24 |
| US20100323499A1 (en) | 2010-12-23 |
| JP2011003726A (ja) | 2011-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5560595B2 (ja) | 半導体装置の製造方法 | |
| US9793156B1 (en) | Self-aligned low resistance metallic interconnect structures | |
| JP5621334B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4221012B2 (ja) | 半導体装置とその製造方法 | |
| US11404311B2 (en) | Metallic interconnect structures with wrap around capping layers | |
| US10741397B2 (en) | Liner planarization-free process flow for fabricating metallic interconnect structures | |
| US9779951B2 (en) | Method for manufacturing semiconductor device | |
| JP2013058603A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5889171B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| TWI632608B (zh) | 局部半導體晶圓薄化 | |
| JP2010267899A (ja) | 半導体装置の製造方法 | |
| JP2020534702A (ja) | 基板のフィーチャをコバルトで充填する方法および装置 | |
| US9502325B2 (en) | Integrated circuit barrierless microfluidic channel | |
| CN106558599B (zh) | 电阻随机存取存储器及其形成方法 | |
| KR20240018550A (ko) | 앵커 포인트를 갖는 라이너-프리 도전성 구조체 | |
| US7091609B2 (en) | Semiconductor devices including an alloy layer and a wetting layer on an interlayer dielectric | |
| JP6425753B2 (ja) | 金属接着およびバリア構造体を備える半導体デバイスならびに半導体デバイスを形成する方法 | |
| US11282805B2 (en) | Silicon carbide devices and methods for manufacturing the same | |
| CN111883494B (zh) | 功率mosfet器件及其形成方法 | |
| US20080153284A1 (en) | Method of Manufacturing Semiconductor Device | |
| CN102376758A (zh) | 绝缘栅双极晶体管、制作方法及沟槽栅结构制作方法 | |
| CN115863259A (zh) | 一种金属互连结构及其制造方法 | |
| JP2010021172A (ja) | 半導体装置の製造方法 | |
| KR20090064974A (ko) | 반도체 소자의 금속 배선 제조 방법 | |
| TW200412621A (en) | Method to increase the interfacial adhesion by electron beam process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140513 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140526 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5560595 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |