CN102376758A - 绝缘栅双极晶体管、制作方法及沟槽栅结构制作方法 - Google Patents

Abstract

本发明公开一种绝缘栅双极晶体管，具有宽的沟槽栅结构，所述沟槽栅由第一导电栅极层和第二导电栅极层形成，第二导电栅极层在沟槽中由介质隔开。本发明还公开了一种宽的沟槽栅结构和具有宽的沟槽栅结构的绝缘栅双极晶体管的制作方法，在沟槽中完成栅氧化膜和第一导电栅极层淀积后，在沟槽中进行介质膜淀积和图形化，然后，淀积第二导电栅极层，利用回刻或化学机械研磨技术得到一个宽度大于1.5微米的沟槽填充。本发明能使器件的导通电阻减少，并使器件的开关特性得到改善。

Description

绝缘栅双极晶体管、制作方法及沟槽栅结构制作方法

技术领域

本发明涉及半导体集成电路领域，特别是涉及一种绝缘栅双极晶体管器件结构。本发明还涉及所述绝缘栅双极晶体管器件结构的制作方法，以及所述绝缘栅双极晶体管器件结构中沟槽栅结构制作方法。

背景技术

IGBT(insulated gate bipolar transistor绝缘栅双极晶体管)器件巧妙地实现了MOSFET(金属氧化物半导体场效应晶体管)和BJT(双极结型晶体管)的优化组合，同时具有低能耗、高压、大电流、高效率的特点。目前IGBT器件业已成为一种不可替代的电力电子器件，广泛地应用于工业、交通、能源等领域，例如空调的变频部分，太阳能光电转化组件，汽车电子中需要的点火装置，高压高能电流传输设备等等。从IGBT器件的技术发展历程看，其历经了外延硅片穿通型(PT)、薄片工艺以及区熔硅非穿通型(NPT)、场终止型(SPT，field-stop)等技术演进，器件结构也从平面型演变为沟槽型。沟槽栅IGBT器件(参见图10)，由于其在导通时增加了一个N+累积层，使靠近IGBT发射极的空穴的浓度得到提高，从而大大减低IGBT的导通电阻。

为了进一步减小IGBT器件的导通电阻，一种方法是在给定的单元尺寸的前提下，增大沟槽的横向尺寸以增加N+累积层的面积(比分)，但当沟槽的横向尺寸增大到一定量，例如大于3微米时，沟槽的多晶硅填充就成为一个难题。现有的技术对于沟槽宽度在2微米以下沟槽的多晶硅填充基本能满足要求。

发明内容

本发明要解决的技术问题是提供一种绝缘栅双极晶体管器件结构，能有效解决宽沟槽的多晶栅填充，改善器件的性能；为此本发明还要提供一种宽的沟槽栅结构的制作方法和所述绝缘栅双极晶体管器件结构的制作工艺方法。

为解决上述技术问题，本发明的绝缘栅双极晶体管器件结构，在宽度大于1.5微米的沟槽内具有沟槽栅结构，所述沟槽栅由第一导电栅极层和位于其上的第二导电栅极层构成，且该第二导电栅极层为多层由介质膜墙将其相互隔开。

所述沟槽栅结构采用如下方法制作：

步骤一、在硅基片和位于其上端的P阱中通过光刻和刻蚀形成沟槽；

步骤二、在所述沟槽的表面淀积一层栅氧化膜；

步骤三、在所述栅氧化膜上淀积第一导电栅极层；

步骤四、在所述沟槽中淀积介质膜并填满所述沟槽或部分填充所述沟槽；

步骤五、光刻和刻蚀所述介质膜，在所述沟槽中形成多个介质膜墙，使沟槽被分隔成多个小沟槽；

步骤六、在所述沟槽中淀积第二导电栅极层，且该第二导电栅极层为多层，由所述介质膜墙相互隔开；

步骤七、通过回刻或化学机械研磨对所述第二导电栅极层平坦化；

步骤八、通过回刻或化学机械研磨对所述第一导电栅极层平坦化。

采用本发明的器件结构和方法，由于在形成宽的沟槽栅过程中，在淀积第二导电栅极层填充沟槽前，已经由介质膜将宽的沟槽分隔成多个小沟槽，这样就使第二导电栅极层的淀积并填充沟槽变得非常容易，有效解决了宽沟槽的多晶硅填充问题。

由于采用宽的沟槽形成沟槽栅结构，能够增加N+累积层的面积，从而使该区域N载流子的浓度增加，相应的空穴的浓度也在该区域周围得到增加，使器件的导通电阻减小，并使器件的开关特性得到改善，以得到改进的IGBT器件性能。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1-10是沟槽栅IGBT器件制作工艺流程一实施例示意图。

具体实施方式

图10是沟槽栅IGBT器件单元结构的一个平面示意图。在导通状态下，沟槽栅上相对于P阱加正电压，在沟槽栅的底部和下半部(没有P阱的区域)形成N+累积层，从而使该区域N载流子的浓度增加，相应的空穴的浓度也在该区域周围得到增加，使器件的导通电阻减小，并使器件的开关特性得到改善。为了增加该一部分(即N+累积层)的比分，通常采用沟槽宽度增大的沟槽。

沟槽栅IGBT器件的制作工艺方法包括如下步骤：

步骤1、参见图1所示，在硅基片1上通过离子注入形成P阱2。所述硅基片1可以是N型外延层或N型区熔硅。

步骤2、通过光刻和刻蚀在所述硅基片1和P阱2中形成沟槽3(结合图1)。沟槽3的形成可以利用介质膜做为掩模，也可以利用光刻胶做为掩模；沟槽3刻蚀后，通过清洗或牺牲氧化除去沟槽3表面的缺陷。

步骤3、在所述沟槽3的上表面(P阱2的端面)和内表面淀积一层栅氧化膜4。所述栅氧化膜4的厚度为45-3000纳米。

步骤4、在所述栅氧化膜4上淀积第一导电栅极层5。该第一导电栅极层5的材料为多晶硅。

步骤5、参见图2所示，在所述沟槽3中淀积介质膜6，将沟槽3填满或部分填充。填充的材料可以是通过CVD淀积的介质膜6，也可以是通过旋涂的方式得到的介质膜6，只要能达到沟槽3的填充效果就可以。例如，如果沟槽3需要填充的深度和宽度在4微米以下，就可以通过CVD的方式来实现填充；如果沟槽3需要填充的深度和宽度在6微米以上，将采用旋涂的方式将介质膜6填充到沟槽3中。

步骤6、参见图3并结合图4所示，在所述介质膜6上涂覆光刻胶7，光刻和刻蚀所述介质膜6在所述沟槽3中形成多个介质膜墙，使沟槽3被分隔成多个小沟槽。刻蚀后将光刻胶7去除。所述介质膜墙的厚度应尽可能小，以获得尽可能大的面积填充第二导电栅层8。在一实施例中，所述介质膜墙的厚度大于0.2微米。

步骤7、参见图5，将第二导电栅极层8淀积到所述沟槽3中，且该第二导电栅极层8为多层，由所述介质膜墙相互隔开。淀积第二导电栅极层8采用的材料可以是高掺杂的多晶硅或高掺杂的无定形硅；也可以是钨硅或其他金属导电材料；只需考虑到工艺的集成性。

步骤8、参见图6所示，第二导电栅极层8平坦化。将位于硅片表面上(即沟槽3上表面)的且位于第一导电栅极层5上的第二导电栅极层8回刻掉或利用化学机械研磨除去掉，只将沟槽3中的第二导电栅极层8保留。所述第二导电栅极层8的表面凹陷在所述沟槽3表面内的深度小于350纳米。

步骤9、参见图7所示，第一导电栅极层5平坦化。在将硅片表面(即沟槽3上表面)的第一层导电栅极层5去除，可以利用回刻或化学机械研磨实现。所述第一导电栅极层5的表面凹陷在所述沟槽3表面内的深度小于450纳米。

步骤10、参见图8所示，形成源区注入；在所述沟槽3的上端两侧的P阱2中进行光刻形成源区，然后进行源区注入形成N+注入层9，该N+注入层9也是IGBT器件的发射极。

步骤11、参见图9所示，在所述沟槽3的上方形成层间介质膜10。

步骤12、在位于两个沟槽3之间的位置形成发射极接触孔并同时形成将栅极连接在一起的孔(该孔可以直接落在沟槽中的栅极材料上，也可以是其他方式，未图示)。

步骤13、在接触孔中进行P+注入，形成P+注入层11，实现P阱2的连接。

步骤14、在硅片的上表面(即栅氧化膜4和层间介质膜10的表面)形成表面金属电极12，形成栅极和发射极。

步骤15、将硅片减薄到需要的厚度，即将图9所示的硅基片1下端表面减薄。

步骤16、参见图10所示，在硅基片1下端表面上依次形成N-场截止层13、P+集电极注入层14并完成激活工艺。

步骤17、进行硅片背面金属化。在所述P+集电极注入层14的下端面进行金属化，形成背面金属层15，进而形成IGBT器件的集电极。

以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (16)

1.一种绝缘栅双极晶体管的器件结构，其特征在于：在宽度大于1.5微米的沟槽内具有沟槽栅结构，所述沟槽栅由第一导电栅极层和位于其上的第二导电栅极层构成，且该第二导电栅极层为多层在沟槽中由介质膜墙将其相互隔开。

2.如权利要求1所述的器件结构，其特征在于：所述第一种导电栅极层的材料为多晶硅。

3.如权利要求1所述的器件结构，其特征在于：所述第二种导电栅极层的材料为多晶硅或钨硅。

4.一种如权利要求1所述器件结构中沟槽栅结构的制作方法，其特征在于，包括如下步骤：

步骤一、在硅基片和位于其上端的P阱中通过光刻和刻蚀形成沟槽；

步骤二、在所述沟槽的表面淀积一层栅氧化膜；

步骤三、在所述栅氧化膜上淀积第一导电栅极层；

步骤四、在所述沟槽中淀积介质膜并填满所述沟槽或部分填充所述沟槽；

步骤五、光刻和刻蚀所述介质膜，在所述沟槽中形成多个介质膜墙，使沟槽被分隔成多个小沟槽；

步骤六、在所述沟槽中淀积第二导电栅极层，且该第二导电栅极层为多层，由所述介质膜墙相互隔开；

步骤七、通过回刻或化学机械研磨对所述第二导电栅极层平坦化；

步骤八、通过回刻或化学机械研磨对所述第一导电栅极层平坦化。

5.如权利要求4所述的制作方法，其特征在于：所述栅氧化膜的厚度为45-3000纳米。

6.如权利要求4所述的制作方法，其特征在于：所述介质膜墙的厚度大于0.2微米。

7.如权利要求4所述的制作方法，其特征在于：所述第二导电栅极层的材料为多晶硅或钨硅。

8.如权利要求4所述的制作方法，其特征在于：所述第二导电栅极层的表面凹陷在所述沟槽表面内的深度小于350纳米。

9.如权利要求4所述的器件结构，其特征在于：所述第一导电栅极层的表面凹陷在所述沟槽表面内的深度小于450纳米。

10.一种如权利要求1所述器件结构的制作方法，其特征在于，包括如下步骤：

步骤1、在硅基片上通过离子注入形成P阱；

步骤2、通过光刻和刻蚀在所述硅基片和P阱中形成沟槽；

步骤3、在所述沟槽的表面淀积一层栅氧化膜；

步骤4、在所述栅氧化膜上淀积第一导电栅极层；

步骤5、在所述沟槽中淀积介质膜，将沟槽填满或部分填充；

步骤6、光刻和刻蚀所述介质膜，在所述沟槽中形成多个介质膜墙，使沟槽被分隔成多个小沟槽；

步骤7、在所述沟槽中淀积第二导电栅极层，且该第二导电栅极层为多层，由所述介质膜墙相互隔开；

步骤8、通过回刻或化学机械研磨对所述第二导电栅极层平坦化；

步骤9、通过回刻或化学机械研磨对所述第一种导电栅极层平坦化；

步骤10、在所述沟槽的上端两侧的P阱中进行光刻形成源区，并进行源区注入形成N+注入层；

步骤11、在所述沟槽的上方形成层间介质膜；

步骤12、在位于两个沟槽之间的位置形成发射极接触孔并同时形成将沟槽中的栅极连接的另一种孔；

步骤13、在接触孔中进行P+注入，形成P+注入层；

步骤14、在所述栅氧化膜和层间介质膜的表面形成表面金属电极；

步骤15、进行所述硅基片背面减薄；

步骤16、在所述硅基片的背面依次形成N-场截止层和P+集电极注入层；

步骤17、在所述P+集电极注入层的下端面形成背面金属层。

11.如权利要求10所述的制作方法，其特征在于：所述栅氧化膜的厚度为45-3000纳米。

12.如权利要求10所述的制作方法，其特征在于：所述介质膜墙的厚度大于0.2微米。

13.如权利要求10所述的制作方法，其特征在于：所述第二导电栅极层的材料为多晶硅或钨硅。

14.如权利要求10所述的制作方法，其特征在于：所述第二导电栅极层的表面凹陷在所述沟槽表面内的深度小于350纳米。

15.如权利要求10所述的制作方法，其特征在于：所述第一导电栅极层的表面凹陷在所述沟槽表面内的深度小于450纳米。

16.如权利要求10所述的制作方法，其特征在于：所述硅基片为N型外延层或N型区熔硅。

Images