CN1645628A - 绝缘栅极型半导体装置及其制造方法 - Google Patents

绝缘栅极型半导体装置及其制造方法 Download PDF

Info

Publication number
CN1645628A
CN1645628A CNA2004101037160A CN200410103716A CN1645628A CN 1645628 A CN1645628 A CN 1645628A CN A2004101037160 A CNA2004101037160 A CN A2004101037160A CN 200410103716 A CN200410103716 A CN 200410103716A CN 1645628 A CN1645628 A CN 1645628A
Authority
CN
China
Prior art keywords
groove
type semiconductor
type
semiconductor device
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004101037160A
Other languages
English (en)
Other versions
CN100449781C (zh
Inventor
恩田全人
久保博稔
宫原正二
石田裕康
斋藤洋明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1645628A publication Critical patent/CN1645628A/zh
Application granted granted Critical
Publication of CN100449781C publication Critical patent/CN100449781C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种绝缘栅极型半导体装置及其制造方法，其解决由于层间绝缘膜从衬底表面突出而产生的如下可靠性问题等，在形成于其上的源电极上产生有分步敷层，引线结合时的应力使层间绝缘膜或衬底产生裂纹，而不能均匀地形成源电极而配线电阻增大。将层间绝缘膜完全埋入槽内。由此，由于源电极可大致平坦地在栅电极上部形成，故可防止分步敷层产生的不良。在裂纹，源极区域底盘区域、层间绝缘膜形成的三个工序中使用一片掩膜，可减小掩膜的对准误差的裕量，可实现比线宽限制的限界值更紧缩的设计。

Description

绝缘栅极型半导体装置及其制造方法
技术领域
本发明涉及绝缘栅极型半导体装置及其制造方法，涉及改善源电极分步敷层的绝缘栅极型半导体装置及其制造方法。
背景技术
在以MOSFET为代表的绝缘栅极型半导体装置中，通过形成槽结构来实现元件密度的提高，实现低导通电阻化。
图9中，以N沟道型为例表示现有的槽结构功率MOSFET的结构。
在N+型硅半导体衬底21a上进行例如N-型外延层的层积等，设置漏极区域21b，并在其表面上设置P型沟道层24。设置贯通沟道层24直至到达漏极区域21b的槽27，由栅极氧化膜31覆盖槽27的内壁，设置由填充于槽27内的例如多晶硅等构成栅电极33。
在邻接槽27的沟道层24表面上形成N+型源极区域35，在相邻的两个元件的源极区域35间的沟道层24表面上设置P+型底盘区域34。另外，在沟道层24上，从源极区域35沿槽27形成沟道区域(未图示)。栅电极33上由层间绝缘膜36覆盖，并设置接触源极区域35及底盘区域34的源电极37。
图10～图14表示现有槽结构的功率MOSFET的制造工序。
首先，如图10所示，准备在N+型硅半导体衬底21a上进行作为漏极区域的N-型外延层21b的层积等的半导体衬底21。在衬底21表面上注入硼等后，进行扩散，形成P型的厚度约1.5μm左右的沟道层24。
然后，以CVD氧化膜(未图示)为掩膜，利用CF系及HBr系气体各向异性干蚀刻衬底21，形成贯通沟道层24直至到达漏极区域21b的约2.0μm左右深度的槽27。另外，将整个面热氧化，在槽27内壁形成例如厚度约700的栅极氧化膜31。
其次，如图11，形成埋入槽27内的栅电极33。即，在整个面上粘附非掺杂多晶硅层(未图示)，注入及扩散高浓度杂质，实现高导电率，形成栅电极33。然后，对整个面上粘附的多晶硅层不设置掩膜的状态下进行干蚀刻，保留埋设入槽27内的栅电极33。
图12中，利用采用抗蚀膜(未图示)的掩膜选择地以剂量5.0×1014cm-2左右离子注入硼，除去抗蚀膜。然后，在经由退火工序后，形成P+型底盘区域34。
然后，如图13，以新的抗蚀膜(未图示)为掩膜，露出予定的源极区域35及栅电极33，以剂量5.0×1015cm-2左右离子注入砷，除去抗蚀膜。然后，在经由退火工序后，在邻接槽27的沟道层24表面上形成N+型源极区域35。
另外，如图14，在整个面上层积2000左右的TEOS膜(未图示)后，利用CVD法粘附6000左右的BPSG(Boron Phosphorus Silicate Glass)层。利用抗蚀膜PR形成掩膜，至少在栅电极33上残留，形成层间绝缘膜36，除去抗蚀膜。然后，利用喷溅装置将铝粘附在整个面上，形成接触源极区域35及底盘区域34的源电极37(参照图9)(例如专利文献1)。
专利文献1：特开2001-274396号公报
在这样现有的MOSFET中，为了使栅电极33和源电极37绝缘，设置层间绝缘膜36。由于层间绝缘膜36为例如8000厚度，故如图15，由于分步敷层恶化，有时在其上喷溅的源电极37上产生有空隙50。由此，源电极37的配线电阻增大，成为特性恶化的原因。另外，在进行源电极37的引线结合及模制时，在层间绝缘膜36的角部产生应力，有时从层间绝缘膜36到硅衬底21产生裂纹51。
另外，在现行工序中，当未得到规定的底盘区域时，具有底盘区域34和源极区域35之间的寄生动作或雪崩破坏容量降低的问题。另外，考虑用于防止栅电极33和源电极37的短路的层间绝缘膜36的对准误差，其比槽27的宽度设定得大。
另一方面，随着细微化的发展，源极区域35的面积变得微小，源极区域35和源电极37的接触面积也变得非常微小。
近年来，在中心源极区域35、底盘区域34、层间绝缘膜36的形成时，分别各使用一层掩膜。因此，由于为防止栅源极间的短路覆盖至槽开口部设置的层间绝缘膜36的对准误差或形成于源极区域35间的底盘区域的对准误差，而有时不能充分确保源极区域35和源电极37的接触面积，存在电极的配线电阻增大的问题。
发明内容
本发明是鉴于所述问题点而开发的，本发明的第一方面提供一种绝缘栅极型半导体装置，其包括：作为漏极区域的单导电型半导体衬底；设于上述漏极区域表面上的沟道层；贯通上述沟道层设置的槽；设于该槽内壁的栅极绝缘膜；埋入上述槽内的栅电极；邻接上述槽设置的单导电型源极区域；埋入所述槽内，中心附近的膜厚比周边部的膜厚薄的层间绝缘膜；大致平坦地覆盖上述栅电极上，和上述源极区域接触的源电极。
另外，在上述沟道层表面的下方设置和上述源电极接触的逆导电型底盘区域。
在上述槽间的上述衬底表面上设置凹部。
在上述凹部内设置逆导电型底盘区域。
另外，在上述凹部侧壁设置上述源极区域。
本发明的第二方面提供一种绝缘栅极型半导体装置的制造方法，其包括：在单导电型半导体衬底表面形成逆导电型沟道层的工序；形成贯通上述沟道层的槽的工序；在上述槽的内壁形成栅极绝缘膜的工序；形成埋入上述槽内且其上部位于该槽的开口部的下方的栅电极的工序；形成在上述栅电极上方埋入上述槽内且中心附近的膜厚比周边部的膜厚薄的层间绝缘膜的工序；形成邻接上述槽的单导电型源极区域和位于相邻的上述源极区域间的逆导电型底盘区域的工序；形成大致平坦地覆盖上述栅电极上的源电极的工序。
本发明的第三方面提供一种绝缘栅极型半导体装置的制造方法，其包括：在单导电型半导体衬底表面形成逆导电型沟道层的工序；形成贯通上述沟道层的槽的工序；在上述槽的内壁形成栅极绝缘膜的工序；形成埋入上述槽内且其上部位于槽的开口部的下方的栅电极的工序；形成在上述栅电极上方埋入上述槽内且中心附近的膜厚比周边部的膜厚薄的层间绝缘膜的工序；在整个面上形成单导电型杂质区域的工序；形成分割上述槽间的上述单导电型杂质区域的凹部的工序；形成邻接上述槽的单导电型源极区域和在上述凹部形成逆导电型底盘区域的工序；形成大致平坦地覆盖上述栅电极上的源电极的工序。
另外，上述层间绝缘膜的上部表面与上述衬底表面大致形成在同一平面上。
使上述单导电型杂质区域进行扩散，形成上述源极区域。
另外，形成上述单导电型杂质区域的离子相对于槽侧面倾斜地注入。
根据本发明，可得到如下效果，第一，由于层间绝缘膜完全被埋入槽内，而未突出，故其在栅电极及层间绝缘膜上大致平坦地形成。由此，如现有技术，因层间绝缘膜突出而产生的分步敷层的恶化不存在，故可防止引线结合时的应力集中导致的层间绝缘膜或硅衬底的裂纹，使可靠性提高。
第二，由于均匀地喷溅源电极，故与源极区域的配线电阻也大幅度得到改善。
第三，在现有技术中，与源极区域的接触面积是微小的，但在本实施例中，由于衬底表面的源极区域和露出到凹部侧壁的源极区域与源电极接触，故可扩大接触面积，可降低导通电阻。
第四，在现有技术中，在源极区域、底盘区域、层间绝缘膜形成的三个工序中，必须在每一层间设置一片合计三片的掩膜，但在本实施例中，可由一片掩膜来实施三个工序。由此，可消减制造成本，可简单化工序。
第五，由于掩膜数量减少，故可降低掩膜的对准误差的裕量。由此，槽间距离可仅考虑一片的掩膜的对准误差，可使槽接近配置。另外，在现有技术中，以考虑扩散区域的掩膜的对准误差的线宽限制为界限，设计槽间及各扩散区域的尺寸，根据本实施例，只要在可确保底盘区域的范围内即可尽可能紧缩。由此，只要相同芯片尺寸即可增大元件数量，故可降低导通电阻。另外，只要相同元件数量即可降低芯片尺寸。
附图说明
图1是本发明绝缘栅极型半导体装置及其制造方法的剖面图；
图2是本发明绝缘栅极型半导体装置制造方法的剖面图；
图3是本发明绝缘栅极型半导体装置制造方法的剖面图；
图4是本发明绝缘栅极型半导体装置制造方法的剖面图；
图5(A)、5(B)是本发明绝缘栅极型半导体装置制造方法的剖面图；
图6(A)、6(B)、6(C)是本发明绝缘栅极型半导体装置制造方法的剖面图；
图7(A)、7(B)是本发明绝缘栅极型半导体装置制造方法的剖面图；
图8(A)、8(B)是本发明绝缘栅极型半导体装置制造方法的剖面图；
图9是现有的绝缘栅极型半导体装置及其制造方法的剖面图；
图10是现有的绝缘栅极型半导体装置制造方法的剖面图；
图11是现有的绝缘栅极型半导体装置制造方法的剖面图；
图12是现有的绝缘栅极型半导体装置制造方法的剖面图；
图13是现有的绝缘栅极型半导体装置制造方法的剖面图；
图14是现有的绝缘栅极型半导体装置制造方法的剖面图；
图15是现有的绝缘栅极型半导体装置的剖面图。
符号说明
1   衬底
1a  N+型硅半导体衬底
1b  N-型外延层
3   沟道层
5   槽
6   栅极氧化膜
7   栅电极
10  层间绝缘膜
11  凹部
12  源极区域
13  底盘区域
14  源电极
21  衬底
21a N+型硅半导体衬底
21b N-型外延层
24  沟道层
27  槽
31  栅极氧化膜
33  栅电极
34  底盘区域
35  源极区域
36  层间绝缘膜
37  源电极
50  空隙
具体实施方式
参照图1～图8，以N沟道槽型功率MOSFET为例说明本发明实施例。
图1表示MOSFET的剖面图。MOSFET由半导体衬底1、沟道层3、槽5、栅极绝缘膜6、栅电极7、源极区域12、底盘区域13、层间绝缘膜10、源电极14构成。
半导体衬底1是在N+型硅半导体衬底1a上进行N-型外延层1b的层积等，设置漏极区域的衬底。在漏极区域1b表面上设置作为逆导电型杂质区域的沟道层3。
槽5被设为贯通沟道层3并达到漏极区域1b的深度，通常在衬底表面将其构图为带状或格子状。根据驱动电压来由数百的栅极绝缘膜6覆盖槽5内壁。
栅电极7是将导入杂质而实现低电阻化的多晶硅埋入槽5内的电极。栅电极7的上部距槽5开口部、即沟道层3表面数千左右的下方。另外，由于不必拘泥于设计规则的界限而设计源极区域12及底盘区域13，故相邻的槽5之间可接近直至可确保底盘区域13的界限。
在源极区域12中扩散单导电型杂质，而与槽5邻接。源极区域12被设于槽5开口部周围的衬底表面。另外，其一部分被设为沿槽5侧壁向槽5深度方向延伸并介由绝缘膜6直达栅电极7的深度。源极区域12由凹部11在相邻的槽5间分离。
凹部11通过蚀刻相邻的槽5间的衬底表面而设置，为了使衬底的电压稳定，而在凹部的底部设置扩散逆导电型杂质而得的底盘区域13。因此，底盘区域13被设于沟道层3表面的下方，与源电极14接触。
层间绝缘膜10的整体被埋入槽5内。栅电极7上端位于距沟道层3表面数千左右下方，在自栅电极7上到衬底表面的槽5内全部埋设层间绝缘膜10。因此，没有如现有的结构的突出到衬底表面的部分。
进一步详细说明，由于不设置掩膜而通过整个面反复蚀刻来形成层间绝缘膜10，故其中心附近的膜厚比周边部薄。即，层间绝缘膜10的表面在接近槽5开口部的周边部与衬底表面大致位于同一平面，在中心附近被设于比周边部低的位置。
源电极14被大致平坦地设置在栅电极7及层间绝缘膜10上，与源极区域12接触。由于层间绝缘膜10被埋入槽5内，故源电极14被几乎没台阶地大致平坦地设置在层间绝缘膜10上。另外，通过金属蒸镀在衬底背面形成漏极电极(未图示)。
在现有技术中，如图15，层间绝缘膜36从衬底表面突出8000左右，源电极的形状喷溅成大的台阶部分。因此，具有如下等问题，即蒸镀不均匀，而产生空隙50，或在引线结合时，在层间绝缘膜36的角部附近集中有应力，而在层间绝缘膜36或衬底21上产生裂纹51。
但是，如本实施例，由于通过将层间绝缘膜10埋入槽5内，在栅电极7上源电极14大致平坦地与源极区域12接触，故可防止分步敷层的恶化产生的空隙或引线结合时的裂纹，提高可靠性。
另外，本实施例的源极区域12可在沟道层3表面及凹部11侧面与源电极14接触。通过细微化元件来缩小露出到衬底表面的源极区域14的面积，并可充分确保凹部11侧面的接触面积。
另外，现有的槽间距离根据形成源极区域12、底盘区域13、层间绝缘膜10的三个工序的线幅限制的限界值来设计。但是，在本实施例中，通过改善后述的制造方法，用于形成源极区域12、底盘区域13、层间绝缘膜10的掩膜的三个工序中使用一片就可以了。即掩膜的对准误差考虑一片即可，与三个工序中使用三片掩膜的现有技术相比，可使为考虑误差而确保的槽间距离接近。
这样，在本实施例中，由于只要确保一片掩膜的对准误差和底盘区域13的面积即能够尽可能使槽间距离接近，故可扩大实际动作面积。由此，只要是相同芯片尺寸即可使降低导通电阻，只要元件数相同即可缩小芯片尺寸。
其次，参照图2～图8，以N沟道的槽型功率MOSFET为例说明本实施例的制造方法。
MOSFET的制造方法包括如下工序：在单导电型半导体衬底表面形成逆导电型沟道层的工序；形成贯通沟道层的槽的工序；在槽的内壁形成栅极绝缘膜的工序；形成埋入上述槽内且其上部位于槽的开口部的下方的栅电极的工序；形成在栅电极上方埋入上述槽内且中心附近的膜厚比周边部的膜厚薄的层间绝缘膜的工序；形成与槽邻接的单导电型源极区域和位于相邻源极区域间的逆导电型底盘区域的工序；形成大致平坦地覆盖栅电极上的源电极的工序。
第一工序(图2)：在单导电型半导体衬底表面上形成逆导电型沟道层的工序。
在N+型硅半导体衬底1a上准备进行形成漏极区域的N-型外延层1b的层积等的衬底1。在表面形成氧化膜(未图示)后，蚀刻规定的沟道层3部分的氧化膜，露出衬底1表面。以该氧化膜为掩膜，在整个面上以例如剂量1.0×1012～1.0×1013cm-2、加速能量50KeV左右注入硼等后进行扩散，形成P型的厚度约1.5μm左右的沟道层3。
第二工序(图3)：形成贯通沟道层的槽的工序。
首先，在整个面上利用CVD法生成厚度3000的NSG(Non-dopedSilicate Glass)的CVD氧化膜4。然后，利用采用抗蚀膜的掩膜局部干蚀刻除去CVD氧化膜4，使沟道区域3露出，除去抗蚀膜。然后，以CVD氧化膜4为掩膜，利用CF系及HBr系气体各向异性干蚀刻露出的衬底1，形成贯通沟道层3直到漏极区域1b的约2.0μm深度的槽5。槽5的宽度为0.5μm左右。
第三工序(图4)：在槽的内壁形成栅极绝缘膜的工序。
进行虚氧化(ダミ一酸化)，在槽5内壁和沟道层3表面形成氧化膜(未图示)，除去干蚀刻时的蚀刻残渣，然后，蚀刻除去该氧化膜和作为蚀刻槽掩膜的CVD氧化膜4。然后，形成栅极氧化膜6。即，热氧化整个面，根据驱动电压形成厚度约300～700的栅极氧化膜6。
第四工序(图5)：形成埋入槽内且其上部位于槽的开口部的下方的栅电极的工序。
在整个面上堆积含有高浓度杂质的多晶硅层7a、或在整个面上粘附非掺杂多晶硅层，使高浓度杂质注入以及扩散，实现高导电率(图5(A))。然后，将整个面在不设置掩膜的情况下进行干蚀刻。此时，进行超量蚀刻，使多晶硅层7a的上部位于槽的开口部的下方的位置，形成在槽5内埋设的栅电极7。栅电极7上部位于距槽5开口部8000左右下方，露出槽5开口部附近的槽5侧壁的栅极氧化膜6(图5(B))。
第五工序(图6)：形成在栅电极上方埋入上述槽内且中心附近的膜厚比周边部的膜厚薄的层间绝缘膜的工序。
首先，在整个面上以剂量5.0×1015cm-2左右倾斜离子注入例如砷，在沟道层3表面和露出的槽5上部的侧壁掺杂N+型杂质，形成单导电型杂质区域9(图6(A))。
然后，在整个面上层积2000左右的TEOS膜(未图示)后，在利用CVD法粘附6000左右的BPSG(Boron Phosphorus Silicate Glass)层10a后，形成SOG(Spin On Glass)10b，为实现平坦化而进行热处理(图6(B))。
然后，反复蚀刻整个面，露出沟道层3表面，形成埋入槽5内的层间绝缘膜10。在此，在进行反复蚀刻时，为防止膜残留，最好多次进行超量蚀刻。具体地说，使用终点检测蚀刻层间绝缘膜10直至沟道层3表面的硅露出，然后，再进行超量蚀刻。由此，层间绝缘膜10在栅电极7上被完全埋入槽5内。即，由于不向衬底表面突出，所以层间绝缘膜10形成后的衬底表面大致形成平坦。
进一步详细说明，通过超量蚀刻，层间绝缘膜10在中心附近的膜厚比周边部的薄。即，与槽5的开口部接近的周边部和衬底表面大致位于同一平面上，通过超量蚀刻使中央附近比周边部低。这样在本实施例中，不设置掩膜也可以形成层间绝缘膜10(图6(C))。
第六工序(图7、图8)：形成与槽邻接的单导电型源极区域和位于相邻源极区域间的底盘区域的工序。
首先，利用抗蚀膜PR施加掩膜，使形成槽5间的底盘区域的规定的沟道层3表面露出(图7(A))。蚀刻露出的沟道层3表面，形成凹部11。通过该凹部11分割槽5间的单导电型杂质区域9(图7(B))。
例如，采用砷(As)作为单导电型杂质区域9的杂质，在以注入能量140KeV进行注入时，离子注入的Rp(投影射程距离)＝0.0791μm，ΔRp(投影射程距离的标准偏差)＝0.0275μm。即，本实施方式中以0.2μm左右蚀刻硅衬底，形成凹部11，分离单导电型杂质区域9。
在本工序中，单导电型杂质区域9离子注入后未利用热处理进行扩散。因此，在蚀刻深度0.20μm左右的浅的凹部11分割单导电型杂质区域9。可防止衬底表面分步敷层的恶化。
另外，凹部11的开口宽度为例如0.20μm，但开口宽度也可以根据在表面进行喷溅的电极材料适当地选择。
形成凹部的抗蚀膜PR原封不动地在整个面上以剂量5.0×1014cm-2左右例如离子注入硼，仅在露出的凹部11底部掺杂杂质(图8(A))。然后，除去抗蚀膜PR，施行热处理。
由此，凹部11底部的杂质扩散，在沟道层表面的下方形成P+型底盘区域13。另外，同时被分割的单导电型杂质区域9扩散，形成分别与槽5邻接的源极区域12。源极区域12沿槽5开口部附近的沟道层3表面和槽5侧壁扩散到直至层间绝缘膜10下方的栅电极7的深度，介由栅极绝缘膜6与栅电极7邻接。
这样，在本实施例中，在层间绝缘膜10的形成工序和源极区域12及底盘区域13的形成工序中，使用的掩膜片数为一片。在现有技术中，这三个工序使用三片掩膜，必须考虑各掩膜的对准误差，但在本实施例中，考虑一片量的掩膜的对准误差即可。
即，只要在可确保一片掩膜的对准误差和底盘区域13的范围内即可尽可能收缩。由此，由于只要相同芯片尺寸即可增大元件数量，故可降低导通电阻。
第七工序(图1)：形成大致平坦地覆盖栅电极上的源电极的工序。
在整个面上利用喷溅装置粘附铝，形成与源极区域12及底盘区域13接触的源电极14。在栅电极7上埋入层间绝缘膜10，可形成大致平坦的源电极14，故可改善分步敷层。另外，凹部11为如前所述的0.2μm左右的深度，故分步敷层的影响几乎没有。
另外，省略图示，在衬底背面也蒸镀金属，形成漏极电极，得到图1所示的最终结构。
并且，如上所述，在本发明的实施例中，以N沟道型MOSFET为例进行了说明，但也同样可以适用于相反导电型的MOS晶体管。另外，在一芯片内由モノシリック对双极晶体管和功率MOSFET复合化的IGBT也同样可以实施。

Claims (10)

1、一种绝缘栅极型半导体装置，其特征在于，包括：作为漏极区域的单导电型半导体衬底；设于所述漏极区域表面上的逆导电型沟道层；贯通所述沟道层设置的槽；设于该槽内壁的栅极绝缘膜；埋入所述槽内的栅电极；邻接所述槽设置的单导电型源极区域；埋入所述槽内，中心附近的膜厚比周边部的膜厚薄的层间绝缘膜；大致平坦地覆盖所述栅电极上，和所述源极区域接触的源电极。
2、如权利要求1所述的绝缘栅极型半导体装置，其特征在于，在所述沟道层表面的下方设置与所述栅电极接触的逆导电型底盘区域。
3、如权利要求1所述的绝缘栅极型半导体装置，其特征在于，在所述槽间的所述衬底表面上设置凹部。
4、如权利要求3所述的绝缘栅极型半导体装置，其特征在于，在所述凹部设置逆导电型底盘区域。
5、如权利要求3或4所述的绝缘栅极型半导体装置，其特征在于，在所述凹部侧壁使所述源极区域露出。
6、一种绝缘栅极型半导体装置的制造方法，其特征在于，包括：在单导电型半导体衬底表面形成逆导电型沟道层的工序；形成贯通所述沟道层的槽的工序；在所述槽的内壁形成栅极绝缘膜的工序；形成埋入上述槽且其上部位于该槽的开口部的下方的栅电极的工序；形成在所述栅电极上方埋入上述槽内，且中心附近的膜厚比周边部的膜厚薄的层间绝缘膜的工序；形成邻接所述槽的单导电型源极区域和位于相邻的所述源极区域间的逆导电型底盘区域的工序；形成大致平坦地覆盖所述栅电极上的源电极的工序。
7、一种绝缘栅极型半导体装置的制造方法，其特征在于，包括：在单导电型半导体衬底表面形成逆导电型沟道层的工序；形成贯通所述沟道层的槽的工序；在所述槽的内壁形成栅极绝缘膜的工序；形成埋入所述槽内且其上部位于槽的开口部的下方的栅电极的工序；形成在所述栅电极上方埋入所述槽内且中心附近的膜厚比周边部的膜厚薄的层间绝缘膜的工序；在整个面上形成单导电型杂质区域的工序；形成分割所述槽间的所述单导电型杂质区域的凹部的工序；形成邻接所述槽的单导电型源极区域和在所述凹部形成逆导电型底盘区域的工序；形成大致平坦地覆盖所述栅电极上的源电极的工序。
8、如权利要求7所述的绝缘栅极型半导体装置的制造方法，其特征在于，所述层间绝缘膜的上部表面与所述衬底表面大致形成在同一平面上。
9、如权利要求7所述的绝缘栅极型半导体装置的制造方法，其特征在于，扩散所述单导电型杂质区域，形成所述源极区域。
10、如权利要求7所述的绝缘栅极型半导体装置的制造方法，其特征在于，形成所述单导电型杂质区域的离子相对于槽侧面被倾斜地注入。
CNB2004101037160A 2004-01-21 2004-12-28 绝缘栅极型半导体装置及其制造方法 Expired - Fee Related CN100449781C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004013426A JP4829473B2 (ja) 2004-01-21 2004-01-21 絶縁ゲート型半導体装置およびその製造方法
JP013426/2004 2004-01-21
JP013426/04 2004-01-21

Publications (2)

Publication Number Publication Date
CN1645628A true CN1645628A (zh) 2005-07-27
CN100449781C CN100449781C (zh) 2009-01-07

Family

ID=34805385

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004101037160A Expired - Fee Related CN100449781C (zh) 2004-01-21 2004-12-28 绝缘栅极型半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US7629644B2 (zh)
JP (1) JP4829473B2 (zh)
KR (1) KR100576670B1 (zh)
CN (1) CN100449781C (zh)
TW (1) TWI254452B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101689560B (zh) * 2007-07-24 2011-08-17 三垦电气株式会社 半导体装置
CN102376758A (zh) * 2010-08-12 2012-03-14 上海华虹Nec电子有限公司 绝缘栅双极晶体管、制作方法及沟槽栅结构制作方法
CN107180863A (zh) * 2016-03-09 2017-09-19 丰田自动车株式会社 开关元件
CN109873032A (zh) * 2017-12-05 2019-06-11 株洲中车时代电气股份有限公司 一种沟槽栅igbt器件及其制造方法
CN110729307A (zh) * 2018-07-17 2020-01-24 三菱电机株式会社 SiC-SOI器件及其制造方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183629B2 (en) * 2004-05-13 2012-05-22 Vishay-Siliconix Stacked trench metal-oxide-semiconductor field effect transistor device
JP5110776B2 (ja) * 2004-07-01 2012-12-26 セイコーインスツル株式会社 半導体装置の製造方法
DE102004034472A1 (de) † 2004-07-15 2006-02-09 Spiess, Heike Gedämpfter Lüfter
JP4731848B2 (ja) * 2004-07-16 2011-07-27 株式会社豊田中央研究所 半導体装置
JP4955222B2 (ja) * 2005-05-20 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20060273384A1 (en) * 2005-06-06 2006-12-07 M-Mos Sdn. Bhd. Structure for avalanche improvement of ultra high density trench MOSFET
KR100729016B1 (ko) 2006-01-05 2007-06-14 주식회사 케이이씨 트렌치(ｔｒｅｎｃｈ)형 전계효과트랜지스터(ＭＯＳＦＥＴ)및 그 제조방법
US8471390B2 (en) * 2006-05-12 2013-06-25 Vishay-Siliconix Power MOSFET contact metallization
JP2008098593A (ja) * 2006-09-15 2008-04-24 Ricoh Co Ltd 半導体装置及びその製造方法
JP5198752B2 (ja) * 2006-09-28 2013-05-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5092340B2 (ja) 2006-10-12 2012-12-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8368126B2 (en) * 2007-04-19 2013-02-05 Vishay-Siliconix Trench metal oxide semiconductor with recessed trench material and remote contacts
KR100910815B1 (ko) 2007-08-31 2009-08-04 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
KR100922934B1 (ko) 2007-12-26 2009-10-22 주식회사 동부하이텍 반도체 소자 및 그 제조방법
JP2009224458A (ja) * 2008-03-14 2009-10-01 New Japan Radio Co Ltd Ｍｏｓｆｅｔ型半導体装置及びその製造方法
JP2009266961A (ja) * 2008-04-23 2009-11-12 Rohm Co Ltd 半導体装置
US20100090270A1 (en) * 2008-10-10 2010-04-15 Force Mos Technology Co. Ltd. Trench mosfet with short channel formed by pn double epitaxial layers
US8952553B2 (en) 2009-02-16 2015-02-10 Toyota Jidosha Kabushiki Kaisha Semiconductor device with stress relaxation during wire-bonding
US9306056B2 (en) 2009-10-30 2016-04-05 Vishay-Siliconix Semiconductor device with trench-like feed-throughs
KR101120179B1 (ko) * 2010-03-09 2012-02-27 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP6031681B2 (ja) 2011-04-20 2016-11-24 パナソニックＩｐマネジメント株式会社 縦型ゲート半導体装置およびその製造方法
KR101841445B1 (ko) 2011-12-06 2018-03-23 삼성전자주식회사 저항성 메모리 소자 및 그 제조 방법
JP2013182935A (ja) * 2012-02-29 2013-09-12 Toshiba Corp 半導体装置およびその製造方法
DE112013006716T5 (de) * 2013-02-22 2015-11-12 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung
JP2015095466A (ja) * 2013-11-08 2015-05-18 サンケン電気株式会社 半導体装置及びその製造方法
JP6566512B2 (ja) 2014-04-15 2019-08-28 ローム株式会社 半導体装置および半導体装置の製造方法
JP6036765B2 (ja) 2014-08-22 2016-11-30 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6844138B2 (ja) * 2015-09-16 2021-03-17 富士電機株式会社 半導体装置および製造方法
DE102019101304B4 (de) * 2019-01-18 2023-04-27 Infineon Technologies Dresden GmbH & Co. KG Leistungshalbleitervorrichtung und Verfahren zum Bilden einer Leistungshalbleitervorrichtung
WO2020213254A1 (ja) 2019-04-16 2020-10-22 富士電機株式会社 半導体装置および製造方法
CN115910795B (zh) * 2022-11-30 2023-08-15 上海功成半导体科技有限公司 一种屏蔽栅功率器件及其制备方法
CN115863411B (zh) * 2022-11-30 2023-08-15 上海功成半导体科技有限公司 一种屏蔽栅功率器件及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4767722A (en) 1986-03-24 1988-08-30 Siliconix Incorporated Method for making planar vertical channel DMOS structures
US5034785A (en) * 1986-03-24 1991-07-23 Siliconix Incorporated Planar vertical channel DMOS structure
US6351009B1 (en) * 1999-03-01 2002-02-26 Fairchild Semiconductor Corporation MOS-gated device having a buried gate and process for forming same
JP2001085685A (ja) * 1999-09-13 2001-03-30 Shindengen Electric Mfg Co Ltd トランジスタ
JP4091242B2 (ja) * 1999-10-18 2008-05-28 セイコーインスツル株式会社 縦形ｍｏｓトランジスタ及びその製造方法
JP2001274396A (ja) 2000-03-27 2001-10-05 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置の製造方法
US6472678B1 (en) * 2000-06-16 2002-10-29 General Semiconductor, Inc. Trench MOSFET with double-diffused body profile
CN1187839C (zh) * 2001-01-19 2005-02-02 三菱电机株式会社 半导体装置
US6683346B2 (en) * 2001-03-09 2004-01-27 Fairchild Semiconductor Corporation Ultra dense trench-gated power-device with the reduced drain-source feedback capacitance and Miller charge
JP2002314081A (ja) * 2001-04-12 2002-10-25 Denso Corp トレンチゲート型半導体装置およびその製造方法
JP2003101027A (ja) 2001-09-27 2003-04-04 Toshiba Corp 半導体装置及びその製造方法
JP2003303967A (ja) * 2002-04-09 2003-10-24 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法
JP3640945B2 (ja) * 2002-09-02 2005-04-20 株式会社東芝 トレンチゲート型半導体装置及びその製造方法
US6861701B2 (en) * 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101689560B (zh) * 2007-07-24 2011-08-17 三垦电气株式会社 半导体装置
CN102376758A (zh) * 2010-08-12 2012-03-14 上海华虹Nec电子有限公司 绝缘栅双极晶体管、制作方法及沟槽栅结构制作方法
CN102376758B (zh) * 2010-08-12 2014-02-26 上海华虹宏力半导体制造有限公司 绝缘栅双极晶体管、制作方法及沟槽栅结构制作方法
CN107180863A (zh) * 2016-03-09 2017-09-19 丰田自动车株式会社 开关元件
CN107180863B (zh) * 2016-03-09 2020-08-11 株式会社电装 开关元件
CN109873032A (zh) * 2017-12-05 2019-06-11 株洲中车时代电气股份有限公司 一种沟槽栅igbt器件及其制造方法
CN110729307A (zh) * 2018-07-17 2020-01-24 三菱电机株式会社 SiC-SOI器件及其制造方法
CN110729307B (zh) * 2018-07-17 2023-08-29 三菱电机株式会社 SiC－SOI器件及其制造方法

Also Published As

Publication number Publication date
JP4829473B2 (ja) 2011-12-07
KR20050076601A (ko) 2005-07-26
TWI254452B (en) 2006-05-01
TW200525753A (en) 2005-08-01
JP2005209807A (ja) 2005-08-04
KR100576670B1 (ko) 2006-05-08
US7629644B2 (en) 2009-12-08
US20050167748A1 (en) 2005-08-04
CN100449781C (zh) 2009-01-07

Similar Documents

Publication Publication Date Title
CN1645628A (zh) 绝缘栅极型半导体装置及其制造方法
CN1254867C (zh) 半导体装置及其制造方法
CN1205658C (zh) 具有多厚度栅极氧化层的槽型半导体器件的制造方法
CN1193431C (zh) 半导体器件
CN1079996C (zh) 高压金属氧化物硅场效应晶体管结构
CN1677687A (zh) 半导体装置及其制造方法
CN1956222A (zh) 半导体装置及其制造方法
CN1755945A (zh) 半导体器件
CN101051637A (zh) 半导体器件及其制造方法
CN1700430A (zh) 半导体装置的制造方法
CN1638144A (zh) 半导体器件及其制造方法
CN1375880A (zh) 半导体器件及其制造方法
CN1581486A (zh) 半导体器件及其制造方法
CN1773724A (zh) 半导体装置及其制造方法
CN1557022A (zh) 半导体装置及其制造方法
KR101206382B1 (ko) 반도체장치 및 반도체장치의 제조방법
CN1898801A (zh) 纵型栅极半导体装置及其制造方法
CN1822394A (zh) 半导体装置及其制造方法
CN1354522A (zh) 半导体器件及其制造方法
CN101060133A (zh) 半导体装置及其制造方法
JP2003324196A (ja) 縦型ｍｏｓｆｅｔとその製造方法
CN101032030A (zh) 半导体装置
CN1716617A (zh) 半导体装置及其制造方法
CN1534795A (zh) 半导体器件及其制造方法
CN1761071A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090107

Termination date: 20201228