CN107180863B - 开关元件 - Google Patents

开关元件 Download PDF

Info

Publication number
CN107180863B
CN107180863B CN201710138551.8A CN201710138551A CN107180863B CN 107180863 B CN107180863 B CN 107180863B CN 201710138551 A CN201710138551 A CN 201710138551A CN 107180863 B CN107180863 B CN 107180863B
Authority
CN
China
Prior art keywords
region
metal layer
range
contact hole
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710138551.8A
Other languages
English (en)
Other versions
CN107180863A (zh
Inventor
添野明高
久野敬史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN107180863A publication Critical patent/CN107180863A/zh
Application granted granted Critical
Publication of CN107180863B publication Critical patent/CN107180863B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种开关元件，其实现电极的裂纹的抑制和开关元件的导通电阻的降低。在开关元件中，半导体基板具有第一元件范围和无效范围，第一元件范围具备栅极用的第一沟槽，无效范围不具备第一沟槽。在覆盖半导体基板的上表面的层间绝缘膜上，于第一元件范围内设置有接触孔，于无效范围内设置有宽幅接触孔。第一金属层在接触孔和宽幅接触孔内与半导体基板相接。在第一金属层的表面上，于接触孔的上部设置有第一凹部，于宽幅接触孔的上部设置有第二凹部。绝缘保护膜对第二凹部的底面的外周侧的部分进行覆盖。在绝缘保护膜的包含第一元件范围在内的范围内所设置的开口的侧面被配置于第二凹部内。第二金属层在开口内与第一金属层和开口的侧面相接。

Description

开关元件
技术领域
本说明书所公开的技术涉及一种开关元件。
背景技术
在专利文献1中公开了一种具有半导体基板的开关元件，所述半导体基板的上表面通过焊锡而与散热块连接。
此外，专利文献2中公开了一种具有在半导体基板的上表面上以直线状延伸的多个沟槽的开关元件。各个沟槽沿着预定的方向而相互平行地延伸。沟槽的内表面被栅绝缘膜覆盖。在沟槽的内部配置有栅电极。层间绝缘膜对半导体基板的上表面和栅电极进行覆盖。在半导体基板中的被两个沟槽夹着的半导体区域(以下称为沟槽间区域)的上部，于层间绝缘膜上设置有接触孔。上部电极对层间绝缘膜进行覆盖，并且在接触孔内与半导体基板相接。各个沟槽间区域具有第一导电型(在此为n型)的第一区域(发射区)和第二导电型(在此为p型)的体区。第一区域与上部电极和栅绝缘膜相接。体区与上部电极相接，并且在第一区域的下侧与栅绝缘膜相接。此外，半导体基板具有第一导电型的第二区域(漂移区)。第二区域在体区的下侧与栅绝缘膜相接，并且通过体区而与第一区域分离。在该开关元件中，当将栅电极的电位控制为预定的电位时，会在体区内形成沟道。通过沟道而使第一区域与第二区域被连接。因此，在第一区域与第二区域之间流通有电流。
在先技术文献
专利文献
专利文献1：日本特开2005-116963号公报
专利文献2：日本特开2011-187708号公报
发明内容
发明所要解决的问题
如专利文献1那样的开关元件的上部电极通常具有第一金属层与第二金属层。第一金属层为与半导体基板的上表面接触的金属层。第一金属层由不容易污染半导体基板并且以低电阻与半导体基板接触的材料构成。第二金属层为被配置在第一金属层上并且与焊锡接触的金属层。第二金属层由易于与焊锡连接的材料构成。
在如专利文献2那样具有沟槽的开关元件中，存在为了通过焊锡而使上部电极与外部连接，从而使上部电极由第一金属层和第二金属层构成的情况。例如，图9图示了具有沟槽140的开关元件的截面。在图9中，上部电极150由第一金属层151和第二金属层152构成。当对第一金属层151进行成膜时，在层间绝缘膜162的接触孔162a的上部，于第一金属层151的表面上形成有凹部151a。因此，第一金属层151的上表面具有多个凹部151a。第二金属层152被配置在第一金属层151上。因此，第二金属层152被填充到各个凹部151a内。此外，在如专利文献2那样的开关元件中，通常，如图9所示，半导体基板118的外周部的上表面被绝缘保护膜160覆盖。绝缘保护膜160被设置为，以不与第一金属层151之间产生间隙的方式对第一金属层151的外周侧的部分进行覆盖。绝缘保护膜160具有开口180。在开口180内，第二金属层152对第一金属层151进行覆盖。此外，第二金属层152被设置为，以不与绝缘保护膜160之间产生间隙的方式与绝缘保护膜160的内周侧的端部160a(开口180的侧面)相接。另外，虽然在图9中第二金属层152的一部分越至绝缘保护膜160上，但并不一定要越至绝缘保护膜160上。
当图9的开关元件工作时，半导体基板118的温度将上升。于是，第一金属层151、第二金属层152以及绝缘保护膜160的温度也会上升。一般情况下，第二金属层152的线膨胀系数小于第一金属层151的线膨胀系数。此外，一般情况下，绝缘保护膜160的线膨胀系数与第一金属层151的线膨胀系数为同等程度，或者与第一金属层151的线膨胀系数相比较大。在第一金属层151与第二金属层152接触的范围内，第一金属层151与第二金属层152一起热膨胀。在该范围内，由于第二金属层152的线膨胀系数较小，因此第一金属层151的热膨胀被抑制。尤其是由于第二金属层152被填充在第一金属层151的上表面的各个凹部151a内，因此第一金属层151被第二金属层152较强地束缚。因此，在第一金属层151与第二金属层152接触的范围内，第一金属层的热膨胀量较小。另一方面，在第一金属层151与绝缘保护膜160接触的范围内，第一金属层151与绝缘保护膜160一起热膨胀。在该范围内，由于绝缘保护膜160的线膨胀系数比较大，因此第一金属层151的热膨胀量比较大。绝缘保护膜160的内周侧的端部160a的正下方的第一金属层151位于热膨胀量较小的范围(第一金属层151与第二金属层152相接的范围)与热膨胀量较大的范围(第一金属层151与绝缘保护膜160相接的范围)的边界处。因此，当开关元件的温度变化时，应力集中在端部160a的正下方的第一金属层151处，从而在该部分处第一金属层151容易产生裂纹。
对此，考虑到如图10所示那样在绝缘保护膜160的内周侧的端部160a的附近，通过层间绝缘膜162而对沟槽间区域142(被两个沟槽140夹着的区域)的上表面整体进行覆盖(即，在端部160a附近的层间绝缘膜162上不设置接触孔162a)。在未设置接触孔162a的范围内，层间绝缘膜162的上表面变得平坦。因此，在该范围的层间绝缘膜162上，第一金属层151的上表面也变得平坦。即，在该范围内，在第一金属层151的上表面上不存在凹部151a。因此，在该范围内，第一金属层151以平坦面与第二金属层152接触。在平坦面上第二金属层152对第一金属层151的束缚较弱。因此，在平坦面的范围内，与存在凹部151a的范围相比，第一金属层151的热膨胀量较大(但是，在该平坦面的范围内，与第一金属层151同绝缘保护膜160相接的范围相比热膨胀量仍较小)。其结果为，在绝缘保护膜160的端部160a的正下方，第一金属层151的热膨胀量较小的范围(与第二金属层152相接的范围)与第一金属层151的热膨胀量较大的范围(与绝缘保护膜160相接的范围)之间的第一金属层151的热膨胀量之差变小。因此，根据该结构，在端部160a的正下方的第一金属层151中产生的应力被抑制，从而在该部分处第一金属层151产生裂纹的情况被抑制。
但是，在图10的结构中会产生如下问题，即，当开关元件导通时，第二区域126的电阻会升高。以下详细地进行说明。在图10中，在不存在接触孔162a的范围内的层间绝缘膜162的下部的各个沟槽间区域142内，体区124不与上部电极150连接。当开关元件断开时，第二区域126与体区124之间的电位差变大。于是，耗尽层从第二区域126与体区124的界面的pn结向其周围延伸。由于该耗尽层，第二区域126的较宽的范围被耗尽化。此外，由于该耗尽层，体区124也部分地被耗尽化。当耗尽层扩张至体区124时，存在于体区124内的电荷(例如空穴)的一部分通过与存在于第二区域126内的电荷(例如电子)的复合而消失。因此，当耗尽层扩张时，存在于体区124内的电荷将减少。
之后，当栅电极130的电位被控制为栅极导通电位时，在体区124内的与栅绝缘膜132相邻的区域内将形成沟道。于是，第二区域126成为与第一区域122大致相同的电位。如此，在体区124与上部电极150连接的范围内，电荷会在短时间内从上部电极150被供给至体区124。由此，从体区124与第二区域126的界面的pn结延伸的耗尽层会在短时间内消失。因此，在下部电极154与上部电极150之间流通有电流。
与此相对，在不存在接触孔162a的范围内，电荷难以从上部电极150供给至体区124。例如，当不存在接触孔162a的范围的体区124与上部电极150电分离时，几乎没有电荷从上部电极150供给至该范围的体区124。此外，即使不存在接触孔162a的范围的体区124在未图示的范围内与上部电极150连接，也由于从该连接部到不存在接触孔162a的范围的体区124的距离较长，因此直至电荷被供给到该范围的体区124内为止是需要时间的。如此，由于电荷难以被供给到不存在接触孔162a的范围的体区124内，因此即使形成有沟道，在一段时间内也会维持耗尽层延伸至该范围的体区124的下部的状态。即，即使处于导通状态，在一段时间内，也会如图10所示那样，耗尽层159从不存在接触孔162a的范围的体区124扩张至第二区域126内。因此，在该开关元件中，在刚导通后第二区域126内的电流路径较窄，从而第二区域126的电阻较高。如此，在该开关元件中，在刚导通后第二区域126的电阻较高。
另外，虽然在图9、10中以具有集电区128的开关元件(即，IGBT：Insulated GateBipolar Transistor，绝缘栅双极性晶体管)为例而进行了说明，但在不具有集电区128的FET(Field Effect Transistor，场效应晶体管)中也存在同样的问题。在FET中，无论为n沟道型还是p沟道型，均会产生上述的问题。此外，在图9、10中，电极154被设置在半导体基板118的下表面上。然而，也存在电极154被设置在其他位置处的情况。
在本说明书中，提供一种能够抑制绝缘保护膜的开口的侧面的下部处的第一金属层的裂纹，并且能够降低开关元件导通时的第二区域的电阻的技术。
用于解决问题的方法
本说明书所公开的开关元件具备半导体基板、栅绝缘膜、栅电极、层间绝缘膜、第一金属层、第二金属层和绝缘保护膜。所述半导体基板具有第一元件范围和无效范围。在所述第一元件范围内的所述半导体基板的上表面上，以在与第一方向正交的第二方向上隔开间隔的方式而设置有沿着所述第一方向延伸的多个第一沟槽。所述无效范围在所述第二方向上与所述第一元件范围相邻。在所述无效范围内的所述上表面上未设置有所述第一沟槽。所述栅绝缘膜对所述第一沟槽的内表面进行覆盖。所述栅电极被配置于所述第一沟槽的内部，并且通过所述栅绝缘膜而与所述半导体基板绝缘。所述层间绝缘膜对所述上表面和所述栅电极进行覆盖。在所述第一元件范围内，于对所述上表面进行覆盖的部分的所述层间绝缘膜上设置有接触孔。在所述无效范围内，于对所述上表面进行覆盖的部分的所述层间绝缘膜上设置有宽幅接触孔，所述宽幅接触孔在所述第二方向上的宽度与多个所述第一沟槽在所述第二方向上的间距相比较宽。所述第一金属层对所述层间绝缘膜进行覆盖，并通过所述层间绝缘膜而与所述栅电极绝缘，且在所述接触孔以及所述宽幅接触孔内与所述半导体基板相接。在所述第一金属层的表面上，于所述接触孔的上部设置有第一凹部并且于所述宽幅接触孔的上部设置有第二凹部。所述绝缘保护膜对所述第二凹部的底面的外周侧的部分进行覆盖。在所述绝缘保护膜上，于包含所述第一元件范围在内的与所述第一元件范围相比较宽的范围内设置有开口。所述开口的侧面被配置于所述第二凹部内。所述第二金属层在所述开口内与所述第一金属层的所述表面相接且与所述开口的所述侧面相接，并且具有与所述第一金属层相比较小的线膨胀系数。所述第一元件范围内的被所述第一沟槽夹着的各个半导体区域具备：第一区域，其为第一导电型，并且与所述接触孔内的所述第一金属层相接，且与所述栅绝缘膜相接；体区，其为第二导电型，并且与所述接触孔内的所述第一金属层相接，且在所述第一区域的下侧与所述栅绝缘膜相接。所述无效范围内的半导体区域具备第二导电型的周边第二导电型区域，所述周边第二导电型区域与所述宽幅接触孔内的所述第一金属层相接，并且从所述上表面起延伸至与所述第一沟槽的下端相比较深的位置。所述半导体基板具备第一导电型的第二区域，所述第二区域以跨及所述体区的下部和所述周边第二导电型区域的下部的方式而被配置，并在所述体区的下侧与所述栅绝缘膜相接，且通过所述体区而与所述第一区域分离。
在该开关元件中，在无效范围内的半导体基板的上表面上未设置有第一沟槽。此外，在无效范围内的层间绝缘膜上设置有宽幅接触孔。在宽幅接触孔内，第一金属层与周边第二导电型区域相接。当开关元件断开时，耗尽层从周边第二导电型区域与第二区域的界面的pn结延伸。此时，周边第二导电型区域内的电荷减少。当开关元件导通时，电荷从宽幅接触孔内的第一金属层被供给至周边第二导电型区域。因此，当开关元件导通时，从周边第二导电型区域与第二区域的界面的pn结延伸的耗尽层会在短时间内消失。因此，能够在第二区域的较宽的范围内流通有电流。因此，该开关元件在导通之后，第二区域的电阻会在短时间内下降。该开关元件能够以低损耗进行工作。
此外，由于金属层延伸至宽幅接触孔内，因此在宽幅接触孔的上部的第一金属层的表面上形成有第二凹部。由于宽幅接触孔的宽度较宽，因此第二凹部的宽度也较宽。因此，第二凹部的底面在较宽的范围内是平坦的。在该开关元件中，绝缘保护膜的开口的侧面(绝缘保护膜的内周侧端部)位于第二凹部内(即，第一金属层的表面平坦的范围内)。因此，与图10的情况相同地，在绝缘保护膜的开口的侧面的正下方，施加于第一金属层上的应力得到缓和。因此，在该开关元件中，在绝缘保护膜的开口的侧面的正下方，第一金属层不容易产生裂纹。
此外，当设置不存在第一沟槽的无效范围时，存在如下的可能，即，在开关元件处于断开状态时，电场集中在被配置于距无效范围较近的位置处的第一沟槽的下端的周边。但是，在该开关元件中，无效范围内的周边第二导电型区域延伸至与第一沟槽的下端相比较深的位置。根据这种结构，当开关元件处于断开状态时，被配置于距无效范围较近的位置处的第一沟槽的下端通过从周边第二导电型区域延伸的耗尽层而被保护。由此，该第一沟槽的下端的周边的电场集中被抑制。根据该开关元件，即使设置了不存在第一沟槽的无效范围，也能够获得充分的耐压。
如上文所说明的那样，根据本说明书中公开的开关元件，能够抑制绝缘保护膜的开口的侧面的正下方的第一金属层的裂纹。此外，根据该开元元件，能够在短时间内降低导通时的第二区域的电阻。此外，根据该开关元件，即使设置了不存在第一沟槽的无效范围，也能够抑制电场集中。
附图说明
图1为实施例1的IGBT的俯视图。
图2为图1的Ⅱ-Ⅱ线处的纵剖视图。
图3为图1的Ⅲ-Ⅲ线处的纵剖视图。
图4为图2的放大图。
图5为实施例2的IGBT的俯视图。
图6为改变例1的IGBT的俯视图。
图7为改变例2的IGBT的纵剖视图。
图8为改变例3的IGBT的纵剖视图。
图9为比较例1的开关元件的纵剖视图。
图10为比较例2的开关元件的纵剖视图。
具体实施方式
实施例1
图1～3所示的实施例1的IGBT10具有半导体基板18和被设置在半导体基板18的上表面18a以及下表面18b上的电极、绝缘膜。另外，在图1中，为便于说明而省略了半导体基板18的上表面18a上的电极、绝缘膜的图示。此外，在图1中，为了便于图的观察而通过阴影线的方式图示了终端区域34与护圈36。此外，以下将与半导体基板18的上表面18a平行的一个方向称为x方向，将与上表面18a平行且与x方向正交的方向称为y方向。
如图1所示，在半导体基板18的上表面18a上设置有多个沟槽40。各个沟槽40在x方向上较长地延伸并且相互平行。多个沟槽40以在y方向上隔开间隔的方式而被配置。以下，将在y方向上相邻的两个沟槽40之间的各个区域称为沟槽间区域42。半导体基板18具有第一元件范围11、第二元件范围12以及围绕范围13。沟槽40被设置在第一元件范围11与第二元件范围12内。在围绕范围13内不存在沟槽40。在围绕范围13内未设置有任何沟槽，并且在围绕范围13内半导体基板18的上表面18a是平坦的。
第一元件范围11被设置于半导体基板18的大致中央处。在第一元件范围11内，沟槽40在y方向上以固定的间距P1而反复地形成。
围绕范围13被设置在第一元件范围11的外周侧(即，第一元件范围11与半导体基板18的外周端面18c之间)。围绕范围13包围第一元件范围11的周围。如上所述，在围绕范围13内未设置有沟槽。在y方向上与第一元件范围11相邻的部分的围绕范围13在y方向上的宽度W1(即，y方向上的第一元件范围11与第二元件范围12之间的间隔)为上述的间距P1的2倍以上。此外，在x方向上与第一元件范围11相邻的部分的围绕范围13在x方向上的宽度W2也为间距P1的2倍以上。
第二元件范围12被设置在围绕范围13的外周侧(即，围绕范围13与半导体基板18的外周端面18c之间)。在第二元件范围内，沟槽40在y方向上以固定的间距P1而反复地形成。在第一元件范围11与第二元件范围12之间配置有围绕范围13(即，不具有沟槽的范围)。通过围绕范围13而使第二元件范围12与第一元件范围11分离。第二元件范围12对围绕范围13的周围进行包围。在第二元件范围12内，沟槽40在y方向上以与上述的间距P1(第一元件范围11内的沟槽40的间距P1)相同的间距而反复地形成。
在第二元件范围12的外周侧(即，第二元件范围12与半导体基板18的外周端面18c之间)设置有外周耐压范围14。在外周耐压范围14内不存在沟槽40。外周耐压范围14包围第二元件范围12。
如图2、3所示，沟槽40的内表面被栅绝缘膜32覆盖。此外，在沟槽40内配置有栅电极30。栅电极30通过栅绝缘膜而与半导体基板18绝缘。
如图2、3所示，第一元件范围11内的各个沟槽间区域42具有发射区22和体区24。
发射区22为n型区域。发射区22被配置在露出于半导体基板18的上表面18a的范围内。发射区22在沟槽40的最上部与栅绝缘膜32相接。
体区24为p型区域。体区24在不存在发射区22的范围内露出于半导体基板18的上表面18a。体区24从露出于上表面18a的位置起延伸至发射区22的下侧的位置。体区24具有高浓度区域24a和与高浓度区域24a相比p型杂质浓度较低的低浓度区域24b。高浓度区域24a被配置在露出于上表面18a的范围内。低浓度区域24b被配置在与发射区22相比靠下侧。低浓度区域24b在发射区22的下侧与栅绝缘膜32相接。
第二元件范围12内的各个沟槽间区域42也具有发射区22和体区24。第二元件范围12内的发射区22以及体区24具有与第一元件范围11内的发射区22以及体区24相同的结构。
如图2、3所示，在围绕范围13内设置有周边p型区域29。周边p型区域29在围绕范围13内被设置在露出于半导体基板18的上表面18a的范围内。周边p型区域29为具有与体区24的低浓度区域24b相比较高的p型杂质浓度的p型区域。周边p型区域29从半导体基板18的上表面18a起延伸至与各个沟槽40的下端相比靠下侧的深度。周边p型区域29沿着围绕范围13而以包围第一元件范围11的周围的方式延伸。如图2所示，周边p型区域29对在y方向上位于第一元件范围11内最靠围绕范围13侧的沟槽40(以下称为沟槽40a)进行覆盖。更详细而言，周边p型区域29与沟槽40a的两个侧面和底面相接。此外，如图2所示，周边p型区域29对在y方向上位于第二元件范围12内最靠围绕范围13侧的沟槽40(以下称为沟槽40b)进行覆盖。更详细而言，周边p型区域29与沟槽40b的两个侧面和底面相接。此外，如图3所示，周边p型区域29对第一元件范围11内的各个沟槽40的x方向上的端部进行覆盖。更详细而言，周边p型区域29在第一元件范围11内的各个沟槽40的x方向上的端部处与各个沟槽40的侧面和底面相接。此外，如图3所示，周边p型区域29对第二元件范围12内的各个沟槽40的x方向上的端部进行覆盖。更详细而言，周边p型区域29在第二元件范围12内的各个沟槽40的x方向上的端部处与各个沟槽40的侧面和底面相接。
如图1、2所示，在外周耐压范围14内设置有终端区域34和多个护圈36。
终端区域34为p型区域，并且被配置在露出于半导体基板18的上表面18a的范围内。终端区域34从上表面18a起延伸至与沟槽40的下端相比靠下侧的深度。终端区域34以对包含第一元件范围11、围绕范围13以及第二元件范围12在内的范围进行包围的方式而以环状延伸。
各个护圈36为p型区域，并且被配置在露出于半导体基板18的上表面18a的范围内。各个护圈36从上表面18a起延伸至与沟槽40的下端相比靠下侧的深度。终端区域34被各个护圈36多重包围。即，各个护圈36以对包含第一元件范围11、围绕范围13以及第二元件范围12在内的范围进行包围的方式而以环状延伸。各个护圈36与体区24以及终端区域34分离。此外，各个护圈36相互分离。
如图2、3所示，半导体基板18具有漂移区26、缓冲区27以及集电区28。
漂移区26为n型杂质浓度较低的n型区域。漂移区26以跨及第一元件范围11、围绕范围13、第二元件范围12以及外周耐压范围14的方式分布。漂移区26在第一元件范围11内被配置在体区24的下侧，并从下侧与体区24相接。在第一元件范围11内，漂移区26通过体区24而与发射区22分离。在第一元件范围11内，漂移区26在体区24的下侧与栅绝缘膜32相接。漂移区26在围绕范围13内被配置在周边p型区域29的下侧，并从下侧与周边p型区域29相接。漂移区26在第二元件范围12内被配置在体区24的下侧，并从下侧与体区24相接。在第二元件范围12内，漂移区26通过体区24而与发射区22分离。在第二元件范围12内，漂移区26在体区24的下侧与栅绝缘膜32相接。漂移区26在外周耐压范围14内与终端区域34和各个护圈36相接。通过漂移区26而使终端区域34与护圈36分离。此外，通过漂移区26而使各个护圈36相互分离。
缓冲区27为与漂移区26相比n型杂质浓度较高的n型区域。缓冲区27以跨及第一元件范围11、围绕范围13、第二元件范围12以及外周耐压范围14的方式分布。缓冲区27被配置在漂移区26的下侧，并且从下侧与漂移区26相接。
集电区28为p型区域。集电区28以跨及第一元件范围11、围绕范围13、第二元件范围12以及外周耐压范围14的方式分布。集电区28被配置在缓冲区27的下侧，并从下侧与缓冲区27相接。集电区28在半导体基板18的下表面18b上露出。
如图2、3所示，在半导体基板18上配置有层间绝缘膜62、欧姆金属层51、多个环状电极53、绝缘保护膜60以及表面金属层52。
层间绝缘膜62被配置在半导体基板18的上表面18a上。栅电极30的上表面整体被层间绝缘膜62覆盖。在第一元件范围11以及第二元件范围12内的各个沟槽间区域42的上部，设置有在上下方向上贯穿层间绝缘膜62的接触孔62a。在围绕范围13内设置有在上下方向上贯穿层间绝缘膜62的宽幅接触孔62b。宽幅接触孔62b在半导体基板18的上表面18a上，沿着围绕范围13而以对第一元件范围11进行包围的方式延伸。虽然在图2所示的范围内，宽幅接触孔62b在y方向上的宽度W3与围绕范围13在y方向上的宽度W1相比稍小，但宽度W3与宽度W1是大致相等的。宽度W3为上述的间距P1的2倍以上。虽然在图3所示的范围内，宽幅接触孔62b在x方向上的宽度W4与围绕范围13在x方向上的宽度W2相比稍小，但宽度W4与宽度W2是大致相等的。宽度W4为上述的间距P1的2倍以上。在外周耐压范围14内的层间绝缘膜62上，于终端区域34的上部和各个护圈36的上部等设置有接触孔。
欧姆金属层51在第一元件范围11、围绕范围13、第二元件范围12内对层间绝缘膜62进行覆盖。欧姆金属层51由AlSi(铝和硅的合金)构成。欧姆金属层51沿着层间绝缘膜62的表面和半导体基板18的上表面18a延伸，并且具有大致固定的厚度。
在第一元件范围11以及第二元件范围12内，欧姆金属层51的上表面仿照接触孔62a而凹陷。即，在各个接触孔62a的上部的欧姆金属层51的表面上设置有凹部51a。欧姆金属层51在各个接触孔62a内与半导体基板18的上表面18a相接。欧姆金属层51在各个接触孔62a内与发射区22和体区24的高浓度区域24a欧姆接触。
在围绕范围13内，欧姆金属层51的上表面仿照宽幅接触孔62b而凹陷。即，在宽幅接触孔62b的上部的欧姆金属层51的表面上设置有凹部51b。如图2所示，凹部51b在y方向上的宽度与宽幅接触孔62b在y方向上的宽度W3大致相等。此外，如图3所示，凹部51b在x方向上的宽度与宽幅接触孔62b在x方向上的宽度W4大致相等。凹部51b的底面(即，构成欧姆金属层51的凹部51b的底部的部分的表面)沿着半导体基板18的上表面18a而为平坦。由于凹部51b的宽度较宽，因此在凹部51b的内部形成有宽度较宽的平坦面。欧姆金属层51在宽幅接触孔62b内与半导体基板18的上表面18a相接。欧姆金属层51在宽幅接触孔62b内与周边p型区域29欧姆接触。
欧姆金属层51的一部分延伸至终端区域34上。欧姆金属层51在终端区域34的上部的接触孔内与终端区域34欧姆接触。
多个环状电极53被配置在各个护圈36的上部。各个环状电极53沿着护圈36而以环状延伸。各个环状电极53在各个护圈36的上部的接触孔内与护圈36欧姆接触。
绝缘保护膜60在第二元件范围12与外周耐压范围14内被配置在欧姆金属层51、层间绝缘膜62以及环状电极53的上部。第二元件范围12与外周耐压范围14的表面整体被绝缘保护膜60覆盖。绝缘保护膜60的一部分延伸至围绕范围13，并且对凹部51b的底面(即，构成凹部51b的底面的欧姆金属层51)的外周侧的部分进行覆盖。在绝缘保护膜60上，于半导体基板18的上表面18a的中央部设置有开口80。如图1所示，开口80被设置在包含第一元件范围11在内的与第一元件范围11相比较宽的范围内。即，第一元件范围11的整体与围绕范围13的内周侧的部分位于开口80内。如图1、2所示，绝缘保护膜60的内周侧的端部60a(即开口80的侧面)位于凹部51b内(即，围绕范围13内)。绝缘保护膜60由树脂(例如，聚酰亚胺)构成。绝缘保护膜60的线膨胀系数与欧姆金属层51(即AlSi)的线膨胀系数相比稍大。
表面金属层52对未被绝缘保护膜60覆盖的范围的欧姆金属层51(即，围绕范围13内的欧姆金属层51的内周侧的部分与第一元件范围11内的欧姆金属层51)的表面进行覆盖。表面金属层52在第一元件范围11内被填充到各个凹部51a内。此外，表面金属层52被填充到未被绝缘保护膜60覆盖的范围的凹部51b内。在凹部51b的底面(即，平坦面)上，表面金属层52与欧姆金属层51相接。如图2所示，在凹部51b的底面上，表面金属层52与欧姆金属层51相接的范围在y方向上的宽度W5宽于凹部51a在y方向上的宽度，并且宽于上述的间距P1。此外，如图3所示，在凹部51b的底面上，表面金属层52与欧姆金属层51相接的范围在x方向上的宽度W6宽于凹部51a在y方向上的宽度，并且宽于上述的间距P1。表面金属层52的外周侧的一部分越至绝缘保护膜60上。因此，在绝缘保护膜60的内周侧的端部60a(即，开口80的侧面)，表面金属层52与绝缘保护膜60相接。表面金属层52由镍构成。表面金属层52(即，镍)的焊锡润湿性较高。表面金属层52(即，镍)的线膨胀系数小于欧姆金属层51(即，AlSi)的线膨胀系数。在表面金属层52上接合有焊锡层55。通过焊锡层55而使表面金属层52与未图示的金属块连接。
在半导体基板18的下表面18b上配置有下部电极54。下部电极54与集电区28欧姆接触。
接下来，对IGBT10的动作进行说明。IGBT10在欧姆金属层51与下部电极54之间被施加有使下部电极54侧成为高电位的电压的状态下被使用。当向栅电极30施加与阈值相比较高的电位时，在与栅绝缘膜32相邻的范围内，于体区24内会形成有沟道。通过沟道而使发射区22与漂移区26连接。其结果为，电子从欧姆金属层51起经由发射区22、沟道、漂移区26、缓冲区27以及集电区28而向下部电极54流动。此外，空穴从下部电极54起经由集电区28、缓冲区27、漂移区26、体区24而向欧姆金属层51流动。即，IGBT10导通，从而电流从下部电极54起向欧姆金属层51流通。
当使栅电极30的电位降低至与阈值相比较低的电位时，沟道消失。如此，在第一元件范围11与第二元件范围12内，反向电压被施加在体区24与漂移区26的界面的pn结25a上。因此，耗尽层从pn结25a向体区24与漂移区26扩张。由于漂移区26的n型杂质浓度极低，因此漂移区26在较宽的范围内被耗尽化。此外，当耗尽层扩张至体区24时，存在于被耗尽化的区域内的空穴与漂移区26内的电子复合而消失。因此，当耗尽层扩张时，存在于体区24内的空穴减少。
此外，在围绕范围13内，反向电压被施加在周边p型区域29与漂移区26的界面的pn结25b上。因此，耗尽层从pn结25b向周边p型区域29与漂移区26扩张。漂移区26也通过从pn结25b扩张的耗尽层而被耗尽化。此外，当耗尽层扩张到周边p型区域29时，存在于被耗尽化的区域内的空穴与漂移区26内的电子复合而消失。因此，当耗尽层扩张时，存在于周边p型区域29内的空穴减少。
此外，在外周耐压范围14内，反向电压被施加在终端区域34与漂移区26的界面的pn结25c上。因此，耗尽层从pn结25c向终端区域34与漂移区26扩张。当从pn结25c扩张至漂移区26的耗尽层到达最内周侧的护圈36时，耗尽层将从该护圈36向周围的漂移区26扩张。当从最内周侧的护圈36扩张至漂移区26的耗尽层到达相邻的护圈36时，耗尽层将从该护圈36向周围的漂移区26扩张。以此方式，在外周耐压范围14内，耗尽层经由多个护圈36而向外周侧延伸。因此，在外周耐压范围14内，漂移区26被耗尽化至半导体基板18的外周端面18c附近。
如上文所说明的那样，当使栅电极30的电位降低至与阈值相比较低的电位时，沟道消失，并且漂移区26在较宽的范围内被耗尽化。通过耗尽层而使体区24与缓冲区27分离。因此，当使栅电极30的电位降低至与阈值相比较低的电位时，在IGBT10中流通的电流停止。即，IGBT10断开。
图4的等电位线92表示IGBT10处于断开的状态下的漂移区26内的电位分布。在图4所示的范围内，漂移区26整体被耗尽化。此外，虽然周边p型区域29与体区24在其下端部的附近被部分地耗尽化，但大部分成为非耗尽化区域。
如图4所示，在第一元件范围11以及第二元件范围12内，由于沟槽40突出至与体区24的下端相比靠下侧，因此在沟槽40的下部，与在体区24的下部相比，电位线92向下侧偏移。但是，由于体区24的电位与栅电极30的电位大致相等，并且在体区24的下端与栅电极30的下端之间，深度之差较小，因此在体区24的下部与栅电极30的下部之间，等电位线92的深度之差并不那么大。
在围绕范围13内，周边p型区域29扩张至与沟槽40的下端相比靠下侧的深度。因此，在周边p型区域29的下部(即，围绕范围13内)，与在第一元件范围11内以及第二元件范围12内相比，等电位线92向下侧偏移。当等电位线92如此分布时，在被配置于距围绕范围13较近的位置处的沟槽40的下端处电场得到缓和。在该IGBT10中，在围绕范围13内及其周边，电场集中被抑制。因此，该IGBT10具有较高的耐压。
此外，在图3所示的截面上，沟槽40的x方向上的端部被周边p型区域29覆盖。周边p型区域29的p型杂质浓度被调节为，高至对沟槽40的x方向上的端部进行覆盖的部分不会被完全地耗尽化的程度的浓度(至少与体区24的低浓度区域24b相比较高的浓度)。因此，即使IGBT10断开，沟槽40的x方向上的端部也会被未耗尽化的周边p型区域29覆盖。因此，电场不易施加到沟槽40的x方向上的端部。因此，在沟槽40的x方向上的端部处，电场集中也被抑制。因此，该IGBT10具有更高的耐压。
当IGBT10从断开的状态起再次使栅电极30的电位被提升至与阈值相比较高的电位时，在体区24内会形成有沟道，从而漂移区26的电位降低。如此，空穴从欧姆金属层51经由接触孔62a而被供给到体区24。由此，从体区24与漂移区26的界面的pn结25a延伸的耗尽层收缩并消失。因此，电子以及空穴能够在漂移区26内流通，从而使IGBT10导通。
此外，当漂移区26的电位降低时，空穴从欧姆金属层51起经由宽幅接触孔62b而被供给到周边p型区域29。由此，从周边p型区域29与漂移区26的界面的pn结25b延伸的耗尽层收缩并消失。因此，电子以及空穴也能够在周边p型区域29的下部的漂移区26内流通。由此，漂移区26内的电子以及空穴能够流通的区域的宽度变宽，从而使漂移区26的电阻变小。由于周边p型区域29与其上部的欧姆金属层51直接连接，因此当IGBT10导通时空穴会在短时间内被供给到周边p型区域29。因此，在该IGBT10导通后，漂移区26的电阻会在短时间内减小。因此，在该IGBT10中，不容易产生损耗。
此外，由于IGBT10反复导通与断开，从而半导体基板18的温度反复变化。因此，半导体基板18的上部的欧姆金属层51、表面金属层52以及绝缘保护膜60的温度反复变化。
在欧姆金属层51与表面金属层52接触的范围(即，第一元件范围11与围绕范围13的内周侧)内，欧姆金属层51与表面金属层52一起热膨胀。如上所述，表面金属层52(即，镍)的线膨胀系数小于欧姆金属层51(即，AlSi)的线膨胀系数。因此，在该范围内，欧姆金属层51的热膨胀被抑制。由于在第一元件范围11内，表面金属层52被填充到欧姆金属层51的上表面的各个凹部51a内，因此欧姆金属层51被表面金属层52较强地束缚。因此，在第一元件范围11内，欧姆金属层的热膨胀量较小。另一方面，在围绕范围13内(即，宽度较宽的凹部51b内)，欧姆金属层51的上表面(即，凹部51b的底面)是平坦的。由于如上述那样在宽度较宽的范围内欧姆金属层51的上表面是平坦的，并且金属层52与该平坦的上表面相接，因此在凹部51b内，表面金属层52对欧姆金属层51的束缚力较弱。因此，在该范围内，与在第一元件范围11内相比，欧姆金属层51的热膨胀量较大。
在欧姆金属层51与绝缘保护膜60接触的范围(即，围绕范围13的外周侧、第二元件范围12以及外周耐压范围14)内，欧姆金属层51与绝缘保护膜60一起热膨胀。如上所述，绝缘保护膜60(即，聚酰亚胺)的线膨胀系数与欧姆金属层51(即，AlSi)的线膨胀系数相比稍大。因此，在该范围内，欧姆金属层51的热膨胀量在图2所示的范围内最大。
如上所述，在实施例1的IGBT10中，绝缘保护膜60的内周侧的端部60a(即，开口80的侧面)被配置在围绕范围13内(即，平坦的欧姆金属层51上)。因此，欧姆金属层51的热膨胀量比较大的范围(围绕范围13的内周侧)与欧姆金属层51的热膨胀量最大的范围(围绕范围13的外周侧)相邻。因此，在绝缘保护膜60的内周侧的端部60a的周边，欧姆金属层51的热膨胀量之差并不那么大。因此，在端部60a的下部，在欧姆金属层51中不易产生极大的应力。因此，在端部60a的下部，欧姆金属层51产生裂纹的情况被抑制。实施例1的IGBT10具有较高的可靠性。
另外，在实施例1的IGBT10中，表面金属层52通过经由模板掩膜(与半导体基板18以分体的形式被准备的掩膜板)的溅射(以下，称为掩膜溅射)而形成。由于掩膜溅射的精度并不那么高，因此图2所示的表面金属层52的外周侧的端部52b的位置的偏差较大。当表面金属层52的外周侧的端部52b突出至与欧姆金属层51的外周侧的端部52c相比靠外周侧时，外周耐压范围14内的漂移区26内的电位分布将混乱，从而使IGBT10的耐压降低。此外，当表面金属层52的外周侧的端部52b位于与绝缘保护膜60的内周侧的端部60a相比靠内周侧时，欧姆金属层51会露出，因此可靠性降低。因此，优选为，将欧姆金属层51的外周侧的端部52c与绝缘保护膜60的内周侧的端部60a之间的间隔设置为较宽，从而在该间隔之间配置表面金属层52的外周侧的端部52b。在该情况下，通过在欧姆金属层51的外周侧的端部52c与围绕范围13之间配置第二元件范围12(即，作为开关元件而进行工作的范围)，从而能够有效地利用半导体基板18，由此能够将IGBT10的电流容量形成为较大。
此外，如实施例1的IGBT那样，通过在围绕范围13内去除沟槽，从而使栅极电容(栅极与发射极间电容以及栅极与集电极间电容)变小。由此，能够提高IGBT10的开关速度。
此外，如实施例1的IGBT10那样，在绝缘保护膜60的内周侧的端部60a的下部使欧姆金属层51与半导体基板18接触的结构中，与如图10所示那样在绝缘保护膜160的内周侧的端部160a的下部使金属层151与层间绝缘膜162接触的结构相比，能够减少在欧姆金属层51中产生的应力。
实施例2
在实施例2的IGBT中，如图5所示，在半导体基板18的上表面18a上形成有在y方向上延伸的多个沟槽41。沟槽4被设置在第一元件范围11内和第二元件范围12内，而未被设置在围绕范围13内。
在第一元件范围11内，设置有在y方向上平行地延伸的多个沟槽41。沟槽40与沟槽41相互连接。即，通过沟槽40与沟槽41而构成了以格子状延伸的沟槽(以下称为格子状沟槽)。通过格子状沟槽，从而第一元件范围11内的半导体区域被划分为矩形的区域。以下，将被格子状沟槽包围的矩形的半导体区域称为单元区43。在第二元件范围12内，也设置有在y方向上平行地延伸的多个沟槽41。在第二元件范围12内，也通过沟槽40与沟槽41相互连接而构成了格子状沟槽。在第二元件范围内，也设置有通过格子状沟槽而被划分出的单元区43。除了设置有沟槽41的这一点以外，实施例2的IGBT的结构与实施例1的IGBT10的结构相同。
图5的A-A线(在y方向上对沟槽40进行横剖的位置)处的截面与图2所示的截面(实施例1)相同。此外，图5的C-C线(在y方向上对沟槽41进行纵剖的位置)的截面与图3所示的截面相同。即，各个沟槽41的y方向上的端部被周边p型区域29覆盖。因此，在A-A线以及C-C线的位置处，也与实施例1相同地，电场集中被抑制。此外，图5的B-B线(在x方向上对沟槽41进行横剖的位置)处的截面与图2所示的截面大致相同。此外，图5的D-D线(在x方向上对沟槽40进行纵剖的位置)的截面与图3所示的截面相同。因此，在B-B线以及D-D线的位置处，也与实施例1相同地，电场集中被抑制。此外，在实施例2中，也由于绝缘保护膜60的内周侧的端部60a位于宽度较宽的凹部51b内，因此与实施例1相同地，欧姆金属层51的裂纹被抑制。此外，在实施例2中，也由于周边p型区域29经由宽幅接触孔62b而与欧姆金属层51连接，因此当IGBT导通时，漂移区26的电阻会在短时间内降低。
另外，在上述的实施例2中，沟槽41在y方向上以直线状延伸。但是也可以采用如下方式，即，如图6所示，沟槽41在y方向上以互不相同的方式延伸。
此外，在上述的实施例1、2中，如图2所示那样距围绕范围13最近的沟槽40a、40b被周边p型区域29覆盖。但是，也可以采用如下方式，即，如图7所示，距围绕范围13最近的沟槽40a、40b不被周边p型区域29覆盖。另外，在图7中，为了确保耐压，优选为，周边p型区域29(即，延伸至与体区24的下端相比较深的p型区域)被配置于尽可能接近距围绕范围13最近的沟槽40a、40b的位置处。例如，优选为，将周边p型区域29与沟槽40a(或者沟槽40b)之间的间隔设为与上述的间距P1相比较小。
另外，在上述的实施例1、2中，通过掩膜溅射而形成了表面金属层52。然而，也可以通过电镀来形成表面金属层52。在该情况下，如图5所示，表面金属层52的外周侧的端部52b未越至绝缘保护膜60上，而是与绝缘保护膜60的内周侧的端部60a(即，开口80的侧面)接触。在这种结构中，也能获得与上述的实施例相同的效果。
此外，虽然在上述的实施例1、2中对IGBT进行了说明，但也可以将本说明书中公开的技术应用到MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)等其他的开关元件中。通过代替实施例的集电区28而设置与下部电极54欧姆接触的n型区域(漏极区)，从而能够获得n沟道型的MOSFET。此外，在n沟道型的MOSFET中，通过使n型区域与p型区域反转，从而能够获得p沟道型的MOSFET。
对上述的实施例的结构要素与权利要求的结构要素之间的关系进行说明。实施例的欧姆金属层51为权利要求的第一金属层的一个示例。实施例的表面金属层52为权利要求的第二金属层的一个示例。实施例的发射区22为权利要求的第一区域的一个示例。实施例的漂移区26为权利要求的第二区域的一个示例。实施例的周边p型区域29为权利要求的周边第二导电型区域的一个示例。实施例的围绕范围13中的与第一元件范围11在y方向上相邻的部分为权利要求的无效范围的一个示例。实施例的沟槽40为权利要求的第一沟槽的一个示例。实施例的沟槽41(更详细而言，沟槽41中的从沟槽40朝向围绕范围13延伸的部分)为权利要求的第二沟槽的一个示例。
以下对于本说明书公开的技术要素进行列述。另外，以下的各个技术要素为各自独立有用的技术要素。
在本说明书所公开的一个示例的结构中，在半导体基板的上表面上设置有从位于距无效范围最近的第一沟槽向无效范围延伸的多个第二沟槽。各个第二沟槽的无效范围侧的端面被周边第二导电型区域覆盖。
根据该结构，能够通过第二沟槽和第一沟槽而形成复杂的形状的沟槽。此外，在该结构中，由于第二沟槽的无效范围侧的端面被周边第二导电型区域覆盖，因此能够抑制该端面周边的电场集中。
在本说明书所公开的一个示例的结构中，周边第二导电型区域的第二导电型杂质浓度高于体区的位于第一区域的下侧的部分的第二导电型杂质浓度。
根据该结构，由于周边第二导电型区域不易被耗尽化，因此能够更有效地抑制无效范围附近的沟槽的周边的电场集中。
在本说明书所公开的一个示例的结构中，也可以采用如下方式，即，半导体基板具有对包含第一元件范围和无效范围在内的范围的周围进行包围的外周耐压范围。在外周耐压范围内设置有第二导电型的护圈，所述护圈露出于半导体基板的上表面，并对包含第一元件范围和无效范围在内的范围进行包围，且与第一金属层电分离。
根据该结构，能够进一步提高开关元件的耐压。
在本说明书所公开的一个示例的结构中，半导体基板具有被配置于无效范围与外周耐压范围之间的第二元件范围。在第二元件范围内的半导体基板的上表面上，以在第二方向上隔开间隔的方式而设置有多个第一沟槽。在第二元件范围内，于对半导体基板的上表面进行覆盖的部分的层间绝缘膜上设置有接触孔。第一金属层在第二元件范围内的接触孔内与半导体基板的上表面相接。绝缘保护膜对第二元件范围内的第一金属层进行覆盖。第二金属层以从开口内的第一金属层上跨至绝缘保护膜上的方式而被配置。第二金属层的外周侧端部位于与第一金属层的外周侧端部相比靠内周侧。第二元件范围内的被第一沟槽夹着的各个半导体区域具有第一区域和体区。
为了确保开关元件的可靠性，优选为，在绝缘保护膜的内周侧端部与第一金属层的外周侧端部之间设置间隔，并且在该间隔之中配置第二金属层的外周侧端部。通过在该间隔部分处设置第二元件范围(作为开关元件而发挥功能的范围)，从而能够增加开关元件的电流容量。
以上，虽然对实施方式进行了详细说明，但这些只不过是示例，并不对权利要求书进行限定。在权利要求书所记载的技术中，包括对上文所例示的具体示例进行了各种改变、变更的内容。在本说明书或附图中所说明的技术要素以单独或各种组合的方式来发挥技术上的有用性，并不限定于申请时权利要求所记载的组合。此外，本说明书或附图中所例示的技术同时实现多个目的，并且实现其中一个目的本身便具有技术上的有用性。
符号说明
11：第一元件范围；12：第二元件范围；13：围绕范围；14：外周耐压范围；18：半导体基板；22：发射区；24：体区；26：漂移区；27：缓冲区；28：集电区；29：周边p型区域；30：栅电极；32：栅绝缘膜；34：终端区域；36：护圈；40：沟槽；51：欧姆金属层；52：表面金属层；54：下部电极；55：焊锡层；60：绝缘保护膜；62：层间绝缘膜。

Claims (5)

1.一种开关元件，其具备半导体基板、栅绝缘膜、栅电极、层间绝缘膜、第一金属层、第二金属层和绝缘保护膜，其中，
所述半导体基板具有第一元件范围和无效范围，
在所述第一元件范围内的所述半导体基板的上表面上，以在与第一方向正交的第二方向上隔开间隔的方式而设置有沿着所述第一方向延伸的多个第一沟槽，
所述无效范围在所述第二方向上与所述第一元件范围相邻，
在所述无效范围内的所述上表面上未设置有所述第一沟槽，
所述栅绝缘膜对所述第一沟槽的内表面进行覆盖，
所述栅电极被配置在所述第一沟槽内的内部，并且通过所述栅绝缘膜而与所述半导体基板绝缘，
所述层间绝缘膜对所述上表面和所述栅电极进行覆盖，
在所述第一元件范围内，于对所述上表面进行覆盖的部分的所述层间绝缘膜上设置有接触孔，
在所述无效范围内，于对所述上表面进行覆盖的部分的所述层间绝缘膜上设置有宽幅接触孔，所述宽幅接触孔在所述第二方向上的宽度与多个所述第一沟槽在所述第二方向上的间距相比较宽，
所述第一金属层对所述层间绝缘膜进行覆盖，并通过所述层间绝缘膜而与所述栅电极绝缘，且在所述接触孔以及所述宽幅接触孔内与所述半导体基板相接，
在所述第一金属层的表面上，于所述接触孔的上部设置有第一凹部并且于所述宽幅接触孔的上部设置有第二凹部，
所述绝缘保护膜对所述第二凹部的底面的外周侧的部分进行覆盖，
在所述绝缘保护膜上，于包含所述第一元件范围在内的与所述第一元件范围相比较宽的范围内设置有开口，所述开口的侧面被配置在所述第二凹部内，
所述第二金属层在所述开口内与所述第一金属层的所述表面相接且与所述开口的所述侧面相接，并且具有与所述第一金属层相比较小的线膨胀系数，
所述第一元件范围内的被所述第一沟槽夹着的各个半导体区域具备：
第一区域，其为第一导电型，并且与所述接触孔内的所述第一金属层相接，且与所述栅绝缘膜相接；
体区，其为第二导电型，并且与所述接触孔内的所述第一金属层相接，且在所述第一区域的下侧与所述栅绝缘膜相接，
所述无效范围内的半导体区域具备第二导电型的周边第二导电型区域，所述周边第二导电型区与所述宽幅接触孔内的所述第一金属层相接，并且从所述上表面起延伸至与所述第一沟槽的下端相比较深的位置，
所述半导体基板具备第一导电型的第二区域，所述第二区域以跨及所述体区的下部和所述周边第二导电型区域的下部的方式而被配置，并在所述体区的下侧与所述栅绝缘膜相接，且通过所述体区而与所述第一区域分离。
2.如权利要求1所述的开关元件，其中，
在所述上表面上设置有多个第二沟槽，多个所述第二沟槽从位于距所述无效范围最近的所述第一沟槽向所述无效范围延伸，
各个所述第二沟槽的所述无效范围侧的端面被所述周边第二导电型区域覆盖。
3.如权利要求1或2所述的开关元件，其中，
所述周边第二导电型区域的第二导电型杂质浓度高于所述体区的位于所述第一区域的下侧的部分的第二导电型杂质浓度。
4.如权利要求1或2所述的开关元件，其中，
所述半导体基板具有外周耐压范围，所述外周耐压范围对包含所述第一元件范围和所述无效范围在内的范围的周围进行包围，
在所述外周耐压范围内设置有第二导电型的护圈，所述护圈露出于所述上表面，并对包含所述第一元件范围和所述无效范围在内的所述范围进行包围，且与所述第一金属层电分离。
5.如权利要求4所述的开关元件，其中，
所述半导体基板具有被配置于所述无效范围与所述外周耐压范围之间的第二元件范围，
在所述第二元件范围内的所述上表面上，以在所述第二方向上隔开间隔的方式而设置有多个所述第一沟槽，
在所述第二元件范围内，于对所述上表面进行覆盖的部分的所述层间绝缘膜上设置有接触孔，
所述第一金属层在所述第二元件范围内的所述接触孔内与所述上表面相接，
所述绝缘保护膜对所述第二元件范围内的所述第一金属层进行覆盖，
所述第二金属层以从所述开口内的所述第一金属层上跨至所述绝缘保护膜上的方式而被配置，
所述第二金属层的外周侧端部位于与所述第一金属层的外周侧端部相比靠内周侧，
所述第二元件范围内的被所述第一沟槽夹着的各个半导体区域具有所述第一区域和所述体区。
CN201710138551.8A 2016-03-09 2017-03-09 开关元件 Active CN107180863B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016046134A JP6460016B2 (ja) 2016-03-09 2016-03-09 スイッチング素子
JP2016-046134 2016-03-09

Publications (2)

Publication Number Publication Date
CN107180863A CN107180863A (zh) 2017-09-19
CN107180863B true CN107180863B (zh) 2020-08-11

Family

ID=59700511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710138551.8A Active CN107180863B (zh) 2016-03-09 2017-03-09 开关元件

Country Status (4)

Country Link
US (1) US9768287B1 (zh)
JP (1) JP6460016B2 (zh)
CN (1) CN107180863B (zh)
DE (1) DE102017104716B4 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6299789B2 (ja) * 2016-03-09 2018-03-28 トヨタ自動車株式会社 スイッチング素子
JP6669628B2 (ja) * 2016-10-20 2020-03-18 トヨタ自動車株式会社 スイッチング素子
US9991379B1 (en) * 2016-11-17 2018-06-05 Sanken Electric Co., Ltd. Semiconductor device with a gate insulating film formed on an inner wall of a trench, and method of manufacturing the same
JP6897141B2 (ja) * 2017-02-15 2021-06-30 株式会社デンソー 半導体装置とその製造方法
JP7073695B2 (ja) * 2017-12-06 2022-05-24 株式会社デンソー 半導体装置
JP7013898B2 (ja) * 2018-01-31 2022-02-01 株式会社デンソー スイッチング素子の製造方法
CN109713037B (zh) * 2018-12-29 2021-11-23 安建科技(深圳)有限公司 一种绝缘栅双极性晶体管器件及其制备方法
JP2021129020A (ja) * 2020-02-13 2021-09-02 株式会社デンソー 半導体装置
CN214848639U (zh) * 2021-05-26 2021-11-23 珠海格力电器股份有限公司 半导体器件的元胞结构及半导体器件
CN116799042A (zh) * 2022-03-17 2023-09-22 华为数字能源技术有限公司 芯片和电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1645628A (zh) * 2004-01-21 2005-07-27 三洋电机株式会社 绝缘栅极型半导体装置及其制造方法
JP2009111188A (ja) * 2007-10-30 2009-05-21 Denso Corp 半導体装置
CN101946325A (zh) * 2008-02-19 2011-01-12 丰田自动车株式会社 Igbt以及制造igbt的方法
CN103579303A (zh) * 2012-08-02 2014-02-12 丰田自动车株式会社 半导体装置及其制造方法
WO2015040712A1 (ja) * 2013-09-19 2015-03-26 三菱電機株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745557B1 (ko) 1999-02-17 2007-08-02 가부시키가이샤 히타치세이사쿠쇼 Ｉｇｂｔ 및 전력변환 장치
JP2001358338A (ja) * 2000-06-14 2001-12-26 Fuji Electric Co Ltd トレンチゲート型半導体装置
US7239016B2 (en) 2003-10-09 2007-07-03 Denso Corporation Semiconductor device having heat radiation plate and bonding member
JP2005116963A (ja) 2003-10-10 2005-04-28 Denso Corp 半導体装置
TW201015718A (en) * 2008-10-03 2010-04-16 Sanyo Electric Co Semiconductor device and method for manufacturing the same
JP5350878B2 (ja) * 2009-05-12 2013-11-27 新電元工業株式会社 トレンチゲートパワー半導体装置及びその製造方法
JP5136578B2 (ja) 2010-03-09 2013-02-06 トヨタ自動車株式会社 半導体装置
JP5605095B2 (ja) * 2010-08-31 2014-10-15 三菱電機株式会社 半導体装置
JP2014038963A (ja) 2012-08-17 2014-02-27 Rohm Co Ltd 半導体装置
JP6264334B2 (ja) 2015-07-21 2018-01-24 トヨタ自動車株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1645628A (zh) * 2004-01-21 2005-07-27 三洋电机株式会社 绝缘栅极型半导体装置及其制造方法
JP2009111188A (ja) * 2007-10-30 2009-05-21 Denso Corp 半導体装置
CN101946325A (zh) * 2008-02-19 2011-01-12 丰田自动车株式会社 Igbt以及制造igbt的方法
CN103579303A (zh) * 2012-08-02 2014-02-12 丰田自动车株式会社 半导体装置及其制造方法
WO2015040712A1 (ja) * 2013-09-19 2015-03-26 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP6460016B2 (ja) 2019-01-30
CN107180863A (zh) 2017-09-19
DE102017104716B4 (de) 2020-06-18
DE102017104716A1 (de) 2017-09-14
US20170263739A1 (en) 2017-09-14
US9768287B1 (en) 2017-09-19
JP2017162993A (ja) 2017-09-14

Similar Documents

Publication Publication Date Title
CN107180863B (zh) 开关元件
CN107180864B (zh) 开关元件
CN107180862B (zh) 开关元件
US10818782B2 (en) Insulated-gate bipolar transistor (IGBT) including a branched gate trench
US10714603B2 (en) Semiconductor device
JP4265684B1 (ja) 半導体装置
CN107148675B (zh) 半导体装置
CN107039438B (zh) 半导体装置
US20160268181A1 (en) Semiconductor device
CN108292676B (zh) 碳化硅半导体装置
EP3227924B1 (en) Power semiconductor device
JP6356803B2 (ja) 絶縁ゲートバイポーラトランジスタ
JP2016082097A (ja) 半導体装置
JP2023065461A (ja) 半導体装置
JP6278048B2 (ja) 半導体装置
US20220013666A1 (en) Semiconductor device
CN111295763B (zh) 宽带隙半导体装置
JP7147510B2 (ja) スイッチング素子
US20150221641A1 (en) Semiconductor device
WO2024122162A1 (ja) スイッチング素子
JP7243795B2 (ja) 半導体装置
KR20140067445A (ko) 전력 반도체 소자
CN212967714U (zh) 具有沟槽自对准P Plus掩蔽埋层的碳化硅SBD器件元胞结构
KR102030463B1 (ko) 레터럴 타입의 전력 반도체 소자
JP2020120022A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200414

Address after: Aichi Prefecture, Japan

Applicant after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Applicant before: Toyota Motor Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant