CN101051637A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101051637A
CN101051637A CNA2007100967081A CN200710096708A CN101051637A CN 101051637 A CN101051637 A CN 101051637A CN A2007100967081 A CNA2007100967081 A CN A2007100967081A CN 200710096708 A CN200710096708 A CN 200710096708A CN 101051637 A CN101051637 A CN 101051637A
Authority
CN
China
Prior art keywords
active area
nitride layer
device region
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100967081A
Other languages
English (en)
Inventor
姜载禄
吉田诚
张世明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101051637A publication Critical patent/CN101051637A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Abstract

使用光刻胶掩模图形制造半导体器件，以及有选择地除去单元区和外围电路区中的部分里衬氮化物层。形成改进的FinFET，以减小由单元区中的相邻栅极线传送的信号的影响。与改进的FinFET的形成同时，在核心区和外围区中分别形成双FinFET和基本上平坦的MOSFET。

Description

半导体器件及其制造方法
与相关申请的交叉引用
本申请要求2006年4月6日申请的韩国专利申请号10-2006-0031489的外国优先权权益，在此将其公开全部引入供参考。
技术领域
在此示例性地描述的实施例涉及半导体器件和制造半导体器件的方法，更具体涉及制造FinFET器件的方法。
背景技术
在半导体制造工业中，不断地进行减小半导体器件的尺寸的努力。随着半导体器件的尺寸减小，半导体器件可以被集成在一起的程度提高和产品成品率增加。根据半导体器件的降低功耗，因为半导体器件的尺寸减小，半导体器件的性能令人满意地提高。
但是，不希望地，因为半导体器件的尺寸减小，半导体器件(例如，CMOS器件)中的沟道长度可能被缩短。如果沟道长度被过分地缩短，那么可能发生短沟道效应，由此减小半导体器件性能。漏极感应势垒降低(DIBL)是典型的短沟道效应，以及由于沟道长度被缩短，漏区和源区之间的势垒降低。由于漏电压增加，漏区周围的耗尽区增加和漏区的电场降低沟道势垒，以致半导体器件的断态增加，或源区和漏区之间的漏电流增加。
为了克服上述局限性，已经研制了一种三维FinFET。
图1图示了常规FinFET结构的透视图。
参考图1，栅电极5覆盖半导体衬底1的鳍形有源区2的三个表面。在栅电极5和鳍形有源区2之间布置栅介质层4。还设置了隔离层(未示出)。如图所示，常规FinFET结构是延伸的多栅极结构和可以允许改进的栅控制。
图2是图1所示的鳍形有源区2的放大纵向剖面图。
参考图2，在鳍形有源区2之上形成栅极线5a，以及栅极线5b向下延伸到隔离层3中，以便接触鳍形有源区2的侧壁。当半导体器件的尺寸减小时，栅极线5a和5b之间的距离减小。如果发生未对准，那么不应该接触鳍形有源区2的栅极线(例如，栅极线5b)接触有源区2的侧壁或形成在有源区2上。因此，当部分栅极线5b贯穿隔离层3接触有源区2的侧壁时，如图2所示，有源区2上形成的晶体管将不希望地受栅极线5b传送的信号影响。
经常，FinFET和平面MOSFET形成在一起，以提高半导体器件的集成度。例如，在半导体器件的单元区中形成FinFET，而在半导体器件的外围区中形成平面MOSFET。此外，在半导体器件中可以制造多个FinFET结构，导致有源区的上表面不均匀。因为有源区的上表面不均匀，必须使用分隔掩模，在单元和外围区中分别形成FinFET和平面MOSFET结构。当使用分隔掩模形成FinFET和平面MOSFET结构时，用于所得的半导体器件的制造工序可能不希望地变复杂。
发明内容
在此示例性地描述的实施例提供一种半导体器件，其中在半导体器件的单元区中形成FinFET，以便不受相邻栅极线的信号影响，在半导体器件的单元区中形成具有不均匀上表面的双FinFET，以及在半导体器件的外围区中形成具有基本上平坦外形的MOSFET。
在此示例性地描述的实施例还提供一种制造半导体器件的方法，通过在半导体器件的单元区中同时形成FinFET，以便不受相邻栅极线传送的信号影响，在半导体器件的核心区中形成具有不均匀上表面的双FinFET，以及在半导体器件的外围区中形成具有基本上平坦外形的MOSFET。
在此示例性地描述的一个实施例可以表征为一种半导体器件，包括具有第一、第二和第三器件区的衬底；在第一、第二和第三器件区内分别限定第一、第二和第三有源区的隔离层；以及分别在第一、第二和第三有源区上延伸的第一、第二和第三栅极结构，其中第一栅极结构被布置在第一有源区的至少一个第一侧表面和隔离层之间，其中第二有源区包括上表面和至少一个第二侧表面，该上表面具有在其中限定的沟槽，其中第二栅极结构至少覆盖第二有源区的部分上表面并被布置在至少一个第二侧表面和隔离层之间，以及其中第三栅极结构被布置在第三栅极结构的上表面上。
在此示例性地描述的另一实施例可以表征为一种半导体器件，具有包括第一器件区和第二器件区的衬底；衬底内的隔离结构；第一器件区内的第一有源区和第二器件区内的第二有源区，其中第一和第二有源区由隔离结构限定；以及在第一和第二有源区之上延伸的多个栅极结构和第一和第二器件区中的隔离结构，其中第一有源区的第一部分是鳍形有源区，以及第二有源区包括基本上平坦的有源区，以及其中第一和第二有源区的上表面与隔离结构的上表面基本上共面。
在此示例性地描述的另一实施例可以表征为一种半导体器件，包括衬底内的隔离结构，该隔离结构限定一有源区，其中有源区的第一部分包括鳍形有源区，以及第一有源区的第二部分包括基本上平坦的有源区。
在此示例性地描述的再一实施例可以表征为一种制造半导体器件的方法，包括在衬底上形成隔离层，该隔离层限定多个有源区；在衬底上形成第一、第二和第三器件区，该第一、第二和第三器件区分别包括第一、第二和第三有源区；分别形成在第一、第二和第三有源区之上延伸的第一、第二和第三栅极结构，其中第一栅极结构被布置在第一有源区的至少一个第一侧表面和隔离层之间，其中第二有源区包括上表面和至少一个第二侧表面，该上表面具有在其中限定的沟槽，其中第二栅极结构至少覆盖第二有源区的部分上表面并被布置在至少一个第二侧表面和隔离层之间，以及其中第三栅极结构被布置在第三栅极结构的上表面上。
在此示例性地描述的另一实施例可以表征为一种制造半导体器件的方法，包括提供具有第一器件区和第二器件区的衬底；在该衬底内形成隔离结构；在第一器件区内形成第一有源区，以及在第二器件区内形成第二有源区，其中第一和第二有源区由隔离结构限定；以及形成在第一和第二有源区之上延伸的多个栅极结构，以及在第一和第二器件区中形成隔离结构，其中第一有源区的第一部分是鳍形有源区，以及第二有源区包括基本上平坦的有源区，以及其中第一和第二有源区的上表面与隔离结构的上表面基本上共面。
在此示例性地描述的另一实施例可以表征为一种制造半导体器件的方法，包括提供具有第一器件区和第二器件区的衬底；在该衬底内形成隔离结构，其中第一器件区中的部分隔离结构具有绝缘材料的第一布置，以及第二器件区中的部分隔离结构具有不同于绝缘材料的第一布置的绝缘材料的第二布置；使第一和第二器件区内的部分隔离结构经受基本上相同的刻蚀条件，以在第一器件区内形成第一有源区，以及在第二器件区内形成第二有源区，其中第一和第二有源区由隔离结构限定，其中第一有源区的第一部分是鳍形有源区，以及第二有源区包括基本上平坦的有源区。
附图说明
参考附图，通过对其优选示例性实施例的详细描述，将使本发明的上述及其他特点和优点变得更明显，其中：
图1是图示了常规FinFET结构的透视图；
图2是图1所示的鳍形有源区的纵向剖面图；
图3A是图示了半导体器件的单元区中的有源区布局的一个实施例的平面图；
图3B是图示了其中图3A所示的有源区被设为鳍形有源区和基本上平坦有源区的一个实施例的平面图；
图4A是图示了半导体器件的核心区中的有源区图形的一个实施例的平面图；
图4B是图示了其中图4A所示的有源区被设为双鳍形有源区的一个实施例的平面图；
图5A是图示了半导体器件的外围区中的有源区图形的一个实施例的平面图；
图5B是图示了其中图5A所示的有源区被设为基本上平坦有源区的一个实施例的平面图；
图6A、7A、8A、9A、10A、11A、12A、13A、14A、15A、16A以及17A是图示了半导体器件的单元区形成方法的一个实施例的剖面图；
图6B、7B、8B、9B、10B、11B、12B、13B、14B、15B、16B以及17B是图示半导体器件的核心区形成方法的一个实施例的剖面图；以及
图6C、7C、8C、9C、10C、11C、12C、13C、14C、15C、16C以及17C是图示半导体器件的外围区形成方法的一个实施例的剖面图。
具体实施方式
下面将参考附图更完全地描述本发明的示例性实施例。但是，该实施例可以以许多不同的方式实现，不应该被认为是限于在此具体阐述的实施例。相反，提供这些实施例是为了本公开是彻底的和完全的，并将本发明的范围完全传递给所属领域的技术人员。在图中，为了清楚放大了层和区域的厚度。在整个说明书中，相同的数字始终指相同的元件。
在随后的描述中，基本上平坦的有源区通常可以表征为基本上具有与栅极结构电连通的一个表面(例如，衬底的上表面)，而鳍形有源区通常可以表征为包括上表面和侧表面，两个表面都与栅极结构电连通。此外，双鳍形有源区可以是还包括在其上表面内形成的凹陷或沟槽的鳍形有源区。因为双鳍形有源区具有在其上表面内形成的凹陷或沟槽，双鳍形有源区之上形成的栅极结构的接触面积可以大于鳍形有源区之上形成的栅极结构的接触面积。
图3A是图示了半导体器件的单元区中的有源区布局的一个实施例的平面图。
参考图3A，有源区20具有条形，隔离区22隔离有源区20。线I-I′表示形成鳍片的部分有源区的短轴，线II-II′表示不形成鳍片的部分有源区的短轴，以及线III-III′表示形成鳍片和不形成鳍片的部分有源区的纵轴。
图3B是图示了其中图3A所示的有源区被设为鳍形有源区和基本上平坦有源区的一个实施例的平面图。
参考图3B，“A”表示的区域被光刻胶图形24覆盖，并表示将形成鳍形有源区的区域。“B”表示的区域被光刻胶图形24露出，并表示将形成基本上平坦有源区的区域。
图4A是图示了半导体器件的核心区中的有源区图形的一个实施例的平面图。参考图4A，在有源区20′的内部和外部形成隔离区22′。
图4B是图示了其中图4A所示的有源区被设为双鳍形有源区的一个实施例的平面图。
参考图4B，可以用图3B所示的光刻胶图形24同时形成光刻胶图形24′。在一个实施例中，在被光刻胶图形24′覆盖的部分有源区20′处形成双鳍片，而被光刻胶图形24′露出的部分有源区20′是基本上平坦的有源区。
图5A是图示了半导体器件的外围区中的有源区图形的一个实施例的平面图。
参考图5A，外围区中的有源区20″可以具有基本上矩形的形状，其中在有源区20″外面形成隔离区22″。
图5B是图示了其中图5A所示的有源区被设为基本上平坦有源区的一个实施例的平面图。
参考图5B，可以分别用图3B和4B所示的光刻胶图形24和24′，同时形成光刻胶图形24″。如图所示，有源区20″和围绕有源区20″的隔离区22″被光刻胶图形24″露出，以便有源区20″是基本上平坦的有源区。
图6A、7A、8A、9A、10A、11A、12A、13A、14A、15A、16A以及17A是图示了半导体器件的单元区形成方法的一个实施例的剖面图，沿图3A所示的线I-I′，II-II，以及III-III′。
图6B、7B、8B、9B、10B、11B、12B、13B、14B、15B、16B以及17B是图示半导体器件的核心区形成方法的一个实施例的剖面图，沿图4A所示的线IV-IV′。
图6C、7C、8C、9C、10C、11C、12C、13C、14C、15C、16C以及17C是图示半导体器件的外围区形成方法的一个实施例的剖面图，沿图5A所示的线V-V′。
在一个实施例中，可以同时执行形成图6A-6C，7A-7C等等至17A-17C不同地所示的上述单元、核心和外围区的方法，如下面将更详细地描述。
如图6A，6B和6C所示，在具有沟槽13的半导体衬底10中已经形成了隔离氧化层16，以及在隔离氧化层16上已经使用掩模氮化物层12作为停止层，执行化学机械抛光(CMP)工序，以平整隔离氧化层16，由此形成隔离区。
下面更详细地描述图6A，6B以及6C的工序，在半导体衬底10上形成衬垫氧化层11和掩模氮化物层12，以及执行光刻工序，以便形成掩模氮化物层图形。然后使用掩模氮化物层12作为掩模，形成沟槽13。随后在沟槽13内的掩模氮化物层12之上形成里衬氧化物层14和里衬氮化物层15。在半导体衬底10上形成隔离氧化物层16，以便完全掩埋里衬氮化物层15和沟槽13的剩余部分。隔离氧化物层16可以包括诸如高密度等离子体(HDP)氧化物的材料。然后，使用掩模氮化物层12作为停止层，使隔离氧化物层16经受CMP工序并由此被平整。
图7A是图示了半导体器件的单元区的剖面图，其上在隔离氧化物层16被平整之后，形成图3B所示的光刻胶图形24。
参考图3B和7A，A区(即，沿线I-I′)中的有源区20和隔离区22上的部分掩模氮化物层12被光刻胶图形24覆盖，而B区(即，沿线II-IF)中的有源区20和隔离区22上的部分掩模氮化物层12被光刻胶图形24露出。如图7A所示，沿线III-III′，A区被光刻胶图形24覆盖，B区被光刻胶图形24露出。
图7B是图示了半导体器件的核心区的剖面图，其上在隔离氧化物层16被平整之后已形成图4B所示的光刻胶图形24′。图7C是图示了半导体器件的外围区的剖面图，其上在隔离氧化物层16被平整之后已形成图5B所示的光刻胶图形24″。
参考图4B，5B，7B以及7C，当在核心区中，有源区20′和相邻隔离区22′上的部分掩模氮化物层12被光刻胶图形24′覆盖时，在外围区中，有源区20″和相邻隔离区22″上的部分掩模氮化物层12被光刻胶图形24″露出。在后续工序中，在核心区中被光刻胶图形24′覆盖的部分有源区20′中形成鳍部，但是仅仅在外围区中形成基本上平坦的有源区20″。
参考图8A，被图3B的区域B中的光刻胶图形24露出的隔离区22中的部分隔离氧化物层16被刻蚀至预定深度并除去。如图所示，被图3B的区域B中的光刻胶图形24露出的部分掩模氮化物层12也可以被刻蚀，以便露出的掩模氮化物层12的厚度被减小。如沿线III-III′所示，被图3B的区域A中的光刻胶图形24覆盖的部分掩模氮化物层12被保护，而被图3B的区域B中的光刻胶图形24露出的掩模氮化物层12的另一部分被部分地除去，以便露出的掩模氮化物层12的厚度被减小。
参考图8B和8C，核心区中的部分掩模氮化物层12和部分隔离氧化物层16被光刻胶图形24′保护，而外围区中的部分掩模氮化物层12和部分隔离氧化物层16被光刻胶图形24″露出并部分除去，以便它们各自的厚度被减小。尽管图8B中未示出，但是核心区中的有源区20′上的部分掩模氮化物层12和邻近于有源区20′(即，沿有源区20′和隔离区22′之间的边界)的隔离区22′中的部分隔离氧化物层16被图4B的光刻胶图形24′露出，以及两者都被部分地除去，以致它们各自的厚度被减小。
参考图9A-9C，光刻胶图形24，24′和24″被除去。如图9A所示，B区(即，沿线II-II′)中具有预先减小厚度的部分掩模氮化物层12被完全除去，以及里衬氮化物层15被部分地除去，以便里衬氮化物层15的上部是，例如，基本上与具有预先减小厚度的隔离氧化物层16的上部共面。在一个实施例中，可以使用磷酸溶液有选择地除去掩模氮化物层12和里衬氮化物层15。如图所示，被光刻胶图形24预先保护的A区(即，沿线I-I′)中的部分掩模氮化物层12也可以被刻蚀至足以允许掩模氮化物层12在后续CMP工序中充分地用作停止层的厚度。
参考图9B，核心区中的有源区20′上的部分掩模氮化物层(即，在图8B中，被光刻胶图形24预先保护的部分掩模氮化物层12)被部分地除去。尽管图9B中未示出，但是被图4B所示的光刻胶图形24′露出的区域中的部分去除掩模氮化物层12被完全除去，以及被图4B所示的光刻胶图形24′露出的区域中的里衬氮化物层15被刻蚀，以便里衬氮化物层15的上部基本上与具有预先减小厚度的相邻隔离氧化物层16的上部共面。
参考图9C，外围区中的部分掩模氮化物层12(即，在图8C所示的工序中，被预先部分除去的部分掩模氮化物层12)被完全除去，里衬氮化物层15被刻蚀，以便里衬氮化物层15的上部是，例如，与具有预先减小厚度的相邻隔离氧化物层16的上部基本上共面。
参考图10A，在隔离氧化物层16之上形成新的隔离氧化物层16′，以及里衬氮化物层15被平整。在一个实施例中，可以通过使用A区中的掩模氮化物层(即，沿线I-I)作为停止层，执行CMP工序，平整新的隔离氧化物层16′。如图所示，A区(即，沿线I-I′)中的里衬氮化物层15保持与半导体衬底的顶表面基本上共面，但是B区(即，沿线II-II′)中的里衬氮化物层15被降低至半导体衬底10的顶表面以下的深度，并被新的隔离氧化物层16掩埋。
参考图10B和10C，核心区中的有源区20′形成有与单元区中的A区(即，沿线I-I′)类似的剖面结构，而外围区中的有源区20″形成有与单元区中的B区(即，沿线II-II′)类似的剖面结构。例如，图10B中所示的核心区中的里衬氮化物层15的上部基本上与半导体衬底10的上表面共面，而图10C所示的外围区中的里衬氮化物层15的上部低于半导体衬底10的上表面并被新的隔离氧化物层16′掩埋。
回顾如上所述的工序，使用光刻胶图形24，24′和24″划分将形成鳍形和基本上平坦有源区的半导体衬底10的区域。基于这些划分的区域，里衬氮化物层15的上部可以是例如基本上与半导体衬底10的上表面共面，或低于半导体衬底10的上表面，被新的隔离氧化物层16′掩埋。
参考图11A-C，相对于隔离氧化物层16和16′，有选择地除去掩模氮化物层12的剩余部分。在一个实施例中，可以使用磷酸溶液有选择地除去掩模氮化物层12。如图所示，里衬氮化物层15被隔离氧化物层16和16′覆盖，以便里衬氮化物层15不被磷酸溶液刻蚀。
参考图11B和11C，如上所述，核心区中的有源区20′形成有与单元区中的A区(即，沿线I-I′)类似的剖面结构，而外围区中的有源区20″形成有与单元区中的B区(即，沿线II-II′)类似的剖面结构。例如，图11B中所示的核心区中的里衬氮化物层15的上部基本上与半导体衬底10的上表面共面，而图11C所示的外围区中的里衬氮化物层15的上部低于半导体衬底10的上表面并被新的隔离氧化物层16′掩埋。
参考图12A和12B，在半导体衬底10之上和在除去掩模氮化物层12的区域中的隔离氧化物层16和16′的侧壁上形成氧化物材料，如图11A-11C所示。然后氧化物材料被部分地除去(例如，用深刻蚀工序)。在一个实施例中，该氧化物材料可以包括诸如中温氧化物(MTO)的材料。由于单元区中的有源区20的宽度小于核心区中的有源区20′的宽度，氧化物材料的部分去除导致形成氧化物层18，该氧化物层18完全掩埋掩模氮化物层12被除去的有源区20上部之上的区域，如图12A所示，以及还导致在核心区中的有源区20′之上的隔离氧化物层16的侧壁上形成隔片18′。隔片18′随后可以用作形成双鳍片的掩模。参考图12C，外围区的剖面结构类似于图12A所示的单元区的B区(即，沿线II-II′)的剖面结构。亦即，新的隔离氧化物层16′覆盖外围区的有源区20″和里衬氮化物层15。
参考图13A，13B和13C，使用在单元、核心和外围区中不同地形成的隔离氧化物层16和16′、氧化物层18和隔片18′作为蚀刻掩模，刻蚀半导体衬底10。由此，有源区20′被刻蚀，以形成沟槽30。由于沟槽30的形成，有源区20′可以被形成为双鳍形有源区。由于沟槽30的存在，接触随后形成的栅极结构的有源区20′的面积增加，双鳍形有源区可以被更有效地控制栅极。
参考图14A，14B和14C，隔离氧化物层16和16′、氧化物层18、隔片18′和衬垫氧化物层11被处理(例如，湿法刻蚀)，以便露出有源区20，20′和20″的上表面。然后，在有源区20，20′和20″的露出表面上，形成氧化物层26。如图所示，单元区的A区(即，沿线I-I′)中的里衬氮化物层15的上部和形成鳍片的核心区(即，沿线IV-IV′)被隔离氧化物层16露出，而外围区和单元区的B区(即，沿线II-II′)中的里衬氮化物层15的上部保持被隔离氧化物层16′覆盖。
参考图15A，15B和15C，被绝缘氧化物层16露出的单元和核心区中的部分里衬氮化物层15被去除至预定深度。在一个实施例中，该预定深度将对应于随后形成的鳍形有源区的高度，以及可以基本上等于核心区中形成的鳍片深度。在一个实施例中，可以使用磷酸溶液有选择地除去里衬氮化物层15。在对应于部分里衬氮化物层15被除去的区域，在里衬氧化物层14和隔离氧化物层16之间限定空间32。由于在外围区和单元区的B区中不露出里衬氮化物层15，在里衬氧化物层14和隔离氧化物层16之间剩下里衬氮化物层15。
参考图16A，16B和16C，里衬氧化物层14、氧化物层26和隔离氧化物层16的露出部分可以被处理(例如，用使用HF溶液的湿法刻蚀工序)。由于该处理，里衬氧化物层14和隔离氧化物层16可以被部分地除去，而氧化物层26可以被完全除去。在处理里衬氧化物层14之后，可以形成氧化物层26和隔离氧化物层16、栅氧化物层。在一个实施例中，隔离氧化物层16可以被部分地除去，以增加隔离氧化物层16的内侧壁表面距相邻有源区20和20′的侧壁表面的距离，由此形成延伸的空间32′。如图16A示例性地所示，延伸的空间32′允许单元区的A区(即，沿线I-I′)中的有源区20的侧壁表面与随后形成的栅极结构电连通，由此在A区(即，沿线I-I′)中形成鳍形有源区20。也如图16A所示，单元区的B区(即，沿线II-II′)中的隔离氧化物层16的上表面被保持与其相邻的有源区20基本上共面，由此在B区(即，沿线II-II′)中建立基本上平坦的有源区。类似地，如图16C所示，外围区中的隔离氧化物层16′的上表面与其相邻的有源区20″基本上共面，由此建立基本上平坦的有源区。
回顾上面示例性地描述的工序，邻近于将形成为基本上平坦有源区的有源区的里衬氮化物层15的上部被光刻胶图形24，24′和24″露出，被除去并用隔离氧化物层16′掩埋，以便防止被后续处理步骤损坏。结果，基本上平坦的表面可以被定义为从隔离氧化物层16′连续地延伸到相邻有源区的上表面。在光刻胶图形24，24′和24″被除去之后，邻近于将形成为鳍形有源区的有源区的里衬氮化物层15的上部被露出，随后，这种有源区和隔离氧化物层16之间的空间被延伸(例如，扩大)。而且，在核心区中形成的有源区中可以形成沟槽30，由此形成双鳍形有源区。
参考图17A，17B和17C，在半导体衬底10上形成多晶硅层34，以填充延伸的空间32′。在多晶硅层34上形成硅化钨层36，以及在硅化钨层36上形成帽盖氮化物层38。所得的叠层可以被构图，以形成多个栅极结构40。在一个实施例中，核心区和外围区中的栅极结构40可以不同于单元区中的层叠结构中的栅极结构40。
在如上所述形成的单元区中，有源区20的一个部分(例如，在沿线I-I′的A区中)是鳍形有源区，以及有源区20的另一部分(例如，在沿线II-II′的B区中)是基本上平坦的有源区。由此，如果栅极结构的一部分在隔离区22和第一有源区20的A区之上延伸，以及栅极结构的另一部分在邻近于第一有源区的第二有源区20的B区之上延伸，那么被栅极结构传送的信号影响第二有源区的程度将被最小化。
如上面示例性地描述，上述光刻胶图形保护将形成鳍形有源区的衬底的部分单元区(即，A区)并露出将形成基本上平坦有源区的衬底的部分单元区(即，B区)。然后从半导体衬底的顶表面露出被光刻胶图形保护的有源区和隔离区之间的里衬氮化物层，去除至预定深度，并被隔离氧化物层代替。里衬氮化物层被去除的深度可以对应于随后将形成的鳍形有源区的高度，以及邻近于该有源区的部分隔离氧化物层被横向地除去，以便形成鳍形有源区。由于在被隔离氧化物层掩埋的部分里衬氮化物中，不横向地除去隔离氧化物层，因此也可以形成基本上平坦的有源区。
如上所述，在单元区中可以形成具有鳍形部分和基本上平坦部分的有源区(即，改进的FinFET)，而在核心和外围区中也可以分别同时形成双FinFET和基本上平坦的MOSFET。在用氧化物层填充核心区中除去掩模氮化物层的部分的工序过程中，在隔离氧化物层的侧壁上形成隔片，并使用该隔片作为掩模，刻蚀半导体衬底，以便形成双FinFET。
如上所述，使用一个光刻胶图形，在单元区中形成能减小相邻栅极线之间影响的FinFET，在核心区中形成双FinFET，以及在外围区中形成基本上平坦的MOSFET。
尽管上面已经描述了大量实施例，但是一个示例性实施例通常可以表征为一种半导体器件，包括衬底，具有限定有源区的隔离层；单元区，具有第一有源区，其至少一个表面被栅极结构覆盖，该栅极结构填充隔离层被部分地除去的部分；核心区，具有第二有源区，其上表面被分开，以及至少一个表面包括被栅极结构覆盖的分开上表面，该栅极结构填充隔离层被除去的部分；以及外围区，具有第三有源区，其中在上表面上布置栅极结构。
单元区中的栅极结构可以被布置为围绕第一有源区的上表面和侧壁，以及第一有源区之间的栅极结构可以被布置在隔离层上。
当单元区中的栅极结构未被对准并穿过相邻第一有源区的边缘时，栅极结构可以被布置为穿过第一有源区的上表面，不围绕第一有源区的侧壁。
在核心区中的第二有源区中可以形成沟槽，以便第二有源区的上表面被分开，以及该栅极结构可以围绕第二有源区的上表面和侧壁，第二有源区包括沟槽的侧壁和下表面。
外围区中的栅极结构可以通过第三有源区的上表面。
另一实施例通常可以表征为一种制造半导体器件的方法，包括，在衬底中形成限定有源区的隔离层；形成单元区，其中在部分隔离层被除去之后其侧壁被部分地露出的第一有源区的至少一个表面被栅极结构覆盖；形成核心区，其中包括第二有源区的上表面的至少一个表面被栅极结构覆盖，该上表面被分开和部分隔离层被除去之后，其侧壁被部分地露出；以及形成外围区，其中在第三有源区的上表面上布置栅极结构，其中同时形成单元区、核心区和外围区。
通过在衬底上形成隔离槽，该衬底具有在其上形成的掩模氮化物层；在该沟槽的侧壁上形成里衬氮化物；形成第一氧化层，以掩埋具有在其上形成的里衬氮化物层的衬底上的沟槽；以及使用掩模氮化物层作为停止层，在第一氧化层上执行化学机械抛光(CMP)工序进行平整，可以形成衬底上的隔离层。
此外，包括，在衬底和掩模氮化物层之间可以形成衬垫氧化物层。该方法还可以包括在沟槽的侧壁和里衬氮化物层之间形成里衬氧化物层间。
可以通过如下步骤同时形成单元区、核心区和外围区：在衬底上形成光刻胶图形，该衬底具有在其中形成的隔离层；在被光刻胶图形露出的区域，除去部分第一氧化层和掩模氮化物层；基本上除去被部分除去的全部掩模氮化物层和部分露出的里衬氮化物层；以及形成第二氧化物层，以掩埋除去了第一氧化层和里衬氮化物的空间。
光刻胶图形可以露出第一有源区的边缘区，以及单元区中的边缘区之间的隔离区。该光刻胶图形可以覆盖上表面将被分开的第二有源区，以及邻近于核心区中的第二有源区的隔离区。光刻胶图形可以基本上露出外围区中的整个第三有源区。
该方法还可以包括在除去部分第一氧化层和掩模氮化物层之后，在基本上除去全部掩模氮化物层之前，除去被部分除去的光刻胶图形以及部分露出的里衬氮化物层。
该方法还可以包括通过使用形成第二氧化物层之后剩下的掩模氮化物层作为停止层，执行化学机械抛光(CMP)工序，来平整化第二氧化物层。
通过除去形成第二氧化物层之后剩下的掩模氮化物层；以及在除去掩模氮化物层之后，形成第三氧化物层，可以同时形成单元区、核心区以及外围区。在此情况下，可以取决于应用完全除去掩模氮化物层。
第三氧化物层可以包括掩埋在单元区中除去掩模氮化物层的部分；以及形成第三氧化物层，以在核心区中除去了掩模氮化物层的部分中的第一氧化层的侧壁上形成隔片。
通过在形成第三氧化物层之后有选择地刻蚀核心区中的隔片之间露出的半导体衬底，可以同时形成单元区、核心区以及外围区。
可以通过下面的步骤同时形成单元区、核心区以及外围区：在有选择地刻蚀衬底之后，在第一、第二以及第三氧化物层上执行深刻蚀，以露出半导体衬底的上表面；通过深刻蚀除去衬底的上表面上露出的部分里衬氮化物层；以及在除去里衬氮化物层的空间执行氧化物层的湿法刻蚀工序，以便延伸该空间预定宽度。
通过在除去里衬氮化物层之后，在衬底上形成导电层，以掩埋延伸的空间单元区；以及构图导电层，以便形成栅极结构，可以同时形成单元区、核心区和外围区。
导电层可以由多晶硅、硅化钨和钨的任意一项或其组合构成。
第一和第二氧化物层可以通过高密度等离子体化学气相淀积(HDP-CVD)形成，以及第三氧化物层可以由MTO氧化物层形成。
此外，可以使用磷酸溶液有选择地除去掩模氮化物层和里衬氮化物层。
尽管已参考其示例性实施例具体展示和描述了本发明，但是本领域的普通技术人员应当明白，其中在不脱离附加权利要求所限定的本发明的精神和范围的条件下，可以在形式上和细节上进行各种改变。

Claims (35)

1.一种半导体器件，包括：
具有第一、第二和第三器件区的衬底；
在第一、第二和第三器件区内分别限定第一、第二和第三有源区的隔离层；以及
分别在第一、第二和第三有源区上延伸的第一、第二和第三栅极结构，
其中第一栅极结构被布置在第一有源区的至少一个第一侧表面和隔离层之间，
其中第二有源区包括上表面和至少一个第二侧表面，该上表面具有在其中限定的沟槽，
其中第二栅极结构至少覆盖第二有源区的部分上表面，并被布置在至少一个第二侧表面和隔离层之间，以及
其中第三栅极结构被布置在第三栅极结构的上表面上。
2.一种半导体器件，包括：
衬底，包括第一器件区和第二器件区；
衬底内的隔离结构；
第一器件区内的第一有源区和第二器件区内的第二有源区，其中第一和第二有源区被隔离结构限定；以及
在第一和第二有源区之上延伸的多个栅极结构，以及第一和第二器件区中的隔离结构，
其中第一有源区的第一部分是鳍形有源区，以及第二有源区是基本上平坦的有源区，以及
其中第一和第二有源区的上表面与隔离结构的上表面基本上共面。
3.根据权利要求2的半导体器件，其中在隔离结构和第一有源区之间布置多个栅极结构之一的一部分。
4.根据权利要求2的半导体器件，其中第一有源区的第二部分是基本上平坦的有源区。
5.根据权利要求2的半导体器件，其中该衬底还包括第三器件区和在第三器件区中限定第三有源区的隔离结构，以及其中该第三有源区是双鳍形有源区。
6.一种制造半导体器件的方法，包括：
在衬底上形成隔离层，该隔离层限定多个有源区；
在该衬底上形成第一、第二和第三器件区，该第一、第二以及第三器件区分别包括第一、第二和第三有源区；
形成分别在第一、第二和第三有源区之上延伸的第一、第二和第三栅极结构，
其中第一栅极结构被布置在第一有源区的至少一个第一侧表面和隔离层之间，
其中第二有源区包括上表面和至少一个第二侧表面，该上表面具有在其中限定的沟槽，
其中第二栅极结构至少覆盖第二有源区的部分上表面，并被布置在至少一个第二侧表面和隔离层之间，以及
其中第三栅极结构被布置在第三栅极结构的上表面上。
7.根据权利要求10的方法，其中在衬底上形成隔离层包括：
在衬底上形成掩模氮化物层；
使用该掩模氮化物层作为掩模，在衬底内形成隔离槽；
在该隔离槽的侧壁上形成里衬氮化物层；
形成掩埋该隔离槽的第一隔离氧化物层；以及
使用该掩模氮化物层作为停止层，平整第一隔离氧化物层。
8.根据权利要求11的方法，还包括在该衬底和掩模氮化物层之间形成衬垫氧化物层。
9.根据权利要求11的方法，还包括在隔离槽的侧壁和里衬氮化物层之间形成里衬氮化物氧化物层。
10.根据权利要求11的方法，还包括通过高密度等离子体化学气相淀积(HDP-CVD)形成第一隔离氧化物层。
11.根据权利要求11的方法，其中形成第一、第二和第三器件区包括：
在隔离层上形成光刻胶图形，该光刻胶图形露出部分第一隔离氧化物层、露出掩模氮化物层的第一部分并覆盖掩模氮化物层的第二部分；
部分地除去第一隔离氧化物层的露出部分，以露出部分里衬氮化物层；
部分地除去掩模氮化物层的第一部分；
除去光刻胶图形；
除去掩模氮化物层的第一部分和里衬氮化物层的露出部分；以及
在第一隔离氧化物层的剩余部分和里衬氮化物层之上，形成第二隔离氧化物层。
12.根据权利要求15的方法，其中该光刻胶图形露出第一有源区的第一边缘和邻近于第一有源区的第一边缘的部分隔离层。
13.根据权利要求16的方法，其中该光刻胶图形覆盖第一有源区的第二边缘和邻近于第一有源区的第二边缘的部分隔离层。
14.根据权利要求15的方法，其中该光刻胶图形覆盖第二有源区和邻近于第二有源区的部分隔离层。
15.根据权利要求15的方法，其中该光刻胶图形基本上露出整个第三有源区。
16.根据权利要求15的方法，还包括，在除去掩模氮化物层的第一部分和里衬氮化物层的露出部分之前，除去光刻胶图形。
17.根据权利要求15的方法，还包括使用磷酸溶液，除去掩模氮化物层的第一部分和里衬氮化物层的露出部分。
18.根据权利要求15的方法，还包括使用HDP-CVD工艺形成第二隔离氧化物层。
19.根据权利要求15的方法，还包括使用掩模氮化物层的第二部分作为停止层，平整第二隔离氧化物层。
20.根据权利要求15的方法，其中形成第一、第二和第三区包括：
在形成第二隔离氧化物层之后，除去剩余的掩模氮化物层的第二部分；以及
在除去掩模氮化物层的第二部分之后，形成氧化物层，该氧化物层至少部分地填充被掩模氮化物层的第二部分占据的空间。
21.根据权利要求24的方法，其中形成氧化物层包括：
完全填充第一器件区中被掩模氮化物层的第二部分占据的空间；以及
在第二器件区中形成隔片，该隔片部分地填充被掩模氮化物层的第二部分占据的空间。
22.根据权利要求24的方法，其中该氧化物层包括MTO氧化物。
23.根据权利要求24的方法，其中形成第一、第二和第三器件区包括有选择地刻蚀被第二器件区中的隔片露出的部分衬底。
24.根据权利要求27的方法，其中形成第一、第二和第三器件区还包括：
在第一隔离氧化物层、第二隔离氧化物以及氧化物层上执行深刻蚀工序，以在有选择地刻蚀部分衬底之后，露出半导体衬底的上表面，由此露出部分里衬氮化物层；
除去该里衬氮化物层的露出部分，由此在第一隔离氧化物层和衬底之间建立空间；以及
刻蚀被该空间露出的第一隔离氧化物层，由此将该空间延伸预定宽度。
25.根据权利要求28的方法，其中形成第一、第二和第三器件区还包括：
用导电材料掩埋该延伸的空间；以及
构图该导电层，以形成栅极结构。
26.根据权利要求29的方法，其中该导电层包括多晶硅、硅化钨和钨的至少一种。
27.一种制造半导体器件的方法，该方法包括：
提供具有第一器件区和第二器件区的衬底；
在该衬底内形成隔离结构；
在第一器件区内形成第一有源区，以及在第二器件区内形成第二有源区，其中第一和第二有源区由隔离结构限定；以及
形成在第一和第二有源区之上延伸的多个栅极结构，以及在第一和第二器件区中形成隔离结构，
其中第一有源区的第一部分是鳍形有源区，以及第二有源区是基本上平坦的有源区，以及
其中第一和第二有源区的上表面与隔离结构的上表面基本上共面。
28.根据权利要求31的方法，其中形成该隔离结构包括：
在衬底内形成隔离槽；
在该隔离槽内形成第一绝缘材料；以及
在该第一绝缘材料之上和衬底的上表面之上的沟槽内形成第二绝缘材料，
其中第一器件区中的绝缘材料之上的第二绝缘材料的厚度小于第二器件区中的绝缘材料之上的第二绝缘材料的厚度。
29.根据权利要求32的方法，其中形成第一和第二有源区包括：
除去第一和第二器件区中的第二绝缘材料，以便第一器件区中的第一绝缘材料被第二绝缘材料露出，以及第二器件区中的第一绝缘材料被第二绝缘材料覆盖；
除去第一器件区中露出的第一绝缘材料，由此建立在衬底和第二绝缘材料之间具有宽度的空间；以及
除去暴露于该空间的第二绝缘材料，由此延伸该空间的宽度。
30.根据权利要求31的方法，其中该衬底还包括第三器件区，该方法还包括：
在第三器件区内形成第三有源区，该第三有源区被隔离结构限定，其中该第三有源区是双鳍形有源区。
31.根据权利要求34的方法，其中形成该隔离结构包括：
在衬底上形成掩模氮化物层；
使用该掩模氮化物层作为掩模，在衬底内形成隔离槽；
在该沟槽内和在该掩模氮化物层之上形成隔离氧化物材料，
其中该隔离氧化物材料的上表面在衬底的上表面之上，以及其中该掩模氮化物层被隔离氧化物材料露出。
32.根据权利要求35的方法，其中形成第一有源区包括：
除去被隔离氧化物材料露出的掩模氮化物层，由此在第一器件区中的隔离氧化物材料内限定第一凹陷，以及在第一器件区中的隔离氧化物材料内限定第二凹陷；
用掩模材料掩埋该第一凹陷，以及在第二凹陷内形成掩模材料的隔片；以及
使用该隔片作为掩模，除去第二凹陷下面的部分衬底，由此在第一器件区中的衬底的上表面内形成沟槽。
33.一种制造半导体器件的方法，该方法包括：
提供具有第一器件区和第二器件区的衬底；
在该衬底内形成隔离结构，其中第一器件区中的部分隔离结构具有绝缘材料的第一布置，以及第二器件区中的部分隔离结构具有不同于绝缘材料的第一布置的绝缘材料的第二布置；
使第一和第二器件区内的部分隔离结构经受基本上相同的刻蚀条件，以在第一器件区内形成第一有源区，以及在第二器件区内形成第二有源区，其中第一和第二有源区由隔离结构限定，
其中第一有源区的第一部分是鳍形有源区，以及第二有源区是基本上平坦的有源区。
34.根据权利要求37的方法，其中该衬底还包括第三器件区，该方法还包括：
在第三器件区中的部分隔离结构内限定第三有源区；以及
在该第三有源区中的衬底的上表面内形成凹陷。
35.根据权利要求38的方法，还包括，在形成隔离结构之前，形成凹陷。
CNA2007100967081A 2006-04-06 2007-04-06 半导体器件及其制造方法 Pending CN101051637A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060031489 2006-04-06
KR1020060031489A KR100744137B1 (ko) 2006-04-06 2006-04-06 반도체 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN101051637A true CN101051637A (zh) 2007-10-10

Family

ID=38574295

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100967081A Pending CN101051637A (zh) 2006-04-06 2007-04-06 半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US7728381B2 (zh)
KR (1) KR100744137B1 (zh)
CN (1) CN101051637A (zh)
TW (1) TWI347640B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI470804B (zh) * 2011-09-06 2015-01-21 Toshiba Kk 半導體裝置及其製造方法
TWI788916B (zh) * 2020-07-29 2023-01-01 南韓商三星電子股份有限公司 半導體記憶體元件

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100612419B1 (ko) * 2004-10-19 2006-08-16 삼성전자주식회사 핀 트랜지스터 및 평판 트랜지스터를 갖는 반도체 소자 및그 형성 방법
US7498232B2 (en) 2006-07-24 2009-03-03 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7689508B2 (en) * 2007-11-20 2010-03-30 Wells Fargo Bank N.A. Mobile device credit account
US8120073B2 (en) * 2008-12-31 2012-02-21 Intel Corporation Trigate transistor having extended metal gate electrode
KR101543330B1 (ko) * 2009-08-05 2015-08-11 삼성전자주식회사 반도체 소자의 제조 방법
US8813014B2 (en) * 2009-12-30 2014-08-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for making the same using semiconductor fin density design rules
US8278703B2 (en) * 2010-02-08 2012-10-02 Micron Technology, Inc. Cross-hair cell based floating body device
US8399931B2 (en) * 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US9337318B2 (en) 2012-10-26 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with dummy gate on non-recessed shallow trench isolation (STI)
KR102003023B1 (ko) * 2012-12-24 2019-07-24 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR102003276B1 (ko) * 2013-02-14 2019-07-24 삼성전자 주식회사 반도체 소자 제조 방법
US8785284B1 (en) * 2013-02-20 2014-07-22 International Business Machines Corporation FinFETs and fin isolation structures
US8829606B1 (en) * 2013-03-13 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Ditches near semiconductor fins and methods for forming the same
KR102072410B1 (ko) 2013-08-07 2020-02-03 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9318366B2 (en) * 2014-01-06 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming integrated circuit having modified isolation structure
CN105336609B (zh) * 2014-06-12 2018-11-16 中芯国际集成电路制造(上海)有限公司 一种FinFET器件及其制造方法、电子装置
US9324619B2 (en) * 2014-08-25 2016-04-26 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US9514998B1 (en) * 2015-05-11 2016-12-06 International Business Machines Corporation Polysilicon resistor formation in silicon-on-insulator replacement metal gate finFET processes
KR102448597B1 (ko) * 2015-06-24 2022-09-27 삼성전자주식회사 반도체 장치
KR102393321B1 (ko) 2015-06-25 2022-04-29 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102352157B1 (ko) 2015-09-01 2022-01-17 삼성전자주식회사 집적회로 소자
US9929023B2 (en) * 2015-11-19 2018-03-27 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device
CN110573340A (zh) 2016-12-12 2019-12-13 汉华阿兹德尔股份有限公司 包括提供增强的可成形性的表面层的复合材料制品
KR102487548B1 (ko) 2017-09-28 2023-01-11 삼성전자주식회사 집적회로 소자
US10658482B2 (en) * 2017-11-01 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Plate design to decrease noise in semiconductor devices
US11088022B2 (en) * 2018-09-27 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Different isolation liners for different type FinFETs and associated isolation feature fabrication
KR20220087229A (ko) 2020-12-17 2022-06-24 삼성전자주식회사 반도체 소자

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657259B2 (en) * 2001-12-04 2003-12-02 International Business Machines Corporation Multiple-plane FinFET CMOS
US6888187B2 (en) * 2002-08-26 2005-05-03 International Business Machines Corporation DRAM cell with enhanced SER immunity
US6787409B2 (en) * 2002-11-26 2004-09-07 Mosel Vitelic, Inc. Method of forming trench isolation without grooving
US6911383B2 (en) 2003-06-26 2005-06-28 International Business Machines Corporation Hybrid planar and finFET CMOS devices
US6888199B2 (en) * 2003-10-07 2005-05-03 International Business Machines Corporation High-density split-gate FinFET
KR20050080969A (ko) * 2004-02-12 2005-08-18 삼성전자주식회사 ｆｉｎ ＦＥＴ의 제조방법
KR100642632B1 (ko) * 2004-04-27 2006-11-10 삼성전자주식회사 반도체소자의 제조방법들 및 그에 의해 제조된 반도체소자들
KR100610421B1 (ko) * 2005-03-25 2006-08-08 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7719058B2 (en) * 2005-10-12 2010-05-18 Seliskar John J Mixed-signal semiconductor platform incorporating fully-depleted castellated-gate MOSFET device and method of manufacture thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI470804B (zh) * 2011-09-06 2015-01-21 Toshiba Kk 半導體裝置及其製造方法
TWI788916B (zh) * 2020-07-29 2023-01-01 南韓商三星電子股份有限公司 半導體記憶體元件

Also Published As

Publication number Publication date
KR100744137B1 (ko) 2007-08-01
TWI347640B (en) 2011-08-21
US20100200933A1 (en) 2010-08-12
US20070235785A1 (en) 2007-10-11
US8497175B2 (en) 2013-07-30
TW200739739A (en) 2007-10-16
US7728381B2 (en) 2010-06-01

Similar Documents

Publication Publication Date Title
CN101051637A (zh) 半导体器件及其制造方法
KR102427326B1 (ko) 반도체 소자 및 이의 제조 방법
US10825810B2 (en) Semicondcutor device including a semiconductor extension layer between active regions
US9281368B1 (en) Split-gate trench power MOSFET with protected shield oxide
CN1177370C (zh) 具有多栅绝缘层的半导体器件及其制造方法
CN1290195C (zh) 半导体装置及其制造方法
CN1925119A (zh) 制造半导体器件的方法
CN1645628A (zh) 绝缘栅极型半导体装置及其制造方法
CN1956222A (zh) 半导体装置及其制造方法
CN1674298A (zh) 场效应晶体管
CN1967842A (zh) 使用接触型氮化物镶嵌掩模的局部镶嵌FinFET的制造
CN1897255A (zh) 具有垂直沟道的半导体器件及其制造方法
CN1909211A (zh) 非易失性存储器件及其制造方法
CN1841739A (zh) 半导体器件及其制造方法
CN1152425C (zh) 制作具有垂直的mos晶体管的集成电路的方法
JP5604019B2 (ja) 半導体装置の製造方法、及び、半導体装置
KR101959388B1 (ko) 반도체 소자 및 그 제조 방법
CN1557023A (zh) 用于包覆栅金属氧化物半导体场效应晶体管的方法
US8119486B2 (en) Methods of manufacturing semiconductor devices having a recessed-channel
US20070131996A1 (en) Non-volatile memory device and fabricating method thereof
CN1523676A (zh) 半导体装置
CN109411536B (zh) 具有周围有基础绝缘结构的有源柱的半导体装置
CN1617321A (zh) 半导体器件及其制造方法
JP2008108923A (ja) 半導体装置及びその製造方法
CN100351999C (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication