JP5604019B2 - 半導体装置の製造方法、及び、半導体装置 - Google Patents
半導体装置の製造方法、及び、半導体装置 Download PDFInfo
- Publication number
- JP5604019B2 JP5604019B2 JP2014516127A JP2014516127A JP5604019B2 JP 5604019 B2 JP5604019 B2 JP 5604019B2 JP 2014516127 A JP2014516127 A JP 2014516127A JP 2014516127 A JP2014516127 A JP 2014516127A JP 5604019 B2 JP5604019 B2 JP 5604019B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- fin
- insulating film
- forming
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 56
- 239000010410 layer Substances 0.000 claims description 205
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 194
- 229910052710 silicon Inorganic materials 0.000 claims description 194
- 239000010703 silicon Substances 0.000 claims description 194
- 229910052751 metal Inorganic materials 0.000 claims description 62
- 239000002184 metal Substances 0.000 claims description 62
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 40
- 229920005591 polysilicon Polymers 0.000 claims description 40
- 238000009792 diffusion process Methods 0.000 claims description 36
- 229910021332 silicide Inorganic materials 0.000 claims description 33
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 20
- 239000011229 interlayer Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 description 12
- 239000000463 material Substances 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000010354 integration Effects 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910015900 BF3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は半導体装置の製造方法、及び、半導体装置に関する。
半導体集積回路、特にＭＯＳトランジスタを用いた集積回路は、高集積化の一途を辿っている。この高集積化に伴って、その中で用いられているＭＯＳトランジスタはナノ領域まで微細化が進んでいる。このようなＭＯＳトランジスタの微細化が進むと、リーク電流の抑制が困難であり、必要な電流量確保の要請から回路の占有面積をなかなか小さくできない、といった問題があった。このような問題を解決するために、基板に対してソース、ゲート、ドレインが垂直方向に配置され、ゲート電極が柱状半導体層を取り囲む構造のSurrounding Gate Transistor（以下、「ＳＧＴ」という。）が提案されている（例えば、特許文献１、特許文献２、特許文献３を参照）。
従来のＳＧＴの製造方法では、コンタクト深さが異なるため、シリコン柱上部のコンタクト孔と、シリコン柱下部の平面状シリコン層上のコンタクト孔を別々に形成している（例えば特許文献４を参照）。別々に形成するため、工程数が増大する。
シリコン柱上部のコンタクト孔と、シリコン柱下部の平面状シリコン層上のコンタクト孔を別々に形成しているが、シリコン柱上部のコンタクト孔をエッチングしすぎると、ゲート電極に達する可能性があり、エッチングが足らないとシリコン柱上部とコンタクトが絶縁する可能性がある。
また、シリコン柱下部の平面状シリコン層上のコンタクト孔は深いため、コンタクト孔を埋めることが難しい。また、深いコンタクト孔を形成することは難しい。
また、従来のＳＧＴの製造方法では、窒化膜ハードマスクが柱状に形成されたシリコン柱を形成し、シリコン柱下部の拡散層を形成した後、ゲート材料を堆積し、その後にゲート材料を平坦化、エッチバックをし、シリコン柱と窒化膜ハードマスクの側壁に絶縁膜サイドウォールを形成する。その後、ゲート配線のためのレジストパターンを形成し、ゲート材料をエッチングした後、窒化膜ハードマスクを除去し、シリコン柱上部に拡散層を形成している（例えば、特許文献５を参照）。
このような方法では、シリコン柱間隔が狭くなったとき、厚いゲート材料をシリコン柱間に堆積しなければならず、シリコン柱間にボイドと呼ばれる孔が形成されることがある。ボイドが形成されると、エッチバック後にゲート材料に孔ができる。その後絶縁膜サイドウォールを形成するために絶縁膜を堆積するとボイド内に絶縁膜が堆積する。従って、ゲート材料加工が難しい。
そこで、シリコン柱形成後、ゲート酸化膜を形成し、薄いポリシリコンを堆積後、シリコン柱上部を覆いゲート配線を形成するためのレジストを形成し、ゲート配線をエッチングし、その後、酸化膜を厚く堆積し、シリコン柱上部を露出し、シリコン柱上部の薄いポリシリコンを除去し、厚い酸化膜をウエットエッチングにて除去することが提案されている（例えば非特許文献１を参照）。
しかしながら、ゲート電極に金属を用いるための方法は示されていない。また、シリコン柱上部を覆いゲート配線を形成するためのレジストを形成しなければならず、従って、シリコン柱上部を覆わねばならず自己整合プロセスではない。
また、ゲート配線と基板間の寄生容量を低減するために、従来のＭＯＳトランジスタでは、第１の絶縁膜を用いている。例えばＦＩＮＦＥＴ（非特許文献２）では、１つのフィン状半導体層の周囲に第１の絶縁膜を形成し、第１の絶縁膜をエッチバックし、フィン状半導体層を露出し、ゲート配線と基板間の寄生容量を低減している。そのためＳＧＴにおいてもゲート配線と基板間の寄生容量を低減するために第１の絶縁膜を用いる必要がある。ＳＧＴではフィン状半導体層に加えて、柱状半導体層があるため、柱状半導体層を形成するための工夫が必要である。
そこで、ゲート配線と基板間の寄生容量を低減し、柱状シリコン層上部のコンタクトを形成せず、金属配線と柱状シリコン層上部を直接接続するＳＧＴの製造方法とその結果得られるＳＧＴの構造を提供することを目的とする。
本発明の半導体装置の製造方法は、シリコン基板上にフィン状シリコン層を形成し、前記フィン状シリコン層の周囲に第一の絶縁膜を形成し、前記フィン状シリコン層の上部に柱状シリコン層を形成する第１工程と、前記柱状シリコン層の周囲に形成されたゲート絶縁膜と、前記ゲート絶縁膜の周囲に形成されたゲート電極と、前記ゲート電極に接続されたゲート配線とを形成する第２の工程と、前記柱状シリコン層の上部に第１の拡散層を形成し、前記柱状シリコン層の下部と前記フィン状シリコン層の上部に第２の拡散層を形成する第３の工程と、前記第１の拡散層上と前記第２の拡散層上に第１のシリサイドと第２のシリサイドを形成する第４の工程と、前記第４の工程の後、層間絶縁膜を堆積し、前記層間絶縁膜を平坦化し、エッチバックを行い、前記柱状シリコン層上部を露出し、前記柱状シリコン層上部を露出した後、第１のコンタクトを形成するための第５のレジストを形成し、前記層間絶縁膜をエッチングすることによりコンタクト孔を形成し、金属を堆積することにより前記第２のシリサイド上に第１のコンタクトを形成し、金属配線を形成するための第６のレジストを形成し、エッチングを行うことにより前記金属配線を形成する第５の工程とを有することを特徴とする。
また、前記第１の工程であって、前記柱状シリコン層の幅は前記フィン状シリコン層の幅と同じであることを特徴とする。
前記第１の工程であって、シリコン基板上にフィン状シリコン層を形成するための第１のレジストを形成し、シリコン基板をエッチングし、前記フィン状シリコン層を形成し、前記第１のレジストを除去し、前記フィン状シリコン層の周囲に第１の絶縁膜を堆積し、前記第１の絶縁膜をエッチバックし、前記フィン状シリコン層の上部を露出し、前記フィン状シリコン層に直交するように第２のレジストを形成し、前記フィン状シリコン層をエッチングし、前記第２のレジストを除去することにより、前記フィン状シリコン層と前記第２のレジストとが直交する部分が前記柱状シリコン層となるよう前記柱状シリコン層を形成することを特徴とする。
前記第２の工程であって、前記柱状シリコン層の周囲にゲート絶縁膜を形成し、前記ゲート絶縁膜の周囲に金属膜及びポリシリコン膜を成膜し、前記ポリシリコン膜の膜厚は前記柱状シリコン層の幅より薄いのであって、ゲート配線を形成するための第３のレジストを形成し、異方性エッチングを行うことにより前記ゲート配線を形成し、第４のレジストを堆積し、前記柱状シリコン層上部側壁の前記ポリシリコン膜を露出し、露出した前記ポリシリコン膜をエッチングにより除去し、前記第４のレジストを剥離し、前記金属膜をエッチングにより除去し、前記ゲート配線に接続するゲート電極を形成することを特徴とする。
また、本発明の半導体装置は、シリコン基板上に形成されたフィン状シリコン層と、前記フィン状シリコン層の周囲に形成された第１の絶縁膜と、前記フィン状シリコン層上に形成された柱状シリコン層と、前記柱状シリコン層の幅は前記フィン状シリコン層の幅と同じであって、前記柱状シリコン層の周囲に形成されたゲート絶縁膜と、前記ゲート絶縁膜の周囲に形成されたゲート電極と、前記ゲート電極に接続された前記フィン状シリコン層に直交する方向に延在するゲート配線と、前記柱状シリコン層の上部に形成された第１の拡散層と、前記フィン状シリコン層の上部と前記柱状シリコン層の下部に形成された第２の拡散層と、前記第１の拡散層の上部に形成された第１のシリサイドと、前記第２の拡散層の上部に形成された第２のシリサイドと、第２のシリサイド上に形成された第１のコンタクトと、第１のシリサイド上に形成された第１の金属配線と、第１のコンタクト上に形成された第２の金属配線と、を有することを特徴とする。
また、前記ゲート絶縁膜の周囲に形成された金属膜及びポリシリコン膜の積層構造からなるゲート電極、を有し、前記ポリシリコン膜の膜厚は前記柱状シリコン層の幅より薄いことを特徴とする。
また、前記第１のコンタクトの深さは、前記柱状シリコン層の高さより低いことを特徴とする。
本発明によれば、ゲート配線と基板間の寄生容量を低減し、柱状シリコン層上部のコンタクトを形成せず、金属配線と柱状シリコン層上部を直接接続するＳＧＴの製造方法とその結果得られるＳＧＴの構造を提供することができる。
金属配線と柱状シリコン層上部を直接接続するため、柱状シリコン層上部のコンタクトを形成する工程が不要となる。
また、金属配線と柱状シリコン層上部を直接接続するため、第１のコンタクトのためのコンタクト孔深さを浅くすることができるため、コンタクト孔を形成しやすく、さらにコンタクト孔を金属で埋めることが容易である。
また、フィン状シリコン層、第１の絶縁膜、柱状シリコン層形成を、従来のＦＩＮＦＥＴの製造方法を元にしたため、容易に形成できる。
また、前記柱状シリコン層の周囲にゲート絶縁膜を形成し、前記ゲート絶縁膜の周囲に金属膜及びポリシリコン膜を成膜し、前記ポリシリコン膜の膜厚は前記柱状シリコン層の幅より薄いのであって、ゲート配線を形成するための第３のレジストを形成し、異方性エッチングを行うことにより前記ゲート配線を形成し、第４のレジストを堆積し、前記柱状シリコン層上部側壁の前記ポリシリコン膜を露出し、露出した前記ポリシリコン膜をエッチングにより除去し、前記第４のレジストを剥離し、前記金属膜をエッチングにより除去し、前記ゲート配線に接続するゲート電極を形成する第２の工程、により自己整合プロセスを実現している。自己整合プロセスであるから、高集積化が可能となる。
以下に、本発明の実施形態に係るＳＧＴの構造を形成するための製造工程を、図２〜図３１を参照して説明する。
まずシリコン基板１０１上にフィン状シリコン層１０３を形成し、フィン状シリコン層１０３の周囲に第１の絶縁膜１０４を形成し、フィン状シリコン層１０３の上部に柱状シリコン層１０６を形成する製造方法を示す。図２に示すように、シリコン基板１０１上にフィン状シリコン層を形成するための第１のレジスト１０２を形成する。
図３に示すように、シリコン基板１０１をエッチングし、フィン状シリコン層１０３を形成する。今回はレジストをマスクとしてフィン状シリコン層を形成したが、酸化膜や窒化膜といったハードマスクを用いてもよい。
図４に示すように、第１のレジスト１０２を除去する。
図５に示すように、フィン状シリコン層１０３の周囲に第１の絶縁膜１０４を堆積する。第１の絶縁膜として高密度プラズマによる酸化膜や低圧化学気相堆積による酸化膜を用いてもよい。
図６に示すように、第１の絶縁膜１０４をエッチバックし、フィン状シリコン層１０３の上部を露出する。ここまでは、非特許文献２のフィン状シリコン層の製法と同じである。
図７に示すように、フィン状シリコン層１０３に直交するように第２のレジスト１０５を形成する。フィン状シリコン層１０３と第２のレジスト１０５とが直交する部分が柱状シリコン層となる部分である。ライン状のレジストを用いることができるため、パターン後にレジストが倒れる可能性が低く、安定したプロセスとなる。
図８に示すように、フィン状シリコン層１０３をエッチングする。フィン状シリコン層１０３と第２のレジスト１０５とが直交する部分が柱状シリコン層１０６となる。従って、柱状シリコン層１０６の幅は、フィン状シリコン層の幅と同じとなる。フィン状シリコン層１０３の上部に柱状シリコン層１０６が形成され、フィン状シリコン層１０３の周囲には第１の絶縁膜１０４が形成された構造となる。
図９に示すように、第２のレジスト１０５を除去する。
次に、柱状シリコン層１０６の周囲にゲート絶縁膜１０７を形成し、ゲート絶縁膜１０７の周囲に金属膜１０８及びポリシリコン膜１０９を成膜する。ポリシリコン膜１０９の膜厚は柱状シリコン層の幅より薄い。ゲート配線１１１ｂを形成するための第３のレジスト１１０を形成し、異方性エッチングを行うことによりゲート配線１１１ｂを形成し、第４のレジスト１１２を堆積し、柱状シリコン層１０６上部側壁のポリシリコン膜１０９を露出し、露出したポリシリコン膜１０９をエッチングにより除去し、第４のレジスト１１２を剥離し、金属膜１０８をエッチングにより除去し、ゲート配線１１１ｂに接続するゲート電極１１１ａを形成する製造方法を示す。
図１０に示すように、柱状シリコン層１０６の周囲にゲート絶縁膜１０７を形成し、ゲート絶縁膜１０７の周囲に金属膜１０８及びポリシリコン膜１０９を成膜する。このとき、薄いポリシリコン膜１０９を使用する。従って、ポリシリコン膜中にボイドが形成されることを防ぐことができる。薄いポリシリコン膜１０９の厚さは、２０ｎｍ以下が好ましい。金属膜１０８は、窒化チタンといった、半導体工程に用いられ、トランジスタのしきい値電圧を設定する金属であればよい。ゲート絶縁膜１０７は、酸化膜、酸窒化膜、高誘電体膜といった、半導体工程に用いられるものであればよい。
図１１に示すように、ゲート配線１１１ｂを形成するための第３のレジスト１１０を形成する。本実施例においては、レジスト高さが柱状シリコン層より高くなるように記載した。ゲート配線幅が細くなるにつれて、柱状シリコン層上部のポリシリコンが露出しやすくなる。レジスト高さが柱状シリコン層より低くなってもよい。
図１２に示すように、ポリシリコン膜１０９と金属膜１０８をエッチングする。ゲート電極１１１ａとゲート配線１１１ｂとが形成される。このとき、柱状シリコン層上部のレジスト厚さが薄くもしくは、柱状シリコン層上部のポリシリコンが露出していると、エッチング中に、柱状シリコン層上部がエッチングされることがある。この場合、柱状シリコン層を形成時の柱状シリコン層の高さと、所望の柱状シリコン層高さと後にゲート配線エッチング中に削られる分の高さとの和を同じにすることが望ましい。従って、本発明の製造工程は、自己整合プロセスとなる。
図１３に示すように、第３のレジストを剥離する。
図１４に示すように、第４のレジスト１１２を堆積し、柱状シリコン層１０６上部側壁のポリシリコン膜１０９を露出する。レジストエッチバックを用いることが好ましい。また、スピンオングラスといった塗布膜を用いてもよい。
図１５に示すように、露出したポリシリコン膜１０９をエッチングにより除去する。等方性ドライエッチングが好ましい。
図１６に示すように、第４のレジスト１１２を剥離する。
図１７に示すように、前記金属膜１０８をエッチングにより除去し、柱状シリコン層１０６側壁に、金属膜１０８を残存させる。等方性エッチングが好ましい。柱状シリコン層１０６の側壁の金属膜１０８とポリシリコン膜１０９とでゲート電極１１１ａが形成される。従って、自己整合プロセスとなる。
以上により、柱状シリコン層１０６の周囲にゲート絶縁膜１０７を形成し、ゲート絶縁膜１０７の周囲に金属膜１０８及びポリシリコン膜１０９を成膜し、このポリシリコン膜１０９の膜厚は柱状シリコン層の幅より薄く、ゲート配線１１１ｂを形成するための第３のレジスト１１０を形成し、異方性エッチングを行うことによりゲート配線１１１ｂを形成し、第４のレジスト１１２を堆積し、柱状シリコン層１０６上部側壁のポリシリコン膜１０９を露出し、露出したポリシリコン膜１０９をエッチングにより除去し、第４のレジスト１１２を剥離し、金属膜１０８をエッチングにより除去し、ゲート配線１１１ｂに接続するゲート電極１１１ａを形成する製造方法が示された。
次に、柱状シリコン層１０６の上部に第１の拡散層１１４を形成し、柱状シリコン層１０６の下部とフィン状シリコン層１０３の上部に第２の拡散層１１３を形成する製造方法を示す。
図１８に示すように、砒素を注入し、第１の拡散層１１４と第２の拡散層１１３を形成する。ｐＭＯＳの場合には、ボロンもしくはフッ化ボロンを注入する。
図１９に示すように、窒化膜１１５を堆積し、熱処理を行う。窒化膜の代わりに酸化膜を用いてもよい。
以上により、柱状シリコン層１０６の上部に第１の拡散層１１４を形成し、柱状シリコン層１０６の下部とフィン状シリコン層１０３の上部に第２の拡散層１１３を形成する製造方法が示された。
次に、第１の拡散層１１４上と第２の拡散層１１３上に第１のシリサイド１１８、第２のシリサイド１１７を形成する製造方法を示す。
図２０に示すように、窒化膜１１５をエッチングしサイドウォール状に残存させ、ゲート絶縁膜１０７をエッチングすることにより、窒化膜サイドウォール１１６ａ、１１６ｂを形成する。
次に、図２１に示すように、金属を堆積し、熱処理し、未反応の金属を除去することで、第１の拡散層１１４上と第２の拡散層１１３上とゲート配線１１１ｂに第１のシリサイド１１８、第２のシリサイド１１７、シリサイド１１９を形成する。ゲート電極１１１ａ上部が露出している場合には、ゲート電極１１１ａ上部にシリサイド１２０が形成される。
ポリシリコン膜１０９が薄いため、ゲート配線１１１ｂは、金属膜１０８とシリサイド１１９の積層構造となりやすい。シリサイド１１９と金属膜１０８とが直接接触するため、低抵抗化をすることができる。
以上により、第１の拡散層１１４上と第２の拡散層１１３上とゲート配線１１１ｂに第１のシリサイド１１８、第２のシリサイド１１７を形成する製造方法が示された。
次に、層間絶縁膜１２１を堆積し、前記層間絶縁膜１２１を平坦化し、エッチバックを行い、前記柱状シリコン層１０６上部を露出し、前記柱状シリコン層１０６上部を露出した後、第１のコンタクト１２７を形成するための第５のレジスト１２２を形成し、前記層間絶縁膜１２１をエッチングすることによりコンタクト孔１２３を形成し、金属１３０を堆積することにより前記第２のシリサイド１１７上に第１のコンタクト１２７を形成し、金属配線１３４、１３５、１３６を形成するための第６のレジスト１３１、１３２、１３３を形成し、エッチングを行うことにより前記金属配線１３４、１３５、１３６を形成する製造方法を示す。
図２２に示すように、窒化膜といったコンタクトストッパー１４０を成膜し、層間絶縁膜１２１を形成する。
図２３に示すように、エッチバックを行い、前記柱状シリコン層１０６上のコンタクトストッパー１４０を露出する。
図２４に示すように、コンタクト孔１２３，１２４を形成するための第５のレジスト１２２を形成する。
図２５に示すように、層間絶縁膜１２１をエッチングし、コンタクト孔１２３、１２４を形成する。
図２６に示すように、第５のレジスト１２２を剥離する。
図２７に示すように、コンタクトストッパー１４０をエッチングし、コンタクト孔１２３、１２４下のコンタクトストッパー１４０と、前記柱状シリコン層１０６上のコンタクトストッパーを除去する。
図２８に示すように、金属１３０を堆積し、第１のコンタクト１２７、１２９を形成する。このとき、金属配線と柱状シリコン層上部を直接接続するため、柱状シリコン層上部のコンタクトを形成する工程が不要である。また、第１のコンタクトのためのコンタクト孔深さを浅くすることができるため、コンタクト孔を形成しやすく、さらにコンタクト孔を金属で埋めることが容易である。
図２９に示すように、金属配線を形成するための第６のレジスト１３１、１３２、１３３を形成する。
図３０に示すように、金属１３０をエッチングし、金属配線１３４、１３５、１３６を形成する。
図３１に示すように、第６のレジスト１３１、１３２、１３３を剥離する。
以上により、層間絶縁膜１２１を堆積し、前記層間絶縁膜１２１を平坦化し、エッチバックを行い、前記柱状シリコン層１０６上部を露出し、前記柱状シリコン層１０６上部を露出した後、第１のコンタクト１２７を形成するための第５のレジスト１２２を形成し、前記層間絶縁膜１２１をエッチングすることによりコンタクト孔１２３を形成し、金属１３０を堆積することにより前記第２のシリサイド１１７上に第１のコンタクト１２７を形成し、金属配線１３４、１３５、１３６を形成するための第６のレジスト１３１、１３２、１３３を形成し、エッチングを行うことにより前記金属配線１３４、１３５、１３６を形成する製造方法が示された。
以上により、ゲート配線と基板間の寄生容量を低減し、柱状シリコン層上部のコンタクトを形成せず、金属配線と柱状シリコン層上部を直接接続するＳＧＴの製造方法が示された。
上記製造方法によって得られる半導体装置の構造を図１に示す。図１に示すように、半導体装置は、シリコン基板１０１上に形成されたフィン状シリコン層１０３と、フィン状シリコン層１０３の周囲に形成された第１の絶縁膜１０４と、フィン状シリコン層１０３上に形成された柱状シリコン層１０６と、ここで柱状シリコン層１０６の幅はフィン状シリコン層１０３の幅と同じであり、柱状シリコン層１０６の周囲に形成されたゲート絶縁膜１０７と、ゲート絶縁膜１０７の周囲に形成されたゲート電極１１１ａと、ゲート電極１１１ａに接続されたフィン状シリコン層１０３に直交する方向に延在するゲート配線１１１ｂと、柱状シリコン層１０６の上部に形成された第１の拡散層１１４と、フィン状シリコン層１０３の上部と柱状シリコン層１０６の下部に形成された第２の拡散層１１３と、第１の拡散層１１４の上部に形成された第１のシリサイド１１８と、第２の拡散層１１３の上部に形成された第２のシリサイド１１７と、第２のシリサイド１１７上に形成された第１のコンタクト１２７と、第１のシリサイド１１８上に形成された第１の金属配線１３５と、第１のコンタクト１２７上に形成された第２の金属配線１３４と、を有する。
また、ゲート絶縁膜１０７の周囲に形成された金属膜１０８及びポリシリコン膜１０９の積層構造からなるゲート電極１１１ａ、を有し、ポリシリコン膜１０９の膜厚は柱状シリコン層１０６の幅より薄い。
また、第１のコンタクト１２７の深さは、柱状シリコン層１０６の高さより低い。第１のコンタクト１２７の深さが浅いため、第１のコンタクト抵抗を低減することができる。
なお、本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明の一実施例を説明するためのものであり、本発明の範囲を限定するものではない。
例えば、上記実施例において、ｐ型（ｐ+型を含む。）とｎ型（ｎ+型を含む。）とをそれぞれ反対の導電型とした半導体装置の製造方法、及び、それにより得られる半導体装置も当然に本発明の技術的範囲に含まれる。
１０１．シリコン基板
１０２．第１のレジスト
１０３．フィン状シリコン層
１０４．第１の絶縁膜
１０５．第２のレジスト
１０６．柱状シリコン層
１０７．ゲート絶縁膜
１０８．金属膜
１０９．ポリシリコン膜
１１０．第３のレジスト
１１１ａ．ゲート電極
１１１ｂ．ゲート配線
１１２．第４のレジスト
１１３．第２の拡散層
１１４．第１の拡散層
１１５．窒化膜
１１６ａ．窒化膜サイドウォール
１１６ｂ．窒化膜サイドウォール
１１７．第２のシリサイド
１１８．第１のシリサイド
１１９．シリサイド
１２０．シリサイド
１２１．層間絶縁膜
１２２．第５のレジスト
１２３．コンタクト孔
１２４．コンタクト孔
１２７．第１のコンタクト
１２９．第１のコンタクト
１３０．金属
１３１．第６のレジスト
１３２．第６のレジスト
１３３．第６のレジスト
１３４．金属配線
１３５．金属配線
１３６．金属配線
１４０．コンタクトストッパー
１０２．第１のレジスト
１０３．フィン状シリコン層
１０４．第１の絶縁膜
１０５．第２のレジスト
１０６．柱状シリコン層
１０７．ゲート絶縁膜
１０８．金属膜
１０９．ポリシリコン膜
１１０．第３のレジスト
１１１ａ．ゲート電極
１１１ｂ．ゲート配線
１１２．第４のレジスト
１１３．第２の拡散層
１１４．第１の拡散層
１１５．窒化膜
１１６ａ．窒化膜サイドウォール
１１６ｂ．窒化膜サイドウォール
１１７．第２のシリサイド
１１８．第１のシリサイド
１１９．シリサイド
１２０．シリサイド
１２１．層間絶縁膜
１２２．第５のレジスト
１２３．コンタクト孔
１２４．コンタクト孔
１２７．第１のコンタクト
１２９．第１のコンタクト
１３０．金属
１３１．第６のレジスト
１３２．第６のレジスト
１３３．第６のレジスト
１３４．金属配線
１３５．金属配線
１３６．金属配線
１４０．コンタクトストッパー
Claims (7)
- シリコン基板上にフィン状シリコン層を形成し、前記フィン状シリコン層の周囲に第一の絶縁膜を形成し、前記フィン状シリコン層の上部に柱状シリコン層を形成する第１の工程と、
前記柱状シリコン層の周囲に形成されたゲート絶縁膜と、前記ゲート絶縁膜の周囲に形成されたゲート電極と、前記ゲート電極に接続されたゲート配線とを形成する第２の工程と、
前記柱状シリコン層の上部に第１の拡散層を形成し、前記柱状シリコン層の下部と前記フィン状シリコン層の上部に第２の拡散層を形成する第３の工程と、
前記第１の拡散層上と前記第２の拡散層上に第１のシリサイドと第２のシリサイドを形成する第４の工程と、
前記第４の工程の後、層間絶縁膜を堆積し、前記層間絶縁膜を平坦化し、エッチバックを行い、前記柱状シリコン層上部を露出し、前記柱状シリコン層上部を露出した後、第１のコンタクトを形成するための第５のレジストを形成し、前記層間絶縁膜をエッチングすることによりコンタクト孔を形成し、金属を堆積することにより前記第２のシリサイド上に第１のコンタクトを形成し、金属配線を形成するための第６のレジストを形成し、エッチングを行うことにより前記金属配線を形成する第５の工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記第１の工程において、前記柱状シリコン層の幅は前記フィン状シリコン層の幅と同じであることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第１の工程において、
シリコン基板上にフィン状シリコン層を形成するための第１のレジストを形成し、シリコン基板をエッチングし、前記フィン状シリコン層を形成し、前記第１のレジストを除去し、
前記フィン状シリコン層の周囲に第１の絶縁膜を堆積し、前記第１の絶縁膜をエッチバックし、前記フィン状シリコン層の上部を露出し、前記フィン状シリコン層に直交するように第２のレジストを形成し、前記フィン状シリコン層をエッチングし、前記第２のレジストを除去することにより、前記フィン状シリコン層と前記第２のレジストとが直交する部分が前記柱状シリコン層となるよう前記柱状シリコン層を形成することを特徴とする請求項２に記載の半導体装置の製造方法。 - 前記第２の工程において、
前記柱状シリコン層の周囲にゲート絶縁膜を形成し、
前記ゲート絶縁膜の周囲に金属膜及びポリシリコン膜を成膜し、ここで、前記ポリシリコン膜の膜厚は前記柱状シリコン層の幅より薄く、
ゲート配線を形成するための第３のレジストを形成し、
異方性エッチングを行うことにより前記ゲート配線を形成し、
第４のレジストを堆積し、前記柱状シリコン層上部側壁の前記ポリシリコン膜を露出し、露出した前記ポリシリコン膜をエッチングにより除去し、前記第４のレジストを剥離し、前記金属膜をエッチングにより除去し、前記ゲート配線に接続するゲート電極を形成することを特徴とする請求項１に記載の半導体装置の製造方法。 - シリコン基板上に形成されたフィン状シリコン層と、
前記フィン状シリコン層の周囲に形成された第１の絶縁膜と、
前記フィン状シリコン層上に形成された柱状シリコン層と、
前記柱状シリコン層の幅は前記フィン状シリコン層の幅と同じであって、
前記柱状シリコン層の周囲に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成されたゲート電極と、
前記ゲート電極に接続された前記フィン状シリコン層に直交する方向に延在するゲート配線と、
前記柱状シリコン層の上部に形成された第１の拡散層と、
前記フィン状シリコン層の上部と前記柱状シリコン層の下部に形成された第２の拡散層と、
前記第１の拡散層の上部に形成された第１のシリサイドと、
前記第２の拡散層の上部に形成された第２のシリサイドと、
第２のシリサイド上に形成された第１のコンタクトと、
第１のシリサイド上に形成された第１の金属配線と、
第１のコンタクト上に形成された第２の金属配線と、
を有することを特徴とする半導体装置。 - 前記ゲート絶縁膜の周囲に形成された金属膜及びポリシリコン膜の積層構造からなるゲート電極、を有し、
前記ポリシリコン膜の膜厚は前記柱状シリコン層の幅より薄いことを特徴とする請求項５に記載の半導体装置。 - 前記第１のコンタクトの深さは、前記柱状シリコン層の高さより低いことを特徴とする請求項５に記載の半導体装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2012/076106 WO2014057532A1 (ja) | 2012-10-09 | 2012-10-09 | 半導体装置の製造方法、及び、半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014169491A Division JP5903139B2 (ja) | 2014-08-22 | 2014-08-22 | 半導体装置の製造方法、及び、半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP5604019B2 true JP5604019B2 (ja) | 2014-10-08 |
| JPWO2014057532A1 JPWO2014057532A1 (ja) | 2016-08-25 |
Family
ID=50477021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014516127A Active JP5604019B2 (ja) | 2012-10-09 | 2012-10-09 | 半導体装置の製造方法、及び、半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP5604019B2 (ja) |
| TW (1) | TW201415635A (ja) |
| WO (1) | WO2014057532A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5798276B1 (ja) | 2014-06-16 | 2015-10-21 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置の製造方法、及び、半導体装置 |
| JP5902868B1 (ja) * | 2014-06-16 | 2016-04-13 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置の製造方法、及び、半導体装置 |
| JP6055883B2 (ja) * | 2015-08-20 | 2016-12-27 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置の製造方法、及び、半導体装置 |
| JP6211637B2 (ja) * | 2016-02-01 | 2017-10-11 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置の製造方法、及び、半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010258345A (ja) * | 2009-04-28 | 2010-11-11 | Unisantis Electronics Japan Ltd | Ｍｏｓトランジスタ及びｍｏｓトランジスタを備えた半導体装置の製造方法 |
| JP2011040682A (ja) * | 2009-08-18 | 2011-02-24 | Unisantis Electronics Japan Ltd | 半導体装置とその製造方法 |
-
2012
- 2012-10-09 JP JP2014516127A patent/JP5604019B2/ja active Active
- 2012-10-09 WO PCT/JP2012/076106 patent/WO2014057532A1/ja active Application Filing
-
2013
- 2013-10-04 TW TW102135935A patent/TW201415635A/zh unknown
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010258345A (ja) * | 2009-04-28 | 2010-11-11 | Unisantis Electronics Japan Ltd | Ｍｏｓトランジスタ及びｍｏｓトランジスタを備えた半導体装置の製造方法 |
| JP2011040682A (ja) * | 2009-08-18 | 2011-02-24 | Unisantis Electronics Japan Ltd | 半導体装置とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2014057532A1 (ja) | 2016-08-25 |
| TW201415635A (zh) | 2014-04-16 |
| WO2014057532A1 (ja) | 2014-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5595619B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| JP5731073B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| WO2015019444A1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| JP5604019B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| JP5692886B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| US9287396B2 (en) | Semiconductor device | |
| JP5903139B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| JP5596245B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| JP6114425B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| JP5646116B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| JP5749818B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| TW201419548A (zh) | 半導體裝置的製造方法以及半導體裝置 | |
| JP6405026B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| JP6501819B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| JP6375316B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| JP5869079B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| JP5928566B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| JP5685344B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| JP5869166B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| JP5936653B2 (ja) | 半導体装置 | |
| JP2015046623A (ja) | 半導体装置の製造方法、及び、半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140703 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140728 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140822 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5604019 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |