JP5604019B2 - 半導体装置の製造方法、及び、半導体装置 - Google Patents
半導体装置の製造方法、及び、半導体装置 Download PDFInfo
- Publication number
- JP5604019B2 JP5604019B2 JP2014516127A JP2014516127A JP5604019B2 JP 5604019 B2 JP5604019 B2 JP 5604019B2 JP 2014516127 A JP2014516127 A JP 2014516127A JP 2014516127 A JP2014516127 A JP 2014516127A JP 5604019 B2 JP5604019 B2 JP 5604019B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- fin
- insulating film
- forming
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 56
- 239000010410 layer Substances 0.000 claims description 205
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 194
- 229910052710 silicon Inorganic materials 0.000 claims description 194
- 239000010703 silicon Substances 0.000 claims description 194
- 229910052751 metal Inorganic materials 0.000 claims description 62
- 239000002184 metal Substances 0.000 claims description 62
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 40
- 229920005591 polysilicon Polymers 0.000 claims description 40
- 238000009792 diffusion process Methods 0.000 claims description 36
- 229910021332 silicide Inorganic materials 0.000 claims description 33
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 20
- 239000011229 interlayer Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 description 12
- 239000000463 material Substances 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000010354 integration Effects 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910015900 BF3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
102.第1のレジスト
103.フィン状シリコン層
104.第1の絶縁膜
105.第2のレジスト
106.柱状シリコン層
107.ゲート絶縁膜
108.金属膜
109.ポリシリコン膜
110.第3のレジスト
111a.ゲート電極
111b.ゲート配線
112.第4のレジスト
113.第2の拡散層
114.第1の拡散層
115.窒化膜
116a.窒化膜サイドウォール
116b.窒化膜サイドウォール
117.第2のシリサイド
118.第1のシリサイド
119.シリサイド
120.シリサイド
121.層間絶縁膜
122.第5のレジスト
123.コンタクト孔
124.コンタクト孔
127.第1のコンタクト
129.第1のコンタクト
130.金属
131.第6のレジスト
132.第6のレジスト
133.第6のレジスト
134.金属配線
135.金属配線
136.金属配線
140.コンタクトストッパー
Claims (7)
- シリコン基板上にフィン状シリコン層を形成し、前記フィン状シリコン層の周囲に第一の絶縁膜を形成し、前記フィン状シリコン層の上部に柱状シリコン層を形成する第1の工程と、
前記柱状シリコン層の周囲に形成されたゲート絶縁膜と、前記ゲート絶縁膜の周囲に形成されたゲート電極と、前記ゲート電極に接続されたゲート配線とを形成する第2の工程と、
前記柱状シリコン層の上部に第1の拡散層を形成し、前記柱状シリコン層の下部と前記フィン状シリコン層の上部に第2の拡散層を形成する第3の工程と、
前記第1の拡散層上と前記第2の拡散層上に第1のシリサイドと第2のシリサイドを形成する第4の工程と、
前記第4の工程の後、層間絶縁膜を堆積し、前記層間絶縁膜を平坦化し、エッチバックを行い、前記柱状シリコン層上部を露出し、前記柱状シリコン層上部を露出した後、第1のコンタクトを形成するための第5のレジストを形成し、前記層間絶縁膜をエッチングすることによりコンタクト孔を形成し、金属を堆積することにより前記第2のシリサイド上に第1のコンタクトを形成し、金属配線を形成するための第6のレジストを形成し、エッチングを行うことにより前記金属配線を形成する第5の工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記第1の工程において、前記柱状シリコン層の幅は前記フィン状シリコン層の幅と同じであることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第1の工程において、
シリコン基板上にフィン状シリコン層を形成するための第1のレジストを形成し、シリコン基板をエッチングし、前記フィン状シリコン層を形成し、前記第1のレジストを除去し、
前記フィン状シリコン層の周囲に第1の絶縁膜を堆積し、前記第1の絶縁膜をエッチバックし、前記フィン状シリコン層の上部を露出し、前記フィン状シリコン層に直交するように第2のレジストを形成し、前記フィン状シリコン層をエッチングし、前記第2のレジストを除去することにより、前記フィン状シリコン層と前記第2のレジストとが直交する部分が前記柱状シリコン層となるよう前記柱状シリコン層を形成することを特徴とする請求項2に記載の半導体装置の製造方法。 - 前記第2の工程において、
前記柱状シリコン層の周囲にゲート絶縁膜を形成し、
前記ゲート絶縁膜の周囲に金属膜及びポリシリコン膜を成膜し、ここで、前記ポリシリコン膜の膜厚は前記柱状シリコン層の幅より薄く、
ゲート配線を形成するための第3のレジストを形成し、
異方性エッチングを行うことにより前記ゲート配線を形成し、
第4のレジストを堆積し、前記柱状シリコン層上部側壁の前記ポリシリコン膜を露出し、露出した前記ポリシリコン膜をエッチングにより除去し、前記第4のレジストを剥離し、前記金属膜をエッチングにより除去し、前記ゲート配線に接続するゲート電極を形成することを特徴とする請求項1に記載の半導体装置の製造方法。 - シリコン基板上に形成されたフィン状シリコン層と、
前記フィン状シリコン層の周囲に形成された第1の絶縁膜と、
前記フィン状シリコン層上に形成された柱状シリコン層と、
前記柱状シリコン層の幅は前記フィン状シリコン層の幅と同じであって、
前記柱状シリコン層の周囲に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成されたゲート電極と、
前記ゲート電極に接続された前記フィン状シリコン層に直交する方向に延在するゲート配線と、
前記柱状シリコン層の上部に形成された第1の拡散層と、
前記フィン状シリコン層の上部と前記柱状シリコン層の下部に形成された第2の拡散層と、
前記第1の拡散層の上部に形成された第1のシリサイドと、
前記第2の拡散層の上部に形成された第2のシリサイドと、
第2のシリサイド上に形成された第1のコンタクトと、
第1のシリサイド上に形成された第1の金属配線と、
第1のコンタクト上に形成された第2の金属配線と、
を有することを特徴とする半導体装置。 - 前記ゲート絶縁膜の周囲に形成された金属膜及びポリシリコン膜の積層構造からなるゲート電極、を有し、
前記ポリシリコン膜の膜厚は前記柱状シリコン層の幅より薄いことを特徴とする請求項5に記載の半導体装置。 - 前記第1のコンタクトの深さは、前記柱状シリコン層の高さより低いことを特徴とする請求項5に記載の半導体装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2012/076106 WO2014057532A1 (ja) | 2012-10-09 | 2012-10-09 | 半導体装置の製造方法、及び、半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014169491A Division JP5903139B2 (ja) | 2014-08-22 | 2014-08-22 | 半導体装置の製造方法、及び、半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5604019B2 true JP5604019B2 (ja) | 2014-10-08 |
JPWO2014057532A1 JPWO2014057532A1 (ja) | 2016-08-25 |
Family
ID=50477021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014516127A Active JP5604019B2 (ja) | 2012-10-09 | 2012-10-09 | 半導体装置の製造方法、及び、半導体装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5604019B2 (ja) |
TW (1) | TW201415635A (ja) |
WO (1) | WO2014057532A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5798276B1 (ja) | 2014-06-16 | 2015-10-21 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置の製造方法、及び、半導体装置 |
WO2015193940A1 (ja) * | 2014-06-16 | 2015-12-23 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法、及び、半導体装置 |
JP6055883B2 (ja) * | 2015-08-20 | 2016-12-27 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置の製造方法、及び、半導体装置 |
JP6211637B2 (ja) * | 2016-02-01 | 2017-10-11 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置の製造方法、及び、半導体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010258345A (ja) * | 2009-04-28 | 2010-11-11 | Unisantis Electronics Japan Ltd | Mosトランジスタ及びmosトランジスタを備えた半導体装置の製造方法 |
JP2011040682A (ja) * | 2009-08-18 | 2011-02-24 | Unisantis Electronics Japan Ltd | 半導体装置とその製造方法 |
-
2012
- 2012-10-09 JP JP2014516127A patent/JP5604019B2/ja active Active
- 2012-10-09 WO PCT/JP2012/076106 patent/WO2014057532A1/ja active Application Filing
-
2013
- 2013-10-04 TW TW102135935A patent/TW201415635A/zh unknown
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010258345A (ja) * | 2009-04-28 | 2010-11-11 | Unisantis Electronics Japan Ltd | Mosトランジスタ及びmosトランジスタを備えた半導体装置の製造方法 |
JP2011040682A (ja) * | 2009-08-18 | 2011-02-24 | Unisantis Electronics Japan Ltd | 半導体装置とその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201415635A (zh) | 2014-04-16 |
JPWO2014057532A1 (ja) | 2016-08-25 |
WO2014057532A1 (ja) | 2014-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5595619B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5731073B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
WO2015019444A1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5604019B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5692886B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
US9287396B2 (en) | Semiconductor device | |
JP5903139B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5596245B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6114425B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5646116B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5749818B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
TW201419548A (zh) | 半導體裝置的製造方法以及半導體裝置 | |
JP6405026B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6501819B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6375316B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5869079B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5928566B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5685344B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5869166B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5936653B2 (ja) | 半導体装置 | |
JP2015046623A (ja) | 半導体装置の製造方法、及び、半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140728 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140822 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5604019 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |