JP6405026B2 - 半導体装置の製造方法、及び、半導体装置 - Google Patents
半導体装置の製造方法、及び、半導体装置 Download PDFInfo
- Publication number
- JP6405026B2 JP6405026B2 JP2017214610A JP2017214610A JP6405026B2 JP 6405026 B2 JP6405026 B2 JP 6405026B2 JP 2017214610 A JP2017214610 A JP 2017214610A JP 2017214610 A JP2017214610 A JP 2017214610A JP 6405026 B2 JP6405026 B2 JP 6405026B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- columnar
- layer
- wire
- sectional drawing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
このとき、薄いポリシリコン膜109を使用する。従って、ポリシリコン膜中にボイドが形成されることを防ぐことができる。
金属膜108は、半導体工程に用いられ、トランジスタのしきい値電圧を設定する金属であればよく、例えば窒化チタンを用いることができる。。
ゲート絶縁膜107は、半導体工程に用いられるものであればよく、例えば酸化膜、酸窒化膜、高誘電体膜を用いることができる。
柱状半導体層106の側壁の金属膜108とポリシリコン膜109とでゲート電極111aが形成される。従って、自己整合プロセスとなる。
図1に示すように、上記方法によって得られる半導体装置は、半導体基板101上に形成されたフィン状半導体層103と、フィン状半導体層103上に形成された柱状半導体層106と、柱状半導体層106の周囲に形成されたゲート絶縁膜107と、ゲート絶縁膜107の周囲に形成されたゲート電極111aと、ゲート電極111aに接続されたゲート配線111bと、柱状半導体層106の上部に形成された第1の第1導電型拡散層114と、柱状半導体層106の下部とフィン状半導体層103の上部とに形成された第2の第1導電型拡散層113と、柱状半導体層106の上部側壁の周囲に形成された第1の金属からなる第1のサイドウォール122と、を有する。
102.第1のレジスト
103.フィン状半導体層
104.第1の絶縁膜
105.第2のレジスト
106.柱状半導体層
107.ゲート絶縁膜
108.金属膜
109.ポリシリコン膜
110.第3のレジスト
111a.ゲート電極
111b.ゲート配線
112.第4のレジスト
113.第2の第1導電型拡散層
114.第1の第1導電型拡散層
115.酸化膜
116a.酸化膜サイドウォール
116b.酸化膜サイドウォール
117.第2のシリサイド
118.第1のシリサイド
119.シリサイド
120.シリサイド
121.第1の層間絶縁膜
122.第1の金属、第1のサイドウォール
123.第2の層間絶縁膜
124.第5のレジスト
125.コンタクト孔
126.コンタクト孔
127.第2の金属
128.第1のコンタクト
129.第1のコンタクト
130.第6のレジスト
131.第6のレジスト
132.第6のレジスト
133.第1の金属配線
134.第1の金属配線
135.第1の金属配線
Claims (6)
- 半導体基板上に形成されたフィン状半導体層と、
前記フィン状半導体層上に形成された柱状半導体層と、
前記柱状半導体層の周囲に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成されたゲート電極と、
前記ゲート電極に接続されたゲート配線と、
前記柱状半導体層の上部に形成された第1の第1導電型拡散層と、
前記柱状半導体層の上部側壁を取り囲む第1の金属からなる第1のサイドウォールと、
を有し、
上方から見たとき、前記第1のサイドウォールの上面は、前記柱状半導体層の上面と重なりを有さず、
前記第1導電型拡散層はn型であり、
前記第1のサイドウォールの金属の仕事関数は、4.0eVから4.2eVの間であることを特徴とする半導体装置。 - 前記柱状半導体層上部と前記第1のサイドウォール上に形成された第1の金属配線をさらに有することを特徴とする請求項1に記載の半導体装置。
- 前記半導体層はシリコン層であることを特徴とする請求項1又は2に記載の半導体装置。
- 半導体基板上に形成されたフィン状半導体層と、
前記フィン状半導体層上に形成された柱状半導体層と、
前記柱状半導体層の周囲に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成されたゲート電極と、
前記ゲート電極に接続されたゲート配線と、
前記柱状半導体層の上部に形成された第1の第1導電型拡散層と、
前記柱状半導体層の上部側壁を取り囲む第1の金属からなる第1のサイドウォールと、
を有し、
上方から見たとき、前記第1のサイドウォールの上面は、前記柱状半導体層の上面と重なりを有さず、
前記第1導電型拡散層はp型であり、
前記第1のサイドウォールの金属の仕事関数は、5.0eVから5.2eVの間であることを特徴とする半導体装置。 - 前記柱状半導体層上部と前記第1のサイドウォール上に形成された第1の金属配線をさらに有することを特徴とする請求項4に記載の半導体装置。
- 前記半導体層はシリコン層であることを特徴とする請求項4又は5に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017214610A JP6405026B2 (ja) | 2017-11-07 | 2017-11-07 | 半導体装置の製造方法、及び、半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017214610A JP6405026B2 (ja) | 2017-11-07 | 2017-11-07 | 半導体装置の製造方法、及び、半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016001355A Division JP6375316B2 (ja) | 2016-01-06 | 2016-01-06 | 半導体装置の製造方法、及び、半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018019113A JP2018019113A (ja) | 2018-02-01 |
JP6405026B2 true JP6405026B2 (ja) | 2018-10-17 |
Family
ID=61082105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017214610A Active JP6405026B2 (ja) | 2017-11-07 | 2017-11-07 | 半導体装置の製造方法、及び、半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6405026B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11297984A (ja) * | 1998-04-07 | 1999-10-29 | Seiko Epson Corp | Ldd型mosトランジスタの構造および形成方法 |
JP2007123415A (ja) * | 2005-10-26 | 2007-05-17 | Sharp Corp | 半導体装置およびその製造方法 |
JP2008172164A (ja) * | 2007-01-15 | 2008-07-24 | Toshiba Corp | 半導体装置 |
JP2009123944A (ja) * | 2007-11-15 | 2009-06-04 | Panasonic Corp | 半導体装置及びその製造方法 |
JP5323610B2 (ja) * | 2009-08-18 | 2013-10-23 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置とその製造方法 |
JP2013021274A (ja) * | 2011-07-14 | 2013-01-31 | Toshiba Corp | 半導体装置 |
-
2017
- 2017-11-07 JP JP2017214610A patent/JP6405026B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018019113A (ja) | 2018-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9041095B2 (en) | Vertical transistor with surrounding gate and work-function metal around upper sidewall, and method for manufacturing the same | |
JP5595619B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5731073B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5752810B2 (ja) | 半導体装置 | |
JP5604019B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
US8829619B2 (en) | Method for producing semiconductor device and semiconductor device | |
JP5903139B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5646116B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JPWO2014073104A1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6405026B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6375316B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6368836B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6501819B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5869079B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6114434B2 (ja) | 半導体装置 | |
JP5833214B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6114425B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP2015046623A (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6080989B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5869166B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6326437B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6159777B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5890053B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5926423B2 (ja) | 半導体装置 | |
JP2014207486A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180831 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180913 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6405026 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |