JP5926423B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5926423B2 JP5926423B2 JP2015102562A JP2015102562A JP5926423B2 JP 5926423 B2 JP5926423 B2 JP 5926423B2 JP 2015102562 A JP2015102562 A JP 2015102562A JP 2015102562 A JP2015102562 A JP 2015102562A JP 5926423 B2 JP5926423 B2 JP 5926423B2
- Authority
- JP
- Japan
- Prior art keywords
- sidewall
- polysilicon
- gate electrode
- wire
- sectional drawing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 84
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 69
- 229920005591 polysilicon Polymers 0.000 claims description 69
- 238000009792 diffusion process Methods 0.000 claims description 67
- 229910021332 silicide Inorganic materials 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 12
- 238000009413 insulation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 126
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 94
- 229910052710 silicon Inorganic materials 0.000 description 94
- 239000010703 silicon Substances 0.000 description 94
- 238000004519 manufacturing process Methods 0.000 description 45
- 150000004767 nitrides Chemical class 0.000 description 18
- 238000005530 etching Methods 0.000 description 17
- 239000012535 impurity Substances 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 6
- 230000010354 integration Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
前記平面状シリコン層上に形成された第1の柱状シリコン層と、
前記第1の柱状シリコン層の周囲に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成された第1のゲート電極と、
前記第1のゲート電極に接続されたゲート配線と、
前記第1の柱状シリコン層の上部に形成された第1の第1導電型拡散層と、
前記第1の柱状シリコン層の下部と前記平面状シリコン層の上部とに形成された第2の第1導電型拡散層と、
前記第1の柱状シリコン層の上部側壁と前記第1のゲート電極上部とに形成された絶縁膜とポリシリコンの積層構造からなる第1のサイドウォールと、
前記第1の第1導電型拡散層上と前記第1のサイドウォール上に形成された第1のコンタクトと、を備え、
前記第1のコンタクトは前記第1のサイドウォールのポリシリコンと接続し、
前記第1のサイドウォールのポリシリコンの導電型は第1導電型であることを特徴とする。
前記シリコン基板上に形成された前記平面状シリコン層と、
前記平面状シリコン層上に形成された第2の柱状シリコン層と、
前記第2の柱状シリコン層の周囲に形成された前記ゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成された第2のゲート電極と、
前記第2のゲート電極に接続された前記ゲート配線と、
前記第2の柱状シリコン層の上部に形成された第1の第2導電型拡散層と、
前記第2の柱状シリコン層の下部と前記平面状シリコン層の上部とに形成された第2の第2導電型拡散層と、
前記第2の柱状シリコン層の上部側壁と前記第2のゲート電極上部とに形成された絶縁膜とポリシリコンの積層構造からなる第2のサイドウォールと、
前記第1の第2導電型拡散層上と前記第2のサイドウォール上に形成された第2のコンタクトと、を備え、
前記第2のコンタクトは前記第2のサイドウォールのポリシリコンと接続し、
前記第2のサイドウォールのポリシリコンの導電型は第2導電型であることを特徴とする半導体装置を更に備えることを特徴とする。
シリコン基板101上に形成された平面状シリコン層107と、
前記平面状シリコン層107上に形成された第1の柱状シリコン層105と、
前記第1の柱状シリコン層105の周囲に形成されたゲート絶縁膜109と、
前記ゲート絶縁膜109の周囲に形成された第1のゲート電極117bと、
前記第1のゲート電極117bに接続されたゲート配線117cと、
前記第1の柱状シリコン層105の上部に形成された第1のn型拡散層119と、
前記第1の柱状シリコン層105の下部と前記平面状シリコン層107の上部とに形成された第2のn型拡散層120と、
前記第1の柱状シリコン層105の上部側壁と前記第1のゲート電極117b上部とに形成された絶縁膜127とポリシリコン115の積層構造からなる第1のサイドウォール201と、
前記第1のn型拡散層119上と前記第1のサイドウォール201上に形成された第1のコンタクト146と、を備え、
前記第1のコンタクト146は前記第1のサイドウォール201のポリシリコン115と接続。
前記第1のサイドウォール201のポリシリコン115の導電型はn型である。
以上により前記第1の柱状シリコン層105の上部側壁と前記第1のゲート電極117b上部とに形成された絶縁膜127とポリシリコン115の積層構造からなる第1のサイドウォール201を有するSGTが示された。
前記平面状シリコン層107上に形成された第2の柱状シリコン層104と、
前記第2の柱状シリコン層104の周囲に形成された前記ゲート絶縁膜109と、
前記ゲート絶縁膜109の周囲に形成された第2のゲート電極117aと、
前記第2のゲート電極117aに接続された前記ゲート配線117cと、
前記第2の柱状シリコン層104の上部に形成された第1のp型拡散層122と、
前記第2の柱状シリコン層104の下部と前記平面状シリコン層107の上部とに形成された第2のp型拡散層123と、
前記第2の柱状シリコン層104の上部側壁と前記第2のゲート電極117a上部とに形成された絶縁膜126とポリシリコン114の積層構造からなる第2のサイドウォール202と、
前記第1のp型拡散層122上と前記第2のサイドウォール202上に形成された第2のコンタクト145と、を備え、
前記第2のコンタクト145は前記第2のサイドウォール202のポリシリコン114と接続し、
前記第2のサイドウォール202のポリシリコン114の導電型はp型であることを特徴とする。
102.第1のレジスト
103.第1のレジスト
104.第2の柱状シリコン層
105.第1の柱状シリコン層
106.第2のレジスト
107.平面状シリコン層
108.酸化膜
109.ゲート絶縁膜
110.金属
111.ポリシリコン
112.絶縁膜
113.ポリシリコン
114.ポリシリコン
115.ポリシリコン
116.第3のレジスト
117a.第2のゲート電極
117b.第1のゲート電極
117c.ゲート配線
118.第4のレジスト
119.第1のn型拡散層
120.第2のn型拡散層
121.第5のレジスト
122.第1のp型拡散層
123.第2のp型拡散層
124.窒化膜
125.窒化膜サイドウォール
126.絶縁膜
127.絶縁膜
128.シリサイド
129.第2のシリサイド
130.第2のシリサイド
131.シリサイド
132.シリサイド
133.シリサイド
134.第1のシリサイド
135.第1のシリサイド
136.シリサイド
137.層間絶縁膜
138.第6のレジスト
139.コンタクト孔
140.コンタクト孔
141.第7のレジスト
142.コンタクト孔
143.コンタクト孔
144.コンタクト
145.第2のコンタクト
146.第1のコンタクト
147.コンタクト
148.金属
149.第8のレジスト
150.第8のレジスト
151.第8のレジスト
152.第8のレジスト
153.金属配線
154.金属配線
155.金属配線
156.金属配線
201.第1のサイドウォール
202.第2のサイドウォール
Claims (8)
- 半導体基板上に形成された平面状半導体層と、
前記平面状半導体層上に形成された第1の柱状半導体層と、
前記第1の柱状半導体層の周囲に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成された第1のゲート電極と、
前記第1のゲート電極に接続されたゲート配線と、
前記第1の柱状半導体層の上部に形成された第1の第1導電型拡散層と、
前記第1の柱状半導体層の下部と前記平面状半導体層の上部とに形成された第2の第1導電型拡散層と、
前記第1の柱状半導体層の上部側壁と前記第1のゲート電極上部とに形成された絶縁膜とポリシリコンからなる第1のサイドウォールであって、当該ポリシリコンは当該絶縁膜を介して前記第1の柱状半導体層の上部側壁に形成された積層構造からなる第1のサイドウォールと、
前記ポリシリコンは前記第1のゲート電極上部と絶縁しているのであって、
前記第1の第1導電型拡散層上部と前記第1のサイドウォールのポリシリコン上部は電気的に接続し、前記第1のサイドウォールのポリシリコンの導電型は第1導電型であることを特徴とする半導体装置。 - 前記第1の第1導電型拡散層上と前記第1のサイドウォール上に形成された第1のシリサイドを有することを特徴とする請求項1に記載の半導体装置。
- 前記第1の第1導電型拡散層の下面は、前記第1のゲート電極の上面より上にあることを特徴とする請求項1に記載の半導体装置。
- 前記第1のゲート電極は、金属とポリシリコンの積層構造からなることを特徴とする請求項1に記載の半導体装置。
- 前記半導体基板上に形成された前記平面状半導体層と、
前記平面状半導体層上に形成された第2の柱状半導体層と、
前記第2の柱状半導体層の周囲に形成された前記ゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成された第2のゲート電極と、
前記第2のゲート電極に接続された前記ゲート配線と、
前記第2の柱状半導体層の上部に形成された第1の第2導電型拡散層と、
前記第2の柱状半導体層の下部と前記平面状半導体層の上部とに形成された第2の第2導電型拡散層と、
前記第2の柱状半導体層の上部側壁と前記第2のゲート電極上部とに形成された絶縁膜とポリシリコンからなる第2のサイドウォールであって、当該ポリシリコンは当該絶縁膜を介して前記第2の柱状半導体層の上部側壁に形成された積層構造からなる第2のサイドウォールと、
前記ポリシリコンは前記第2のゲート電極上部と絶縁しているのであって、
前記第1の第2導電型拡散層上部と前記第2のサイドウォールのポリシリコン上部は電気的に接続し、前記第2のサイドウォールのポリシリコンの導電型は第2導電型であることを特徴とする請求項1に記載の半導体装置。 - 前記第1の第1導電型拡散層上と前記第1のサイドウォール上に形成された第1のシリサイドを有し、前記第1の第2導電型拡散層上と前記第2のサイドウォール上に形成された第2のシリサイドを有することを特徴とする請求項5に記載の半導体装置。
- 前記第1の第1導電型拡散層の下面は、前記第1のゲート電極の上面より上にあり、前記第1の第2導電型拡散層の下面は、前記第2のゲート電極の上面より上にあることを特徴とする請求項5に記載の半導体装置。
- 前記第1のゲート電極は、金属とポリシリコンの積層構造からなり、前記第2のゲート電極は、金属とポリシリコンの積層構造からなることを特徴とする請求項5に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015102562A JP5926423B2 (ja) | 2015-05-20 | 2015-05-20 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015102562A JP5926423B2 (ja) | 2015-05-20 | 2015-05-20 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013552771A Division JP5752810B2 (ja) | 2012-05-17 | 2012-05-17 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016085187A Division JP6114434B2 (ja) | 2016-04-21 | 2016-04-21 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015167253A JP2015167253A (ja) | 2015-09-24 |
JP5926423B2 true JP5926423B2 (ja) | 2016-05-25 |
Family
ID=54257968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015102562A Active JP5926423B2 (ja) | 2015-05-20 | 2015-05-20 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5926423B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6891234B1 (en) * | 2004-01-07 | 2005-05-10 | Acorn Technologies, Inc. | Transistor with workfunction-induced charge layer |
WO2009096002A1 (ja) * | 2008-01-29 | 2009-08-06 | Unisantis Electronics (Japan) Ltd. | 半導体装置の製造方法 |
JP4316658B2 (ja) * | 2008-01-29 | 2009-08-19 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP4577592B2 (ja) * | 2009-04-20 | 2010-11-10 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2015
- 2015-05-20 JP JP2015102562A patent/JP5926423B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015167253A (ja) | 2015-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5752810B2 (ja) | 半導体装置 | |
US9048315B2 (en) | Semiconductor device | |
US9041095B2 (en) | Vertical transistor with surrounding gate and work-function metal around upper sidewall, and method for manufacturing the same | |
JP5654184B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
WO2015193940A1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6114434B2 (ja) | 半導体装置 | |
JP5926423B2 (ja) | 半導体装置 | |
JP6267369B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5833214B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
US9166043B2 (en) | Semiconductor device | |
JP5676807B1 (ja) | 半導体装置 | |
JP5646116B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6405026B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6250210B2 (ja) | 半導体装置 | |
JP6501819B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6159777B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6129387B2 (ja) | 半導体装置 | |
JP6082489B2 (ja) | 半導体装置 | |
JP6375316B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5869079B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5911948B2 (ja) | 半導体装置 | |
JP5980288B2 (ja) | 半導体装置 | |
JP2015046623A (ja) | 半導体装置の製造方法、及び、半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160229 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160421 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5926423 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |