JP2011040682A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2011040682A
JP2011040682A JP2009189262A JP2009189262A JP2011040682A JP 2011040682 A JP2011040682 A JP 2011040682A JP 2009189262 A JP2009189262 A JP 2009189262A JP 2009189262 A JP2009189262 A JP 2009189262A JP 2011040682 A JP2011040682 A JP 2011040682A
Authority
JP
Japan
Prior art keywords
contact
forming
contact hole
hole
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009189262A
Other languages
English (en)
Other versions
JP5323610B2 (ja
Inventor
Fujio Masuoka
富士雄 舛岡
Shintaro Arai
紳太郎 新井
Hiroki Nakamura
広記 中村
Tomohiko Kudo
智彦 工藤
Ramana Murthy
マーシィ ラマナ
Shen Nansheng
ナンシェン シェン
Kavitha Devi Buddharaju
デヴィ ブドハラジュ カヴィサ
Navab Singh
シン ナヴァブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisantis Electronics Japan Ltd
Original Assignee
Unisantis Electronics Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unisantis Electronics Japan Ltd filed Critical Unisantis Electronics Japan Ltd
Priority to JP2009189262A priority Critical patent/JP5323610B2/ja
Priority to SG201005895-6A priority patent/SG169292A1/en
Priority to SG2013011119A priority patent/SG188153A1/en
Priority to EP10008582A priority patent/EP2287895A1/en
Priority to KR1020100079574A priority patent/KR101191063B1/ko
Priority to US12/858,840 priority patent/US8466512B2/en
Priority to CN2010102572577A priority patent/CN101996942B/zh
Priority to TW099127537A priority patent/TWI415196B/zh
Publication of JP2011040682A publication Critical patent/JP2011040682A/ja
Priority to US13/709,839 priority patent/US8563379B2/en
Application granted granted Critical
Publication of JP5323610B2 publication Critical patent/JP5323610B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】縦型トランジスタにおいて、柱状半導体層上のコンタクトと柱状半導体層の周囲に形成されるゲート電極のショートの抑制。
【解決手段】上方に平面状半導体層及び該平面状半導体層上の柱状半導体層が形成された基板に対して、柱状半導体層の上部に第２のドレイン／ソース領域を形成し、コンタクトストッパー膜を成膜し、コンタクト層間膜を成膜し、第２のドレイン／ソース領域上にコンタクトを形成し、ここでコンタクトの形成は、コンタクトのパターンを形成し、コンタクトのパターンを用いてコンタクト層間膜をコンタクトストッパー膜までエッチングすることにより、コンタクト用のコンタクト孔を形成し、コンタクト用のコンタクト孔の底部に残存するコンタクトストッパー膜をエッチングにより除去することを含み、コンタクト用のコンタクト孔の底面の基板への投影面は、柱状半導体層の上面及び側面に形成されたコンタクトストッパー膜の基板への投影形状の外周内に位置する。
【選択図】図４３

Description

この発明は、半導体装置とその製造方法に関するものである。
半導体集積回路、なかでもＭＯＳトランジスタを用いた集積回路は、高集積化の一途を辿っている。この高集積化に伴って、その中で用いられているＭＯＳトランジスタはナノ領域まで微細化が進んでいる。ＭＯＳトランジスタの微細化が進むと、リーク電流の抑制が困難であり、必要な電流量確保の要請から回路の占有面積をなかなか小さくできない、といった問題があった。この様な問題を解決するために、基板に対してソース、ゲート、ドレインが垂直方向に配置され、ゲートが柱状半導体層を取り囲む構造のＳｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ（ＳＧＴ）が提案された（例えば、特許文献１、特許文献２、特許文献３）。
特開平２−７１５５６号公報 特開平２−１８８９６６号公報 特開平３−１４５７６１号公報
ＳＧＴは、柱状半導体の側面を取り囲むようにチャネル領域を設けるため、大きいゲート幅を小さい占有面積内に実現する。すなわち、小さい占有面積に大きなオン電流を流すことが求められる。大きなオン電流が流れるため、ソース、ドレインの抵抗が高いと、ソース、ドレインに所望の電圧を印加することが難しくなる。そのため、ソース、ドレインの低抵抗化のための設計を含むＳＧＴの製造方法が必要となる。また、大きなオン電流が流れるため、コンタクトの低抵抗化が必要となる。
従来のＭＯＳトランジスタにおいて、ゲート電極は、ゲート材を堆積し、リソグラフィーによりゲートパターンを基板上のレジストに転写しゲート材をエッチングすることにより、形成される。すなわち、従来のＭＯＳトランジスタにおいて、ゲート長はゲートパターンにより設計される。一方、ＳＧＴにおいては、柱状半導体の側面がチャネル領域であるため、基板に対して垂直に、電流が流れる。すなわち、ＳＧＴにおいて、ゲート長は、ゲートパターンにより設計されず、製造方法により設計されるため、製造方法によりゲート長とゲート長のばらつきが決定される。
ＳＧＴにおいて、微細化に伴って発生するリーク電流の増大を抑えるために、柱状半導体の直径を小さくすることが求められる。また、ソース、ドレインの最適化を行うことによりショートチャネル効果を抑制しリーク電流を抑えることができる製造方法が必要となる。
柱状半導体層の直径を小さくすると、柱状半導体層の上部に形成されるコンタクトより柱状半導体層の直径が小さくなる。この場合、柱状半導体層上に形成されるコンタクトのエッチング時にオーバーエッチが加わると、柱状半導体層上のコンタクトと柱状半導体層の周囲に形成されているゲート電極のショートが発生しやすくなる。
本発明は、柱状半導体層上のコンタクトと柱状半導体層の周囲に形成されるゲート電極のショートを抑制するためのコンタクトの構造と製造方法を提供することを目的とする。
本発明の第１の態様は、上方に平面状半導体層及び該平面状半導体層上の柱状半導体層が形成された基板を用意する工程と、前記柱状半導体層の下部と前記平面状半導体層に第１のソース又はドレイン領域を形成する工程と、前記柱状半導体層の周囲にゲート絶縁膜およびゲート電極を形成する工程と、前記柱状半導体層の上部に第２のドレイン又はソース領域を形成する工程と、その後に表面にコンタクトストッパー膜を成膜する工程と、その後に表面にコンタクト層間膜を成膜する工程と、前記第２のドレイン又はソース領域上に第１のコンタクトを形成する工程とを含み、前記第１のコンタクトを形成する工程は、前記第１のコンタクトのパターンを形成する工程と、前記第１のコンタクトのパターンを用いて前記コンタクト層間膜を前記コンタクトストッパー膜までエッチングすることにより、第１のコンタクト用のコンタクト孔を形成する工程と、前記第１のコンタクト用のコンタクト孔の底部に残存する前記コンタクトストッパー膜をエッチングにより除去する工程を含み、前記第１のコンタクト用のコンタクト孔の底面の前記基板への投影面は、前記柱状半導体層の上面及び側面に形成された前記コンタクトストッパー膜の前記基板への投影形状の外周内に位置することを特徴とする半導体装置の製造方法を提供するものである。
好ましくは、前記第１のソース又はドレイン領域上に第２のコンタクトを形成する工程をさらに含み、前記第２のコンタクトを形成する工程は、前記第２のコンタクトのパターンを形成する工程と、前記第２のコンタクトのパターンを用いて前記コンタクト層間膜を前記コンタクトストッパー膜までエッチングすることにより、第２のコンタクト用のコンタクト孔を形成する工程と、前記第２のコンタクト用のコンタクト孔の底部に残存する前記コンタクトストッパー膜をエッチングにより除去する工程を含み、前記第２のコンタクト用のコンタクト孔は、前記第２のコンタクト用のコンタクト孔の側面が前記基板にほぼ垂直となるように形成され、前記第１のコンタクト用のコンタクト孔は、前記第１のコンタクト用のコンタクト孔の側面の傾きの平均が、前記第２のコンタクト用のコンタクト孔の側面の傾きの平均よりも大きくなるように形成される。
好ましくは、前記第１のソース又はドレイン領域上に第２のコンタクトを形成する工程と、前記ゲート電極から延在するゲート配線上に第３のコンタクトを形成する工程をさらに含み、前記第２のコンタクトを形成する工程は、前記第２のコンタクトのパターンを形成する工程と、前記第２のコンタクトのパターンを用いて前記コンタクト層間膜を前記コンタクトストッパー膜までエッチングすることにより、第２のコンタクト用のコンタクト孔を形成する工程と、前記第２のコンタクト用のコンタクト孔の底部に残存する前記コンタクトストッパー膜をエッチングにより除去する工程を含み、前記第３のコンタクトを形成する工程は、前記第３のコンタクトのパターンを形成する工程と、前記第３のコンタクトのパターンを用いて前記コンタクト層間膜を前記コンタクトストッパー膜までエッチングすることにより、第３のコンタクト用のコンタクト孔を形成する工程と、前記第３のコンタクト用のコンタクト孔の底部に残存する前記コンタクトストッパー膜をエッチングにより除去する工程を含み、前記第２のコンタクト用のコンタクト孔及び前記第３のコンタクト用のコンタクト孔は、前記第２のコンタクト用のコンタクト孔の側面及び前記第３のコンタクト用のコンタクト孔の側面が前記基板にほぼ垂直となるように形成され、前記第１のコンタクト用のコンタクト孔は、前記第１のコンタクト用のコンタクト孔の側面の傾きの平均が、前記第２のコンタクト用のコンタクト孔の側面の傾きの平均よりも大きくなるように形成される。
好ましくは、前記第１のソース又はドレイン領域上に第２のコンタクトを形成する工程と、前記ゲート電極から延在するゲート配線上に第３のコンタクトを形成する工程をさらに含み、前記第２のコンタクトを形成する工程は、前記第２のコンタクトのパターンを形成する工程と、前記第２のコンタクトのパターンを用いて前記コンタクト層間膜を前記コンタクトストッパー膜までエッチングすることにより、第２のコンタクト用のコンタクト孔を形成する工程と、前記第２のコンタクト用のコンタクト孔の底部に残存する前記コンタクトストッパー膜をエッチングにより除去する工程を含み、前記第３のコンタクトを形成する工程は、前記第３のコンタクトのパターンを形成する工程と、前記第３のコンタクトのパターンを用いて前記コンタクト層間膜を前記コンタクトストッパー膜までエッチングすることにより、第３のコンタクト用のコンタクト孔を形成する工程と、前記第３のコンタクト用のコンタクト孔の底部に残存する前記コンタクトストッパー膜をエッチングにより除去する工程を含み、前記第２のコンタクト用のコンタクト孔は、前記第２のコンタクト用のコンタクト孔の側面が前記基板にほぼ垂直となるように形成され、前記第１のコンタクト用のコンタクト孔及び前記第３のコンタクト用のコンタクト孔は、前記第１のコンタクト用のコンタクト孔の側面の傾きの平均及び前記第３のコンタクト用のコンタクト孔の側面の傾きの平均が、前記第２のコンタクト用のコンタクト孔の側面の傾きの平均よりも大きくなるように形成される。
好ましくは、前記第１のソース又はドレイン領域上に第２のコンタクトを形成する工程と、前記ゲート電極から延在するゲート配線上に第３のコンタクトを形成する工程をさらに含み、前記第１のコンタクトを形成する工程、前記第２のコンタクトを形成する工程及び前記第３のコンタクトを形成する工程は、第１のレジストを塗布し、リソグラフィーを用いて第１のレジストにより前記第１のコンタクト及び前記第３のコンタクトのパターンを形成する工程と、前記第１のコンタクト及び前記第３のコンタクトのパターンを用いて前記コンタクト層間膜を前記コンタクトストッパー膜までエッチングすることにより、前記第１のコンタクト用のコンタクト孔及び第３のコンタクト用のコンタクト孔を形成する工程と、第２のレジストを塗布し、リソグラフィーを用いて第２のレジストにより前記第２のコンタクトのパターンを形成する工程と、前記第２のコンタクトのパターンを用いて前記コンタクト層間膜を前記コンタクトストッパー膜までエッチングすることにより、第２のコンタクト用のコンタクト孔を形成する工程と、前記第１のコンタクト用のコンタクト孔、前記第２のコンタクト用のコンタクト孔及び前記第３のコンタクト用のコンタクト孔の底部に残存するコンタクトストッパー膜をエッチングにより除去する工程を含み、前記第２のコンタクト用のコンタクト孔は、前記第２のコンタクト用のコンタクト孔の側面が前記基板にほぼ垂直となるように形成され、前記第１のコンタクト用のコンタクト孔及び前記第３のコンタクト用のコンタクト孔は、前記第１のコンタクト用のコンタクト孔の側面の傾きの平均及び前記第３のコンタクト用のコンタクト孔の側面の傾きの平均が、前記第２のコンタクト用のコンタクト孔の側面の傾きの平均よりも大きくなるように形成される。
好ましくは、前記第１のソース又はドレイン領域上に第２のコンタクトを形成する工程と、前記ゲート電極から延在するゲート配線上に第３のコンタクトを形成する工程をさらに含み、前記第１のコンタクトを形成する工程、前記第２のコンタクトを形成する工程及び前記第３のコンタクトを形成する工程は、第１のレジストを塗布し、リソグラフィーを用いて第１のレジストにより前記第１のコンタクトのパターンを形成する工程と、前記第１のコンタクトのパターンを用いて前記コンタクト層間膜を前記コンタクトストッパー膜までエッチングすることにより、前記第１のコンタクト用のコンタクト孔を形成する工程と、第２のレジストを塗布し、リソグラフィーを用いて第２のレジストにより前記第２のコンタクトのパターン及び前記第３のコンタクトのパターンを形成する工程と、前記第２のコンタクトのパターンを用いて前記コンタクト層間膜を前記コンタクトストッパー膜までエッチングすることにより、第２のコンタクト用のコンタクト孔及び第３のコンタクト用のコンタクト孔を形成する工程と、前記第１のコンタクト用のコンタクト孔、前記第２のコンタクト用のコンタクト孔及び前記第３のコンタクト用のコンタクト孔の底部に残存するコンタクトストッパー膜をエッチングにより除去する工程を含み、前記第２のコンタクト用のコンタクト孔及び前記第３のコンタクト用のコンタクト孔は、前記第２のコンタクト用のコンタクト孔の側面及び前記第３のコンタクト用のコンタクト孔が前記基板にほぼ垂直となるように形成され、前記第１のコンタクト用のコンタクト孔は、前記第１のコンタクト用のコンタクト孔の側面の傾きの平均が、前記第２のコンタクト用のコンタクト孔の側面の傾きの平均及び前記第３のコンタクト用のコンタクト孔の側面の傾きの平均よりも大きくなるように形成される。
好ましくは、前記柱状半導体層の上部側壁にサイドウォール状に酸化膜を形成する工程と、前記コンタクトストッパー膜としてシリコン窒化膜を成膜する工程とを含む。
本発明の第２の態様は、基板と、前記基板上に形成された平面状半導体層と、前記平面状半導体層上に形成された柱状半導体層と、前記柱状半導体層の底部に形成された第１のソース又はドレイン領域と、前記柱状半導体層の上部に形成された第２のドレイン又はソース領域と、前記柱状半導体層の周囲に形成されたゲート絶縁膜およびゲート電極と、前記第２のドレイン又はソース領域上に形成した第１のコンタクトと、前記第１のソース又はドレイン領域上に形成した第２のコンタクトと、前記ゲート電極から延在するゲート配線上に形成した第３のコンタクトとを含み、前記第２のコンタクトの側面が前記基板にほぼ垂直であり、前記第１のコンタクトの側面の傾きの平均が、前記第２のコンタクトの側面の傾きの平均よりも大きいことを特徴とする半導体装置を提供するものである。
好ましくは、前記第１のコンタクトの側面の傾きの平均が、前記第２のコンタクトの側面の傾きの平均よりも大きいことに加えて、前記第３のコンタクトの側面の傾きの平均も、前記第２のコンタクトの側面の傾きの平均よりも大きい。
好ましくは、前記第２のコンタクトの側面が前記基板にほぼ垂直であることに加えて、前記第３のコンタクトの側面も前記基板にほぼ垂直であり、かつ前記第１のコンタクトの側面の傾きの平均が前記第２のコンタクトの側面の傾きの平均よりも大きいことに加えて、前記第１のコンタクトの側面の傾きの平均が前記第３のコンタクトの側面の傾きよりも大きい。
本発明の第３の態様は、基板と、前記基板の上方に形成された柱状半導体層と、前記柱状半導体層の底部に形成された第１のソース又はドレイン領域と、前記柱状半導体層の上部に形成された第２のドレイン又はソース領域と、前記柱状半導体層の周囲に形成されたゲート絶縁膜およびゲート電極と、前記第２のドレイン又はソース領域上に形成した第１のコンタクトと、前記第１のソース又はドレイン領域上に形成した第２のコンタクトと、前記ゲート電極から延在するゲート配線上に形成した第３のコンタクトとを含み、前記柱状半導体層の上部側壁に第１の絶縁膜サイドウォールが形成されており、前記第１のコンタクトの底面の前記基板への投影面が、前記第１の絶縁膜サイドウォールの前記基板への投影形状の外周内に位置していることを特徴とする半導体装置を提供するものである。
好ましくは、前記第１の絶縁膜サイドウォール上にコンタクトストッパー膜が形成されており、前記第１の絶縁膜サイドウォールはシリコン酸化膜で形成され、前記コンタクトストッパー膜がシリコン窒化膜である。
ここで、基板の「上方」とは、基板上又は基板上に形成された何らかの層を介した基板の上方をいう。
本発明によれば、縦型トランジスタにおいて、柱状半導体層上のコンタクトと柱状半導体層の周囲に形成されるゲート電極のショートを抑制することができる。
（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 （ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。 図４３（ａ）の平面図におけるＢ−Ｂ’の断面図。 この発明に係る柱状シリコン層上部形状の断面図。 （ａ）はこの発明に係る柱状シリコン層近傍の平面図であり、（ｂ）（ｃ）はこの発明に係る柱状シリコン層上部形状の断面図である。 （ａ）はこの発明に係る柱状シリコン層近傍の平面図であり、（ｂ）は上部形状の断面図である。 この発明に係る柱状シリコン層上部形状の断面図。
図４３（ａ）は、本発明を用いて形成されたＮＭＯＳ ＳＧＴの平面図であり、図４３（ｂ）は、図４３（ａ）のカットラインＡ−Ａ'に沿った断面図である。また、図４４は、図４３（ａ）のカットラインB−B'に沿った断面図である。以下に図４３、図４４を参照して、本発明を用いて形成されたＮＭＯＳ ＳＧＴについて説明する。
基板であるシリコン基板１１０上に、平面状半導体層である平面状シリコン層１１２が形成され、平面状シリコン層１１２上に柱状半導体層である柱状シリコン層１１３が形成され、柱状シリコン層１１３の下部と平面状シリコン層１１２には、ソース拡散層２００が形成され、柱状シリコン層１１３の上部にはドレイン拡散層２０１が形成されている。柱状シリコン層１１３の下部と平面状シリコン層１１２に形成されたソース拡散層２００と柱状シリコン層１１３の上部に形成されたドレイン拡散層２０１の間にボディ３０９が形成されている。柱状シリコン層１１３の周囲にゲート絶縁膜１２４およびゲート電極１４１ａが形成されている。
また、ゲート電極１４１ａとソース拡散層２００の間には、ゲート絶縁膜より厚い酸化膜すなわち第１の絶縁膜３０３が形成されている。ゲート電極１４１ａ及びゲート電極１４１ａから延在するゲート配線１４１ｂとソース拡散層２００の間に、ゲート絶縁膜より厚い酸化膜すなわち第１の絶縁膜を形成することにより、ゲート、ソース間の寄生容量を低減することができる。
ゲート電極１４１ａの上部且つ柱状シリコン層１１３の上部側壁にサイドウォール状に形成された絶縁膜すなわち第１の絶縁膜サイドウォール１３４が形成され、ゲート電極１４１ａ及びゲート配線１４１ｂの側壁にサイドウォール状に形成された絶縁膜すなわち第２の絶縁膜サイドウォール１３３が形成されている。柱状シリコン層１１３の上部側壁の第１の絶縁膜サイドウォール１３４が酸化膜で形成されている場合には、柱状シリコン層１１３の上部のコンタクトエッチング時に窒化膜で形成されるコンタクトストッパーと酸化膜で形成される上記第１の絶縁膜サイドウォール１３４との選択比が高いエッチング条件を使用することにより、コンタクトのオーバーエッチングを抑制することができる。
ソース拡散層２００の上部表面に金属と半導体の化合物１５３が形成され、ドレイン拡散層２０１の上部表面に金属と半導体の化合物１５２が形成されている。
ソース拡散層２００上には第２のコンタクト１７４が形成され、ドレイン拡散層２０１上には第１のコンタクト１７３が形成され、ゲート電極１４１aより延在するゲート配線１４１ｂ上には第３のコンタクト１７２が形成されている。ここで、ドレイン拡散層である柱状シリコン層上に形成される第１のコンタクト１７３の形状については後述する。
ソース拡散層をＧＮＤ電位に接続し、ドレイン拡散層をＶｃｃ電位に接続し、ゲート電極に０〜Ｖｃｃの電位を与えることにより上記ＳＧＴはトランジスタ動作を行う。
なお、柱状シリコン層の上部に形成される拡散層がソース拡散層であり、柱状シリコン層下部に形成される拡散層がドレイン拡散層でもよい。
以下に本発明のＳＧＴを形成するための製造方法の一例を図１〜図４３を参照して説明する。なお、これらの図面では、同一の構成要素に対しては同一の符号が付されている。図１〜図４３は、この発明に係るＳＧＴの製造例を示している。（ａ）は平面図、（ｂ）はＡ−Ａ’の断面図を示している。
図１を参照して、シリコン基板１１０上にパッド酸化膜１２１を成膜する。
図２を参照して、第１の窒化膜１３０を成膜し、続いて第１のアモルファスシリコンもしくはポリシリコン１４０を成膜する。
図３を参照して、第１のレジスト３０１を塗布し、リソグラフィーを用いて第１のレジストにより柱状シリコン層パターンを形成する。
図４を参照して、第１のアモルファスシリコンもしくはポリシリコン１４０をエッチングし、第１の窒化膜１３０をエッチングし、第１のハードマスクを作成し、パッド酸化膜１２１をエッチングする。
図５を参照して、第１のレジストを除去する。
図６を参照して、第１のハードマスクである第１の窒化膜１３０及び第１のアモルファスシリコンあるいはポリシリコン１４０をマスクにして、柱状シリコン層１１３をドライエッチングにより形成する。ドライエッチング時には、第１のハードマスクのアモルファスシリコンあるいはポリシリコン１４０もエッチングされ、第１のアモルファスシリコンあるいはポリシリコン１４０が全てエッチングされると、ドライエッチング装置において検出することが可能なプラズマ発光強度が変化するため、このプラズマ発光強度の変化を検出することにより、エッチングの終点検出が可能になり、エッチングレートによらず安定して柱状シリコン層１１３の高さを制御することができる。
上記の終点検出方法を用いるためには、柱状シリコン層ドライエッチング前のアモルファスシリコンあるいはポリシリコン１４０の膜厚が、柱状シリコン層の高さより小さく形成されている必要がある。
図７を参照して、チャネル部となる柱状シリコン層１１３の側壁の凹凸の緩和や、ドライエッチング中にカーボンなどが打ち込まれたシリコン表面の除去のため、柱状シリコン層１１３及びシリコン基板１１０表面を犠牲酸化し、犠牲酸化膜１２３を形成する。
図８を参照して、第２のレジスト１５０を塗布し、リソグラフィーを用いて第２のレジストにより平面状シリコン層のパターンを形成する。このときに、柱状シリコン層１１３及びシリコン基板１１０上には上記の犠牲酸化により形成された犠牲酸化膜１２３により、次工程のドライエッチング時に生じる副生成物等の汚染からシリコン表面が保護される。
図９を参照して、シリコン基板１１０をドライエッチングにより加工して、平面状シリコン層１１２を形成する。
図１０を参照して、第２のレジストを除去する。
図１１を参照して、埋め込み酸化膜１２０を堆積し、平坦化を行う。
図１２を参照して、平坦化を行った埋め込み酸化膜１２０をエッチングし、平面状シリコン層１１２を露出する。
図１３を参照して、注入時に柱状シリコン層１１３の側壁から不純物が打ち込まれないために、オフセットスペーサ３０７を形成する。
図１４を参照して、平面状シリコン層１１２に砒素やリンといった不純物を注入し、柱状シリコン層１１３下部と平面状シリコン層１１２にソース拡散層２００を形成する。
また、本工程においては柱状シリコン層１１３上に形成される第１の窒化膜１３０により、柱状シリコン層１１３の上部への注入は行われない。上記のように平面状シリコン層に形成されるソース拡散層と柱状シリコン層上部に形成されるドレイン拡散層への注入を別々に行うことにより、それぞれの注入条件を容易に最適化できるため、ショートチャネル効果を抑制しリーク電流を抑制することができる。
図１５を参照して、オフセットスペーサ３０７をエッチングする。
図１６を参照して、酸化膜といった第１の絶縁膜３０３を堆積する。柱状シリコン層の下部、ソース拡散層上、柱状シリコン層上部に厚く第１の絶縁膜を堆積し、柱状シリコン層の側壁に薄く第１の絶縁膜を堆積する。
図１７を参照して、エッチングにより、柱状シリコン層の側壁の酸化膜といった第１の絶縁膜をエッチングする。エッチングは等方性エッチングが好ましい。柱状シリコン層の底部、ソース拡散層上、柱状シリコン層上部に厚く絶縁膜を堆積し、柱状シリコン層の側壁に薄く絶縁膜を堆積したため、柱状シリコン層の側壁の絶縁膜をエッチング後も、柱状シリコン層の底部ソース拡散層上に第１の絶縁膜３０３が、柱状シリコン層上部に絶縁膜３０６が残る。この絶縁膜が、後に形成されるゲート電極及びゲート配線とソース拡散層の間に、ゲート絶縁膜より厚い第１の絶縁膜３０３となる。この第１の絶縁膜により後に形成されるゲート、ソース間の寄生容量を低減することができる。
なお、このゲート電極及びゲート配線と平面状シリコン層の間に形成されることとなる第１の絶縁膜は、絶縁膜を柱状シリコン層が埋没するように堆積し、平坦化し、エッチバックを行うことで形成してもよい。
図１８を参照して、酸化膜やシリコン酸窒化膜といったゲート絶縁膜１２４を形成し、図１９を参照して、ゲート導電膜である第２のアモルファスシリコンあるいはポリシリコン１４１を、柱状シリコン層１１３を埋め込むように成膜する。
図２０を参照して、ＣＭＰ（化学機械研磨）により第２のアモルファスシリコンあるいはポリシリコン１４１を研磨し、ゲート導電膜の上面を平坦化する。ＣＭＰにおいて、第１のハードマスクである窒化膜１３０をＣＭＰのストッパーとして使用することにより、再現性よくＣＭＰ研磨量を制御することができる。
図２１を参照して、ゲート導電膜である第２のアモルファスシリコンあるいはポリシリコン１４１をエッチバックすることにより、ゲート長を決定する。
図２２を参照して、第１の酸化膜１２５を堆積し、第２の窒化膜１３１を堆積する。この第１の酸化膜１２５により、後工程において行われるウェット処理またはドライ処理からゲート電極上面が保護されるため、ゲート長の変動、つまりゲート長のばらつきやゲート電極上面からのゲート絶縁膜１２４へのダメージを抑制することができる。
図２３を参照して、第２の窒化膜１３１をエッチバックすることにより第３の絶縁膜サイドウォールを形成する。このとき、第１の酸化膜１２５もエッチングされる。第３の絶縁膜サイドウォールの膜厚がゲート電極の膜厚となるため、第２の窒化膜１３１の成膜膜厚及びエッチバック条件を調整することによって、所望の膜厚のゲート電極を形成することができる。
図２４を参照して、ゲート導電膜である第２のアモルファスシリコンあるいはポリシリコン１４１にリン（Ｐ）といった不純物を注入し、活性化する。
図２５を参照して、反射防止膜（ＢＡＲＣ）層１６１及び第３のレジスト１６０等を塗布し、リソグラフィーを用いて第３のレジスト１６０によりゲート配線パターンを形成する。
図２６を参照して、第３のレジスト１６０をマスクとして、ＢＡＲＣ層１６１及びゲート導電膜である第２のアモルファスシリコンあるいはポリシリコン１４１をエッチングして、ゲート電極１４１a及びゲート配線１４１ｂを形成する。
図２７を参照して、第１の絶縁膜３０３の一部を、ソース拡散層２００の表面が露出するよう、ドライエッチングもしくはウェットエッチングにより除去する。
図２８を参照して、第３のレジスト１６０及びＢＡＲＣ層１６１を除去し、後工程において行われる第１の窒化膜１３０及び第２の窒化膜１３１を除去する際、ゲート電極を保護するため、第４の酸化膜３０５を形成する。
図２９を参照して、柱状シリコン層１１３上部の第１の窒化膜１３０及び第２の窒化膜１３１をドライエッチングもしくはウェットエッチングにより除去する。
図３０を参照して、ドライエッチングもしくはウェットエッチングによりパッド酸化膜１２１、第１の酸化膜１２５、第４の酸化膜３０５を除去し、ソース拡散層２００を露出する。
図３１を参照して、第３の絶縁膜１３２を成膜する。
図３２を参照して、第３の絶縁膜１３２をエッチバックして、ソース拡散層２００の上面および柱状シリコン層１１３上部の表面を露出させ、柱状シリコン層１１３の側壁およびゲート電極１４１側壁に、第１の絶縁膜サイドウォール１３４、第２の絶縁膜サイドウォール１３３を形成、すなわち第２の絶縁膜をサイドウォール状に形成する。この第１の絶縁膜サイドウォール１３４、第２の絶縁膜サイドウォール１３３によりゲート電極１４１ａ及びゲート配線１４１ｂとソース拡散層２００及び第１の柱状シリコン上部に後に形成されるドレイン拡散層が分離されるため、金属と半導体の化合物によるゲート電極１４１ａ及びゲート配線１４１ｂとソース拡散層２００及びドレイン拡散層のショートを防止できる。また、柱状シリコン層１１３上部の側壁を第１の絶縁膜サイドウォール１３４で覆うことにより、柱状シリコン層１１３の側壁からの金属と半導体の化合物化を制御することができる。
図３３を参照して、不純物注入等により柱状シリコン層１１３の上部にＰやＡｓなどの不純物を導入し、ドレイン拡散層２０１を形成する。ソース拡散層とドレイン拡散層との間はボディ３０９となる。
図３４を参照して、ＮｉもしくはＣｏ等の第１の金属膜をスパッタし、熱処理を加えることでソース拡散層２００表面及びドレイン拡散層２０１表面に、金属と半導体の化合物を形成し、未反応の金属膜を除去することによってドレイン拡散層２０１上の金属と半導体の化合物１５２、およびソース拡散層２００上の金属と半導体の化合物１５３を形成する。
柱状シリコン層を囲むゲート電極１４１ａ上に金属と半導体の化合物１５１が形成されることにより、ゲート電極１４１ａの寄生抵抗が減少する。ゲート電極１４１ａ上に金属と半導体の化合物１５１が形成されるためには、ゲート電極１４１ａの膜厚Ｗｇと第１の絶縁膜サイドウォール１３４の膜厚Ｗｓの膜厚において、Ｗｇ＞Ｗｓとなっており、ゲート電極１４１ａの表面が露出していればよい。
図３５を参照して、窒化膜等のコンタクトストッパー膜１３５を成膜する。
図３６を参照して、酸化膜等のコンタクト層間膜１２６を成膜後、ＣＭＰにより平坦化する。
図３７を参照して、第４のレジストを塗布し、リソグラフィーを用いて第４のレジスト１８０により柱状シリコン層１１３の上部に形成されるコンタクトのパターンを形成する。
図３８を参照して、柱状シリコン層１１３の上部に形成されるコンタクトのパターンを用いて層間絶縁膜１２６をエッチングし、柱状シリコン層上のコンタクト（第１のコンタクト）用のコンタクト孔１８１を形成する。このときの、コンタクト孔１８１の形状については後に詳述する。エッチングにはコンタクト層間膜とコンタクトストッパー膜の選択比が高い条件を用いることによって、コンタクトストッパー窒化膜１３５にてエッチングを停止させる。
図３９を参照して、第５のレジストを塗布し、リソグラフィーを用いて第５のレジスト１８２により平面状シリコン層上に形成されるコンタクトのパターン、およびゲート配線１４１ｂ上に形成されるコンタクトのパターンを形成する。
図４０を参照して、平面状シリコン層上に形成されるコンタクトのパターン、およびゲート配線１４１ｂ上に形成されるコンタクトのパターンを用いて層間絶縁膜１２６をエッチングし、平面状シリコン層のソース拡散層上のコンタクト（第２のコンタクト）用のコンタクト孔１８３、およびゲート配線層上のコンタクト（第３のコンタクト）用のコンタクト孔１８４を形成する。このとき、コンタクト孔の側面が基板にほぼ垂直となるようにコンタクト孔を形成すると、最も深い平面状シリコン層のソース拡散層上のコンタクト用のコンタクト孔１８３を確実に開口することができ、形成されるコンタクトのコンタクト抵抗を安定したものとすることができる。エッチングにはコンタクト層間膜とコンタクトストッパー膜の選択比が高い条件を用いることによって、コンタクトストッパー膜１３５にてエッチングを停止させる。
図４１を参照して、柱状シリコン層上のコンタクト孔１８１、平面状シリコン層のソース拡散層上のコンタクト孔１８３、およびゲート配線層上のコンタクト孔１８４の底部に残存するコンタクトストッパー膜１３５をエッチングにより除去する。
図４２を参照して、コンタクト孔にバリアメタル１７１であるタンタル（Ｔａ）や窒化タンタル（ＴａＮ）などを成膜後、銅（Ｃｕ）といった金属１７０をスパッタやめっきにより成膜して、ＣＭＰによってコンタクト１７２、１７３、１７４を形成する。バリアメタルとしてチタン（Ｔｉ）や窒化チタン（ＴｉＮ）を用いてもよい。また、タングステン（Ｗ）を用いてもよい。また、銅を含む合金を用いてもよい。
図４３及び図４４を参照して、レジスト（図示されない）を塗布し、リソグラフィーを用いて第１層配線１７７、１７８、１７９のパターンを形成し、第１層配線１７７、１７８、１７９をバリアメタル１７５及び金属１７６を用いて形成する。
上記の製造方法では、ゲート配線上のコンタクト孔１８４を平面状シリコン上のコンタクト孔１８３と同一工程にて形成しているが、ゲート配線上コンタクト孔１８４を柱状シリコン層上コンタクト孔１８１と同一工程にて形成してもよい。
以下に本発明における柱状シリコン層上のコンタクト形状と柱状シリコン層上部の形状の関係について詳しく述べる。本発明に用いているＳＧＴは柱状シリコン層の寸法が小さいほどショートチャネル効果が抑制されるため、柱状シリコン層は最小寸法付近の寸法でリソグラフィーによりパターニングされた後、エッチング時における寸法シュリンクや犠牲酸化等により寸法が縮小され、最終的な柱状シリコン層の寸法はパターニング可能な最小寸法より小さく形成される。したがって、柱状シリコン層上部の寸法より、コンタクトの寸法は大きく形成されることが多い。
図４５（ａ）はコンタクト層間膜エッチング後の柱状シリコン層上部の断面形状を示している。
図４５（ａ）のようにコンタクト孔底部の寸法が柱状シリコン層上部及び側壁に成膜されるコンタクトストッパー膜の上面の寸法より大きい場合には、後工程のコンタクトストッパー膜エッチング時に、図４５（ｂ）のようにコンタクトストッパー膜エッチング後に柱状シリコン層上のコンタクト孔はゲート配線表面まで到達し、コンタクトとゲート配線はショートしてしまう。したがって、柱状シリコン層上のコンタクトとゲート配線層のショートを抑制するためには、コンタクト底部の寸法は柱状シリコン層上部及び側壁に成膜されるコンタクトストッパー膜の上面の寸法より小さく形成される必要がある。
図４６〜図４８はコンタクト層間膜エッチング後の柱状シリコン層近傍の拡大図であり、図４６（ａ）、４７（ａ）はその平面図であり、図４６（ｂ）、４７（ｂ）〜図４８（ｃ）はＡ−Ａ’の断面図であって柱状シリコン層の上部近傍の拡大図である。
図４６（ａ）〜（ｃ）のようにコンタクト底面の寸法が柱状シリコン層上部及び側壁に成膜されるコンタクトストッパー膜上面の寸法より小さい場合、すなわち第１のコンタクト用のコンタクト孔の底面の基板への投影面１８１ａが、柱状半導体層の上面及び側面に形成されたコンタクトストッパー膜の基板への投影形状の外周１３５ａ内に位置する場合には、コンタクトストッパー膜のゲート電極表面から第１のコンタクト用のコンタクト孔の底面まで縦方向の膜厚が、柱状シリコン層上部の膜厚より厚いため、１００％程度のオーバーエッチングが加わっても、ゲートとコンタクトのショートは発生しづらくなる。したがって、第１のコンタクト用のコンタクト孔１８１の形成においては、第１のコンタクト用のコンタクト孔の底面の基板への投影面が、柱状半導体層の上面及び側面に形成されたコンタクトストッパー膜の基板への投影形状の外周内に位置するように形成する。
ここで、柱状シリコン層の上面及び側面に形成されたコンタクトストッパー膜は実際には図４７（ｂ）に示されるように、その上面の角部は直角ではなく丸まっている。コンタクトストッパー膜の上面の角部が丸まっている箇所においては、コンタクトストッパー膜として窒化膜、コンタクト層間膜として酸化膜を採用した場合、そのエッチングの選択比が低いため、コンタクト層間膜エッチング後において、コンタクトストッパー膜がよりエッチングされる場合がある。このため、図４７（ａ）、（ｂ）のようにコンタクト孔の底面の寸法が柱状シリコン層上部及び側壁に成膜されるコンタクトストッパー膜上面の寸法より小さく、さらにコンタクト孔の底面が上面よりも小さくなるように形成すると、コンタクト孔の底面はストッパー膜の上面の比較的平坦な部分に形成されるため、コンタクト層間膜エッチング時のコンタクト層間膜とコンタクトストッパー膜との選択比は高く、コンタクトストッパー膜がエッチングされる量が少なくなり、さらにコンタクトとゲートがショートしづらい構造とすることができる。そして、第１のコンタクト用のコンタクト孔の側面の傾きの平均がより大きいほどショートを抑制することができる。特に、柱状シリコン層上の第１のコンタクト用のコンタクト孔底面の寸法が柱状シリコン層の側壁上部に形成される第１の絶縁膜サイドウォール１３４より小さい場合、すなわち第１のコンタクト用のコンタクト孔の底面の基板への投影面１８１ａが、絶縁膜サイドウォールの基板への投影形状の外周１３４ａ内に位置している場合には、第１のコンタクト用のコンタクト孔の底面はストッパー膜上面が平坦な部分に形成されるため、コンタクトとゲートのショートは発生しづらい。
ここで、より厳密には、コンタクト孔の形成において、コンタクト孔の側面が基板に垂直になるように形成しようとしても、エッチングの性質上コンタクト孔の上面よりも底面が若干小さくなり、コンタクト孔の深さが深いほど底面は小さくなる。したがって、コンタクト孔の側面がほぼ垂直になるように形成する第２のコンタクト用のコンタクト孔の側面の傾きの平均よりも第１のコンタクト用のコンタクト孔の側面の側面の傾きの平均が大きくなるように形成すればよい。すなわち、第１のコンタクト用のコンタクト孔の断面は図４７に示されるテーパー形状以外にも、図４８（ａ）、（ｂ）、（ｃ）等の形状であってもよく、図４８（ａ）、（ｂ）、（ｃ）のαとβを結ぶ線分と基板に対する垂線とがなす角度θがコンタクト孔の側面の傾きの平均であるところ、コンタクト孔の側面がほぼ垂直になるように形成する第２のコンタクト用のコンタクト孔の側面の傾きの平均よりも第１のコンタクト用のコンタクト孔の側面の側面の傾きの平均が大きくなるように形成すればよい。
なお、第１のコンタクト用のコンタクト孔は、平面状シリコン層上の第２のコンタクト用のコンタクト孔１８３より浅いため、エッチングが途中で停止したり、抵抗値がバラつくなどの問題が発生しづらく、エッチング条件を調整することにより、このコンタクト孔を、コンタクト孔の側面がほぼ垂直になるように形成する第２のコンタクト用のコンタクト孔の側面の傾きの平均よりも第１のコンタクト用のコンタクト孔の側面の側面の傾きの平均が大きくなるように形成することは比較的容易である。
また、変形例として、コンタクト孔の側面が基板にほぼ垂直になるように形成する第２のコンタクト用のコンタクト孔の側面の傾きの平均よりも第１のコンタクト用のコンタクト孔の側面の側面の傾きの平均が大きくなるように第１のコンタクト用のコンタクト孔形成する代わりに、柱状シリコン層上の第１のコンタクト用のコンタクト孔１８１をその側面が基板にほぼ垂直に形成し、その底面を小さく形成することにより同様の効果を得ることができる。上記実施例と同様に、特に、柱状シリコン層上の第１のコンタクト用のコンタクト孔の底面の寸法が柱状シリコン層の側壁上部に形成される第１の絶縁膜サイドウォール１３４より小さい場合、すなわち第１のコンタクトの底面の基板への投影面が、絶縁膜サイドウォールの基板への投影形状の外周内に位置している場合には、第１のコンタクト用のコンタクト孔の底面はストッパー膜上面が平坦な部分に形成されるため、コンタクトとゲートのショートは発生しづらい。柱状シリコン層上の第１のコンタクト用のコンタクト孔１８１は平面状シリコン層のソース拡散層上のコンタクト孔１８３より浅いため、深いコンタクトに比べ小さいコンタクトをパターニングすることは容易である。このとき、コンタクト層間膜をできるだけ薄く形成するとより小さなコンタクトをパターニングすることができる。
ここで、上述のように、柱状シリコン層上のコンタクトは平面状シリコン層のソース拡散層上のコンタクトに比べて浅いため形成が容易であり、寸法が小さくても安定したコンタクト抵抗を得ることができる。 一方、平面状シリコン層のソース拡散層上のコンタクトは柱状シリコン層上コンタクトより深いためテーパー形状に形成した場合には、コンタクト底部が小さいためコンタクトは高抵抗であり、コンタクト抵抗のばらつきが大きくなるなどの不具合が生じやすい。したがって、平面状シリコン層上の第２のコンタクト用のコンタクト孔をその側面が基板にほぼ垂直となるように形成して第２のコンタクト用のコンタクト孔の底面の面積を維持しつつ、柱状シリコン層上の第１のコンタクト用のコンタクト孔の底面を小さく形成する構成とすると、柱状シリコン層上のコンタクトとゲート配線層のショートを抑制し、かつ安定して平面状シリコン層のソース拡散層上のコンタクト抵抗を得ることができ、より効果的である。
また、第１の絶縁膜サイドウォール１３４が酸化膜で形成されている場合には、柱状シリコン層状のコンタクトとゲート電極のショートに加え柱状シリコン層側壁のエッチングを抑制することができる。第１の絶縁膜サイドウォール１３４が窒化膜で形成されている場合には、柱状シリコン層上部側壁からのエッチングが大きくなる場合があるが、絶縁膜サイドウォール１３４が酸化膜で形成されている場合には、コンタクトストッパー窒化膜エッチング時に酸化膜と選択比の高い条件を用いることにより、柱状シリコン層上部側壁部における過剰なエッチングを抑制できる。
上記の実施例においては、コンタクト層間膜として酸化膜、コンタクトストッパー膜として窒化膜を例に示したが、コンタクト層間絶縁膜はＬｏｗ−ｋ膜等の他の膜絶縁膜であり、コンタクトストッパー膜はＬｏｗ−ｋ膜等の他の絶縁膜に対してエッチングの選択比をとれる他の絶縁膜であってもよい。
また、上記の実施例においては、基板上に平面状半導体層が形成されていたが、ＳＯＩ基板等の基板上に絶縁膜が形成された基板を用いて、基板上の絶縁膜上に平面状半導体層が形成される構成とする等基板上に形成された何らかの層を介した基板の上方に平面状半導体層が形成される構成とすることができることは、当業者に明らかであろう。
１１０．シリコン基板
１１２．平面状シリコン層
１１３．柱状シリコン層
１２０．酸化膜
１２１．酸化膜
１２３．酸化膜
１２４．ゲート絶縁膜
１２５．酸化膜
１２６．コンタクト層間膜
１３０．窒化膜
１３１．窒化膜
１３２．絶縁膜
１３３．第２の絶縁膜サイドウォール
１３４．第１の絶縁膜サイドウォール
１３５．.コンタクトストッパー膜
１３５ａ．柱状半導体層の上面及び側面に形成されたコンタクトストッパー膜の基板への投影形状の外周
１４０．第１のアモルファスシリコンもしくはポリシリコン
１４１．第２のアモルファスシリコンもしくはポリシリコン（ゲート導電膜）
１４１ａ．ゲート電極
１４１ｂ．ゲート配線
１５０．第２のレジスト
１５１．金属と半導体の化合物
１５２．金属と半導体の化合物
１５３．金属と半導体の化合物
１６０．第３のレジスト
１６１．反射防止膜層（ＢＡＲＣ層）
１７０．金属
１７１．バリアメタル
１７２．コンタクト
１７３．コンタクト
１７４．コンタクト
１７５．バリアメタル
１７６．金属
１７７．第１層配線
１７８．第１層配線
１７９．第１層配線
１８０．第４のレジスト
１８１．柱状シリコン層上コンタクト孔
１８１ａ．第１のコンタクトの底面の前記基板への投影面
１８２．第５のレジスト
１８３．平面状シリコン層上コンタクト孔
１８４．ゲート配線上コンタクト孔
２００．ソース拡散層
２０１．ドレイン拡散層
３０１．レジスト
３０３．第１の絶縁膜
３０５．第４の酸化膜
３０６．絶縁膜
３０７．オフセットスペーサ
３０９．ボディ

Claims (12)

  1. 上方に平面状半導体層及び該平面状半導体層上の柱状半導体層が形成された基板を用意する工程と、
    前記柱状半導体層の下部と前記平面状半導体層に第１のソース又はドレイン領域を形成する工程と、
    前記柱状半導体層の周囲にゲート絶縁膜およびゲート電極を形成する工程と、
    前記柱状半導体層の上部に第２のドレイン又はソース領域を形成する工程と、
    その後に表面にコンタクトストッパー膜を成膜する工程と、
    その後に表面にコンタクト層間膜を成膜する工程と
    前記第２のドレイン又はソース領域上に第１のコンタクトを形成する工程と、
    を含み、
    前記第１のコンタクトを形成する工程は、前記第１のコンタクトのパターンを形成する工程と、前記第１のコンタクトのパターンを用いて前記コンタクト層間膜を前記コンタクトストッパー膜までエッチングすることにより、第１のコンタクト用のコンタクト孔を形成する工程と、前記第１のコンタクト用のコンタクト孔の底部に残存する前記コンタクトストッパー膜をエッチングにより除去する工程を含み、前記第１のコンタクト用のコンタクト孔の底面の前記基板への投影面は、前記柱状半導体層の上面及び側面に形成された前記コンタクトストッパー膜の前記基板への投影形状の外周内に位置することを特徴とする半導体装置の製造方法。
  2. 前記第１のソース又はドレイン領域上に第２のコンタクトを形成する工程をさらに含み、
    前記第２のコンタクトを形成する工程は、前記第２のコンタクトのパターンを形成する工程と、前記第２のコンタクトのパターンを用いて前記コンタクト層間膜を前記コンタクトストッパー膜までエッチングすることにより、第２のコンタクト用のコンタクト孔を形成する工程と、前記第２のコンタクト用のコンタクト孔の底部に残存する前記コンタクトストッパー膜をエッチングにより除去する工程を含み、
    前記第２のコンタクト用のコンタクト孔は、前記第２のコンタクト用のコンタクト孔の側面が前記基板にほぼ垂直となるように形成され、前記第１のコンタクト用のコンタクト孔は、前記第１のコンタクト用のコンタクト孔の側面の傾きの平均が、前記第２のコンタクト用のコンタクト孔の側面の傾きの平均よりも大きくなるように形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１のソース又はドレイン領域上に第２のコンタクトを形成する工程と、前記ゲート電極から延在するゲート配線上に第３のコンタクトを形成する工程をさらに含み、
    前記第２のコンタクトを形成する工程は、前記第２のコンタクトのパターンを形成する工程と、前記第２のコンタクトのパターンを用いて前記コンタクト層間膜を前記コンタクトストッパー膜までエッチングすることにより、第２のコンタクト用のコンタクト孔を形成する工程と、前記第２のコンタクト用のコンタクト孔の底部に残存する前記コンタクトストッパー膜をエッチングにより除去する工程を含み、
    前記第３のコンタクトを形成する工程は、前記第３のコンタクトのパターンを形成する工程と、前記第３のコンタクトのパターンを用いて前記コンタクト層間膜を前記コンタクトストッパー膜までエッチングすることにより、第３のコンタクト用のコンタクト孔を形成する工程と、前記第３のコンタクト用のコンタクト孔の底部に残存する前記コンタクトストッパー膜をエッチングにより除去する工程を含み、
    前記第２のコンタクト用のコンタクト孔及び前記第３のコンタクト用のコンタクト孔は、前記第２のコンタクト用のコンタクト孔の側面及び前記第３のコンタクト用のコンタクト孔の側面が前記基板にほぼ垂直となるように形成され、前記第１のコンタクト用のコンタクト孔は、前記第１のコンタクト用のコンタクト孔の側面の傾きの平均が、前記第２のコンタクト用のコンタクト孔の側面の傾きの平均よりも大きくなるように形成されることを特徴とする請求項１に記載の半導体製造装置の製造方法。
  4. 前記第１のソース又はドレイン領域上に第２のコンタクトを形成する工程と、前記ゲート電極から延在するゲート配線上に第３のコンタクトを形成する工程をさらに含み、
    前記第２のコンタクトを形成する工程は、前記第２のコンタクトのパターンを形成する工程と、前記第２のコンタクトのパターンを用いて前記コンタクト層間膜を前記コンタクトストッパー膜までエッチングすることにより、第２のコンタクト用のコンタクト孔を形成する工程と、前記第２のコンタクト用のコンタクト孔の底部に残存する前記コンタクトストッパー膜をエッチングにより除去する工程を含み、
    前記第３のコンタクトを形成する工程は、前記第３のコンタクトのパターンを形成する工程と、前記第３のコンタクトのパターンを用いて前記コンタクト層間膜を前記コンタクトストッパー膜までエッチングすることにより、第３のコンタクト用のコンタクト孔を形成する工程と、前記第３のコンタクト用のコンタクト孔の底部に残存する前記コンタクトストッパー膜をエッチングにより除去する工程を含み、
    前記第２のコンタクト用のコンタクト孔は、前記第２のコンタクト用のコンタクト孔の側面が前記基板にほぼ垂直となるように形成され、前記第１のコンタクト用のコンタクト孔及び前記第３のコンタクト用のコンタクト孔は、前記第１のコンタクト用のコンタクト孔の側面の傾きの平均及び前記第３のコンタクト用のコンタクト孔の側面の傾きの平均が、前記第２のコンタクト用のコンタクト孔の側面の傾きの平均よりも大きくなるように形成されることを特徴とする請求項１に記載の半導体製造装置の製造方法。
  5. 前記第１のソース又はドレイン領域上に第２のコンタクトを形成する工程と、前記ゲート電極から延在するゲート配線上に第３のコンタクトを形成する工程をさらに含み、
    前記第１のコンタクトを形成する工程、前記第２のコンタクトを形成する工程及び前記第３のコンタクトを形成する工程は、
    第１のレジストを塗布し、リソグラフィーを用いて第１のレジストにより前記第１のコンタクト及び前記第３のコンタクトのパターンを形成する工程と、
    前記第１のコンタクト及び前記第３のコンタクトのパターンを用いて前記コンタクト層間膜を前記コンタクトストッパー膜までエッチングすることにより、前記第１のコンタクト用のコンタクト孔及び第３のコンタクト用のコンタクト孔を形成する工程と、
    第２のレジストを塗布し、リソグラフィーを用いて第２のレジストにより前記第２のコンタクトのパターンを形成する工程と、
    前記第２のコンタクトのパターンを用いて前記コンタクト層間膜を前記コンタクトストッパー膜までエッチングすることにより、第２のコンタクト用のコンタクト孔を形成する工程と、
    前記第１のコンタクト用のコンタクト孔、前記第２のコンタクト用のコンタクト孔及び前記第３のコンタクト用のコンタクト孔の底部に残存するコンタクトストッパー膜をエッチングにより除去する工程を含み、
    前記第２のコンタクト用のコンタクト孔は、前記第２のコンタクト用のコンタクト孔の側面が前記基板にほぼ垂直となるように形成され、前記第１のコンタクト用のコンタクト孔及び前記第３のコンタクト用のコンタクト孔は、前記第１のコンタクト用のコンタクト孔の側面の傾きの平均及び前記第３のコンタクト用のコンタクト孔の側面の傾きの平均が、前記第２のコンタクト用のコンタクト孔の側面の傾きの平均よりも大きくなるように形成されることを特徴とする請求項１に記載の半導体製造装置の製造方法。
  6. 前記第１のソース又はドレイン領域上に第２のコンタクトを形成する工程と、前記ゲート電極から延在するゲート配線上に第３のコンタクトを形成する工程をさらに含み、
    前記第１のコンタクトを形成する工程、前記第２のコンタクトを形成する工程及び前記第３のコンタクトを形成する工程は、第１のレジストを塗布し、リソグラフィーを用いて第１のレジストにより前記第１のコンタクトのパターンを形成する工程と、
    前記第１のコンタクトのパターンを用いて前記コンタクト層間膜を前記コンタクトストッパー膜までエッチングすることにより、前記第１のコンタクト用のコンタクト孔を形成する工程と、
    第２のレジストを塗布し、リソグラフィーを用いて第２のレジストにより前記第２のコンタクトのパターン及び前記第３のコンタクトのパターンを形成する工程と、
    前記第２のコンタクトのパターンを用いて前記コンタクト層間膜を前記コンタクトストッパー膜までエッチングすることにより、第２のコンタクト用のコンタクト孔及び第３のコンタクト用のコンタクト孔を形成する工程と、
    前記第１のコンタクト用のコンタクト孔、前記第２のコンタクト用のコンタクト孔及び前記第３のコンタクト用のコンタクト孔の底部に残存するコンタクトストッパー膜をエッチングにより除去する工程を含み、
    前記第２のコンタクト用のコンタクト孔及び前記第３のコンタクト用のコンタクト孔は、前記第２のコンタクト用のコンタクト孔の側面及び前記第３のコンタクト用のコンタクト孔が前記基板にほぼ垂直となるように形成され、前記第１のコンタクト用のコンタクト孔は、前記第１のコンタクト用のコンタクト孔の側面の傾きの平均が、前記第２のコンタクト用のコンタクト孔の側面の傾きの平均及び前記第３のコンタクト用のコンタクト孔の側面の傾きの平均よりも大きくなるように形成されることを特徴とする請求項１に記載の半導体製造装置の製造方法。
  7. 前記柱状半導体層の上部側壁にサイドウォール状に酸化膜を形成する工程と、
    前記コンタクトストッパー膜としてシリコン窒化膜を成膜する工程と、
    を含むことを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置の製造方法。
  8. 基板と、
    前記基板上に形成された平面状半導体層と、
    前記平面状半導体層上に形成された柱状半導体層と、
    前記柱状半導体層の底部に形成された第１のソース又はドレイン領域と、
    前記柱状半導体層の上部に形成された第２のドレイン又はソース領域と、
    前記柱状半導体層の周囲に形成されたゲート絶縁膜およびゲート電極と、
    前記第２のドレイン又はソース領域上に形成した第１のコンタクトと、
    前記第１のソース又はドレイン領域上に形成した第２のコンタクトと、
    前記ゲート電極から延在するゲート配線上に形成した第３のコンタクトと、
    を含み、
    前記第２のコンタクトの側面が前記基板にほぼ垂直であり、前記第１のコンタクトの側面の傾きの平均が、前記第２のコンタクトの側面の傾きの平均よりも大きいことを特徴とする半導体装置。
  9. 前記第１のコンタクトの側面の傾きの平均が、前記第２のコンタクトの側面の傾きの平均よりも大きいことに加えて、前記第３のコンタクトの側面の傾きの平均も前記第２のコンタクトの側面の傾きの平均よりも大きいことを特徴とする請求項８に記載の半導体装置。
  10. 前記第２のコンタクトの側面が前記基板にほぼ垂直であることに加えて、前記第３のコンタクトの側面も前記基板にほぼ垂直であり、かつ前記第１のコンタクトの側面の傾きの平均が前記第２のコンタクトの側面の傾きの平均よりも大きいことに加えて、前記第１のコンタクトの側面の傾きの平均が前記第３のコンタクトの側面の傾きよりも大きいことを特徴とする請求項８に記載の半導体装置。
  11. 基板と、
    前記基板の上方に形成された柱状半導体層と、
    前記柱状半導体層の底部に形成された第１のソース又はドレイン領域と、
    前記柱状半導体層の上部に形成された第２のドレイン又はソース領域と、
    前記柱状半導体層の周囲に形成されたゲート絶縁膜およびゲート電極と、
    前記第２のドレイン又はソース領域上に形成した第１のコンタクトと、
    前記第１のソース又はドレイン領域上に形成した第２のコンタクトと、
    前記ゲート電極から延在するゲート配線上に形成した第３のコンタクトと、
    を含み、
    前記柱状半導体層の上部側壁に第１の絶縁膜サイドウォールが形成されており、前記第１のコンタクトの底面の前記基板への投影面が、前記第１の絶縁膜サイドウォールの前記基板への投影形状の外周内に位置していることを特徴とする半導体装置。
  12. 前記第１の絶縁膜サイドウォール上にコンタクトストッパー膜が形成されており、
    前記第１の絶縁膜サイドウォールはシリコン酸化膜で形成され、
    前記コンタクトストッパー膜がシリコン窒化膜であることを特徴とする請求項１１に記載の半導体装置。
JP2009189262A 2009-08-18 2009-08-18 半導体装置とその製造方法 Active JP5323610B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2009189262A JP5323610B2 (ja) 2009-08-18 2009-08-18 半導体装置とその製造方法
SG201005895-6A SG169292A1 (en) 2009-08-18 2010-08-13 Semiconductor device and production method thereof
SG2013011119A SG188153A1 (en) 2009-08-18 2010-08-13 Semiconductor device and production method thereof
EP10008582A EP2287895A1 (en) 2009-08-18 2010-08-17 Semiconductor device and production method thereof
KR1020100079574A KR101191063B1 (ko) 2009-08-18 2010-08-18 반도체 장치 및 그 제조 방법
US12/858,840 US8466512B2 (en) 2009-08-18 2010-08-18 Semiconductor device and production method thereof
CN2010102572577A CN101996942B (zh) 2009-08-18 2010-08-18 半导体器件及其制造方法
TW099127537A TWI415196B (zh) 2009-08-18 2010-08-18 半導體裝置及其製造方法
US13/709,839 US8563379B2 (en) 2009-08-18 2012-12-10 Semiconductor device and production method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009189262A JP5323610B2 (ja) 2009-08-18 2009-08-18 半導体装置とその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013090586A Division JP5704580B2 (ja) 2013-04-23 2013-04-23 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2011040682A true JP2011040682A (ja) 2011-02-24
JP5323610B2 JP5323610B2 (ja) 2013-10-23

Family

ID=42985451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009189262A Active JP5323610B2 (ja) 2009-08-18 2009-08-18 半導体装置とその製造方法

Country Status (7)

Country Link
US (2) US8466512B2 (ja)
EP (1) EP2287895A1 (ja)
JP (1) JP5323610B2 (ja)
KR (1) KR101191063B1 (ja)
CN (1) CN101996942B (ja)
SG (2) SG169292A1 (ja)
TW (1) TWI415196B (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014057532A1 (ja) * 2012-10-09 2014-04-17 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
WO2014073104A1 (ja) * 2012-11-12 2014-05-15 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
WO2014073103A1 (ja) * 2012-11-12 2014-05-15 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
WO2014115287A1 (ja) * 2013-01-24 2014-07-31 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
US8829619B2 (en) 2012-10-09 2014-09-09 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
JP2014220532A (ja) * 2014-08-22 2014-11-20 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
JP5643900B2 (ja) * 2011-12-13 2014-12-17 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
US9000513B2 (en) 2012-11-12 2015-04-07 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing a semiconductor device and semiconductor device with surrounding gate transistor
KR20150036196A (ko) * 2012-07-25 2015-04-07 파워 인티그레이션즈, 인크. 테이퍼진 산화물의 형성 방법
US9041095B2 (en) 2013-01-24 2015-05-26 Unisantis Electronics Singapore Pte. Ltd. Vertical transistor with surrounding gate and work-function metal around upper sidewall, and method for manufacturing the same
JP5740535B1 (ja) * 2013-07-19 2015-06-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
WO2015125204A1 (ja) * 2014-02-18 2015-08-27 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
WO2015125205A1 (ja) * 2014-02-18 2015-08-27 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
WO2015132912A1 (ja) * 2014-03-05 2015-09-11 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
WO2015132913A1 (ja) * 2014-03-05 2015-09-11 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
JP2016105525A (ja) * 2016-03-11 2016-06-09 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
US9530793B2 (en) 2014-03-03 2016-12-27 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
JP2018019113A (ja) * 2017-11-07 2018-02-01 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8664063B2 (en) * 2011-12-13 2014-03-04 Unisantis Electronics Singapore Pte. Ltd. Method of producing a semiconductor device and semiconductor device
US8697511B2 (en) * 2012-05-18 2014-04-15 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
US8877578B2 (en) * 2012-05-18 2014-11-04 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
JP5960000B2 (ja) * 2012-09-05 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8802565B2 (en) 2012-09-10 2014-08-12 International Business Machines Corporation Semiconductor plural gate lengths
US9190484B2 (en) * 2013-01-18 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical tunneling field-effect transistor cell and fabricating the same
FR3022071A1 (fr) * 2014-06-05 2015-12-11 St Microelectronics Crolles 2 Procede de realisation de contacts de tailles differentes dans un circuit integre et circuit integre correspondant
US9318447B2 (en) * 2014-07-18 2016-04-19 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of forming vertical structure
US9853163B2 (en) 2015-09-30 2017-12-26 Stmicroelectronics, Inc. Gate all around vacuum channel transistor
KR102472673B1 (ko) * 2016-03-21 2022-11-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9793395B1 (en) * 2016-10-06 2017-10-17 International Business Machines Corporation Vertical vacuum channel transistor
US9991267B1 (en) * 2017-01-25 2018-06-05 International Business Machines Corporation Forming eDRAM unit cell with VFET and via capacitance
KR102349280B1 (ko) 2017-08-08 2022-01-11 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 디스플레이 장치 및 이의 제조 방법
US10297507B2 (en) 2017-10-17 2019-05-21 International Business Machines Corporation Self-aligned vertical field-effect transistor with epitaxially grown bottom and top source drain regions
US10586864B2 (en) 2018-08-05 2020-03-10 International Business Machines Corporation Vertical transistor with one-dimensional edge contacts
US10593798B2 (en) * 2018-08-05 2020-03-17 International Business Machines Corporation Vertical transistor with one atomic layer gate length
US11688775B2 (en) * 2018-08-13 2023-06-27 International Business Machines Corporation Method of forming first and second contacts self-aligned top source/drain region of a vertical field-effect transistor
US11742400B2 (en) * 2018-08-14 2023-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device structure with deep contact structure
KR102681260B1 (ko) * 2019-12-30 2024-07-03 에스케이하이닉스 주식회사 저항 변화층을 구비하는 3차원 구조의 비휘발성 메모리 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065160A (ja) * 1996-08-22 1998-03-06 Sony Corp 縦型電界効果トランジスタ及びその製造方法
JP2008300558A (ja) * 2007-05-30 2008-12-11 Unisantis Electronics Japan Ltd 半導体装置
JP2009065024A (ja) * 2007-09-07 2009-03-26 Elpida Memory Inc 半導体装置及びその製造方法
JP2009081163A (ja) * 2007-09-25 2009-04-16 Elpida Memory Inc 半導体装置およびその製造方法
JP2009081389A (ja) * 2007-09-27 2009-04-16 Elpida Memory Inc 半導体装置、半導体装置の製造方法並びにデータ処理システム
JP2009164589A (ja) * 2007-12-12 2009-07-23 Elpida Memory Inc 半導体装置及びその製造方法
JP2009182318A (ja) * 2008-01-29 2009-08-13 Unisantis Electronics Japan Ltd 半導体装置およびその製造方法
JP2010245196A (ja) * 2009-04-02 2010-10-28 Elpida Memory Inc 半導体装置およびその製造方法
JP2010272679A (ja) * 2009-05-21 2010-12-02 Elpida Memory Inc 半導体装置及びその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258635A (en) * 1988-09-06 1993-11-02 Kabushiki Kaisha Toshiba MOS-type semiconductor integrated circuit device
JP2703970B2 (ja) 1989-01-17 1998-01-26 株式会社東芝 Ｍｏｓ型半導体装置
JP3057661B2 (ja) 1988-09-06 2000-07-04 株式会社東芝 半導体装置
JP2950558B2 (ja) 1989-11-01 1999-09-20 株式会社東芝 半導体装置
US5087581A (en) * 1990-10-31 1992-02-11 Texas Instruments Incorporated Method of forming vertical FET device with low gate to source overlap capacitance
DE19746901C2 (de) * 1997-10-23 1999-08-12 Siemens Ag Verfahren zur Herstellung eines vertikalen MOS-Transistors
JP4074014B2 (ja) * 1998-10-27 2008-04-09 株式会社東芝 半導体装置及びその製造方法
JP4807894B2 (ja) * 1999-05-31 2011-11-02 ルネサスエレクトロニクス株式会社 半導体装置
KR100401130B1 (ko) * 2001-03-28 2003-10-10 한국전자통신연구원 수직형 채널을 가지는 초미세 ｍｏｓ 트랜지스터 제조방법
US6461900B1 (en) 2001-10-18 2002-10-08 Chartered Semiconductor Manufacturing Ltd. Method to form a self-aligned CMOS inverter using vertical device integration
JP2004349291A (ja) * 2003-05-20 2004-12-09 Renesas Technology Corp 半導体装置およびその製造方法
US7223693B2 (en) 2003-12-12 2007-05-29 Samsung Electronics Co., Ltd. Methods for fabricating memory devices using sacrificial layers and memory devices fabricated by same
KR100537103B1 (ko) 2003-12-27 2005-12-16 동부아남반도체 주식회사 수직형 트랜지스터의 제조방법
US7348243B2 (en) 2003-12-27 2008-03-25 Dongbu Electronics Co., Ltd. Semiconductor device and method for fabricating the same
JP5017795B2 (ja) * 2005-04-13 2012-09-05 日本電気株式会社 電界効果トランジスタの製造方法
JP5217157B2 (ja) 2006-12-04 2013-06-19 日本電気株式会社 電界効果トランジスタおよびその製造方法
JP2008300623A (ja) * 2007-05-31 2008-12-11 Elpida Memory Inc 半導体装置及びその製造方法、並びに、データ処理システム
JP2009088134A (ja) * 2007-09-28 2009-04-23 Elpida Memory Inc 半導体装置、半導体装置の製造方法並びにデータ処理システム
MY162269A (en) * 2007-11-22 2017-05-31 Mimos Berhad Contact etch for ams products
WO2009095997A1 (ja) * 2008-01-29 2009-08-06 Unisantis Electronics (Japan) Ltd. 半導体装置およびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065160A (ja) * 1996-08-22 1998-03-06 Sony Corp 縦型電界効果トランジスタ及びその製造方法
JP2008300558A (ja) * 2007-05-30 2008-12-11 Unisantis Electronics Japan Ltd 半導体装置
JP2009065024A (ja) * 2007-09-07 2009-03-26 Elpida Memory Inc 半導体装置及びその製造方法
JP2009081163A (ja) * 2007-09-25 2009-04-16 Elpida Memory Inc 半導体装置およびその製造方法
JP2009081389A (ja) * 2007-09-27 2009-04-16 Elpida Memory Inc 半導体装置、半導体装置の製造方法並びにデータ処理システム
JP2009164589A (ja) * 2007-12-12 2009-07-23 Elpida Memory Inc 半導体装置及びその製造方法
JP2009182318A (ja) * 2008-01-29 2009-08-13 Unisantis Electronics Japan Ltd 半導体装置およびその製造方法
JP2010245196A (ja) * 2009-04-02 2010-10-28 Elpida Memory Inc 半導体装置およびその製造方法
JP2010272679A (ja) * 2009-05-21 2010-12-02 Elpida Memory Inc 半導体装置及びその製造方法

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5643900B2 (ja) * 2011-12-13 2014-12-17 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
KR20150036196A (ko) * 2012-07-25 2015-04-07 파워 인티그레이션즈, 인크. 테이퍼진 산화물의 형성 방법
KR101955321B1 (ko) 2012-07-25 2019-03-07 파워 인티그레이션즈, 인크. 테이퍼진 산화물의 형성 방법
JP2015529017A (ja) * 2012-07-25 2015-10-01 パワー・インテグレーションズ・インコーポレーテッド テーパ付けされた酸化物の堆積／エッチング
WO2014057532A1 (ja) * 2012-10-09 2014-04-17 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
US9287396B2 (en) 2012-10-09 2016-03-15 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9035388B2 (en) 2012-10-09 2015-05-19 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US8829619B2 (en) 2012-10-09 2014-09-09 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
JP5604019B2 (ja) * 2012-10-09 2014-10-08 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
US9000513B2 (en) 2012-11-12 2015-04-07 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing a semiconductor device and semiconductor device with surrounding gate transistor
US9306053B2 (en) 2012-11-12 2016-04-05 Unisantis Electronics Singapore Pte. Ltd. Method for producing a semiconductor device with surrounding gate transistor
US9299825B2 (en) 2012-11-12 2016-03-29 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device with surrounding gate transistor
WO2014073103A1 (ja) * 2012-11-12 2014-05-15 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
WO2014073104A1 (ja) * 2012-11-12 2014-05-15 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
WO2014115287A1 (ja) * 2013-01-24 2014-07-31 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
US9041095B2 (en) 2013-01-24 2015-05-26 Unisantis Electronics Singapore Pte. Ltd. Vertical transistor with surrounding gate and work-function metal around upper sidewall, and method for manufacturing the same
JP5740535B1 (ja) * 2013-07-19 2015-06-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
JP5822326B1 (ja) * 2014-02-18 2015-11-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
US9755053B2 (en) 2014-02-18 2017-09-05 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device having fin-shaped semiconductor layer
US10811535B2 (en) 2014-02-18 2020-10-20 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device including surrounding gate transistor having a gate electrode with inclined side surface
US10804397B2 (en) 2014-02-18 2020-10-13 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device with surrounding gate transistor (SGT)
US9812547B2 (en) 2014-02-18 2017-11-07 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device having fin-shaped semiconductor layer
WO2015125205A1 (ja) * 2014-02-18 2015-08-27 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
WO2015125204A1 (ja) * 2014-02-18 2015-08-27 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
US9640628B2 (en) 2014-02-18 2017-05-02 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device having fin-shaped semiconductor layer
US9711658B2 (en) 2014-03-03 2017-07-18 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9530793B2 (en) 2014-03-03 2016-12-27 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
JP5838529B1 (ja) * 2014-03-05 2016-01-06 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
US10923591B2 (en) 2014-03-05 2021-02-16 Unisantis Electronics Singapore Pte. Ltd. Method for producing a semiconductor device
WO2015132913A1 (ja) * 2014-03-05 2015-09-11 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
WO2015132912A1 (ja) * 2014-03-05 2015-09-11 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
US9865741B2 (en) 2014-03-05 2018-01-09 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
JP5838530B1 (ja) * 2014-03-05 2016-01-06 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
US9893179B2 (en) 2014-03-05 2018-02-13 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
US9960277B2 (en) 2014-03-05 2018-05-01 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device
US10475922B2 (en) 2014-03-05 2019-11-12 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
JP2014220532A (ja) * 2014-08-22 2014-11-20 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
JP2016105525A (ja) * 2016-03-11 2016-06-09 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
JP2018019113A (ja) * 2017-11-07 2018-02-01 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置

Also Published As

Publication number Publication date
EP2287895A1 (en) 2011-02-23
CN101996942B (zh) 2013-05-22
TW201108331A (en) 2011-03-01
JP5323610B2 (ja) 2013-10-23
KR20110018848A (ko) 2011-02-24
US20130095625A1 (en) 2013-04-18
KR101191063B1 (ko) 2012-10-16
SG188153A1 (en) 2013-03-28
SG169292A1 (en) 2011-03-30
CN101996942A (zh) 2011-03-30
US8466512B2 (en) 2013-06-18
US20110042740A1 (en) 2011-02-24
TWI415196B (zh) 2013-11-11
US8563379B2 (en) 2013-10-22

Similar Documents

Publication Publication Date Title
JP5323610B2 (ja) 半導体装置とその製造方法
JP6118434B2 (ja) 半導体装置の製造方法
JP4577592B2 (ja) 半導体装置の製造方法
JP5622335B2 (ja) 半導体装置の製造方法
WO2009102062A1 (ja) 半導体装置及びその製造方法
JP6014726B2 (ja) 半導体装置及びその製造方法
JP5632055B2 (ja) 半導体装置及びその製造方法
WO2009102060A1 (ja) 半導体装置とその製造方法
JP5945873B2 (ja) 半導体装置とその製造方法
JP5704580B2 (ja) 半導体装置とその製造方法
JP5779702B2 (ja) 半導体装置及びその製造方法
JP5356260B2 (ja) 半導体装置及びその製造方法
JP5356258B2 (ja) 半導体装置の製造方法
JP5340180B2 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110916

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110927

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130717

R150 Certificate of patent or registration of utility model

Ref document number: 5323610

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250