JP2015529017A - テーパ付けされた酸化物の堆積／エッチング - Google Patents

テーパ付けされた酸化物の堆積／エッチング Download PDF

Info

Publication number
JP2015529017A
JP2015529017A JP2015524304A JP2015524304A JP2015529017A JP 2015529017 A JP2015529017 A JP 2015529017A JP 2015524304 A JP2015524304 A JP 2015524304A JP 2015524304 A JP2015524304 A JP 2015524304A JP 2015529017 A JP2015529017 A JP 2015529017A
Authority
JP
Japan
Prior art keywords
insulating layer
etching
layer
amount
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015524304A
Other languages
English (en)
Other versions
JP2015529017A5 (ja
JP6185062B2 (ja
Inventor
ヴィジェイ パーササラサイ
ヴィジェイ パーササラサイ
スジット バネルジー
スジット バネルジー
ウェイン ビー グラボウスキ
ウェイン ビー グラボウスキ
Original Assignee
パワー・インテグレーションズ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/558,218 external-priority patent/US8765609B2/en
Priority claimed from US13/572,492 external-priority patent/US20140045318A1/en
Application filed by パワー・インテグレーションズ・インコーポレーテッド filed Critical パワー・インテグレーションズ・インコーポレーテッド
Publication of JP2015529017A publication Critical patent/JP2015529017A/ja
Publication of JP2015529017A5 publication Critical patent/JP2015529017A5/ja
Application granted granted Critical
Publication of JP6185062B2 publication Critical patent/JP6185062B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

高電圧半導体装置のテーパ付けされたフィールドプレート誘電体を製造する処理工程が開示されている。例示的な処理工程は、酸化物の薄い層を堆積させることと、多結晶シリコンハードマスクを堆積させることと、レジスト層を堆積させて溝領域をエッチングすることと、深堀シリコン溝エッチングを実行することと、レジスト層を取り除くこととを含んでもよい。処理工程は、溝内にテーパ付けされた壁を形成するため、酸化物層を堆積させることと酸化物の異方性エッチングを行うこととの繰り返し工程をさらに含んでもよい。処理工程は、ポリを堆積させることと、半導体装置を形成するさらなる処理を実行することとをさらに含んでもよい。他の例示的な処理工程は、半導体ウエハ内に溝をエッチングすること、半導体ウエハ上に絶縁層を堆積させて溝内に隙間を形成すること、絶縁層上にマスク層を堆積させること、および、マスク層と絶縁層とを交互にエッチングしてテーパ付けされたフィールドプレート誘電体領域を形成することとを含んでもよい。

Description

（関連出願の相互参照）
本出願は、２０１２年７月２５日に出願された米国特許出願第１３／５５８，２１８号、および２０１２年８月１０日に出願された米国特許出願第１３／５７２，４９２号の優先権を主張し、両米国特許出願の開示内容の全体が、事実上、以下に完全に記載されているものとして、参照により援用される。
（技術分野）
本開示は、概して、高電圧半導体のフィールドプレート誘電体の製造に関し、より具体的には、本開示は、高電圧半導体装置のテーパ付けされたフィールドプレート誘電体の製造に関する。
電子装置は、動作に電力を使用する。電力は、一般に、壁の差込口を通して、高電圧の交流（ＡＣ；ａｌｔｅｒｎａｔｉｎｇ ｃｕｒｒｅｎｔ）として伝送される。典型的には電力変換装置または電源と呼ばれる装置を使用して、エネルギー変換素子により高電圧ＡＣ入力を、適切に調節された直流電流（ＤＣ；ｄｉｒｅｃｔ ｃｕｒｒｅｎｔ）出力に変換できる。電力変換装置の一種がスイッチング電力変換装置であり、スイッチング電力変換装置は、高効率であり、寸法が小さく、重さが軽いことから、現在の多くの電子装置に電力供給するために一般的に使用されている。タブレットコンピュータ、スマートフォンおよびＬＥＤ光源などの電子装置に電力供給する多くのスイッチング電力変換装置は、高電圧を扱える電力半導体装置に依存する。例えば、携帯電話の充電装置内の半導体装置は、絶縁破壊なしに最大６００Ｖのピーク電圧を扱うことが必要とされる場合がある。これらの高電圧装置のいくつかは、半導体のより広い領域に電界を広げることにより高電圧を扱い、これにより電界が絶縁破壊閾値を上回ることを防ぐ。電界の広がりに寄与するように、フィールドプレートが使用される場合がある。
高電圧トランジスタの一種が、縦型薄シリコン（ＶＴＳ；ｖｅｒｔｉｃａｌ ｔｈｉｎ ｓｉｌｉｃｏｎ）高電圧電界効果トランジスタ（ＨＶＦＥＴ；ｈｉｇｈ−ｖｏｌｔａｇｅ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）である。例えば、図１は、ウエハ１１に構築された一実施例のＶＴＳ ＨＶＦＥＴ１０を示す。ＶＴＳ ＨＶＦＥＴ１０は、シリコン柱に、ソース領域１５ａおよび１５ｂ、本体領域１４ならびにドレイン領域１２および１３（長いドレイン拡張部を含む）を含む。ゲート１７ａおよび１７ｂに印加される電位は、本体領域１４のチャネルを調節し得、ソース領域１５ａおよび１５ｂとドレイン領域１２および１３との間の導電を制御し得る。本体領域１４の電位は、本体接点１６によって制御され得る。ＨＶＦＥＴ１０は、さらに、フィールドプレート誘電体１９によりシリコン柱から分離されたフィールドプレート１８を有する。フィールドプレート１８は、大幅な電圧降下を拡張ドレイン領域内のより広い領域に広げる（すなわち、電界を広げる）ことにより、絶縁破壊電圧の増大を可能にする。
以下の図を参照しながら、本発明の非限定的かつ非網羅的な実施形態について説明する。図中、類似した参照符号は、別段の指定がない限り、異なる図にわたって類似した部分を参照する。
図１〜１０は、複数の段階での、堆積およびエッチングによるテーパ付けされた酸化物の形成を示す。図１１〜２３は、複数の段階での、厚い酸化物を堆積させることによるテーパ付けされた酸化物の形成を示す。
図１は、フィールドプレートをもつ例示的なＨＶＦＥＴを示す。 図２Ａ〜２Ｃは、テーパ付けされたフィールドプレート誘電体領域を形成する例示的な処理工程に従った、ハードマスクの形成過程を示す。 図３Ａおよび３Ｂは、テーパ付けされたフィールドプレート誘電体領域を形成する例示的な処理工程に従った、溝のエッチングを示す。 図４Ａおよび４Ｂは、テーパ付けされたフィールドプレート誘電体領域を形成する例示的な処理工程に従った、絶縁層の堆積およびエッチングの１サイクル目を示す。 図５Ａおよび５Ｂは、テーパ付けされたフィールドプレート誘電体領域を形成する例示的な処理工程に従った、絶縁層の堆積およびエッチングの２サイクル目を示す。 図６Ａおよび６Ｂは、テーパ付けされたフィールドプレート誘電体領域を形成する例示的な処理工程に従った、絶縁層の堆積およびエッチングの３サイクル目を示す。 図７は、例示的な処理工程に従って、導電性材料を受容して例示的なテーパ付けされたフィールドプレートを形成する準備が整った、テーパ付けされたフィールドプレート誘電体領域を示す。 図８は、外形の異なる、他のテーパ付けされたフィールドプレート誘電体領域の断面を示す。 図９は、テーパ付けされたフィールドプレート誘電体領域を形成するためにテーパ付けされたフィールドプレート誘電体領域によって形成されるテーパ付けされた領域に堆積された導電性材料を示す。 図１０は、テーパ付けされたフィールドプレート誘電体領域を形成する例示的な処理工程の流れ図を示す。 図１１は、フィールドプレートをもつ他の例示的なＨＶＦＥＴ構造を示す。 図１２Ａおよび１２Ｂは、テーパ付けされたフィールドプレート誘電体領域を形成する例示的な処理工程に従った、テーパ付けされたフィールドプレートおよびフィールドプレート誘電体領域のための溝をエッチングするためのマスクの形成過程を示す。 図１３Ａおよび１３Ｂは、テーパ付けされたフィールドプレート誘電体領域を形成する例示的な処理工程に従った、溝のエッチングを示す。 図１４Ａおよび１４Ｂは、テーパ付けされたフィールドプレート誘電体領域を形成する例示的な処理工程に従った、第１の絶縁層の堆積、および、マスク層による絶縁層内の隙間の充填を示す。 図１５は、テーパ付けされたフィールドプレート誘電体領域を形成する例示的な処理工程に従った、マスク層のエッチングを示す。 図１６Ａおよび１６Ｂは、テーパ付けされたフィールドプレート誘電体領域を形成する例示的な処理工程に従った、絶縁層の等方性エッチングを示す。 図１７Ａおよび１７Ｂは、テーパ付けされたフィールドプレート誘電体領域を形成する例示的な処理工程に従った、マスク層のエッチングの２サイクル目を示す。 図１８Ａおよび１８Ｂは、テーパ付けされたフィールドプレート誘電体領域を形成する例示的な処理工程に従った、絶縁層の等方性エッチングの２サイクル目を示す。 図１９Ａおよび１９Ｂは、テーパ付けされたフィールドプレート誘電体領域を形成する例示的な処理工程に従った、マスク層のエッチングの３サイクル目を示す。 図２０は、テーパ付けされたフィールドプレート誘電体領域を形成する例示的な処理工程に従って、絶縁層のエッチングおよびマスク層のエッチングをさらに何度か繰り返した後の、テーパ付けされたフィールドプレート誘電体領域を示す。 図２１は、理想よりも劣る外形をもつ、テーパ付けされたフィールドプレート誘電体領域を示す。 図２２Ａおよび２２Ｂは、テーパ付けされたフィールドプレート誘電体領域を形成する例示的な処理工程に従った、テーパ付けされたフィールドプレートを形成するために使用される導電性材料の堆積を示す。 図２３は、テーパ付けされたフィールドプレート誘電体を形成する、他の例示的な処理工程の流れ図を示す。
以下の説明では、本発明を十分に理解できるように、多くの具体的な詳細事項が記載されている。しかし、本発明を実施する際に具体的な詳細事項を利用する必要があるわけではないことが、当業者には明らかとなるであろう。他の例では、本発明が理解しにくくならないように、よく知られた材料または方法は、詳細には説明されていない。
本明細書中で「一実施形態」、「実施形態」、「一例」または「例」についての言及は、実施形態または例に関連して説明されている特定の特徴、構造または特性が、本発明の少なくとも１つの実施形態に含まれることを意味する。従って、本明細書中の様々な場所に出現する「一実施形態において」、「実施形態において」、「一例」または「例」という語句は、必ずしもすべてが同じ実施形態または実施例を参照しているわけではない。さらに、特定の特徴、構造または特性は、１以上の実施形態または実施例において、任意の適切な組み合わせおよび／または部分的組み合せとして組み合わされてもよい。特定の特徴、構造または特性は、説明されている機能を提供する、集積回路、電子回路、結合論理回路または他の適切な構成要素に含まれていてもよい。さらに、本明細書と共に提供される図は、当業者への説明を目的としており、必ずしも一定の縮尺で描かれているわけではないことが理解されるべきである。
前述のとおり、図１は、フィールドプレート１８と、フィールドプレート１８の深さに沿って実質的に同じ厚さもつフィールドプレート誘電体１９とを示す。信頼性の高い装置を最適に構築するには、拡張ドレイン領域１３に沿って一定した電界に保つことが適切であり得る。一定した電界の柱を保つため、拡張ドレイン領域１３において濃度勾配のあるドーピング分布が必要であり得る。特に、ドレイン領域１３における濃度勾配のあるドーピングは、深さに沿って、ＶＴＳ装置１０の表面に近づくにつれて徐々に減少してもよい。このようにして、ＶＴＳ装置１０は、拡張ドレイン領域１３と酸化物１９との間を空乏状態にすることができるので、ＶＴＳ装置１０は、最大絶縁破壊電圧に耐えることができる。しかし、濃度勾配のあるドーピング分布とすることによる１つの欠点は、ＶＴＳ装置１０の表面に近いほど薄いドーピングとなり得ることにより、抵抗率がより大きくなり、効率がより下がり得ることである。
図に示され、以下で説明するように、装置の深さに沿って、フィールドプレート誘電体の厚さが異なっている。特に、酸化物の厚さは、表面で最小であり、装置１０の深さに沿って底部に達するまで増大するので、ＶＴＳ装置１０の表面付近で拡張ドレイン領域１３のドーピングを増大させることが可能となる。その結果、ＶＴＳ装置１０の抵抗率は、最大３分の１〜４分の１に低減し得る。一例において、オン抵抗率は、ＶＴＳ装置１０のドレインとソースとの間が実質的に０ボルトであるときの、半導体の材料および設計に基づいて内在する抵抗として規定されてもよい。半導体装置の効率を高めるため、装置が導通しているときの電力損失を低減させるように抵抗率が低減され得ると理解されてもよい。一例において、フィールドプレート誘電体の様々な厚さは、テーパ付けにより実現される。このようにして、ドーピングの定分布が、実現されてもよい。
半導体基板にテーパ付けされたフィールドプレート誘電体を形成する例示的な処理工程が、以下に説明されている。この例示的な処理工程は、例えば、ショットキーダイオード、ＨＶＦＥＴ、ＪＦＥＴ、ＩＧＢＴ、バイポーラトランジスタなど、様々な種類の装置を形成する処理工程と合わせて有用であり得る。テーパ付けされたフィールドプレート誘電体の製造が、例示的な処理工程の様々な段階を示す図に関連して説明されている。説明を簡単にするため、例示的な処理工程は、１つのフィールドプレート誘電体領域の製造について説明されている。しかし、図には、基板の一部のみが図示されていることが理解されるべきである。実際には、テーパ付けされたフィールドプレート誘電体領域を有するフィールドプレートを備える多くの装置（例えば、ＨＶＦＥＴ）が、基板中に並列に形成されてもよい。
図２Ａは、基板２００を示し、基板２００は、ウエハ２０２、保護層２０４、およびマスク層２０６を含む。ウエハ２０２は、例えば、例として、シリコン、炭化ケイ素、ダイヤモンド、ガリウムヒ素、アルミニウムガリウムヒ素、りん化インジウム、窒化ガリウムなどの種々の材料で作られていてもよい。ウエハ２０２は、また、ヘテロ構造を形成するように複数の異なる材料で作られていてもよい。ウエハ２０２は、また、基部ウエハ（例えば、シリコンウエハ）と、基部ウエハの上に成長させた他の層（例えば、エピタキシャル成長層）とで形成されていてもよい。一例において、ウエハ２０２は、厚さが７００〜１０００μｍであってもよい。
示されるように、処理中の欠陥および損傷からウエハ２０２の表面を保護するため、保護層２０４をウエハ２０２の表面に堆積させる。例示的な処理工程のいくつかの変形例において、保護層２０４およびマスク層２０６は、任意選択的であってもよい。より単純な処理工程では、テーパ付けされた酸化物が、マスク層２０６を使用せずに形成されてもよく、シリコン柱自体が、酸化物に対するハードマスクとして使用されてもよい。ウエハ２０２としてシリコンウエハを使用する例示的な処理工程の変形例において、保護層２０４は、例えば、厚さ約２００Ａの熱成長酸化物であってもよい。
マスク層２０６は、ハードマスク（例えば、多結晶シリコン、窒化物など）であってもよい。マスク層２０６は、フィールドプレート誘電体を形成するのに使用されることとなる絶縁材料とは異なるエッチング特性をもつように選択されてもよい。フィールドプレート誘電体とは異なるエッチング特性をもつマスク層２０６を選択することにより、マスク層２０６よりもフィールドプレート誘電体材料に対して高い選択性を示すエッチング剤が使用されてもよく、これにより、マスク層２０６が、テーパ付けされたフィールドプレート誘電体の形成過程の全体を通して使用されることが可能となる。例えば、ポリシリコンが、マスク層２０６として使用されてもよい。フィールドプレート誘電体材料が酸化物であることが予定される場合、酸化物対シリコンのエッチング選択性が１０：１または２０：１であるようなエッチングレシピを選択できる。一例において、マスク層２０６は、約２〜５μｍの厚さであってもよいが、フィールドプレート誘電体材料をエッチングするのに使用されるエッチングレシピの選択性に応じて、他の厚さであってもよい。
図２Ｂは、マスク層２０８が堆積されて、溝と、半導体装置が位置することとなるシリコン柱（これらの柱は、おおよそ、マスク層２０８の残留部分の下方に存在することとなる）に隣接したフィールドプレート誘電体との位置を規定するようにパターン形成された後の基板２００を示す。マスク層２０８フォトレジストマスクである。他の実施例では、保護層２０４およびマスク層が使用されなくてもよく、フォトレジスト層が、シリコンウエハ２０２の表面に直接堆積されてもよい。
図２Ｃは、マスク層２０６および保護層２０４がエッチングされて、マスク層２０８で規定されたとおりに溝がエッチングされることとなる領域でウエハ２０２の表面を露出させた後の基板２００を示す。一例において、ウエハ２０２の露出された部分は、ｄＥＸＰＯＳＥＤであり、約１０〜１２μｍの幅であってもよい。
図３Ａは、溝３０２が形成された後の基板２００を示す。一例において、深掘り反応性イオンエッチング（ＤＲＩＥ；ｄｅｅｐ ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈ）ステップが使用され、その結果、溝３０２の側壁３０６に波形の凹凸３０４が形成される。溝３０２は、深さ３０８までエッチングされてもよく、一例において、約６０μｍの深さであってもよい。溝３０２をエッチングするため、波形の凹凸を形成しない他のエッチング技術が使用されてもよいことが理解されるべきである。
図３Ｂは、マスク層２０８が除去された後の基板２００を示す。マスク層２０８を除去することは、様々な工程で実現されてもよい。例えば、マスク層２０８がフォトレジストマスクである場合、プラズマアッシング工程が使用されてもよい。他の実施例では、窒化物または酸化物が使用される場合、リン酸またはフッ化水素酸、それぞれのエッチング工程が使用されてもよい。図４Ａは、絶縁層４０２が堆積された後の基板２００を示す。前述のとおり、フィールドプレート誘電体は、１以上の絶縁層４０２を備える。絶縁層４０２を堆積させる処理工程は、垂直面（例えば、側壁３０６）および水平面（例えば、溝３０２の底部およびマスク層２０６上）の両方での露出された表面において、およそｄＤＥＰ１の厚さの絶縁材料が存在するように、等角であってもよい。絶縁層４０２は、二酸化ケイ素、窒化ケイ素、りん化ホウ素ケイ酸塩ガラスなどであってもよい。例えば、低圧化学蒸着、高密度プラズマ、プラズマ化学蒸着などの処理工程を使用して、絶縁層４０２を堆積させてもよい。厚さｄＤＥＰ１は、処理工程での温度、時間および光に応じて決定されてもよい。他の実施例において、ｄＤＥＰ１は、約０．５μｍである。
図４Ｂは、高異方性エッチングで厚さｄＥＴＣＨ１ぶんの絶縁層４０２をエッチングした後の基板２００を示す。言い換えると、基板の水平面は、垂直面より実質的に多くエッチングされる。例えば、エッチングの指向性とも呼ばれ得る垂直対水平のエッチング比は、１００対１であってもよい。一例において、ｄＥＴＣＨ１は、垂直方向に４μｍの距離であってもよい。絶縁層４０２をエッチングするのに使用されるエッチングレシピは、絶縁層４０２のエッチング速度がマスク層２０６またはウエハ２０２のエッチング速度よりはるかに大きくなるように選択されてもよい。エッチングレシピの選択性が十分大きい場合、テーパ付けされたフィールドプレート誘電体を形成する処理工程の全体で、同じマスク層２０６が使用されてもよい。さらに、半導体ウエハ２０２とマスク層２０６と（例えば、シリコンウエハとポリシリコンマスクと）に同じ材料が使用される場合、絶縁層４０２をエッチングするためのエッチングレシピは、溝３０２の底部における半導体ウエハ２０２の露出された部分と、半導体ウエハ２０２の表面におけるマスク層２０６との両方の上にある絶縁層４０２の材料に対して、類似の選択性を有していてもよい。例えば、少なくとも１０：１、また、さらには２０：１という選択性が使用されてもよい。
図４Ｂに示すように、ｄＥＴＣＨ１は、ｄＤＥＰ１より大きくてもよく、そうすれば、水平面上の絶縁層４０２の部分（例えば、マスク層２０２の上面および溝３０２の底部）が、完全に除去されることとなる。しかし、溝３０２の側壁３０６に描かれているように、垂直面上の絶縁層４０２の部分は、約ｄＥＴＣＨ１ぶん、または、場合によっては、ｄＥＴＣＨ１未満の大きさぶん下方にエッチングされることとなる。言い換えると、垂直面の絶縁層４０２の上部（深さがｄＥＴＣＨ１に比例する）のみが除去される（例えば、溝３０２内の側壁３０６上の絶縁層４０２の部分）。
図４Ａでは、波形の凹凸３０４が見えていないことに注意されたい。波形の凹凸は、絶縁層４０２の堆積前に、溝３０２の側壁から除去されてもよい。例えば、ウエハ２０２がシリコンである場合、波形の凹凸を消去するため、熱酸化工程が使用されてもよく、熱酸化物を除去してより滑らかな側壁を残すため、酸化物除去工程が使用されてもよい。代替的に、例示的な処理工程の変形例において、波形の凹凸が残存していてもよい。例示的な処理工程の他の変形例において、使用される溝エッチング技術に起因して波形の凹凸が存在しなくてもよく、または、波形の凹凸が容易には見えない程度に、または大きく影響しない程度に、波形の凹凸が十分小さくてもよい。
図５Ａは、基板２０２に絶縁層５０２が堆積された後の基板２００を示す。絶縁層５０２は、以前に絶縁層４０２が除去されていない溝３０２の側壁３０６上で、絶縁層４０２に重ねて堆積されてもよい。絶縁層５０２を堆積させる処理工程は、垂直面および水平面の両方に、およそｄＤＥＰ２の厚さの絶縁材料５０２が堆積されるように、等角であってもよい。絶縁層５０２は、絶縁層４０２と同じ厚さまで、同じ技術を使用して堆積された、同じ材料であってもよい。一代替例において、絶縁層４０２に比べて、絶縁層５０２は、異なる材料であってもよく、異なる技術を使用して堆積されてもよく、または、異なる厚さをもっていてもよい。絶縁層４０２が除去されていない側壁３０６の部分は、この時点で、合計の厚さがおよそｄＤＥＰ１＋ｄＤＥＰ２の絶縁材料を有していてもよい。しかし、溝３０２の底部で露出されたウエハ２０２の部分は、厚さがおよそｄＤＥＰ２だけの絶縁材料を有している。一例において、絶縁層４０２の厚さｄＤＥＰ１は、絶縁層５０２の厚さｄＤＥＰ２と実質的に同じである。他の実施例において、絶縁層４０２および５０２の厚さｄＤＥＰ１およびｄＤＥＰ２は異なる。
図５Ｂは、異方性エッチング（例えば、図４Ｂに関連して説明された、絶縁層４０２をエッチングするのに使用されるエッチングと同じエッチング）を使用して、厚さｄＥＴＣＨ２ぶんの絶縁層５０２と、ある程度の絶縁層４０２と、をエッチングした後の基板２００を示す。特に、マスク２０６の側壁上および溝３０２の側壁上（絶縁層４０２上）の、絶縁層５０２の上部がすでにエッチングされている。この時点で、絶縁層４０２の柱上に絶縁層５０２の柱が存在する。
図６Ａは、基板２０２に絶縁層６０２が堆積された後の基板２００を示す。絶縁層６０２を堆積させる処理工程は、垂直面および水平面の両方に、およそｄＤＥＰ３の厚さの絶縁材料６０２が堆積されるように、等角であってもよい。絶縁層６０２は、絶縁層４０２または絶縁層５０２と同じ技術を使用して同じ厚さまで堆積された、同じ材料であってもよい。一代替例において、絶縁層４０２または絶縁層５０２に比べて、絶縁層６０２は、異なる材料であってもよく、異なる技術を使用して堆積されてもよく、または、異なる厚さであってもよい。絶縁層４０２および５０２が除去されていない側壁３０６の部分は、この時点で、合計の厚さがおよそｄＤＥＰ１＋ｄＤＥＰ２＋ｄＤＥＰ３の絶縁材料を有していてもよい。しかし、溝３０２の底部で露出されたウエハ２０２の部分は、厚さがおよそｄＤＥＰ３だけの絶縁材料を有する。示されるように、第１の領域６０９は、絶縁層６０２の部分のみを含み、絶縁材料は、厚さｄＤＥＰ３である。第２の領域６１１は、絶縁層４０２および６０２の部分を含み、領域６１１の側壁３０６に沿った絶縁材料の合計の厚さは、ｄＤＥＰ１＋ｄＤＥＰ３である。第３の領域６１３は、絶縁層４０２、５０２、および６０２の部分を含み、領域６１３の側壁３０６に沿った絶縁材料の合計の厚さは、ｄＤＥＰ１＋ｄＤＥＰ２＋ｄＤＥＰ３に等しい。
図６Ｂは、異方性エッチング（例えば、図４Ｂに関連して説明された、絶縁層４０２をエッチングするのに使用されるエッチングと同じエッチング）を使用して、厚さｄＥＴＣＨ３ぶんの絶縁層６０２（ならびに、ある程度の絶縁層４０２および絶縁層５０２）をエッチングした後の基板２００を示す。この時点で、絶縁層４０２の柱上に存在する絶縁層５０２の柱上に、絶縁層６０２の柱が存在する。示されるように、第１の領域６１５は、絶縁層４０２のみを含み、第１の領域６１５中の絶縁材料は、厚さがｄＤＥＰ１である。第２の領域６１７は、側壁３０６に沿った絶縁層４０２および５０２の部分を含み、領域６１７における絶縁材料の合計の厚さは、ｄＤＥＰ１＋ｄＤＥＰ２である。第３の領域６１９は、絶縁層４０２、５０２、および６０２の部分を含み、領域６１９における側壁３０６に沿った絶縁材料の合計の厚さは、ｄＤＥＰ１＋ｄＤＥＰ２＋ｄＤＥＰ３に等しい。
図の組、図４Ａ〜４Ｂ、図５Ａ〜５Ｂおよび図６Ａ〜６Ｂの任意の１つに描かれ、関連して説明された、誘電体を堆積およびエッチングする処理工程は、溝３０２を充填するために必要な回数だけ繰り返されてもよい。例えば、図７に示すように、図７に示す溝を充填するのに９サイクルの堆積およびエッチングが使用された。具体的に、９サイクルは、前述の絶縁層４０２、５０２および６０２と、絶縁層７０１〜７０６を生成する追加の６サイクルとに関連付けられる。堆積厚がすべて略同一（例えば、ｄＤＥＰ１=ｄＤＥＰ２=ｄＤＥＰ３=ｄＤＥＰＸ）であり、エッチング量がすべて略同一（例えば、ｄＥＴＣＨ１=ｄＥＴＣＨ２=ｄＥＴＣＨ３=ｄＥＴＣＨＸ）である場合、テーパ付けされたフィールドプレート誘電体領域の傾きｍＯＸは、ｄＥＴＣＨＸ／ｄＤＥＰＸによって近似されてもよい。
例示的な処理工程の他の変形例において、テーパ付けされたフィールドプレート誘電体領域の外形は、異なっていてもよい。例えば、異なる厚さの絶縁層を使用すること、および、異なる量の絶縁層をエッチングすることにより、テーパ付けされたフィールドプレート誘電体領域の外形が制御されてもよい。一実施例において、テーパ付けされたフィールドプレート誘電体領域の外形は、テーパ付けされたフィールドプレート誘電体領域の外形に沿った複数の異なる傾きを有することとなる。
テーパ付けされたフィールドプレート誘電体領域は、１つの段が堆積／エッチングサイクルの各々を表すように、明確に画定された段を有するように描かれてきた。しかし、実際には、明確に画定された段が存在しなくてもよいことが理解されるべきである。例えば、テーパ付けされたフィールドプレート誘電体領域の外形は、より直線的な形状を有していてもよい。図８は、図７に示す外形ほど理想的ではない、テーパ付けされたフィールドプレート誘電体における他の例示的な外形を有する基板８００を示す。
図９は、テーパ付けされたフィールドプレート誘電体領域７１０によって充填されていない溝３０２の残りの部分（符号なし）を充填する導電性材料９０２の堆積後の基板２００を示す。導電性材料９０２は、例えば、アモルファスシリコン、多結晶シリコン、金属などの、任意の数の材料であってもよい。導電性材料９０２に半導体を使用する場合、導電性材料９０２は、それが堆積されているときにその場でドーピングされてもよい。次に、導電性材料９０２の上部が、化学機械研磨（ＣＭＰ；ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）またはエッチバック工程を使用して平坦化されてもよい。次に、テーパ付けされたフィールドプレートを形成する導電性材料９０２の残留部分に、電気接点が作られてもよい。
テーパ付けされたフィールドプレート誘電体およびテーパ付けされたフィールドプレートが形成されたら、基板２００の活性領域（例えば、シリコン柱９０４および９０６）に能動素子を形成する半導体装置製造工程が実施されてもよい。例えば、シリコン柱９０４および９０６にＨＶＦＥＴを形成するため、ＶＴＳ ＨＶＦＥＴ処理工程が使用されてもよい。
図１０は、半導体基板にテーパ付けされたフィールドプレート誘電体領域を形成する例示的な処理工程１０００（図２〜９に関連する前述の例示的な処理工程と同様）の流れ図を示す。工程１００２において、シリコンウエハが用意される。シリコンウエハは、例えば、シリコンのエピタキシャル成長層を有するように形成された、ドーピングに違いのある層を有していてもよい。工程１００４において、処理時の損傷および残骸からシリコンウエハの表面を保護する保護層を形成するため、シリコンウエハの表面に酸化物の薄い層を成長させる。工程１００６において、多結晶シリコンハードマスクが堆積される（例えば、図２Ａ参照）。テーパ付けされたフィールドプレートを囲むテーパ付けされたフィールドプレート誘電体領域の形成過程の全体を通して、多結晶シリコンハードマスクが使用されてもよい。多結晶シリコンよりも酸化物（または他の絶縁材料）のエッチングに対して高い選択性を示すエッチングレシピが利用しやすい場合があるので、ハードマスクには多結晶シリコンが好ましい場合がある。次に、工程１００８において、フォトリソグラフィ工程を使用して、ハードマスクが、パターン形成およびエッチングされてもよい（例えば、図２Ｂおよび２Ｃ参照）。ハードマスクは、この時点で、傾斜したフィールドプレートのための溝がエッチングされることとなる領域を規定する。工程１０１０において、傾斜したフィールドプレートのための溝を画定する（例えば、図３Ａ参照）ため、ＤＲＩＥ（またはボッシュエッチング）工程が実行される。例示的な処理工程１０００のいくつかの変形例において、工程１００８および１０１０が、１つの工程に組み合わされてもよい。工程１０１２において、工程１００８または１０１０の後に残されたすべてのフォトレジストが、プラズマアッシング工程を使用して除去される（例えば、図３Ｂ参照）。工程１０１４において、工程１０１０で形成された溝の側壁および底部を含めて、基板の垂直面および水平面に、酸化物層が堆積される（例えば、図４Ａ、５Ａおよび６Ａ参照）。工程１０１６において、工程１０１４で堆積された酸化物を、ある厚さぶん除去するため、異方性エッチングが実行される（例えば、図４Ｂ、５および６Ｂ参照）。エッチングは異方性（すなわち、実質的に異方性）なので、ウエハの水平面の酸化物が完全に除去される一方で、垂直側面の酸化物の最上部のみが除去される。そのため、溝の側壁に堆積された酸化物の多く（例えば、最上部を除く、側壁上のすべての酸化物）が、残ることとなる。工程１０１８において、テーパ付けされたフィールドプレート（例えば、図７参照）を形成する材料を受容するため、溝が酸化物で十分に充填されているかどうか決定される。例えば、これは、すでに実行された酸化物の堆積／エッチングサイクル数に基づいて決定されてもよい。他の例として、酸化物エッチング工程１０１６の後、溝の中央底部に閾値厚さの酸化物が残るまで、工程１０１４および１０１６のサイクルが繰り返されてもよい。工程１０２０において、溝内にテーパ付けされたフィールドプレート誘電体が形成された後、テーパ付けされたフィールドプレートを形成するため、溝内に多結晶シリコンが堆積される（例えば、図９参照）。フィールドプレートとウエハの表面とが共面となることを確実にするため、平坦化工程が必要とされてもよい。工程１０２２において、傾斜したフィールドプレートを収容する溝に隣接したシリコン柱にＨＶＦＥＴを形成するため、半導体処理手順が実行される。
例示的な処理工程１０００は、特定の材料および層に関連して説明されてきたが、いくつかの層は、任意選択的であってもよく、ウエハおよび層の材料は、さまざまであってもよいことが理解されるべきである。
図１１は、ウエハ（Ｎ＋基板）１１１０に構築された、例示的なＶＴＳ ＨＶＦＥＴ１１００を示す。ＶＴＳ ＨＶＦＥＴ１１００は、ソース領域１１５０（Ｎ＋）、本体領域１１４０（Ｐ型本体）、および１１３０（Ｎ型拡張ドレイン領域）を含み、シリコン柱内に長いドレイン拡張部を含む。ゲート１１７０に印加される電位が、本体領域１１４０内のチャンネルを調節してもよく、ソース領域１１５０とドレイン領域との間の導電を制御してもよい。ＨＶＦＥＴ１１００は、また、フィールドプレート誘電体１１９０（Ｏｘ）によりシリコン柱から分離されるフィールドプレート１１８０を有する。フィールドプレート１１８０は、大幅な電圧降下を拡張ドレイン領域内のより広い領域に広げる（すなわち、電界を広げる）ことにより、絶縁破壊電圧の増大を可能にする。
フィールドプレート誘電体１１９０は、フィールドプレート１１８０の深さに沿って、実質的に同じ厚さである。信頼性の高い装置を最適に構築するためには、拡張ドレイン領域１１３０に沿って一定した電界を保つことが適切であり得る。一定した電界を保つためには、拡張ドレイン領域１１３０に、濃度勾配のあるドーピング分布が必要であり得る。特に、ドレイン領域１１３０の濃度勾配のあるドーピングは、深さに沿って、ＶＴＳ装置１１００の表面に近づくにつれて徐々に減少してもよい。このようにして、ＶＴＳ装置１１００が最大絶縁破壊電圧に耐えられるように、ＶＴＳ装置１１００は、拡張ドレイン領域１１３０と酸化物１１９０との間を空乏状態にすることができる。しかし、濃度勾配のあるドーピング分布とすることの１つの欠点は、ＶＴＳ装置１１００の表面に近いほど薄いドーピングとなり得ることにより、抵抗率がより大きくなり、効率が下がり得ることである。
図１２Ａは、ウエハ１２０２を含む基板１２００を示す。ウエハ１２０２は、例えば、例として、シリコン、炭化ケイ素、ダイヤモンド、ガリウムヒ素、アルミニウムガリウムヒ素、りん化インジウム、窒化ガリウムなどの、種々の材料で作られていてもよい。ウエハ１２０２は、また、ヘテロ構造を形成するため、複数の異なる材料で作られていてもよい。ウエハ１２０２は、また、基部ウエハ（例えば、シリコンウエハ）と、シリコンウエハに重ねて成長させた他の層（例えば、エピタキシャル成長層）とで形成されていてもよい。
図１２Ｂは、マスク層１２０４が堆積されて、溝と、半導体装置が位置することとなるシリコン柱（これらの柱は、おおよそ、マスク層１２０４の残留部分の下方に存在することとなる）に隣接するフィールドプレート誘電体との位置を規定するようにパターン形成された後の基板１２００を示す。マスク層１２０４は、ハードマスクまたはソフトマスクであってもよい。一例において、ソフトマスクは、フォトレジスト層であってもよい。例示的な処理工程のいくつかの変形例において、マスク層１２０４の堆積およびパターン形成前に、ウエハ１２０２の表面上に保護層が堆積されてもよい。保護層は、処理中に欠陥および損傷からウエハ１２０２の表面を保護し得る。例示的な処理工程が保護層を使用しない場合（図１２Ｂに示すように）、ウエハ１２０２の表面から損傷を除去するため、または欠陥を取り除くため、ウエハ１２０２の表面に関わる他の処理を実行する前に修復工程が使用されてもよい。例えば、ウエハ１２０２にシリコンウエハが使用される場合、保護層（図示せず）は、例えば、厚さが約２００Ａの熱成長酸化物であってもよい。一例において、マスク層１２０４部分は、１〜３μｍの長さｄＭＳＥＧを有していてもよい。
図１３Ａは、溝１３０２が形成された後の基板１２００を示す。一例において、深掘り反応性イオンエッチング（ＤＲＩＥ）工程が使用され、その結果、溝１３０２の側壁１３０６に波形の凹凸１３０４が形成される。溝１３０２は、深さｄＥＴＣＨ１３０８までエッチングされてもよく、一例において、約６０μｍの深さであってもよい。波形の凹凸を形成しない、他のエッチング技術も使用可能であることが理解されるべきである。
図１３Ｂは、マスク層１２０４が除去された後の基板１２００を示す。マスク層１２０４を除去することは、様々な工程で実現されてもよい。例えば、マスク層１２０４がフォトレジストマスクである場合、プラズマアッシング工程が使用されてもよい。他の実施例において、マスク層１２０４に窒化物または酸化物が使用される場合、リン酸またはフッ化水素酸、それぞれのエッチング工程が使用されてもよい。
図１４Ａは、絶縁層１４０２が堆積された後の基板１２００を示す。絶縁層１４０２を堆積させる処理工程は、厚さ約ｄ１の絶縁材料が垂直側壁１３０６、溝１３０２の底部、およびシリコン柱１４０７上に存在するように、等角であってもよい。絶縁層１４０２は、さらに、隙間１４０４を形成することとなる。絶縁層１４０２は、二酸化ケイ素、窒化ケイ素、りん化ホウ素ケイ酸塩ガラスなどを含んでもよい。絶縁層１４０２を堆積させるため、例えば、低圧化学蒸着、高密度プラズマ、プラズマ化学蒸着などの処理工程が使用されてもよい。一例において、ｄ１は、０．５μｍから１０μｍの間であってもよく、隙間１４０４は、幅が約１０μｍであってもよい。
図１４Ａでは、波形の凹凸１３０４が見えていないことに注意されたい。絶縁層１４０２の堆積前に、溝１３０２の側壁１３０６から波形の凹凸が除去されてもよい。例えば、ウエハ１２０２がシリコンである場合、波形の凹凸を消去するため、熱酸化工程が使用されてもよく、熱酸化物を除去してより滑らかな側壁を残すため、酸化物除去工程が使用されてもよい。代替的に、例示的な処理工程の変形例において、波形の凹凸が残存していてもよい。例示的な処理工程の他の変形例において、使用される溝エッチング技術に起因して波形の凹凸が存在しなくてもよく、または、波形の凹凸が容易には見えない程度に、または大きく影響しない程度に、波形の凹凸が十分小さくてもよい。
図１４Ｂは、基板１２００に充填マスク層１４０６が堆積された後の基板１２００を示す。充填マスク層１４０６の厚さｄ２は、隙間１４０４が完全に充填されることを確実にするように選択されてもよい。例示的な処理工程の他の変形例において、マスク層１４０６は、隙間１４０４を完全には充填しなくてもよい。特に、絶縁層１４０２および充填マスク層１４０６に想定されるローフィングに起因して、隙間１４０４が狭められて、隙間１４０４の一部を未充填のまま残してもよい（図示せず）。一例において、充填マスク層１４０６の材料よりも絶縁層１４０２の材料のエッチングに対して高い選択性を示すエッチングレシピが利用できるように、充填マスク層１４０６の材料は、絶縁層１４０２の材料とは異なるエッチング特性を有しているべきである。例えば、絶縁層１４０２が酸化物である場合、マスク層１４０６は、多結晶シリコンであってもよい。
図１５は、隙間１４０４の一部（領域１５０２で示される）を再形成するため、マスク層１４０６が平坦化エッチングを受けて、絶縁層１４０２の上面と絶縁層１４０２の側壁の一部とから充填マスク層１４０６を除去した後の基板１２００を示す。一例において、図１５は、テーパ付けされたフィールド誘電体領域を形成するため、絶縁層１４０２をエッチングすることと充填マスク１４０６をエッチングすることとを交互に行うサイクルに進む前の、基板１２００の始点を示す。
図１６Ａおよび１６Ｂは、量ｅ１の絶縁層１４０２が等方性エッチングされる前および後の基板１２００を示しており、等方性エッチングは、エッチングが実行されている面の傾きに関わらず略同一量の材料がエッチングされることを意味する。言い換えると、水平面からエッチングされる絶縁層１４０２の量が、垂直面からエッチングされる絶縁層１４０２の量と略同一である。エッチング中に図１６Ａから図１６Ｂへと除去される絶縁層１４０２の量を近似的に示す線１６０２により、エッチングの等方性の性質が描かれている。線１６０２からわかるように、除去される厚さｅ１の絶縁材料は、絶縁層１４０２の表面全域で略一定である。絶縁層１４０２に対するエッチングが適切に選択された場合（その結果、充填マスク層１４０６よりも絶縁層１４０２に対して高い選択性を示すようにエッチングが選択されてもよい）、マスク層１４０６は、ほとんどエッチングされないはずである。例えば、絶縁層１４０２が酸化物であり、さらに、充填マスク層１４０６が多結晶シリコンである場合、この等方性エッチングを実行するため、水溶性のフッ化水素酸中のエッチング工程が使用されてもよい。領域１５０２に隣接した絶縁層１４０２の側壁が露出されたので、領域１５０２の幅は約２×ｅ１ぶん増加したことに注意されたい。
図１７Ａおよび１７Ｂは、厚さｅ２ぶんの充填マスク層１４０６をエッチングする前および後の基板１２００を示す。充填マスク層１４０６をエッチングすることにより、領域１５０２の下方に、絶縁材料１４０２の新たに露出された側壁により画定される領域１７０２が形成される。領域１７０２および領域１５０２の初期幅は、いずれも隙間１４０４の幅（図１４Ａ）によって定まるので、領域１７０２は、領域１５０２より狭く、領域１５０２が最初に形成されたとき（図１５参照）に有していた幅と略同一の幅をもつ。
図１８Ａおよび１８Ｂは、厚さｅ３ぶんの絶縁層１４０２が等方性エッチングされる前および後の基板１２００を示しており、等方性エッチングにより、エッチングが実行されている面の傾きに関わらず、略同一量の材料がエッチングされることが可能となる。言い換えると、水平面からエッチングされる絶縁層１４０２の量は、垂直面からエッチングされる絶縁層１４０２の量と略同一である。エッチングの等方性の性質が、エッチング中に図１８Ａから図１８Ｂへと除去される絶縁層１４０２の量を近似的に示す線１８０２で描かれている。線１８０２からわかるように、除去される絶縁材料の量は、絶縁層１４０２の表面全域で略一定である。絶縁層１４０２に対するエッチングが適切に選択された場合、マスク層１４０６は、ほとんどエッチングされないはずである（例えば、図１６Ａおよび１６Ｂに関連して説明されたのと同じエッチング）。領域１５０２および１７０２に隣接した絶縁層１４０２の側壁が露出されたので、領域１５０２の幅が、さらに約２×ｅ３（すなわち、領域１５０２の初期幅から全体で２×ｅ３＋２×ｅ１）ぶん増加したこと、および領域１７０２の幅が約２×ｅ３（すなわち、領域１７０２の初期幅から全体で２×ｅ３）ぶん増加したことに注意されたい。言い換えると、絶縁層１４０２の内部側壁と側壁１３０６との間に、厚さｅ３ぶん少ない絶縁層１４０２が存在する。
図１９Ａおよび１９Ｂは、厚さｅ４ぶんの充填マスク層１４０６をエッチングする前および後の基板１２００を示す。充填マスク層１４０６をエッチングすることにより、領域１５０２および１７０２の下方に、絶縁材料１４０２の新たに露出された側壁により画定される領域１９０２が形成される。領域１９０２、１７０２、および１５０２の初期幅は、すべて隙間１４０４の幅（図１４Ａ）によって定まるので、領域１９０２は、領域１７０２より狭く、領域１５０２および１７０２が最初に形成されたときに有していた幅（図１５および図１７をそれぞれ参照）と略同一の幅をもつ。
絶縁層１４０２およびマスク層１４０６をエッチングすることの繰り返しは、絶縁層１４０２の所望のテーパが達成されるまで続いてもよい。例えば、２つのエッチング（絶縁層および充填マスク層）を交互に行う処理工程は、所望のテーパを生成するために知られている、ある所定の繰り返し数だけ続いてもよい。他の例として、２つのエッチングを交互に行う処理工程は、マスク層１４０６が消滅するまで、または、ある閾値未満の厚さをもつようになるまで続いてもよい。交互に行うエッチングのそれぞれの繰り返しが、既存の領域（例えば、領域１５０２、１７０２および１９０２）を、ある量だけ広げ、隙間１４０４の幅（図１４Ａ）に近似した幅をもつ新しい領域を形成する。そのため、繰り返しを増やすことにより、溝１３０２の上部のテーパ（図１３Ａ）が広がり、さらに、溝１３０２内のより深い所に新しい「段」が追加される。
図２０は、マスク層１４０６および絶縁層１４０２をエッチングすることの、合計６回の繰り返しの後の基板１２００を示す。絶縁層１４０２のすべてのエッチングが、略同一量の絶縁層１４０２（すなわち、ｘをエッチングの繰り返し数としたときｅ１＝ｅ３＝ｅ２ｘ−１）を除去し、さらに、マスク層１４０６のすべてのエッチングが、略同一量のマスク層１４０６（すなわち、ｘをエッチングの繰り返し数としたときｅ２＝ｅ４＝ｅ２ｘ）を除去する場合、絶縁層１４０２のテーパの傾きｍＴＡＰＥＲは、約ｅ１／ｅ２であってもよい。
例示的な処理工程の他の変形例において、絶縁層１４０２の外形は、異なっていてもよい。例えば、異なる繰り返し段階において異なる量の絶縁層１４０２およびマスク層１４０６をエッチングすることにより、絶縁領域の外形が制御されてもよい。一実施例において、絶縁層１４０２の外形は、露出された絶縁層１４０２の側壁に沿って複数の異なる傾きをもつこととなる。
絶縁材料は、１つの段が堆積／エッチングサイクルの各々を表すように、明確に画定された段を有するように描かれてきた。しかし、実際には、明確に画定された段が存在しなくてもよいことが理解されるべきである。例えば、絶縁領域の外形は、より直線的な形状を有していてもよい。図２１は、図２０に示す外形ほど理想的ではない、テーパ付けされたフィールドプレート誘電体において他の例示的な外形をもつ基板２１００を示す。
図２２Ａは、交互に行うエッチング工程のすべての繰り返しが終了し、さらに、充填マスク層１４０６の残留部分がすべて除去された後の基板１２００を示す。例示的な処理工程の変形例において、すべての充填マスク層１４０６が、代替例のエッチング工程の繰り返し中にエッチングされてもよいことが理解されるべきである。また、例示的な処理工程の他の変形例は、絶縁層１４０２中のテーパによって形成される溝への導電性材料の堆積後に形成されるフィールドプレートの一部となるように、充填マスク層１４０６のうちの任意の残留部分を残してもよい（図２２Ｂ参照）。
図２２Ｂは、絶縁層１４０２によって充填されていない、または、テーパの形成過程中にエッチングされた溝１３０２の残りの部分（符号なし）を充填する導電性材料２２０２の堆積後の基板１２００を示す。導電性材料２２０２は、例えば、アモルファスシリコン、多結晶シリコン、金属などの、任意の数の材料であってもよい。導電性材料２２０２として半導体を使用する場合、導電性材料２２０２は、それが堆積されているときに、その場でドーピングされてもよい。次に、導電性材料２２０２の上部が、化学機械研磨（ＣＭＰ）またはエッチバック工程を使用して平坦化されてもよい。次に、テーパ付けされたフィールドプレートを形成する導電性材料２２０２の残留部分に、電気接点が形成されてもよい。フィールドプレートが形成されると、絶縁層１４０２が、テーパ付けされたフィールドプレート誘電体領域２２０４となる。
テーパ付けされたフィールドプレート誘電体２２０４が形成され、さらに、ウエハ１２０２の表面が（必要とされる場合に）平坦化されると、基板１２００の活性領域（例えば、シリコン柱２２０６および２２０８）に能動素子を形成するため、半導体装置製造工程が実施されてもよい。例えば、シリコン柱２２０６および２２０８にＨＶＦＥＴを形成するため、ＶＴＳ ＨＶＦＥＴ処理工程が使用されてもよい。
図２３は、半導体処理工程において、テーパ付けされたフィールドプレート誘電体領域を形成する、例えば、処理工程２３００（図１２〜２２に関連した前述の例示的な処理工程と同様）の流れ図を示す。工程２３０２において、シリコンウエハが用意される。シリコンウエハは、例えば、シリコンのエピタキシャル成長層を有するように形成された、ドーピングに違いのある層を有していてもよい（例えば、図１２Ａ参照）。工程２３０４において、フォトレジストマスクがパターン形成される（例えば、図１２Ｂ参照）。フォトレジストマスクは、テーパ付けされたフィールドプレートとテーパ付けされたフィールドプレート誘電体領域とを収容する溝の、位置および大きさを規定する。工程２３０６において、テーパ付けされたフィールドプレートのための溝を画定するＤＲＩＥ（または、ボッシュエッチング）工程が実行され（例えば、図１３Ａ参照）、あらゆる残りのフォトレジストが取り除される（例えば、図１３Ｂ参照）。工程２３０８において、基板の垂直面および水平面上に酸化物層が堆積される（例えば、図１４Ａ参照）。堆積された酸化物は、溝の大部分を充填するが、溝の中央の隙間を空けたまま残す。工程２３１０において、ウエハ上と、工程２３０８での酸化物の堆積によって形成される隙間内とに、ポリシリコンマスク層が堆積される（例えば、図１４Ｂ参照）。工程２３１２において、隙間内で酸化物層の側壁の一部を露出するため、多結晶シリコンマスクのエッチングが実行される（例えば、図１５参照）。工程２３１４において、工程２３０８で堆積された酸化物を、ある厚さぶん除去するため、等方性酸化物エッチングが実行される（例えば、図１６Ａおよび１８Ａ参照）。エッチングが等方性（すなわち、実質的に等方性）であるので、酸化物層の露出された表面のすべてが、略同一量ぶんエッチングされるはずである。工程２３１６において、隙間内で工程２３０８を経た酸化物層の側壁の新たな部分を露出するため、多結晶シリコンマスクが、さらなる量のぶんエッチングされる（例えば、図１７Ｂおよび１９Ｂ参照）。工程２３１８において、酸化物層のテーパ付けが終了したかどうか決定される（例えば、図２０参照）。例えば、これは、すでに実行された酸化物エッチング／ポリエッチングの繰り返し数に基づいて決定されてもよい。他の例として、工程２３１４および２３１６の繰り返しは、閾値厚さのポリが残る（または、ポリがまったく残らなくなる）まで繰り返されてもよい。工程２３２０において、溝内にテーパ付けされたフィールドプレート誘電体が形成された後、テーパ付けされたフィールドプレートを形成するため、多結晶シリコンが溝内に堆積される（例えば、図２２Ｂ参照）。フィールドプレートとウエハの表面とが共面となることを確実にするため、平坦化工程が必要とされてもよい。工程２３２２において、傾斜したフィールドプレートを収容する溝に隣接したシリコン柱にＨＶＦＥＴを形成するため、ＭＯＳＦＥＴ処理手順が実行される。
例示的な処理工程２３００が、特定の材料および層に関連して説明されてきたが、いくつかの層は、任意選択的であってもよく、ウエハおよび層の材料は、さまざまであってもよいことが理解されるべきである。
本発明の示されている例についての上記の説明は、要約で説明されている事項も含めて、網羅的であることも、開示されている形態そのものに制限することも意図されてはいない。本発明の特定の実施形態、および本発明の例は、本明細書において例示を目的として、説明されており、本発明のより広い趣旨および範囲から逸脱することなく、様々な同等な変更が可能である。特に、具体的で例示的な、電圧、電流、周波数、出力範囲値、時間などは、説明のために提示されていること、ならびに、他の実施形態および実施例において、本発明の教示に従って他の値が使用されてもよいことが理解される。
前述の詳細な説明を考慮に入れて、本発明の例に対してこれらの変更が行われ得る。後述の請求項で使用される用語は、本発明を、明細書および請求項に開示されている特定の実施形態に限定するように解釈されてはならない。むしろ、範囲は、確立された請求項の解釈の原則に従って解釈される後述の請求項によって、完全に決定される。そのため、本明細書および図は、限定するものではなく例示的なものとみなされる。

Claims (33)

  1. テーパ付けされたフィールドプレート誘電体領域を半導体ウエハに形成する方法であって、
    前記半導体ウエハ内に溝をエッチングすることであって、前記溝が側壁をもつ、溝をエッチングすること、
    前記側壁を含め、前記半導体ウエハ上に第１の厚さの第１の絶縁層を堆積させること、
    第１の量ぶん前記第１の絶縁層をエッチングすることであって、前記溝の上部に隣接した前記第１の絶縁層の第１の上部が除去される、前記第１の絶縁層をエッチングすること、
    前記半導体ウエハ上に第２の厚さの第２の絶縁層を堆積させることであって、前記第２の絶縁層が前記第１の絶縁層のうちのある部分と重なり、前記第２の絶縁層が前記第１の上部に重なる、第２の絶縁層を堆積させること、および、
    第２の量ぶん前記第２の絶縁層をエッチングすることであって、前記溝の前記側壁上の前記第２の絶縁層の第２の上部が除去される、前記第２の絶縁層をエッチングすること、
    を含む方法。
  2. 前記第２の量ぶん前記第２の絶縁層をエッチングすることが、前記第２の上部に隣接した、前記第１の絶縁層の少なくとも一部を露出させる、
    請求項１の方法。
  3. 前記半導体ウエハ上に第３の厚さの第３の絶縁層を堆積させること、および、
    第３の量ぶん前記第３の絶縁層をエッチングすることであって、前記溝の前記側壁上の前記第３の絶縁層の第３の上部が除去される、前記第３の絶縁層をエッチングすること、
    をさらに含む、
    請求項１の方法。
  4. 前記第３の量ぶん前記第３の絶縁層をエッチングすることが、前記第３の上部に隣接した前記第１の絶縁層の少なくとも一部と、前記第３の上部に隣接した前記第２の絶縁層の少なくとも一部と、を露出させる、
    請求項３の方法。
  5. 前記第１の厚さと前記第２の厚さとが、略同一である、
    請求項１の方法。
  6. 前記第１の絶縁層と前記第２の絶縁層とが、同じ材料である、
    請求項５の方法。
  7. 前記第１の厚さは、前記第１の絶縁層が上に堆積されている表面の傾きに実質的に無関係である、
    請求項１の方法。
  8. 前記溝をエッチングする前に、前記溝の位置を規定するハードマスクをパターン形成することであって、前記ハードマスクをパターン形成することが、ハードマスク材料を堆積させることを含む、ハードマスクをパターン形成すること、
    をさらに含む、請求項１の方法。
  9. 前記ハードマスクが、多結晶シリコンで作られている、
    請求項８の方法。
  10. 前記ハードマスクを堆積させる前に、前記半導体ウエハの前記表面に保護層を堆積させること、
    をさらに含む、請求項９の方法。
  11. 前記保護層が、酸化物である、
    請求項１０の方法。
  12. 前記溝内の前記第１の絶縁層と前記第２の絶縁層との上に導電性材料を堆積させることであって、前記導電性材料が、前記第１の絶縁層と前記第２の絶縁層とにより、前記溝の前記側壁と直接接触しないように分離されている、導電性材料を堆積させること、
    をさらに含む、請求項１の方法。
  13. 前記第１の絶縁層をエッチングすることと、前記第２の絶縁層をエッチングすることとが、異方性エッチングを使用して行われる、
    請求項１の方法。
  14. テーパ付けされたフィールドプレート誘電体領域を半導体ウエハに形成する方法であって、
    前記半導体ウエハ内に溝をエッチングすること、
    前記溝の側壁を含め、前記半導体ウエハ上に絶縁層を堆積させることであって、前記絶縁層が、前記溝内に前記溝の上部に向けて開放された隙間を形成する、絶縁層を堆積させること、
    前記絶縁層上にマスク層を堆積させることであって、前記マスク層が前記隙間の少なくとも一部を充填する、前記絶縁層上にマスク層を堆積させること、
    第１の量ぶん前記マスク層をエッチングして前記隙間内の前記絶縁層の第１の側壁部を露出させること、
    前記絶縁層の前記第１の側壁部を含め、第２の量ぶん前記絶縁層をエッチングすること、
    第３の量ぶん前記マスク層をエッチングして、前記隙間内の前記絶縁層の第２の側壁部を露出させることであって、前記第２の側壁部が、前記溝内で前記第１の側壁部より深い、第３の量ぶん前記マスク層をエッチングすること、および、
    前記絶縁層の前記第１の側壁部と前記第２の側壁部とを含め、第４の量ぶん前記絶縁層をエッチングすること、
    を含む方法。
  15. 前記第１の量ぶんエッチングすることと、前記第３の量ぶんエッチングすることとが、フッ化水素酸を含む溶液中で行われる、
    請求項１４の方法。
  16. 前記絶縁層上の前記溝内に導電性材料を堆積させること、および、
    前記溝の外の前記導電性材料のうちのある部分を除去すること、
    をさらに含む、請求項１４の方法。
  17. 前記溝の外の前記導電性材料のうちの前記ある部分を除去することが、化学機械研磨工程を実行することを含む、
    請求項１６の方法。
  18. 第５の量ぶん前記マスク層をエッチングして、前記隙間内の前記絶縁層の第３の側壁部を露出することであって、前記第３の側壁部が、前記溝内で前記第１の側壁部と前記第２の側壁部とより深い、第５の量ぶん前記マスク層をエッチングすること、および、
    前記絶縁層の前記第１の側壁部と前記第２の側壁部と前記第３の側壁部とを含め、第６の量ぶん前記絶縁層をエッチングすること、
    をさらに含む、請求項１４の方法。
  19. 前記マスク層が、シリコンを含む、
    請求項１４の方法。
  20. 前記絶縁層は、酸化物を含む、
    請求項１４の方法。
  21. 前記溝に隣接して前記半導体ウエハ内に能動半導体装置を形成すること、
    をさらに含む、請求項１４の方法。
  22. 前記第１の量と前記第２の量とが、略同一である、
    請求項１４の方法。
  23. 前記第２の量と前記第４の量とが、略同一である、
    請求項１４の方法。
  24. 前記第１の量と前記第２の量とが、略同一である、
    請求項２３の方法。
  25. テーパ付けされたフィールドプレート誘電体領域を半導体ウエハに形成する方法であって、
    前記半導体ウエハをエッチングして、その中に溝を形成すること、
    前記半導体ウエハ上に絶縁層を堆積させることであって、堆積させた後、前記溝内の前記絶縁層に隙間が形成される、前記絶縁層を堆積させること、
    前記絶縁層上にマスク層を堆積させることであって、前記マスク層が前記隙間の少なくとも一部を充填する、マスク層を堆積させること、および、
    前記隙間内の前記マスク層のうちのある部分と前記絶縁層のうちのある部分とを交互にエッチングして、前記溝内にテーパ付けされた絶縁層を形成すること、
    を含む方法。
  26. 前記マスク層のエッチングは、フッ化水素酸を含む溶液を使用して実行される、
    請求項２５の方法。
  27. 前記絶縁層上の前記溝内に導電性材料を堆積させること、および、
    前記溝の外の前記導電性材料のうちのある部分を除去することと、
    をさらに含む、請求項２５の方法。
  28. 前記溝の外の前記導電性材料のうちの前記ある部分を除去することが、化学機械研磨工程を実行することを含む、
    請求項２７の方法。
  29. 前記マスク層が、シリコンを含む、
    請求項２５の方法。
  30. 前記絶縁層は、酸化物を含む、
    請求項２５の方法。
  31. 前記溝に隣接して前記半導体ウエハ内に能動半導体装置を形成すること、
    をさらに含む、請求項２５の方法。
  32. 前記マスク層のうちのある部分と前記絶縁層のうちのある部分とを交互にエッチングすることが、
    第１の量ぶん前記マスク層をエッチングして、前記隙間内の前記絶縁層の第１の側壁部を露出させること、
    第２の量ぶん前記絶縁層をエッチングすることであって、前記第２の量が、前記絶縁層の前記第１の側壁部の第１の部分を有する、第２の量ぶん前記絶縁層をエッチングすること、
    第３の量ぶん前記マスク層をエッチングして、前記隙間内の前記絶縁層の第２の側壁部を露出させることであって、前記第２の側壁部が、前記溝内で前記第１の側壁部より深い、第３の量ぶん前記マスク層をエッチングすること、および、
    第４の量ぶん前記絶縁層をエッチングすることであって、前記第４の量が、前記絶縁層の前記第１の側壁部の第２の部分と前記第２の側壁部の第１の部分とを含む、第４の量ぶん前記絶縁層をエッチングすること、
    を含む、請求項２５の方法。
  33. 前記第２の量と前記第４の量とが略同一であり、前記第１の量と前記第２の量とが略同一である、
    請求項３２の方法。
JP2015524304A 2012-07-25 2013-07-11 テーパ付けされた酸化物の堆積／エッチング Expired - Fee Related JP6185062B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US13/558,218 US8765609B2 (en) 2012-07-25 2012-07-25 Deposit/etch for tapered oxide
US13/558,218 2012-07-25
US13/572,492 2012-08-10
US13/572,492 US20140045318A1 (en) 2012-08-10 2012-08-10 Forming a tapered oxide from a thick oxide layer
PCT/US2013/050046 WO2014018273A1 (en) 2012-07-25 2013-07-11 Method of forming a tapered oxide

Publications (3)

Publication Number Publication Date
JP2015529017A true JP2015529017A (ja) 2015-10-01
JP2015529017A5 JP2015529017A5 (ja) 2016-08-25
JP6185062B2 JP6185062B2 (ja) 2017-08-23

Family

ID=48877540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015524304A Expired - Fee Related JP6185062B2 (ja) 2012-07-25 2013-07-11 テーパ付けされた酸化物の堆積／エッチング

Country Status (4)

Country Link
JP (1) JP6185062B2 (ja)
KR (1) KR101955321B1 (ja)
CN (1) CN104488084B (ja)
WO (1) WO2014018273A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017216363A (ja) * 2016-05-31 2017-12-07 北九州市 半導体装置および半導体装置の製造方法
US11640991B2 (en) 2020-09-18 2023-05-02 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP7492438B2 (ja) 2020-11-02 2024-05-29 株式会社東芝 半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014102029A1 (de) 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
JP6203697B2 (ja) * 2014-09-30 2017-09-27 株式会社東芝 半導体装置およびその製造方法
JP6842616B2 (ja) * 2015-09-24 2021-03-17 東京エレクトロン株式会社 凹部フィーチャ内での膜のボトムアップ式付着のための方法
CN105931969A (zh) * 2016-05-31 2016-09-07 上海华虹宏力半导体制造有限公司 终端结构的制造方法
JP6767302B2 (ja) * 2017-04-14 2020-10-14 東京エレクトロン株式会社 成膜方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299619A (ja) * 2001-04-02 2002-10-11 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法
US20070069257A1 (en) * 2005-09-14 2007-03-29 Infineon Technologies Austria Ag Power semiconductor component having a field electrode and method for producing this component
JP2011040682A (ja) * 2009-08-18 2011-02-24 Unisantis Electronics Japan Ltd 半導体装置とその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191447B1 (en) * 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
US7964912B2 (en) * 2008-09-18 2011-06-21 Power Integrations, Inc. High-voltage vertical transistor with a varied width silicon pillar
US20100264486A1 (en) * 2009-04-20 2010-10-21 Texas Instruments Incorporated Field plate trench mosfet transistor with graded dielectric liner thickness
KR101094373B1 (ko) * 2009-07-03 2011-12-15 주식회사 하이닉스반도체 랜딩플러그 전치 구조를 이용한 매립게이트 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299619A (ja) * 2001-04-02 2002-10-11 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法
US20070069257A1 (en) * 2005-09-14 2007-03-29 Infineon Technologies Austria Ag Power semiconductor component having a field electrode and method for producing this component
JP2011040682A (ja) * 2009-08-18 2011-02-24 Unisantis Electronics Japan Ltd 半導体装置とその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017216363A (ja) * 2016-05-31 2017-12-07 北九州市 半導体装置および半導体装置の製造方法
US11640991B2 (en) 2020-09-18 2023-05-02 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP7492438B2 (ja) 2020-11-02 2024-05-29 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
CN104488084A (zh) 2015-04-01
WO2014018273A1 (en) 2014-01-30
CN104488084B (zh) 2017-08-04
KR101955321B1 (ko) 2019-03-07
KR20150036196A (ko) 2015-04-07
JP6185062B2 (ja) 2017-08-23

Similar Documents

Publication Publication Date Title
JP6185062B2 (ja) テーパ付けされた酸化物の堆積／エッチング
US9472630B2 (en) Deposit/etch for tapered oxide
TWI616935B (zh) 橫向擴散金氧半導體裝置中之錐形閘極氧化物
US9245963B2 (en) Insulated gate semiconductor device structure
US9269815B2 (en) FinFET semiconductor device with a recessed liner that defines a fin height of the FinFet device
TWI539602B (zh) 半導體裝置及製造半導體裝置之方法
KR101961235B1 (ko) 두꺼운 트렌치 바텀 산화물을 구비하는 모스펫 장치
US20130069150A1 (en) Semiconductor device and manufacturing method of the same
TWI471942B (zh) 半導體裝置及其製造方法
US9460962B1 (en) Substrate contact etch process
JP2010177373A (ja) 半導体装置及び半導体装置の製造方法
CN104733301B (zh) 用于制造具有斜切边缘终止的半导体器件的方法
TW201322451A (zh) 功率半導體元件之邊緣終端結構
TWI441261B (zh) 半導體功率元件的製作方法
TW201919119A (zh) 製造半導體結構之方法
TW202009986A (zh) 絕緣層上半導體（soi）基底及其形成的方法
JP2019046834A (ja) 半導体装置の製造方法
CN107039535B (zh) 电容器件及其形成方法
CN109950311B (zh) 半导体结构及其形成方法
US20140045318A1 (en) Forming a tapered oxide from a thick oxide layer
CN112802754B (zh) 一种隔离栅沟槽型mosfet器件及其制造方法
US10734522B2 (en) Structure and formation method of semiconductor device structure with gate stacks
TW456049B (en) Trench-type metal oxide semiconductor stop structure
CN208507680U (zh) 半导体器件
CN106486473A (zh) 静电放电保护结构及其形成方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160701

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170726

R150 Certificate of patent or registration of utility model

Ref document number: 6185062

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees