JP6842616B2 - 凹部フィーチャ内での膜のボトムアップ式付着のための方法 - Google Patents

凹部フィーチャ内での膜のボトムアップ式付着のための方法 Download PDF

Info

Publication number
JP6842616B2
JP6842616B2 JP2018515543A JP2018515543A JP6842616B2 JP 6842616 B2 JP6842616 B2 JP 6842616B2 JP 2018515543 A JP2018515543 A JP 2018515543A JP 2018515543 A JP2018515543 A JP 2018515543A JP 6842616 B2 JP6842616 B2 JP 6842616B2
Authority
JP
Japan
Prior art keywords
film
materials
side wall
side walls
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018515543A
Other languages
English (en)
Other versions
JP2018528621A (ja
JP2018528621A5 (ja
Inventor
エヌ． タピリー，カンダバラ
エヌ． タピリー，カンダバラ
エル． オメーラ，デイヴィッド
エル． オメーラ，デイヴィッド
エー． クマール，カウシィク
エー． クマール，カウシィク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2018528621A publication Critical patent/JP2018528621A/ja
Publication of JP2018528621A5 publication Critical patent/JP2018528621A5/ja
Application granted granted Critical
Publication of JP6842616B2 publication Critical patent/JP6842616B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

本出願は、２０１５年９月２４日付で出願された米国仮特許出願第６２／２３２，０２７号に関連する、及び同出願に基づく優先権を主張し、そのすべての内容は、本明細書に参照により援用される。
本発明は、半導体製造及び半導体デバイスの分野、より詳細には、凹部フィーチャ内での膜のボトムアップ式付着の方法に関連する。
より小さなトランジスタが製造されるにつれて、パターン化されたフィーチャの限界寸法（ＣＤ：限界寸法）又は解像度が、生産するのにより挑戦的なものになっている。自己整合パターニングは、ＥＵＶ導入後であってもコスト効率の高いスケーリングが継続できるように、オーバーレイ駆動パターニング（overlay-driven patterning）を置き換える必要がある。バラツキを低減し、スケーリングを拡張し、ＣＤ及びプロセス制御を強化するパターニングオプションが必要である。薄膜の選択的付着は、高度にスケーリングされた技術ノードにおけるパターニングでの重要な工程である。
一実施形態によれば、処理方法が開示される。この方法は、ａ） 底部及び側壁を有する凹部フィーチャを含む基板を提供する工程と、ｂ） 凹部フィーチャの底部上及び側壁上に膜を付着させる工程と、ｃ） 凹部フィーチャの底部にある膜をマスク層で覆う工程と、を含む。この方法は、ｄ） 膜を側壁からエッチングする工程と、ｅ） マスク層を除去して、凹部フィーチャの底部にある膜を露出させる工程と、をさらに含む。工程ｂ）から工程ｅ）は、凹部フィーチャの底部にある膜が所望の厚さになるまで、少なくとも１回繰り返すことができる。一例では、凹部フィーチャは膜で充填されることができる。
別の実施形態によれば、処理方法は、ａ） 底部及び側壁を有する凹部フィーチャを含む基板を提供する工程と、ｂ） 凹部フィーチャの底部上及び側壁上に膜を付着させる工程と、ｃ） 膜を気相プラズマで処理して、凹部フィーチャの底部上の膜よりも速くエッチングするために側壁上の膜を活性化する工程と、ｄ） 処理された膜を側壁から選択的にエッチングする工程と、を含む。一実施形態では、この方法は、凹部フィーチャの底部にある膜が所望の厚さになるまで、少なくとも１回、工程ｂ）から工程ｄ）を繰り返す工程をさらに含む。一例では、凹部フィーチャは膜で充填されることができる。
別の実施形態によれば、処理方法は、ａ） 底部及び側壁を有する凹部フィーチャを含む基板を提供する工程と、ｂ）凹部フィーチャの底部上及び側壁上に膜を付着させる工程と、ｃ） 凹部フィーチャの底部にある膜をマスク層で覆う工程と、を含む。この方法は、ｄ） 凹部フィーチャにドーパントを含むドーパント膜を付着させる工程と、ｅ） 基板をアニールして、ドーパント膜からドーパントを側壁上の第１の膜に拡散させて、凹部フィーチャの底部上の膜よりも速くエッチングするために側壁上の膜を活性化する工程と、ｆ） ドーパント膜及び膜を側壁からエッチングする工程と、ｇ） 凹部フィーチャの底部にある膜からドーパント膜及びマスク層を除去する工程と、をさらに含む。一実施形態では、この方法は、凹部フィーチャの底部にある膜が所望の厚さになるまで、少なくとも１回、工程ｂ）から工程ｆ）を繰り返す工程をさらに含む。一例では、凹部フィーチャは膜で充填されることができる。
本発明のより完全な理解及びそれに付随する効果の多くは、添付の図面と関連付けて考慮したときに、以下の詳細な説明を参照することにより、より良く理解されるにつれ、容易に得られる。
本発明の一実施形態による基板を処理するためのプロセスフロー図である。 本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。 本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。 本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。 本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。 本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。 本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。 本発明の一実施形態による基板を処理するためのプロセスフロー図である。 本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。 本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。 本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。 本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。 本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。 本発明の一実施形態による基板を処理するためのプロセスフロー図である。 本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。 本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。 本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。 本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。 本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。 本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。 本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。 本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。
本発明の実施形態は、凹部フィーチャ内での膜のボトムアップ式付着のための方法を提供する。
図１は、本発明の一実施形態による基板を処理するためのプロセスフロー図であり、図２Ａ〜図２Ｆは、本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。
プロセスフロー１は、１００において、基板２００上に膜２０２を含む基板であって、底部２０３及び側壁２０１を備えた凹部フィーチャ２０４を有する基板を提供する工程を含む。これが、図２Ａに概略的に示されている。凹部フィーチャ２０４は、例えば、２００ｎｍ未満、１００ｎｍ未満、５０ｎｍ未満、２５ｎｍ未満、２０ｎｍ未満、又は１０ｎｍ未満の幅２０７を有することができる。他の例では、凹部フィーチャ２０４は、５ｎｍと１０ｎｍの間、１０ｎｍと２０ｎｍの間、２０ｎｍと５０ｎｍの間、５０ｎｍと１００ｎｍの間、１００ｎｍと２００ｎｍの間、１０ｎｍと５０ｎｍの間、又は１０ｎｍと１００ｎｍの間の幅２０７を有することができる。幅２０７は、限界寸法（ＣＤ：Critical Dimension）とも呼ばれる。凹部フィーチャ２０４は、例えば、２５ｎｍ、５０ｎｍ、１００ｎｍ、２００ｎｍ、又は２００ｎｍを超える、深さを有することができる。
一実施形態によれば、基板２００及び膜２０２、したがって底部２０３及び側壁２０１は、同じ材料を含むことができる。例えば、底部２０３及び側壁２０１の材料は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属、及び金属含有材料からなる群から選択することができる。誘電体材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、ｈｉｇｈ−ｋ材料、ｌｏｗ−ｋ材料、及びｕｌｔｒａ−ｌｏｗ−ｋ材料からなる群から選択することができる。一例では、ｈｉｇｈ−ｋ材料は、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、及びＡｌ２Ｏ３からなる群から選択することができる。例えば、金属及び金属含有材料は、Ｃｕ、Ａｌ、Ｔａ、Ｒｕ、ＴａＮ、ＴａＣ及びＴａＣＮからなる群から選択することができる。
別の実施形態によれば、基板２００及び膜２０２、したがって底部２０３及び側壁２０１は、異なる材料を含むことができる。異なる材料は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属、及び金属含有材料からなる群から選択することができる。誘電体材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、ｈｉｇｈ−ｋ材料、ｌｏｗ−ｋ材料、及びｕｌｔｒａ−ｌｏｗ−ｋ材料からなる群から選択することができる。一例では、ｈｉｇｈ−ｋ材料は、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、及びＡｌ２Ｏ３からなる群から選択することができる。例えば、金属及び金属含有材料は、Ｃｕ、Ａｌ、Ｔａ、Ｒｕ、ＴａＮ、ＴａＣ、及びＴａＣＮからなる群から選択することができる。
凹部フィーチャ２０４は、周知のリソグラフィ及びエッチングプロセスを使用して形成することができる。図２Ａには示されていないが、パターン化されたマスク層が、フィールド領域２１１上に存在し、凹部フィーチャ２０４の開口を規定してよい。
プロセスフロー１はさらに、１０２において、底部２０３上及び側壁２０１上に膜２０８を付着させる工程を含む。これが図２Ｂに概略的に示されている。一実施形態によれば、膜２０８は、原子層堆積（ＡＬＤ：atomic layer deposition）によって付着させることができる。ＡＬＤは、原子レベルの厚さ制御と高度な凸部及び凹部フィーチャに対する優れたコンフォーマル性（conformality）を備えた非常に薄い膜を付着させることができる。一例では、膜２０８は、誘電体材料、金属、及び金属含有材料からなる群から選択することができる。
例えば、膜２０８の材料は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属、及び金属含有材料からなる群から選択することができる。誘電体材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、ｈｉｇｈ−ｋ材料、ｌｏｗ−ｋ材料、及びｕｌｔｒａ−ｌｏｗ−ｋ材料からなる群から選択することができる。一例では、ｈｉｇｈ−ｋ材料は、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２及びＡｌ２Ｏ３からなる群から選択することができる。別の実施形態によれば、膜２０８は、金属酸化物膜、金属窒化物膜、金属酸窒化物膜、金属けい化物膜、及びそれらの組み合わせからなる群から選択することができる。例えば、金属及び金属含有材料は、Ｃｕ、Ａｌ、Ｔａ、Ｒｕ、ＴａＮ、ＴａＣ、及びＴａＣＮからなる群から選択することができる。
一例では、膜２０８は、ａ） 基板を含むプロセスチャンバ内に金属含有プリカーサをパルシングし、ｂ） プロセスチャンバを不活性ガスでパージし、ｃ） プロセスチャンバ内に酸素含有プリカーサをパルシングし、ｄ） プロセスチャンバを不活性ガスでパージし、ｅ） ａ）〜ｄ）を少なくとも１回繰り返すことによって、ＡＬＤを使用して付着される金属酸化物膜を含む。
いくつかの例では、膜２０８の厚さは、１０ｎｍ未満、５ｎｍ未満、４ｎｍ未満、１ｎｍと２ｎｍの間、２ｎｍと４ｎｍの間、４ｎｍと６ｎｍの間、６ｎｍと８ｎｍの間、又は２ｎｍと６ｎｍの間とすることができる。
プロセスフロー１は、１０４において、底部２０３上の膜２０８をマスク層２０６で覆う工程をさらに含む。これが図２Ｃに概略的に示されている。マスク層２０６は、例えば、フォトレジスト、ハードマスク、ＳｉＯ２、ＳｉＮ、又はスピンオンポリマーを含むことができる。一例では、マスク層２０６は、凹部フィーチャ２０４をマスク層２０６の材料で充填又は部分的に充填し、その後、マスク層２０６が底部２０３上で所望の厚さを有するまで凹部フィーチャ２０４から材料をエッチング／除去することによって形成することができる。
プロセスフロー１は、１０６において、側壁２０１から膜２０８をエッチングする工程をさらに含む。図２Ｄに示すように、エッチングは、側壁２０８から膜２０８を除去するが、マスク層２０６が、マスク層２０６の下にある膜２０８をエッチングから保護する。エッチングガス及びエッチング条件は、マスク層２０６によって保護されていない膜２０８の効率的な除去を提供するために選択することができる。
プロセスフロー１は、工程１０８において、マスク層２０６を除去して、凹部フィーチャ２０４の底部２０３上の膜２０８を露出させる工程をさらに含む。プロセス条件は、マスク層２０６の効率的な除去を提供するために選択することができる。一実施形態によれば、工程１０８に続いて工程１０６を繰り返して、膜２０８をクリーニング（clean）又は薄くすることができる。
本発明の一実施形態によれば、プロセス矢印１１０によって示すように、膜２０８が所望の厚さになるまで工程１０２〜工程１０８を繰り返すことができる。一例では、図２Ｆに示すように、凹部フィーチャ２０４が膜２０８で充填されるまで、工程１０２〜工程１０８を繰り返すことができる。
図３は、本発明の一実施形態による基板を処理するためのプロセスフロー図であり、図４Ａ〜図４Ｅは、本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。
プロセスフロー３は、３００において、基板４００上に膜４０２を含む基板であって、底部４０３及び側壁４０１を備えた凹部フィーチャ４０４を有する基板を提供する工程を含む。一実施形態によれば、基板４００及び膜４０２、したがって底部４０３及び側壁４０１は、同じ材料を含むことができる。例えば、底部４０３及び側壁４０１の材料は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属、及び金属含有材料からなる群から選択することができる。誘電体材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、ｈｉｇｈ−ｋ材料、ｌｏｗ−ｋ材料、及びｕｌｔｒａ−ｌｏｗ−ｋ材料からなる群から選択することができる。一例では、ｈｉｇｈ−ｋ材料は、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、及びＡｌ２Ｏ３からなる群から選択することができる。例えば、金属及び金属含有材料は、Ｃｕ、Ａｌ、Ｔａ、Ｒｕ、ＴａＮ、ＴａＣ及びＴａＣＮからなる群から選択することができる。
別の実施形態によれば、基板４００及び膜４０２、したがって底部４０３及び側壁４０１は、異なる材料を含むことができる。異なる材料は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属、及び金属含有材料からなる群から選択することができる。誘電体材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、ｈｉｇｈ−ｋ材料、ｌｏｗ−ｋ材料、又はｕｌｔｒａ−ｌｏｗ−ｋ材料からなる群から選択することができる。一例では、ｈｉｇｈ−ｋ材料は、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、及びＡｌ２Ｏ３からなる群から選択することができる。例えば、金属及び金属含有材料は、Ｃｕ、Ａｌ、Ｔａ、Ｒｕ、ＴａＮ、ＴａＣ及びＴａＣＮからなる群から選択することができる。
凹部フィーチャ４０４は、周知のリソグラフィ及びエッチングプロセスを使用して形成することができる。図４Ａには示されていないが、パターン化されたマスク層が、フィールド領域４１１上に存在し、凹部フィーチャ４０４の開口を規定してよい。
プロセスフロー３は、３０２において、底部４０３上及び側壁４０１上に膜４０８を付着させる工程をさらに含む。これが図４Ｂに概略的に示されている。一実施形態によれば、膜４０８は、ＡＬＤによって付着させることができる。一例では、膜４０８は、誘電体材料、金属、及び金属含有材料からなる群から選択することができる。
例えば、膜４０８の材料は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属、及び金属含有材料からなる群から選択することができる。誘電体材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、ｈｉｇｈ−ｋ材料、ｌｏｗ−ｋ材料、及びｕｌｔｒａ−ｌｏｗ−ｋ材料からなる群から選択することができる。一例では、ｈｉｇｈ−ｋ材料は、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、及びＡｌ２Ｏ３からなる群から選択することができる。別の実施形態によれば、膜４０８は、金属酸化物膜、金属窒化物膜、金属酸窒化物膜、金属けい化物膜、及びそれらの組み合わせからなる群から選択することができる。例えば、金属及び金属含有材料は、Ｃｕ、Ａｌ、Ｔａ、Ｒｕ、ＴａＮ、ＴａＣ、及びＴａＣＮからなる群から選択することができる。
一例では、膜４０８は、ａ） 基板を含むプロセスチャンバ内に金属含有プリカーサをパルシングし、ｂ） プロセスチャンバを不活性ガスでパージし、ｃ） プロセスチャンバ内に酸素含有プリカーサをパルシングし、ｄ） プロセスチャンバを不活性ガスでパージし、ｅ） ａ）〜ｄ）を少なくとも１回繰り返すことによって、ＡＬＤを使用して付着される金属酸化物膜を含む。
いくつかの例では、膜４０８の厚さは、１０ｎｍ未満、５ｎｍ未満、４ｎｍ未満、１ｎｍと２ｎｍの間、２ｎｍと４ｎｍの間、４ｎｍと６ｎｍの間、６ｎｍと８ｎｍの間、又は２ｎｍと６ｎｍの間とすることができる。
プロセスフロー３は、３０４において、膜４０８を気相プラズマで処理して、凹部フィーチャ４０４の底部４０３上の膜４０８よりも速くエッチングするためにフィールド領域４１１及び側壁４０１上の膜４０８を活性化する工程をさらに含む。処理された膜４１３が図４Ｃに概略的に示されている。等方性気相プラズマを使用して、膜４０８を処理し、処理された膜４１３を形成することができる。気相プラズマの等方性特性を選択して、その後の選択的除去のために、フィールド領域４１１内及び側壁４０１上の膜４０８を優先的に活性化する。膜４０８のプラズマ活性化は、プラズマ種によって膜４０８の結晶構造を破壊する工程を含むことができ、それにより、その後の選択的エッチングプロセスにおいて処理された膜４１３のより速いエッチングを可能にする。一例では、気相プラズマはＡｒガスを含むか、又はそれからなることができる。
プロセスフロー３は、３０６において、側壁４０１及びフィールド領域４１１から、処理された膜４１３を選択的にエッチングする工程をさらに含む。図４Ｄに示すように、側壁４０１及びフィールド領域４１１上の処理された膜４１３のエッチング速度が底部４０３上の膜４０８よりも大きいため、エッチングによって側壁４０１及びフィールド領域４１１から、処理された膜４１３が選択的に除去される。
本発明のいくつかの実施形態によれば、プロセス矢印３０８によって示すように、膜４０８が所望の厚さになるまで工程３０２〜工程３０６を繰り返すことができる。一例では、図４Ｅに示すように、凹部フィーチャ４０４が膜４１２で充填されるまで、工程３０２〜工程３０６を繰り返すことができる。
図５は、本発明の一実施形態による基板を処理するためのプロセスフロー図であり、図６Ａ〜図６Ｈは、本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。
プロセスフロー５は、５００において、基板６００上に膜６０２を含む基板であって、底部６０３及び側壁６０１を備えた凹部フィーチャ６０４を有する基板を提供する工程を含む。一実施形態によれば、基板６００及び膜６０２、したがって底部６０３及び側壁６０１は、同じ材料を含むことができる。例えば、底部６０３及び側壁６０１の材料は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属及び、金属含有材料からなる群から選択することができる。誘電体材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、ｈｉｇｈ−ｋ材料、ｌｏｗ−ｋ材料、及びｕｌｔｒａ−ｌｏｗ−ｋ材料からなる群から選択することができる。一例では、ｈｉｇｈ−ｋ材料は、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、及びＡｌ２Ｏ３からなる群から選択することができる。例えば、金属及び金属含有材料は、Ｃｕ、Ａｌ、Ｔａ、Ｒｕ、ＴａＮ、ＴａＣ及びＴａＣＮからなる群から選択することができる。
別の実施形態によれば、基板６００及び膜６０２、したがって底部６０３及び側壁６０１は、異なる材料を含むことができる。異なる材料は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属、及び金属含有材料からなる群から選択することができる。誘電体材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、ｈｉｇｈ−ｋ材料、ｌｏｗ−ｋ材料、及びｕｌｔｒａ−ｌｏｗ−ｋ材料からなる群から選択することができる。一例では、ｈｉｇｈ−ｋ材料は、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、及びＡｌ２Ｏ３からなる群から選択することができる。例えば、金属及び金属含有材料は、Ｃｕ、Ａｌ、Ｔａ、Ｒｕ、ＴａＮ、ＴａＣ、及びＴａＣＮからなる群から選択することができる。
凹部フィーチャ６０４は、周知のリソグラフィ及びエッチングプロセスを使用して形成することができる。図６Ａには示されていないが、パターン化されたマスク層が、フィールド領域６１１上に存在し、凹部フィーチャ６０４の開口を規定してよい。
プロセスフロー５は、５０２において、底部６０３及び側壁６０１上に膜６０８を付着させる工程を含む。これが図６Ｂに示されている。一実施形態によれば、膜６０８は、ＡＬＤによって付着させることができる。一例では、膜６０８は、誘電体材料、金属、及び金属含有材料からなる群から選択することができる。
例えば、膜６０８の材料は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属、及び金属含有材料からなる群から選択することができる。誘電体材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、ｈｉｇｈ−ｋ材料、ｌｏｗ−ｋ材料、及びｕｌｔｒａ−ｌｏｗ−ｋ材料からなる群から選択することができる。一例では、ｈｉｇｈ−ｋ材料は、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、及びＡｌ２Ｏ３からなる群から選択することができる。別の実施形態によれば、膜６０８は、金属酸化物膜、金属窒化物膜、金属酸窒化物膜、金属けい化物膜、及びそれらの組み合わせからなる群から選択することができる。例えば、金属及び金属含有材料は、Ｃｕ、Ａｌ、Ｔａ、Ｒｕ、ＴａＮ、ＴａＣ、及びＴａＣＮからなる群から選択することができる。
一例では、膜６０８は、ａ） 基板を含むプロセスチャンバ内に金属含有プリカーサをパルシングし、ｂ） プロセスチャンバを不活性ガスでパージし、ｃ） プロセスチャンバ内に酸素含有プリカーサをパルシングし、ｄ） プロセスチャンバを不活性ガスでパージし、ｅ） ａ）〜ｄ）を少なくとも１回繰り返すことによって、ＡＬＤを使用して付着される金属酸化物膜を含む。
いくつかの例では、膜６０８の厚さは、１０ｎｍ未満、５ｎｍ未満、４ｎｍ未満、１ｎｍと２ｎｍの間、２ｎｍと４ｎｍの間、４ｎｍと６ｎｍの間、６ｎｍと８ｎｍの間、又は２ｎｍと６ｎｍの間とすることができる。
プロセスフロー５は、５０４において、凹部フィーチャ６０４の底部６０３にある膜６０８をマスク層６０６で覆う工程をさらに含む。これが図６Ｃに示されている。マスク層６０６は、例えば、フォトレジスト、ハードマスク、ＳｉＯ２、又はＳｉＮを含むことができる。
プロセスフロー５は、５０６において、凹部フィーチャ６０４にドーパント膜６０９を付着させる工程をさらに含む。これが図６Ｄに示されている。ドーパント膜６０９は、酸化物層（例えば、ＳｉＯ２）、窒化物層（例えば、ＳｉＮ）、酸窒化物層（例えば、ＳｉＯＮ）、又はそれらの２つ以上の組み合わせを含むことができる。ドーパント膜６０９は、元素周期表第ＩＩＩＡ族、つまり、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）及びタリウム（Ｔｌ）並びにＶＡ族、つまり、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）及びビスマス（Ｂｉ）からの１つ以上のドーパントを含むことができる。いくつかの実施形態によれば、ドーパント膜６０９は、低いドーパントレベル、例えば、約０．５〜約５原子パーセントのドーパントを含むことができる。他の実施形態によれば、ドーパント膜６０９は、中程度のドーパントレベル、例えば、約５〜約２０原子パーセントのドーパントを含むことができる。さらに他の実施形態によれば、ドーパント膜６０９は、高いドーパントレベル、例えば、２０原子パーセントより多いドーパントを含むことができる。
プロセスフロー５は、５０８において、基板をアニールして、ドーパント膜６０９からドーパントを側壁６０１上の膜６０８に拡散させて、凹部フィーチャ６０４の底部６０３上の膜６０８よりも速くエッチングするために側壁６０１上の膜６０８を活性化する工程をさらに含む。ドーパントは、膜６０８の結晶構造を破壊し、それによって、その後の選択的エッチングプロセスにおいて膜６０８の速いエッチングを可能にすることが考えている。
プロセスフロー５は、５１０において、側壁６０１及びフィールド領域６１１からドーパント膜６０９及び膜６０８をエッチングする工程をさらに含む。図６Ｆに示すように、エッチングは、側壁６０１から膜６０８及びドーパント膜６０９を除去するが、マスク層６０６が、マスク層６０６の下にある膜６０８をエッチングから保護する。エッチングガス及びエッチング条件は、マスク層６０６によって保護されていないドーパント膜６０９及び膜６０８の効率的な除去を提供するために選択することができる。工程５１０は、１つ以上のエッチングレシピを使用して１つ以上のエッチング工程において実行することができる。
プロセスフロー５は、５１２において、凹部フィーチャ６０４の底部６０３上の膜６０８からマスク層６０６を除去する工程をさらに含む。これが図６Ｇに示されている。
本発明の一実施形態によれば、プロセス矢印５１４によって示すように、膜６０８が所望の厚さになるまで工程５０２〜工程５１２を繰り返すことができる。一例では、図６Ｈに示すように、凹部フィーチャ６０４は、膜６０８で充填されることができる。
凹部フィーチャ内での膜のボトムアップ式付着のための複数の実施形態を説明した。本発明の実施形態の前述の説明は、例示及び説明を目的として提示したものである。網羅的であること、又は開示された正確な形態に本発明を限定することを意図していない。この説明及び以下の特許請求の範囲は、説明のためだけに使用される用語を含み、限定するものとして解釈されない。当業者であれば、上記教示に照らして多くの修正及び変形が可能であることを理解することができる。したがって、本発明の範囲は、この詳細な説明によってではなく、添付の特許請求の範囲によって限定されることを意図している。

Claims (16)

  1. 処理方法であって、
    ａ） 底部及び側壁を有する凹部フィーチャを含む基板を提供する工程と、
    ｂ） 前記底部上及び前記側壁上に膜を付着させる工程と、
    ｃ） 前記底部にある前記膜をマスク層で覆う工程と、
    ｄ） 前記膜を前記側壁からエッチングする工程と、
    ｅ） 前記マスク層を除去して、前記底部にある前記膜を露出させる工程と、を含み、
    前記凹部フィーチャが前記膜で完全に充填されるまで前記工程ｂ）から前記工程ｅ）を繰り返す工程をさらに含む、方法。
  2. 前記底部及び前記側壁は、同じ材料を含む、請求項１に記載の方法。
  3. 前記材料は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属、及び金属含有材料からなる群から選択される、請求項２に記載の方法。
  4. 前記材料が、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、ｈｉｇｈ−ｋ材料、ｌｏｗ−ｋ材料、及びｕｌｔｒａ−ｌｏｗ−ｋ材料からなる群から選択される誘電体材料である、請求項２に記載の方法。
  5. 前記材料が、Ｃｕ、Ａｌ、Ｔａ、Ｒｕ、ＴａＮ、ＴａＣ、及びＴａＣＮからなる群から選択される金属又は金属含有材料である、請求項２に記載の方法。
  6. 前記底部及び前記側壁は、異なる材料を含む、請求項１に記載の方法。
  7. 処理方法であって、
    ａ） 底部及び側壁を有する凹部フィーチャを含む基板を提供する工程と、
    ｂ） 前記底部上及び前記側壁上に膜を付着させる工程と、
    ｃ） 前記膜を気相プラズマで処理して、前記底部上の前記膜よりも速くエッチングするために前記側壁上の前記膜の全体を活性化する工程と、
    ｄ） 処理された前記膜を前記側壁からエッチングする工程と、を含み、
    前記凹部フィーチャが前記膜で完全に充填されるまで前記工程ｂ）から前記工程ｄ）を繰り返す工程をさらに含む、方法。
  8. 前記底部及び前記側壁は、同じ材料を含む、請求項７に記載の方法。
  9. 前記底部及び前記側壁は、異なる材料を含む、請求項７に記載の方法。
  10. 処理方法であって、
    ａ） 底部及び側壁を有する凹部フィーチャを含む基板を提供する工程と、
    ｂ）前記底部上及び前記側壁上に膜を付着させる工程と、
    ｃ） 前記底部にある前記膜をマスク層で覆う工程と、
    ｄ） 前記凹部フィーチャにドーパント膜を付着させる工程と、
    ｅ） 前記基板をアニールして、前記ドーパント膜からドーパントを前記側壁上の前記膜に拡散させて、前記底部上の前記膜よりも速くエッチングするために前記側壁上の前記膜を活性化する工程と、
    ｆ） 前記ドーパント膜及び前記膜を前記側壁からエッチングする工程と、
    ｇ） 前記底部上の前記膜から前記マスク層を除去する工程と、を含む方法。
  11. 前記膜が前記凹部フィーチャ内で所望の厚さになるまで前記工程ｂ）から前記工程ｇ）を少なくとも１回繰り返す工程をさらに含む、請求項１０に記載の方法。
  12. 前記凹部フィーチャが前記膜で完全に充填されるまで前記工程ｂ）から前記工程ｇ）を繰り返す工程をさらに含む、請求項１０に記載の方法。
  13. 前記底部及び前記側壁は、同じ材料を含む、請求項１０に記載の方法。
  14. 前記底部及び前記側壁は、異なる材料を含む、請求項１０に記載の方法。
  15. 前記ドーパントは、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、タリウム（Ｔｌ）、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、及びビスマス（Ｂｉ）からなる群から選択される、請求項１０に記載の方法。
  16. 前記ドーパント膜は、酸化物層、窒化物層、酸窒化物層、又はそれらの組み合わせを含む、請求項１０に記載の方法。
JP2018515543A 2015-09-24 2016-09-22 凹部フィーチャ内での膜のボトムアップ式付着のための方法 Active JP6842616B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562232027P 2015-09-24 2015-09-24
US62/232,027 2015-09-24
PCT/US2016/053099 WO2017053558A1 (en) 2015-09-24 2016-09-22 Method for bottom-up deposition of a film in a recessed feature

Publications (3)

Publication Number Publication Date
JP2018528621A JP2018528621A (ja) 2018-09-27
JP2018528621A5 JP2018528621A5 (ja) 2019-10-31
JP6842616B2 true JP6842616B2 (ja) 2021-03-17

Family

ID=58387284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018515543A Active JP6842616B2 (ja) 2015-09-24 2016-09-22 凹部フィーチャ内での膜のボトムアップ式付着のための方法

Country Status (5)

Country Link
US (1) US10079151B2 (ja)
JP (1) JP6842616B2 (ja)
KR (1) KR102522329B1 (ja)
TW (1) TWI656580B (ja)
WO (1) WO2017053558A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7213827B2 (ja) * 2017-04-24 2023-01-27 アプライド マテリアルズ インコーポレイテッド 高アスペクト比構造における間隙充填方法
US11131022B2 (en) * 2018-05-16 2021-09-28 Applied Materials, Inc. Atomic layer self aligned substrate processing and integrated toolset

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI236053B (en) * 2003-11-25 2005-07-11 Promos Technologies Inc Method of selectively etching HSG layer in deep trench capacitor fabrication
US7041553B2 (en) * 2004-06-02 2006-05-09 International Business Machines Corporation Process for forming a buried plate
US7148155B1 (en) 2004-10-26 2006-12-12 Novellus Systems, Inc. Sequential deposition/anneal film densification method
KR100744071B1 (ko) * 2006-03-31 2007-07-30 주식회사 하이닉스반도체 벌브형 리세스 게이트를 갖는 반도체 소자의 제조방법
US7838928B2 (en) * 2008-06-06 2010-11-23 Qimonda Ag Word line to bit line spacing method and apparatus
US8592266B2 (en) 2010-10-27 2013-11-26 International Business Machines Corporation Replacement gate MOSFET with a high performance gate electrode
US8809170B2 (en) * 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
US8846536B2 (en) * 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate
US8765609B2 (en) * 2012-07-25 2014-07-01 Power Integrations, Inc. Deposit/etch for tapered oxide
WO2014018273A1 (en) * 2012-07-25 2014-01-30 Power Integrations, Inc. Method of forming a tapered oxide
US9177780B2 (en) 2012-10-02 2015-11-03 Applied Materials, Inc. Directional SiO2 etch using plasma pre-treatment and high-temperature etchant deposition
US9728623B2 (en) * 2013-06-19 2017-08-08 Varian Semiconductor Equipment Associates, Inc. Replacement metal gate transistor
US9460932B2 (en) 2013-11-11 2016-10-04 Applied Materials, Inc. Surface poisoning using ALD for high selectivity deposition of high aspect ratio features
US9385222B2 (en) * 2014-02-14 2016-07-05 Infineon Technologies Ag Semiconductor device with insert structure at a rear side and method of manufacturing

Also Published As

Publication number Publication date
US20170092508A1 (en) 2017-03-30
TW201714226A (zh) 2017-04-16
US10079151B2 (en) 2018-09-18
TWI656580B (zh) 2019-04-11
KR102522329B1 (ko) 2023-04-14
WO2017053558A1 (en) 2017-03-30
JP2018528621A (ja) 2018-09-27
KR20180048971A (ko) 2018-05-10

Similar Documents

Publication Publication Date Title
US9721807B2 (en) Cyclic spacer etching process with improved profile control
CN110678981B (zh) 3d-nand器件中用于字线分离的方法
JP4854245B2 (ja) 半導体装置の製造方法
JP6337165B2 (ja) 堆積プロセス及びエッチングプロセスを使用する凸状フィーチャ及び凹状フィーチャのための選択的膜形成
JP6466498B2 (ja) 凹状フィーチャ内の膜のボトムアップ形成方法
US11398381B2 (en) Method for forming semiconductor structure
US9837304B2 (en) Sidewall protection scheme for contact formation
TWI759616B (zh) 3d nand蝕刻
TW201727761A (zh) 製造鰭式場效應電晶體的方法
TWI620250B (zh) 保護溝渠側壁以形成選擇性磊晶半導體材料
CN105280558B (zh) 用于FinFET器件的结构和方法
US20230326990A1 (en) Multi-Channel Devices and Methods of Manufacture
JP6386133B2 (ja) ラップアラウンド接点集積方式
US10002867B2 (en) Fin-type field effect transistor structure and manufacturing method thereof
KR102351679B1 (ko) 랩 어라운드 콘택트 집적 방식
JP6842616B2 (ja) 凹部フィーチャ内での膜のボトムアップ式付着のための方法
JP2009060110A (ja) ゲルマナイド成長の改良方法およびそれにより得られたデバイス
JP7121237B2 (ja) 閾値シフトの低減のためのシリコン窒化プロセス
JP2011187498A (ja) 半導体装置の製造方法
JP2018528621A5 (ja)
JP2006203109A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190917

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201208

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210106

R150 Certificate of patent or registration of utility model

Ref document number: 6842616

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250