JP2018528621A5 - - Google Patents

Download PDF

Info

Publication number
JP2018528621A5
JP2018528621A5 JP2018515543A JP2018515543A JP2018528621A5 JP 2018528621 A5 JP2018528621 A5 JP 2018528621A5 JP 2018515543 A JP2018515543 A JP 2018515543A JP 2018515543 A JP2018515543 A JP 2018515543A JP 2018528621 A5 JP2018528621 A5 JP 2018528621A5
Authority
JP
Japan
Prior art keywords
film
sidewall
dopant
sidewalls
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018515543A
Other languages
English (en)
Other versions
JP6842616B2 (ja
JP2018528621A (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from PCT/US2016/053099 external-priority patent/WO2017053558A1/en
Publication of JP2018528621A publication Critical patent/JP2018528621A/ja
Publication of JP2018528621A5 publication Critical patent/JP2018528621A5/ja
Application granted granted Critical
Publication of JP6842616B2 publication Critical patent/JP6842616B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

図3は、本発明の一実施形態による基板を処理するためのプロセスフロー図であり、図4A〜図4は、本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。
本発明のいくつかの実施形態によれば、プロセス矢印308によって示すように、膜408が所望の厚さになるまで工程302〜工程306を繰り返すことができる。一例では、図4Eに示すように、凹部フィーチャ404が膜412で充填されるまで、工程302〜工程306を繰り返すことができる。
プロセスフロー5は、510において、側壁601及びフィールド領域611からドーパント膜609及び膜608をエッチングする工程をさらに含む。図6Fに示すように、エッチングは、側壁601から膜608及びドーパント膜609を除去するが、マスク層606が、マスク層606の下にある膜608をエッチングから保護する。エッチングガス及びエッチング条件は、マスク層606によって保護されていないドーパント膜609及び膜608の効率的な除去を提供するために選択することができる。工程510は、1つ以上のエッチングレシピを使用して1つ以上のエッチング工程において実行することができる。

Claims (16)

  1. 処理方法であって、
    a) 底部及び側壁を有する凹部フィーチャを含む基板を提供する工程と、
    b) 前記底部上及び前記側壁上に膜を付着させる工程と、
    c) 前記底部にある前記膜をマスク層で覆う工程と、
    d) 前記膜を前記側壁からエッチングする工程と、
    e) 前記マスク層を除去して、前記底部にある前記膜を露出させる工程と、を含み、
    前記凹部フィーチャが前記膜で完全に充填されるまで前記工程b)から前記工程e)を繰り返す工程をさらに含む、方法。
  2. 前記底部及び前記側壁は、同じ材料を含む、請求項1に記載の方法。
  3. 前記材料は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属、及び金属含有材料からなる群から選択される、請求項に記載の方法。
  4. 記材料が、SiO、SiON、SiN、high−k材料、low−k材料、及びultra−low−k材料からなる群から選択される誘電体材料である、請求項に記載の方法。
  5. 記材料が、Cu、Al、Ta、Ru、TaN、TaC、及びTaCNからなる群から選択される金属又は金属含有材料である、請求項に記載の方法。
  6. 前記底部及び前記側壁は、異なる材料を含む、請求項1に記載の方法。
  7. 処理方法であって、
    a) 底部及び側壁を有する凹部フィーチャを含む基板を提供する工程と、
    b) 前記底部上及び前記側壁上に膜を付着させる工程と、
    c) 前記膜を気相プラズマで処理して、前記底部上の前記膜よりも速くエッチングするために前記側壁上の前記膜を活性化する工程と、
    d) 処理された前記膜を前記側壁からエッチングする工程と、を含み、
    前記凹部フィーチャが前記膜で完全に充填されるまで前記工程b)から前記工程d)を繰り返す工程をさらに含む、方法。
  8. 前記底部及び前記側壁は、同じ材料を含む、請求項に記載の方法。
  9. 前記底部及び前記側壁は、異なる材料を含む、請求項に記載の方法。
  10. 処理方法であって、
    a) 底部及び側壁を有する凹部フィーチャを含む基板を提供する工程と、
    b)前記底部上及び前記側壁上に膜を付着させる工程と、
    c) 前記底部にある前記膜をマスク層で覆う工程と、
    d) 前記凹部フィーチャにドーパント膜を付着させる工程と、
    e) 前記基板をアニールして、前記ドーパント膜からドーパントを前記側壁上の前記膜に拡散させて、前記底部上の前記膜よりも速くエッチングするために前記側壁上の前記膜を活性化する工程と、
    f) 前記ドーパント膜及び前記膜を前記側壁からエッチングする工程と、
    g) 前記底部上の前記膜から前記マスク層を除去する工程と、を含む方法。
  11. 前記膜が前記凹部フィーチャ内で所望の厚さになるまで前記工程b)から前記工程g)を少なくとも1回繰り返す工程をさらに含む、請求項10に記載の方法。
  12. 前記凹部フィーチャが前記膜で完全に充填されるまで前記工程b)から前記工程g)を繰り返す工程をさらに含む、請求項10に記載の方法。
  13. 前記底部及び前記側壁は、同じ材料を含む、請求項10に記載の方法。
  14. 前記底部及び前記側壁は、異なる材料を含む、請求項10に記載の方法。
  15. 前記ドーパントは、ホウ素(B)、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)、タリウム(Tl)、窒素(N)、リン(P)、ヒ素(As)、アンチモン(Sb)、及びビスマス(Bi)からなる群から選択される、請求項10に記載の方法。
  16. 前記ドーパント膜は、酸化物層、窒化物層、酸窒化物層、又はそれらの組み合わせを含む、請求項10に記載の方法。
JP2018515543A 2015-09-24 2016-09-22 凹部フィーチャ内での膜のボトムアップ式付着のための方法 Active JP6842616B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562232027P 2015-09-24 2015-09-24
US62/232,027 2015-09-24
PCT/US2016/053099 WO2017053558A1 (en) 2015-09-24 2016-09-22 Method for bottom-up deposition of a film in a recessed feature

Publications (3)

Publication Number Publication Date
JP2018528621A JP2018528621A (ja) 2018-09-27
JP2018528621A5 true JP2018528621A5 (ja) 2019-10-31
JP6842616B2 JP6842616B2 (ja) 2021-03-17

Family

ID=58387284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018515543A Active JP6842616B2 (ja) 2015-09-24 2016-09-22 凹部フィーチャ内での膜のボトムアップ式付着のための方法

Country Status (5)

Country Link
US (1) US10079151B2 (ja)
JP (1) JP6842616B2 (ja)
KR (1) KR102522329B1 (ja)
TW (1) TWI656580B (ja)
WO (1) WO2017053558A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7213827B2 (ja) * 2017-04-24 2023-01-27 アプライド マテリアルズ インコーポレイテッド 高アスペクト比構造における間隙充填方法
US11131022B2 (en) * 2018-05-16 2021-09-28 Applied Materials, Inc. Atomic layer self aligned substrate processing and integrated toolset

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI236053B (en) * 2003-11-25 2005-07-11 Promos Technologies Inc Method of selectively etching HSG layer in deep trench capacitor fabrication
US7041553B2 (en) * 2004-06-02 2006-05-09 International Business Machines Corporation Process for forming a buried plate
US7148155B1 (en) 2004-10-26 2006-12-12 Novellus Systems, Inc. Sequential deposition/anneal film densification method
KR100744071B1 (ko) * 2006-03-31 2007-07-30 주식회사 하이닉스반도체 벌브형 리세스 게이트를 갖는 반도체 소자의 제조방법
US7838928B2 (en) * 2008-06-06 2010-11-23 Qimonda Ag Word line to bit line spacing method and apparatus
US8592266B2 (en) 2010-10-27 2013-11-26 International Business Machines Corporation Replacement gate MOSFET with a high performance gate electrode
US8809170B2 (en) * 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
US8846536B2 (en) * 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate
US8765609B2 (en) * 2012-07-25 2014-07-01 Power Integrations, Inc. Deposit/etch for tapered oxide
WO2014018273A1 (en) * 2012-07-25 2014-01-30 Power Integrations, Inc. Method of forming a tapered oxide
US9177780B2 (en) 2012-10-02 2015-11-03 Applied Materials, Inc. Directional SiO2 etch using plasma pre-treatment and high-temperature etchant deposition
US9728623B2 (en) * 2013-06-19 2017-08-08 Varian Semiconductor Equipment Associates, Inc. Replacement metal gate transistor
US9460932B2 (en) 2013-11-11 2016-10-04 Applied Materials, Inc. Surface poisoning using ALD for high selectivity deposition of high aspect ratio features
US9385222B2 (en) * 2014-02-14 2016-07-05 Infineon Technologies Ag Semiconductor device with insert structure at a rear side and method of manufacturing

Similar Documents

Publication Publication Date Title
US9721807B2 (en) Cyclic spacer etching process with improved profile control
TWI582950B (zh) 半導體元件及其製造方法
TWI577013B (zh) 具有共面下凹閘極層之半導體結構及製造方法
US10861701B2 (en) Semiconductor device and manufacturing method thereof
US9443742B2 (en) Patterned feature and multiple patterning method thereof
US9196499B2 (en) Method of forming semiconductor fins
TWI612563B (zh) 金屬閘極結構與其製作方法
US10644134B2 (en) Gate formation with varying work function layers
US11289479B2 (en) Fin-type field effect transistor structure and manufacturing method thereof
CN106935493A (zh) 形成半导体装置的方法
US8772148B1 (en) Metal gate transistors and fabrication method thereof
CN109860275A (zh) 半导体器件及其制造方法
EP3032575B1 (en) Method for forming an electrical contact.
JP2018528621A5 (ja)
US9437479B2 (en) Methods for forming an interconnect pattern on a substrate
TW202020965A (zh) 微電子工件中矽鍺奈米線形成期間保護氮化物層的方法
KR102069252B1 (ko) 절연 구조물을 갖는 게이트 구조물 및 이의 제조 방법
JP6842616B2 (ja) 凹部フィーチャ内での膜のボトムアップ式付着のための方法
US11131015B2 (en) High pressure oxidation of metal films
CN107591367B (zh) 半导体结构的制造方法
JP2011187498A (ja) 半導体装置の製造方法
TWI573189B (zh) 氮化物材料移除方法
CN109244098A (zh) 半导体结构的形成方法