TWI573189B - 氮化物材料移除方法 - Google Patents
氮化物材料移除方法 Download PDFInfo
- Publication number
- TWI573189B TWI573189B TW102107863A TW102107863A TWI573189B TW I573189 B TWI573189 B TW I573189B TW 102107863 A TW102107863 A TW 102107863A TW 102107863 A TW102107863 A TW 102107863A TW I573189 B TWI573189 B TW I573189B
- Authority
- TW
- Taiwan
- Prior art keywords
- tantalum nitride
- phosphoric acid
- acid solution
- nitride material
- removing step
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Weting (AREA)
Description
本發明有關於一種氮化物材料之移除方法，尤指一種氮化矽(silicon nitride)材料之移除方法。
氮化物材料，尤其是氮化矽材料係已廣泛地使用於積體電路的元件製造中，用以作為提供阻擋與保護功能的遮罩、提供電性隔離功能的絕緣結構、甚至作為提供應力改善電晶體元件之載子遷移率的應力結構等。因此，如何形成高均勻度的氮化矽薄膜與氮化矽結構、如何蝕刻與圖案化具有結構強度的氮化矽薄膜與氮化矽結構而獲得理想的圖案並於後續製程(例如蝕刻製程或離子佈植製程等)中獲得所欲形成的半導體結構元件、以及如何在不傷害其他元件的前提下成功地移除堅硬的氮化矽薄膜與氮化矽結構等各類與或氮化矽結構相關的製程在半導體產業中都至關重要。
因此，本發明之一目的係在於提供一種可在不影響其他構成元件的前提下有效移除氮化矽材料之方法。
根據本發明所提供之申請專利範圍，係提供一種移除氮化矽材料之方法，該方法首先提供一基底，該基底上至少形成有一氮化矽層。接下來進行一第一移除步驟，利用一第一磷酸溶
液(phosphoric acid,H3PO4 solution)移除部分該氮化矽層。隨後進行一第二移除步驟，於該第一移除步驟之後利用一第二磷酸溶液移除剩餘之該氮化矽層。該第二磷酸溶液之溫度低於該第一磷酸溶液之溫度；且該第二移除步驟之製程時間長於該第一移除步驟之製程時間。
根據本發明所提供之申請專利範圍，另提供一種移除氮化矽材料之方法，該方法首先提供一基底，該基底上至少形成有一閘極結構，且該閘極結構上至少包含一氮化矽硬遮罩。接下來進行一第一移除步驟，利用一第一磷酸溶液移除部分該氮化矽硬遮罩。隨後進行一第二移除步驟，於該第一移除步驟之後利用一第二磷酸溶液移除剩餘之該氮化矽硬遮罩。該第一移除步驟與該第二移除步驟係同位進行；且該第二磷酸溶液之溫度低於該第一磷酸溶液之溫度。
根據本發明所提供之移除氮化矽材料之方法，係利用溫度較高的第一磷酸溶液進行製程時間較短的第一移除步驟，以移除部分的氮化矽材料，隨後利用溫度較低的第二磷酸溶液進行製程時間較長的第二移除步驟。由於低溫的第二磷酸溶液之蝕刻選擇比高於高溫的第一磷酸溶液之蝕刻選擇比，故可在移除氮化矽材料的同時有效地避免對其他材料或構成元件的影響。而由於第二移除步驟時間比第一移除步驟長，故可確保在不影響其他構成元件的前提下，仍然可有效地移除氮化矽材料。
步驟10‧‧‧提供一基底，該基底上至少形成有一氮化矽層
步驟12‧‧‧進行一第一移除步驟，利用一第一磷酸溶液移除部分氮化矽材料
步驟14‧‧‧進行一第二移除步驟，利用一第二磷酸溶液移除剩餘之該氮化矽材料
100、200‧‧‧基底
102、202‧‧‧隔離結構
110、210‧‧‧閘極結構
112、212‧‧‧閘極介電層
114、214‧‧‧閘極電極
116、216‧‧‧氮化矽硬遮罩
120、220‧‧‧第一側壁子
122、222‧‧‧輕摻雜汲極
130、230‧‧‧氮化矽犧牲側壁子
132、232‧‧‧凹槽
134、234‧‧‧磊晶源極/汲極
140、240‧‧‧第一磷酸溶液
142、242‧‧‧剩餘氮化矽硬遮罩
144、244‧‧‧剩餘氮化矽犧牲側壁子
150、250‧‧‧第二磷酸溶液
第1圖係本發明所提供之移除氮化矽材料之方法之一流程示意圖。
第2圖至第4圖係為本發明所提供之移除氮化矽材料之方法之一第一較佳實施例之示意圖。
第5圖至第7圖係為本發明所提供之移除氮化矽材料之方法之一第二較佳實施例之示意圖。
請參閱第1圖與第2圖至第4圖，第1圖係本發明所提供之移除氮化矽材料之方法之一流程示意圖，而第2圖至第4圖係為本發明所提供之移除氮化矽材料之方法之一第一較佳實施例之示意圖。如第1圖所示，本發明首先提供：步驟10：提供一基底，該基底上至少形成有一氮化矽材料。
如第2圖所示，本較佳實施例係提供一基底100，基底100內係可先形成半導體元件所需的p型井區或n型井區等(圖皆未示)，同時基底100係可包含複數個隔離結構102，例如場氧化(field oxide,FOX)層或淺溝隔離(shallow trench isolation,STI)，用以提供p型井區或/和n型井區等區域之間的電性隔離。基底100上至少形成有一閘極結構110，閘極結構110主要包含一閘極介電層112、一閘極電極114與一氮化矽硬遮罩116，由下而上堆疊於基底100上。如熟習該項技藝之人士所知，氮化矽硬遮罩116係覆蓋於閘極電極114上，用以於後續進行的各項微影製程、離子佈植製程、蝕刻製程或任何必需的清洗製程中保護閘極電極114，避免閘極電極114在上述製程中受到傷害。
請繼續參閱第2圖。閘極結構110之側壁係形成有一
第一側壁子120；而第一側壁子120兩側之基底100內係分別形成有一輕摻雜汲極(lightly-doped drain,LDD)122。第一側壁子120可為一單一膜層或複合膜層，用以在後續製程中保護閘極結構110之側壁，並用以定義後續欲形成之源極/汲極的預定形成位置。在本較佳實施例中，第一側壁子120較佳包含不同於氮化矽之材料，例如氧化矽(silicon oxide)，但不限於此。
請仍然參閱第2圖。在本較佳實施例中，閘極結構110之側壁更可形成有一氮化矽犧牲側壁子130，且氮化矽犧牲側壁子130係覆蓋第一側壁子120。換句話說，第一側壁子120係夾設於閘極結構110之側壁與氮化矽犧牲側壁子130之間。隨後，本較佳實施例係可進行一蝕刻製程(圖未示)，蝕刻閘極結構110兩側，尤其是氮化矽犧牲側壁子130兩側之基底100，而分別形成一凹槽132。在此蝕刻製程中，閘極結構110上的氮化矽硬遮罩116與氮化矽犧牲側壁子130係可作為蝕刻遮罩，以保護閘極結構110的輪廓。
請仍然參閱第2圖。在本較佳實施例中，接下來係可進行一選擇性磊晶成長(selective epitaxial growth,SEG)方法，以於凹槽132內分別形成一磊晶層，且磊晶層係填滿凹槽132。磊晶層所包含之材料係可依據電性要求(p型或n型)而不同。當磊晶層作為於pMOS電晶體的元件時，其可包含晶格常數大於基底100材料晶格常數的鍺；當磊晶層作為於nMOS電晶體的元件時，其可包含晶格常數小於基底100材料晶格常數的碳。換句話說，磊晶層可依據電性要求包含矽鍺磊晶層或矽碳磊晶層。另外，本較佳實施例可在SEG方法之前、SEG方法之中、或SEG方法之後將
不同導電型態的摻雜質依需求佈植進入磊晶層，而獲得一磊晶源極/汲極134。磊晶層可高於基底100的表面，而形成隆起(raised)的磊晶源極/汲極134。
請重新參閱第1圖。接下來本發明係提供：步驟12：進行一第一移除步驟，利用一第一磷酸溶液移除部分氮化矽材料。
請參閱第3圖。本發明係利用第一磷酸溶液140進行第一移除步驟。在本較佳實施例中，第一磷酸溶液140之溫度高於150℃。另外值得注意的是，在本發明中，更提供一對照組，此對照組係利用與第一磷酸溶液140相同濃度與相同溫度的對照組磷酸溶液(圖未示)移除氮化矽材料。在本較佳實施例中，第一移除步驟的製程時間約為對照組的一半。舉例來說，若對照組之製程時間為660秒，則第一移除步驟的製程時間約為330秒。由於第一磷酸溶液140的溫度與濃度與對照組磷酸溶液相同，因此該技術領域中具有通常知識者應知第一磷酸溶液140與對照組磷酸溶液具有相同的蝕刻率。是以當第一移除步驟的製程時間為對照組的一半時，第一磷酸溶液140僅移除對照組所能移除的氮化矽材料的一半。此外另需注意的是，由於150℃以上的磷酸溶液對於氮化矽與其他材料如氧化矽的蝕刻選擇比較低，故部分的第一側壁子120也可能在此第一移除步驟中被移除。因此如第3圖所示，第一移除步驟係形成剩餘氮化矽硬遮罩142、剩餘氮化矽犧牲側壁子144以及部分被蝕刻的第一側壁子120。
請重新參閱第1圖。接下來本發明係提供：步驟14：進行一第二移除步驟，利用一第二磷酸溶液移除剩餘之該氮化矽材料。
請參閱第4圖。本發明係利用第二磷酸溶液150進行第二移除步驟。值得注意的是，本發明中第一移除步驟與第二移除步驟係可非同位(ex-situ)或同位(in-situ)實施。熟習該項技藝之人士應知，所稱「同位」係指在相同的機台但不同的酸槽中，或者是單片式機台的兩個蝕刻配方(etching recipe)。在本較佳實施例中，第二磷酸溶液150之濃度與第一磷酸溶液140之濃度相同，但第二磷酸溶液150之溫度低於120℃。另外值得注意的是，在本發明中，由於第二磷酸溶液150的濃度與第一磷酸溶液相同，但第二磷酸溶液150的溫度低於第一磷酸溶液140的溫度，故與第一磷酸溶液140相較之下，第二磷酸溶液150對氮化矽的蝕刻率較低，但對氮化矽與其他材料的蝕刻選擇比升高。因此在本較佳實施例中，第二移除步驟的製程時間係長於第一移除步驟的時間，以確保剩餘氮化矽硬遮罩142與剩餘氮化矽犧牲側壁子144的移除結果。舉例來說，由於相對低溫的第二磷酸溶液150對氮化矽材料的蝕刻率約為相對高溫的第一磷酸溶液140的四分之一，故本較佳實施例中第一移除步驟之製程時間與第二移除步驟之製程時間具有一比例，且該比例低於1：4。當第一移除步驟之製程時間如前所述為330秒時，第二移除步驟的製程時間為第一移除步驟之製程時間的四倍，即約為1320秒，但不限於此。由此可知，第一移除步驟與第二移除步驟的總製程時間(1650秒)大於對照組的製程時間(660秒)。如第4圖所示，由於第二移除步驟的製程時
間較長，因此即使對氮化矽材料的蝕刻率較低，第二磷酸溶液150仍然能夠移除暴露的剩餘氮化矽硬遮罩142與剩餘氮化矽犧牲側壁子144，甚至暴露於閘極結構110頂部的部分第一側壁子120。值得注意的是，由於相對低溫的第二磷酸溶液150對氮化矽與其他材料的蝕刻選擇比較高，因此在移除剩餘氮化矽硬遮罩142與剩餘氮化矽犧牲側壁子144之後，第二移除步驟係可自動停止於閘極電極114的頂部與第一側壁子120上。而在移除剩餘氮化矽硬遮罩142與剩餘氮化矽犧牲側壁子144之後，本較佳實施例係可進行後續所需製程，例如重新形成一第二側壁子(圖未示)以及在形成第二側壁子之後於源極/汲極134表面形成金屬矽化物等構成元件。
根據本第一較佳實施例所提供之移除氮化矽材料的方法，係藉由相同濃度不同溫度的磷酸溶液進行二步驟的移除：利用溫度較高的第一磷酸溶液140進行製程時間較短的第一移除步驟，隨後利用溫度較低的第二磷酸溶液150進行製程時間較長的第二移除步驟。由於低溫的第二磷酸溶液150之蝕刻選擇比高於高溫的第一磷酸溶液140之蝕刻選擇比，且第二移除步驟的製程時間較第一移除步驟的製程時間長，故可在移除氮化矽材料的同時有效地避免對其他材料或構成元件的影響。因此，在進行後續所需製程，例如重新形成第二側壁子、形成金屬矽化物甚或於內層介電層(interlayer dielectric,ILD layer)中形成接觸洞(contact)等構成元件時，可提升製程容許度(process window)。
請參閱第1圖與第5圖至第7圖，第1圖係本發明所提供之移除氮化矽材料之方法之一流程示意圖，而第5圖至第7圖
係為本發明所提供之移除氮化矽材料之方法之一第二較佳實施例之示意圖。另外需注意的是，第二較佳實施例中與第一較佳實施例相同的構成元件係可具有相同的材料選擇，故該等細節於此係不再贅述。如第1圖與第5圖所示，本發明首先進行步驟10，提供一基底200，基底200內係可先形成半導體元件所需的p型井區或n型井區等(圖皆未示)，同時基底200係可包含複數個隔離結構202。基底200上至少形成有一閘極結構210，閘極結構210主要包含一閘極介電層212、一閘極電極214與一氮化矽硬遮罩216，由下而上堆疊於基底200上。閘極結構210之側壁係形成有一材料不同於氮化矽的第一側壁子220；而第一側壁子220兩側之基底200內係分別形成有一LDD 222。閘極結構210之側壁更可以設置有一氮化矽犧牲側壁子230，且第一側壁子220係夾設於閘極結構210之側壁與氮化矽犧牲側壁子230之間。隨後，本較佳實施例係可進行一蝕刻製程，以於氮化矽犧牲側壁子230兩側之基底200內分別形成一凹槽232。接下來係可進行一選擇性磊晶成長方法，以於凹槽232內分別形成一磊晶層，且磊晶層係填滿凹槽232，用以作為磊晶源極/汲極234。
請參閱第1圖與第6圖。接下來係進行步驟12，即進行一第一移除步驟，利用一第一磷酸溶液240移除部分氮化矽材料。在本較佳實施例中，第一磷酸溶液240之溫度高於150℃。在本較佳實施例中亦提供一對照組，對照組係利用與第一磷酸溶液240相同濃度與相同溫度的對照組磷酸溶液移除氮化矽材料。另外值得注意的是，在本較佳實施例中，第一移除步驟的製程時間約為對照組的三分之一。舉例來說，若對照組之製程時間為660秒，則本較佳實施例之第一移除步驟的製程時間約為220秒。由
於第一磷酸溶液240的溫度與濃度與對照組磷酸溶液相同，因此該技術領域中具有通常知識者應知第一磷酸溶液240與對照組磷酸溶液具有相同的蝕刻率。是以當第一移除步驟的製程時間為對照組的三分之一時，第一磷酸溶液240僅移除對照組所移除的氮化矽材料的三分之一。此外另需注意的是，由於150℃以上的磷酸溶液對於氮化矽與其他材料如氧化矽的蝕刻選擇比較低，故部分的第一側壁子220也可能在此第一移除步驟中被移除。因此如第6圖所示，第一移除步驟係形成剩餘氮化矽硬遮罩242與剩餘犧牲氮化矽側壁子244以及部分被蝕刻的第一側壁子220。
請參閱第1圖與第7圖。接下來進行步驟14，即進行一第二移除步驟，利用一第二磷酸溶液250移除剩餘之該氮化矽材料。如前所述，本發明中第一移除步驟與第二移除步驟係同位實施。在本較佳實施例中，該第二磷酸溶液250之濃度與第一磷酸溶液240之濃度相同，但第二磷酸溶液250之溫度低於120℃。另外如前所述，第二磷酸溶液250對氮化矽的蝕刻率較低，但對氮化矽與氧化矽的蝕刻選擇比升高。因此在本較佳實施例中，第二移除步驟的製程時間係長於第一移除步驟的時間，以確保剩餘氮化矽硬遮罩242與剩餘氮化矽犧牲側壁子244可以完全移除。由於本較佳實施例中第一移除步驟的製程時間比第一較佳實施例中的第一移除步驟的時間更短，因此本較佳實施例中第二移除步驟的時間係更加延長。舉例來說，本較佳實施例中第一移除步驟之製程時間與第二移除步驟之製程時間具有一比例，該比例低於1：4，較佳為1：8。當第一移除步驟之製程時間如前所述為220秒時，第二移除步驟的製程時間約為1760秒，但不限於此。換句話說，第一移除步驟與第二移除步驟的總製程時間(1980秒)大於對
照組的製程時間(660秒)。如第7圖所示，由於第二移除步驟的製程時間較長，因此即使對氮化矽材料的蝕刻率較低，第二磷酸溶液250仍然能夠移除暴露的剩餘氮化矽硬遮罩242與剩餘氮化矽犧牲側壁子244，甚至暴露於閘極結構210頂部的部分第一側壁子220。值得注意的是，由於相對低溫的第二磷酸溶液250對氮化矽與其他材料的蝕刻選擇比較高，因此在移除剩餘氮化矽硬遮罩242與剩餘氮化矽犧牲側壁子244之後，第二移除步驟係可自動停止於閘極電極114與第一側壁子220上。而在移除剩餘氮化矽硬遮罩242與剩餘氮化矽犧牲側壁子244之後，本較佳實施例係可進行後續所需製程，例如重新形成第二側壁子(圖未示)以及金屬矽化物等構成元件。
根據本第二較佳實施例所提供之移除氮化矽材料的方法，亦藉由相同濃度不同溫度的磷酸溶液進行二步驟的移除：利用溫度較高的第一磷酸溶液240進行製程時間較短的第一移除步驟，隨後利用溫度較低的第二磷酸溶液250進行製程時間較長的第二移除步驟。由於低溫的第二磷酸溶液250選擇比高於高溫的第一磷酸溶液240選擇比，且第二移除步驟的製程時間較第一移除步驟的製程時間長，故可在移除氮化矽材料的同時有效地避免對其他材料或構成元件的影響。因此，在進行後續所需製程，例如重新形成第二側壁子、形成金屬矽化物甚或於內層介電層形成接觸洞時等構成元件時，可提升製程容許度。
綜上所述，根據本發明所提供之移除氮化矽材料之方法，係利用溫度較高的第一磷酸溶液進行製程時間較短的第一移除步驟，以移除部分的氮化矽材料，隨後利用溫度較低的第二磷
酸溶液進行製程時間較長的第二移除步驟。值得注意的是，本發明所提供之第一移除步驟之製程時間更可短於習知採用相同濃度與相同溫度的磷酸溶液進行氮化矽材料移除的製程時間，且至少短於習知製程時間的一半。由於低溫的第二磷酸溶液之蝕刻選擇比高於高溫的第一磷酸溶液之蝕刻選擇比，故可在移除氮化矽材料的同時有效地避免對其他材料或構成元件的影響。而由於第二移除步驟時間比第一移除步驟長，故可確保在不影響其他構成元件的前提下，仍然有效地移除氮化矽材料。
步驟10‧‧‧提供一基底，該基底上至少形成有一氮化矽材料
步驟12‧‧‧進行一第一移除步驟，利用一第一磷酸溶液移除部分氮化矽材料
步驟14‧‧‧進行一第二移除步驟，利用一第二磷酸溶液移除剩餘之該氮化矽材料
Claims (15)
- 一種移除氮化矽材料之方法，包含有：提供一基底，該基底上至少形成有一氮化矽層；進行一第一移除步驟，利用一第一磷酸溶液(H3PO4 solution)移除部分該氮化矽層；以及進行一第二移除步驟，於該第一移除步驟之後利用一第二磷酸溶液移除剩餘之該氮化矽層，該第二磷酸溶液之溫度低於該第一磷酸溶液之溫度，該第二移除步驟之製程時間長於該第一移除步驟之製程時間，且該第一磷酸溶液之濃度與該第二磷酸溶液之濃度相同。
- 如申請專利範圍第1項所述之移除氮化矽材料之方法，其中該第一移除步驟與該第二移除步驟係同位(in-situ)實施。
- 如申請專利範圍第1項所述之移除氮化矽材料之方法，其中該第一移除步驟與該第二移除步驟係非同位(ex-situ)實施。
- 如申請專利範圍第1項所述之移除氮化矽材料之方法，其中該第一磷酸溶液之溫度高於150℃，而該第二磷酸溶液之溫度低於120℃。
- 如申請專利範圍第1項所述之移除氮化矽材料之方法，其中該第一移除步驟之製程時間與該第二移除步驟之製程時間距有一比例，且該比例低於1：4。
- 一種移除氮化矽材料之方法，包含有：提供一基底，該基底上至少形成有一閘極結構，且該閘極結構上 至少包含一氮化矽硬遮罩；進行一第一移除步驟，利用一第一磷酸溶液移除部分該氮化矽硬遮罩；以及進行一第二移除步驟，於該第一移除步驟之後利用一第二磷酸溶液移除剩餘之該氮化矽硬遮罩，該第一移除步驟與該第二移除步驟係同位進行，該第二磷酸溶液之溫度低於該第一磷酸溶液之溫度，且該第一磷酸溶液之濃度與該第二磷酸溶液之濃度相同。
- 如申請專利範圍第6項所述之移除氮化矽材料之方法，其中該第一磷酸溶液之溫度高於150℃，而該第二磷酸溶液之溫度低於120℃。
- 如申請專利範圍第7項所述之移除氮化矽材料之方法，其中該第二移除步驟之製程時間長於該第一移除步驟之製程時間。
- 如申請專利範圍第8項所述之移除氮化矽材料之方法，其中該第一移除步驟之製程時間與該第二移除步驟之製程時間距有一比例，且該比例低於1：4。
- 如申請專利範圍第6項所述之移除氮化矽材料之方法，其中該閘極結構之側壁係形成有一氮化矽犧牲側壁子。
- 如申請專利範圍第10項所述之移除氮化矽材料之方法，其中該閘極結構兩側之該基底內係分別形成有一磊晶源極/汲極。
- 如申請專利範圍第10項所述之移除氮化矽材料之方法，其中該第一移除步驟係移除部分該氮化矽犧牲側壁子，而該第二移除步 驟係移除剩餘的該氮化矽犧牲側壁子。
- 如申請專利範圍第12項所述之移除氮化矽材料之方法，其中該閘極結構更包含一第一側壁子，形成於該氮化矽犧牲側壁子與該閘極結構的側壁之間。
- 如申請專利範圍第13項所述之移除氮化矽材料之方法，其中該第一側壁子係包含一不同於氮化矽之材料。
- 如申請專利範圍第14項所述之移除氮化矽材料之方法，其中該第二移除步驟係自動停止於該第一側壁子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102107863A TWI573189B (zh) | 2013-03-06 | 2013-03-06 | 氮化物材料移除方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102107863A TWI573189B (zh) | 2013-03-06 | 2013-03-06 | 氮化物材料移除方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201436021A TW201436021A (zh) | 2014-09-16 |
| TWI573189B true TWI573189B (zh) | 2017-03-01 |
Family
ID=51943455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102107863A TWI573189B (zh) | 2013-03-06 | 2013-03-06 | 氮化物材料移除方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI573189B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7130510B2 (ja) * | 2018-09-21 | 2022-09-05 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理装置および基板処理方法 |
| CN110047749B (zh) * | 2019-03-21 | 2020-12-18 | 中国电子科技集团公司第五十五研究所 | 一种射频ldmos平坦化工艺中氮化硅的去除方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6153457A (en) * | 1998-03-05 | 2000-11-28 | United Microelectronics Corp. | Method of fabricating self-align-contact |
| US6245681B1 (en) * | 2000-01-25 | 2001-06-12 | Advanced Micro Devices, Inc. | Dual temperature nitride strip process |
-
2013
- 2013-03-06 TW TW102107863A patent/TWI573189B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6153457A (en) * | 1998-03-05 | 2000-11-28 | United Microelectronics Corp. | Method of fabricating self-align-contact |
| US6245681B1 (en) * | 2000-01-25 | 2001-06-12 | Advanced Micro Devices, Inc. | Dual temperature nitride strip process |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201436021A (zh) | 2014-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9190481B2 (en) | Transistors and fabrication methods thereof | |
| US8569139B2 (en) | Method of manufacturing strained source/drain structures | |
| US8372755B2 (en) | Multilayer hard mask | |
| US20160190242A1 (en) | Fin Recess Last Process for FinFet Fabrication | |
| TWI594332B (zh) | 半導體裝置的製作方法 | |
| US20170358584A1 (en) | Semiconductor device and fabrication method therefor | |
| US10319679B2 (en) | Semiconductor device | |
| CN107346782B (zh) | 鳍型场效应晶体管及其制造方法 | |
| CN107516649B (zh) | 半导体装置及其制造方法 | |
| KR101419122B1 (ko) | 반도체 집적 회로 제조 방법 | |
| US9698255B2 (en) | Semiconductor device having gate structure with doped hard mask | |
| US8551847B2 (en) | Method for forming metal gate | |
| US9870951B2 (en) | Method of fabricating semiconductor structure with self-aligned spacers | |
| US20120045880A1 (en) | Metal gate transistor and method for fabricating the same | |
| US10163724B2 (en) | Integrated circuit device and method of manufacturing same | |
| US9177868B2 (en) | Annealing oxide gate dielectric layers for replacement metal gate field effect transistors | |
| US20160043004A1 (en) | Method for manufacturing cmos structure | |
| US8883033B2 (en) | Method for removing nitride material | |
| US9570319B2 (en) | Method of manufacturing a semiconductor device | |
| US20160043005A1 (en) | Method for manufacturing cmos structure | |
| TWI573189B (zh) | 氮化物材料移除方法 | |
| US9054041B2 (en) | Methods for etching dielectric materials in the fabrication of integrated circuits | |
| US20150228546A1 (en) | Semiconductor device and method of removing spacers on semiconductor device | |
| US10128376B2 (en) | Semiconductor devices and methods of fabricating the same | |
| CN106601793B (zh) | 一种半导体器件及其制造方法 |