JP6203697B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6203697B2
JP6203697B2 JP2014201645A JP2014201645A JP6203697B2 JP 6203697 B2 JP6203697 B2 JP 6203697B2 JP 2014201645 A JP2014201645 A JP 2014201645A JP 2014201645 A JP2014201645 A JP 2014201645A JP 6203697 B2 JP6203697 B2 JP 6203697B2
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor region
electrode
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014201645A
Other languages
English (en)
Other versions
JP2016072482A (ja
Inventor
研也 小林
研也 小林
俊史 西口
俊史 西口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014201645A priority Critical patent/JP6203697B2/ja
Priority to CN201510083377.2A priority patent/CN105990426A/zh
Priority to US14/639,520 priority patent/US9716009B2/en
Publication of JP2016072482A publication Critical patent/JP2016072482A/ja
Application granted granted Critical
Publication of JP6203697B2 publication Critical patent/JP6203697B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Description

本発明の実施形態は、半導体装置およびその製造方法に関する。
ゲート電極の下にフィールドプレート電極を備えたフィールドプレート構造のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの半導体装置がある。フィールドプレート電極を設けることにより、ＭＯＳＦＥＴのドリフト領域内の電界強度が緩和される。これにより、ＭＯＳＦＥＴのドレイン・ソース間における破壊耐圧（以下、単に、耐圧）が向上する。また、耐圧の向上に伴い、ドリフト領域の不純物濃度を高く設定することができ、ＭＯＳＦＥＴのオン抵抗を低下させることができる。つまり、フィールドプレート構造のＭＯＳＦＥＴによれば、ＭＯＳＦＥＴにおける耐圧の向上とオン抵抗の低減とのトレードオフ関係が改善され得る。
しかし、このようなＭＯＳＦＥＴにおいては、実際にはベース領域とドリフト領域とのｐｎ接合部またはフィールドプレート電極の下端の近傍に電界が集中し、充分な耐圧が得られない場合がある。フィールドプレート構造のＭＯＳＦＥＴにおける耐圧の向上とオン抵抗の低減とのトレードオフ関係には、さらなる改善が求められている。
特開２０１３−１５３０５３号公報
本発明が解決しようとする課題は、耐圧の向上とオン抵抗の低減とのトレードオフ関係を改善することが可能な半導体装置およびその製造方法を提供することである。
実施形態の半導体装置は、第１導電形の第１半導体領域と、前記第１半導体領域の上に選択的に設けられた第２導電形の第２半導体領域と、前記第２半導体領域の上に選択的に設けられた第１導電形の第３半導体領域と、前記第３半導体領域の上に設けられ、前記第３半導体領域に電気的に接続された第１電極と、前記第１半導体領域の下に設けられ、前記第１半導体領域に電気的に接続された第２電極と、前記第１半導体領域、前記第２半導体領域、および前記第３半導体領域に第１絶縁膜を介して設けられた第３電極と、前記第３電極よりも前記第２電極の側に設けられ、前記第１半導体領域に第２絶縁膜を介して設けられ、前記第３電極から前記第２電極に向かう方向に対して交差する方向における幅が３つ以上あり、前記幅が前記第３電極の側から前記第２電極の側に向かうにつれ段階的に狭くなる第４電極と、を備える。前記第２絶縁膜は、前記第１半導体領域と前記第２半導体領域とのｐｎ接合部を基準に下側に位置する。前記第２絶縁膜の厚さは、前記第１絶縁膜の厚さより厚い。前記第２絶縁膜は、前記ｐｎ接合部を基準として下側に向かって、積層された複数の窒化膜を含む。
図１（ａ）は、第１実施形態に係る半導体装置の要部断面図を表し、図１（ｂ）のＢ−Ｂ’線における模式的断面図であり、図１（ｂ）は、第１実施形態に係る半導体装置の要部平面図を表し、図１（ａ）のＡ−Ａ’線における模式的平面図である。 図２は、第１実施形態に係る別の半導体装置の要部を表す模式的断面図である。 図３（ａ）は、参考例に係る半導体装置の作用を表す模式的断面図であり、図３（ｂ）は、第１実施形態に係る半導体装置の作用を表す模式的断面図である。 図４（ａ）〜図４（ｂ）は、第１実施形態に係る半導体装置の要部の製造方法を表す模式的断面図である。 図５（ａ）〜図５（ｂ）は、第１実施形態に係る半導体装置の要部の製造方法を表す模式的断面図である。 図６（ａ）〜図６（ｂ）は、第１実施形態に係る半導体装置の要部の製造方法を表す模式的断面図である。 図７（ａ）〜図７（ｂ）は、第１実施形態に係る半導体装置の要部の製造方法を表す模式的断面図である。 図８（ａ）〜図８（ｂ）は、第１実施形態に係る半導体装置の要部の製造方法を表す模式的断面図である。 図９（ａ）〜図９（ｂ）は、第１実施形態に係る半導体装置の要部の製造方法を表す模式的断面図である。 図１０（ａ）および図１０（ｂ）は、第１実施形態の変形例に係る半導体装置の要部の模式的断面図を表し、図１（ｂ）のＢ−Ｂ’線の位置に対応した模式的断面図である。 図１１は、第２実施形態に係る半導体装置の要部を表す模式的断面図である。 図１２は、第２実施形態に係る別の半導体装置の要部を表す模式的断面図である。 図１３は、第２実施形態に係る半導体装置の要部の製造方法を表す模式的断面図である。 図１４は、第２実施形態に係る半導体装置の要部の製造方法を表す模式的断面図である。 図１５は、第２実施形態に係る半導体装置の要部の製造方法を表す模式的断面図である。 図１６は、第２実施形態に係る半導体装置の要部の製造方法を表す模式的断面図である。 図１７は、第２実施形態に係る半導体装置の要部の製造方法を表す模式的断面図である。 図１８は、第２実施形態に係る半導体装置の要部の製造方法を表す模式的断面図である。 図１９は、第２実施形態に係る半導体装置の要部の製造方法を表す模式的断面図である。 図２０は、第２実施形態に係る半導体装置の要部の製造方法を表す模式的断面図である。 図２１（ａ）〜図２１（ｂ）は、第３実施形態に係る半導体装置の要部の製造方法を表す模式的断面図である。 図２２（ａ）〜図２２（ｂ）は、第３実施形態に係る半導体装置の要部の製造方法を表す模式的断面図である。 図２３（ａ）は、第４実施形態に係る半導体装置の要部の製造方法を表す模式的平面図であり、図２３（ｂ）は、第４実施形態に係る半導体装置の要部の製造方法を表す模式的断面図である。 図２４（ａ）〜図２４（ｂ）は、第５実施形態に係る半導体装置の要部の製造方法を表す模式的断面図である。 図２５（ａ）〜図２５（ｂ）は、第５実施形態に係る半導体装置の要部の製造方法を表す模式的断面図である。 図２６（ａ）〜図２６（ｂ）は、第５実施形態に係る半導体装置の要部の製造方法を表す模式的断面図である。 図２７（ａ）〜図２７（ｂ）は、第５実施形態に係る半導体装置の要部の製造方法を表す模式的断面図である。
以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。また、実施形態では、特に断らない限り、ｎ＋形、ｎ形の順でｎ形（第１導電形）の不純物濃度が低くなることを表す。また、ｐ＋形、ｐ形の順でｐ形（第２導電形）の不純物濃度が低くなることを表す。
（第１実施形態）
図１（ａ）は、第１実施形態に係る半導体装置の要部断面図を表し、図１（ｂ）のＢ−Ｂ’線における模式的断面図である。図１（ｂ）は、第１実施形態に係る半導体装置の要部平面図を表し、図１（ａ）のＡ−Ａ’線における模式的平面図である。
第１実施形態に係る半導体装置１Ａは、例えば、上下電極構造のＭＯＳＦＥＴである。半導体装置１Ａは、第１半導体領域２０（以下、例えば、ドリフト領域２１およびドレイン領域２２）と、第２半導体領域３０（以下、例えば、ベース領域３０）と、第３半導体領域４０（以下、例えば、ソース領域）と、第１電極１１（以下、例えば、ソース電極１１）と、第２電極１０（以下、例えば、ドレイン電極１０）と、絶縁膜５４（以下、例えば、ゲート絶縁膜５２およびフィールドプレート絶縁膜５３）と、第３電極５０（以下、例えば、ゲート電極５０）と、第４電極５１（以下、例えば、フィールドプレート電極５１）と、接続領域１１ｃと、層間絶縁膜５５と、を備える。ここで、ドレイン電極１０からソース電極１１に向かう方向をＺ方向、Ｚ方向に直交する方向をＹ方向、Ｙ方向とＺ方向に直交する方向をＸ方向とする。
図１（ａ）に表すように、半導体装置１Ａにおいては、ｎ＋形のドレイン領域２２の上に、ｎ形のドリフト領域２１が設けられている。ドリフト領域２１は、例えば、エピタキシャル成長層である。ドレイン領域２２の不純物濃度は、例えば、１×１０２０〜１×１０２１（ａｔｏｍｓ／ｃｍ３）である。ドリフト領域２１の不純物濃度は、例えば、６×１０１６〜２×１０１７（ａｔｏｍｓ／ｃｍ３）である。実施形態では、導電形の同じドレイン領域２２とドリフト領域２１とを合わせて、半導体領域２０とする場合がある。
ドリフト領域２１の上には、ｐ形のベース領域３０が選択的に設けられている。ベース領域３０の不純物濃度は、例えば、１×１０１７〜４×１０１７（ａｔｏｍｓ／ｃｍ３）である。ベース領域３０の上には、ｎ＋形のソース領域４０が選択的に設けられている。ソース領域４０の不純物濃度は、例えば、１×１０２０〜１×１０２１（ａｔｏｍｓ／ｃｍ３）である。
ゲート電極５０は、ゲート絶縁膜５２を介してドリフト領域２１、ベース領域３０、およびソース領域４０に向かい合って設けられている。ゲート電極５０は、ソース電極１１の側からドレイン電極１０の側に延び、トレンチ構造になっている。また、ゲート電極５０は、Ｙ方向において、例えば、周期的に配列されている。
Ｙ方向において、隣り合うゲート電極５０間の距離は、例えば、０．８μｍ〜１．２μｍである。Ｙ方向におけるゲート電極５０と、ゲート電極５０の両側のゲート絶縁膜５２と、を合わせた幅は、例えば、０．４μｍ〜０．６μｍである。Ｙ方向におけるゲート電極５０と、ゲート電極５０の両側のゲート絶縁膜５２と、を合わせた構造をトレンチゲートとした場合、隣り合うトレンチゲートによって挟まれたドリフト領域２１の幅は、例えば、０．４μｍ〜０．６μｍである。ゲート絶縁膜５２の膜厚は、例えば、４５ｎｍ〜５５ｎｍである。
フィールドプレート電極５１は、ゲート電極５０よりもドレイン電極１０の側に設けられている。フィールドプレート電極５１は、フィールドプレート絶縁膜５３を介してドリフト領域２１に向かい合って設けられている。
フィールドプレート電極５１は、ソース電極１１の側からドレイン電極１０の側に延び、トレンチ構造になっている。フィールドプレート電極５１は、Ｙ方向において、例えば、周期的に配列されている。また、半導体装置１Ａのフィールドプレート電極５１とゲート電極５０とはＺ方向において並んでいる。また、フィールドプレート電極５１は、ゲート電極５０に接している。
ゲート電極５０と、フィールドプレート電極５１と、フィールドプレート電極５１下のフィールドプレート絶縁膜５３と、を合わせた深さは、２．６μｍ〜３．４μｍである。また、実施形態では、フィールドプレート絶縁膜５３とゲート絶縁膜５２とを合わせて、絶縁膜５４とする場合がある。
ここで、半導体装置１Ａのフィールドプレート電極５１においては、幅が３つ以上存在している。ここで、「幅」とは、Ｙ方向における長さを言う。例えば、図１（ａ）には、フィールドプレート電極５１の幅として、幅Ｗ１、幅Ｗ２、および幅Ｗ３が例示されている。
このように、フィールドプレート電極５１において、複数の幅のそれぞれは、ゲート電極５０の側からドレイン電極１０の側に向かうにつれ段階的に狭くなっている。
例えば、幅Ｗ１のフィールドプレート電極５１が接するフィールドプレート絶縁膜５３の膜厚は、例えば、７５ｎｍ〜８５ｎｍである。幅Ｗ２のフィールドプレート電極５１が接するフィールドプレート絶縁膜５３の膜厚は、例えば、２２０ｎｍ〜２６０ｎｍである。幅Ｗ３のフィールドプレート電極５１が接するフィールドプレート絶縁膜５３の膜厚は、例えば、３５０ｎｍ〜４５０ｎｍである。
ソース電極１１は、ソース領域４０の上に設けられている。ソース電極１１は、接続領域１１ｃを介して、ソース領域４０に電気的に接続されている。また、接続領域１１ｃは、ベース領域３０にも接続されている。ドレイン電極１０は、ドレイン領域２２の下に設けられている。ドレイン電極１０は、ドレイン領域２２に電気的に接続されている。
また、図１（ｂ）に表すように、ゲート電極５０、接続領域１１ｃ、ソース領域４０は、Ｘ方向に延在している。また、ソース領域４０下のべース領域３０も、Ｘ方向に延在している。
図２は、第１実施形態に係る別の半導体装置の要部を表す模式的断面図である。図２は、図１（ｂ）のＢ−Ｂ’線における模式的断面に対応している。
第１実施形態に係る半導体装置においては、フィールドプレート電極５１とフィールドプレート電極５１とがＺ方向において離れていてもよい。
例えば、図２に例示される半導体装置１Ｂにおいては、フィールドプレート電極５１とフィールドプレート電極５１との間に絶縁膜５６が設けられている。ここで、フィールドプレート電極５１は、ソース電極１１に電気的に接続されている。
このような構造によれば、ゲート・ドレイン間容量Ｃｇｄが低減し、半導体装置のスイッチング速度がより速くなる。
ドレイン電極１０とソース電極１１との間に設けられた複数の半導体領域のそれぞれの主成分は、例えば、ケイ素（Ｓｉ）である。複数の半導体領域のそれぞれの主成分は、シリコン炭化物（ＳｉＣ）、窒化ガリウム（ＧａＮ）等であってもよい。ｎ形の導電形の不純物元素としては、例えば、リン（Ｐ）、ヒ素（Ａｓ）等が適用される。ｐ形の導電形の不純物元素としては、例えば、ホウ素（Ｂ）等が適用される。また、実施形態に係る半導体装置において、ｐ形とｎ形の導電形を入れ替えても同様な効果が得られる。
ドレイン電極１０の材料およびソース電極１１の材料は、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）等の群から選ばれる少なくとも１つを含む金属である。接続領域１１ｃの材料は、例えば、ポリシリコン、タングステン等から選ばれる少なくとも１つを含む。ゲート電極５０の材料は、例えば、ポリシリコンを含む。また、実施形態に係る絶縁膜の材料は、例えば、シリコン酸化物、シリコン窒化物等を含む。
半導体装置１Ａの作用を説明する。
図３（ａ）は、参考例に係る半導体装置の作用を表す模式的断面図であり、図３（ｂ）は、第１実施形態に係る半導体装置の作用を表す模式的断面図である。
図３（ａ）、（ｂ）には、隣り合うフィールドプレート絶縁膜に挟まれたドリフト領域２１の等電位線（Ｅ１〜Ｅ５）が表されている。ここで、半導体装置は、オフ状態である。つまり、ゲート電極５０には、閾値電位（Ｖｔｈ）より低い電位が印加され、ドレイン電極１０にはソース電極１１よりも高い電位が印加されている。また、ソース・ドレイン間には、例えば、ドリフト領域２１内でのアバランシェ降伏が起きる寸前の電圧が印加されているとする。なお、等電位線（Ｅ１〜Ｅ５）における電位の大小関係は、Ｅ１＜Ｅ２＜Ｅ３＜Ｅ４＜Ｅ５になっている。
また、図３（ａ）、（ｂ）の模式的断面図の右側には、電界強度分布が表されている。ここで、各グラフの横軸は電界強度（Ｅｃ）であり、縦軸は、半導体装置の深さ（ＬＤ）である。これらのグラフにおいては、ｐｎ接合部（ベース領域３０／ドリフト領域２１）から、フィールドプレート電極の下端の位置までのドリフト領域２１の電界強度が表されている。
参考例に係る半導体装置１００（図３（ａ））においては、フィールドプレート電極５１０が複数の幅を有してない。一例として、フィールドプレート電極５１０のＹ方向における幅は一定であり、且つその幅は、Ｗ２以下とする。また、Ｚ方向において、フィールドプレート電極５１０の長さは、フィールドプレート電極５１の長さよりも短くなっている。
参考例の場合、フィールドプレート絶縁膜５３０の上部の厚さは、半導体装置１Ａのフィールドプレート絶縁膜５３の上部の厚さよりも厚くなる。従って、フィールドプレート絶縁膜５３０の上部においては、フィールドプレート絶縁膜５３の上部に比べて、等電位線が密集し易くなる。これにより、フィールドプレート絶縁膜５３０の上部近傍に位置するｐｎ接合部においても等電位線が密集してしまう。
ここで、ＭＯＳＦＥＴにおけるドリフト領域２１における耐圧ＶＢは、空乏層が形成される領域（長さ）における電界強度の積分値であり、その理想最大値（理想耐圧）は、
ＶＢ＝ＥＣ×ＬＤ・・・（１）式
で表すことができる。
ここで、ＥＣは、アバランシェ降伏に至る臨界電界であり、ＬＤは、Ｅ１のラインの位置から、Ｅ５のラインの位置までのドリフト領域２１の深さ（長さ）である。（１）式から、ＥＣまたはＬＤのいずれかが高くなるほど、耐圧ＶＢが高くなることが分かる。
図３（ａ）のように、電界強度分布がＹ方向に凹となる曲線形状になっている場合、電界強度分布がｐｎ接合部に近づくことになる。すなわち、ＬＤが小さくなるため、耐圧ＶＢは、理想耐圧よりも低くなる。耐圧ＶＢを向上させるには、図３（ａ）に表す２点破線（Ｒ）のような電界強度分布が平坦になることが望ましい。
また、半導体装置１００のドリフト領域２１においては、ｐｎ接合部からフィールドプレート電極の下端の位置にかけて等電位線の間隔が一定にならず、ｐｎ接合部またはフィールドプレート電極の下端の位置での電界が強くなる。例えば、図３（ａ）に表すように、等電位線の間隔がｐｎ接合部またはフィールドプレート電極の下端の位置で特異的に狭くなる。従って、半導体装置１００では、ｐｎ接合部またはフィールドプレート電極の下端付近で、アバランシェ降伏が起き易くなる。
ここで、フィールドプレート電極５１０の長さを長くして、耐圧ＶＢを高く設定する方法がある。しかし、フィールドプレート電極５１０の長さを長くしても、半導体装置１００のドリフト領域２１における電界強度分布は、平坦にならない。従って、参考例では、耐圧向上に限界が生じる。
また、オフ時における空乏層をより拡がり易くするために、ドリフト領域２１の不純物濃度をより低く設定する方法がある。しかし、この方法では、ドリフト領域２１の抵抗が上昇し、オン抵抗が上昇してしまう。
これに対し、第１実施形態に係る半導体装置１Ａ（図３（ｂ））においては、フィールドプレート電極５１が複数の幅を有している。また、Ｚ方向におけるフィールドプレート電極５１の長さは、フィールドプレート電極５１０の長さより長い。
半導体装置１Ａでは、フィールドプレート絶縁膜５３の厚さは、ドレイン電極１０からソース電極１１に向かうほど、薄くなっている。従って、フィールドプレート絶縁膜５３の下部から上部に向かうほど、等電位線がフィールドプレート絶縁膜５３からはじき出され、等電位線が密集し難くなる。
これにより、ドリフト領域２１においては、ｐｎ接合部からフィールドプレート電極の下端の位置にかけての等電位線の間隔がより均等になる。つまり、ドリフト領域２１においては、ｐｎ接合部からフィールドプレート電極の下端の位置にかけて電界強度分布がより平坦になる。この結果、半導体装置１Ａにおいては、耐圧ＶＢが向上する。
また、耐圧ＶＢが向上することから、ドリフト領域２１の不純物濃度をより高く設定することができる。つまり、半導体装置１Ａにおいては、低オン抵抗化が実現する。
第１実施形態に係る半導体装置１Ａの製造方法について説明する。
図４（ａ）〜図９（ｂ）は、第１実施形態に係る半導体装置の要部の製造方法を表す模式的断面図である。
例えば、図４（ａ）に表すように、第１面（以下、例えば、下面２０ｄ）と第２面（以下、例えば、上面２０ｕ）とを有する半導体領域２０を準備する。続いて、半導体領域２０の上に、マスク層９０をパターニングする。
続いて、マスク層９０から露出されたドリフト領域２１に、ＲＩＥ（Reactive Ion Etching）を施す。
これにより、図４（ｂ）に表すように、半導体領域２０には、半導体領域２０の上面２０ｕから下面２０ｄの側に向かってトレンチ２１ｔが形成される。また、トレンチ２１ｔの内壁を滑らかにするために、トレンチ２１ｔ内にＣＤＥ（Chemical Dry Etching）を施してもよい。さらに、トレンチ２１ｔ内に熱酸化膜を形成し、この熱酸化膜を除去する処理を施してもよい。トレンチ２１ｔの形成後、マスク層９０は除去される。
次に、図５（ａ）に表すように、トレンチ２１ｔの内壁２１ｗおよび半導体領域２０の上面２０ｕに、ＣＶＤ（Chemical Vapor Deposition）または熱酸化法により、絶縁膜５３ａを形成する。絶縁膜５３ａは、例えば、シリコン酸化物を含む。
次に、図５（ｂ）に表すように、トレンチ２１ｔ内に絶縁膜５３ａを介してマスク層８０を形成し、さらに半導体領域２０の上にも絶縁膜５３ａを介してマスク層８０を形成する。マスク層８０は、レジストを含む。また、マスク層８０には、開口８０ｈが選択的に設けられている。開口８０ｈは、例えば、Ｙ方向において隣り合うトレンチ２１ｔの間に位置している。
次に、図６（ａ）に表すように、マスク層８０の開口８０ｈを介して、絶縁膜５３ａにエッチング溶液を晒す。エッチング溶液は、例えば、フッ酸系溶液である。これにより、絶縁膜５３ａの上面２０ｕの側の一部が除去される。この後、マスク層８０は、例えば、アッシングにより除去される。
次に、図６（ｂ）に表すように、トレンチ２１ｔの内壁２１ｗおよび半導体領域２０の上面２０ｕに、ＣＶＤまたは熱酸化法により、絶縁膜５３ｂを形成する。絶縁膜５３ｂは、例えば、シリコン酸化物を含む。
ここで、絶縁膜５３ａの上には、同じ成分の絶縁膜５３ｂが形成され、絶縁膜５３ａ上の絶縁膜５３ｂは、絶縁膜５３ａと一体となる。従って、絶縁膜５３ａの膜厚は、絶縁膜５３ｂよりも厚くなる。これにより、絶縁膜５３ｂと絶縁膜５３ａとに段差が生じる。
次に、図７（ａ）に表すように、トレンチ２１ｔ内に絶縁膜５３ａ、５３ｂを介してマスク層８１を形成するとともに、半導体領域２０の上に絶縁膜５３ｂを介してマスク層８１を形成する。マスク層８１は、レジストを含む。マスク層８１には、開口８１ｈが選択的に設けられている。開口８１ｈは、例えば、Ｙ方向において隣り合うトレンチ２１ｔの間に位置している。
次に、図７（ｂ）に表すように、マスク層８１の開口８１ｈを介して、絶縁膜５３ｂにエッチング溶液を晒す。エッチング溶液は、例えば、フッ酸系溶液である。これにより、絶縁膜５３ｂの上面２０ｕの側の一部が除去される。この後、マスク層８１は、例えば、アッシングにより除去される。
第１実施形態では、このような、トレンチ２１ｔの側面上に、所定の厚みを有する第１の絶縁膜を形成した後、第１の絶縁膜の上面２０ｕ側の一部を除去する工程と、第１の絶縁膜が除去されたトレンチ２１ｔの側面の上および第１の絶縁膜の上に、再度、第２の絶縁膜を形成し、第１の絶縁膜が除去されたトレンチ２１ｔの側面の上に形成された第２の絶縁膜の上面２０ｕ側の一部を除去し、第１の絶縁膜および第２の絶縁膜を、再び、第１の絶縁膜とする工程と、が繰り返される。
これにより、図８（ａ）に表すように、例えば、４つ以上の膜厚を有する絶縁膜５４がトレンチ２１ｔの内壁２１ｗに沿って形成される。絶縁膜５４においては、半導体領域２０の下面２０ｄの側から上面２０ｕの側に向かうにつれ膜厚が段階的に厚くなっている。例えば、トレンチ２１ｔの側面２１ｓｗ上において、絶縁膜５４は、４つ以上の膜厚を有している。ここで、４つの膜厚を有する絶縁膜５４は、フィールドプレート絶縁膜５３ａ、５３ｂ、５３ｃ、およびゲート絶縁膜５２を有している。絶縁膜５４のうち、膜厚が最も薄い絶縁膜は、ゲート絶縁膜５２に対応している。また、ゲート絶縁膜５２の下側の絶縁膜は、フィールドプレート絶縁膜５３に対応している。
次に、図８（ｂ）に表すように、ＣＶＤによって、トレンチ２１ｔ内に絶縁膜５４を介して導電層５８を形成し、半導体領域２０の上にも絶縁膜５４を介して導電層５８を形成する。導電層５８は、例えば、ポリシリコンを含む。
これにより、トレンチ２１ｔ内には、ゲート絶縁膜５２を介してゲート電極５０が形成されるとともに、ゲート電極５０の下側に、フィールドプレート絶縁膜５３を介してフィールドプレート電極５１が形成される。
なお、半導体装置１Ｂを形成する場合は、導電層５８の表面がゲート絶縁膜５２の下端の下に位置するようにエッチバックを行い、エッチバックされた導電層５８の上に絶縁膜５６を形成して、絶縁膜５６の上に再び導電層５８を形成する。
この後、半導体領域２０の上に設けられた導電層５８および絶縁膜５４は、例えば、ＣＭＰ（Chemical Mechanical Polishing）によって除去される。
次に、図９（ａ）に表すように、半導体領域２０の上にｐ形の不純物元素を注入し、半導体領域２０の上にベース領域３０を選択的に形成する。続いて、図９（ｂ）に表すように、ベース領域３０の上にｎ形の不純物元素を注入し、ベース領域３０の上にソース領域４０を選択的に形成する。そして、不純物元素の活性化を図るためにアニール処理を施す。
この後、図１（ａ）に表すように、ソース領域４０の一部、ゲート電極５０、およびゲート絶縁膜５２のそれぞれの上に、層間絶縁膜５５を形成する。続いて、ソース領域４０の上に、接続領域１１ｃを介してソース領域４０に電気的に接続されたソース電極１１を形成する。さらに、半導体領域２０の下に半導体領域２０に電気的に接続されたドレイン電極１０を形成する。
図１０（ａ）および図１０（ｂ）は、第１実施形態の変形例に係る半導体装置の要部の模式的断面図を表し、図１（ｂ）のＢ−Ｂ’線の位置に対応した模式的断面図である。
フィールドプレート電極５１の幅は、上述した３つとは限らず、例えば、４つ以上でもよい。すなわち、トレンチ２１ｔの側面上に、所定の厚みを有する第１の絶縁膜を形成し、第１の絶縁膜の上面２０ｕ側の一部を除去する工程と、第１の絶縁膜が除去されたトレンチ２１ｔの側面の上および第１の絶縁膜の上に、再度、第２の絶縁膜を形成し、第１の絶縁膜が除去されたトレンチ２１ｔの側面の上に形成された第２の絶縁膜の上面２０ｕ側の一部を除去し、第１の絶縁膜および第２の絶縁膜を、再び、第１の絶縁膜とする工程と、が所定の回数、繰り返され、所定の幅数のフィールドプレート電極５１が形成される。
例えば、図１０（ａ）には、５つの幅を持ったフィールドプレート電極５１が例示され、図１０（ｂ）には、７つの幅を持ったフィールドプレート電極５１が例示されている。また、フィールドプレート電極５１の幅数は、図１０（ａ）、（ｂ）に例示される数に限られない。
フィールドプレート電極５１の幅数を増加させることにより、半導体装置１Ｃのドリフト領域２１においては、ｐｎ接合部からフィールドプレート電極の下端の位置にかけての等電位線の間隔がさらに均等になる。この結果、半導体装置１Ｃにおいては、耐圧ＶＢがさらに向上する。
また、耐圧ＶＢが向上することから、ドリフト領域２１の不純物濃度をより高く設定することができる。つまり、半導体装置１Ｃにおいては、さらなる低オン抵抗化が実現する。
また、半導体装置１Ｄにおいては、半導体装置１Ｃに比べてフィールドプレート電極５１の幅数がさらに増加している。従って、耐圧ＶＢがさらに増加する。また、半導体装置１Ｄにおいては、オン抵抗をさらに下げることができる。
なお、以下に例示するフィールドプレート電極５１の幅の数は、一例であり、図示された数には限られない。
（第２実施形態）
図１１は、第２実施形態に係る半導体装置の要部を表す模式的断面図である。
図１１に表す半導体装置２Ａにおいては、フィールドプレート絶縁膜５３以外の構成については、半導体装置１Ａと同じになっている。
但し、半導体装置２Ａにおいては、フィールドプレート絶縁膜５３は、半導体領域２０の側から酸化膜と窒化膜とが交互に配列された構造を有している。ここで、酸化膜は、例えば、シリコン酸化膜である。窒化膜は、例えば、シリコン窒化膜である。
例えば、フィールドプレート絶縁膜５３は、半導体領域２０の側からフィールドプレート電極５１の側に向かって、酸化膜５３ｃ／窒化膜５３ｂｂ／酸化膜５３ｂａ／窒化膜５３ａｂ／酸化膜５３ａａの順に積層された積層構造を有している。
積層構造のうち、いずれかの窒化膜を挟む２つの酸化膜と、半導体領域２０と、の間の距離は、異なっている。例えば、窒化膜５３ｂｂを挟む２つの酸化膜５３ｃ、５３ｂａと、半導体領域２０と、の間の距離は、異なっている。例えば、酸化膜５３ｃと半導体領域２０との間の距離よりも、酸化膜５３ｂａと半導体領域２０との間の距離の方が長くなっている。
また、窒化膜５３ａｂを挟む２つの酸化膜５３ｂａ、５３ａａと、半導体領域２０と、の間の距離は、異なっている。例えば、酸化膜５３ｂａと半導体領域２０との間の距離よりも、酸化膜５３ａａと半導体領域２０との間の距離の方が長くなっている。
これにより、酸化膜５３ｃと酸化膜５３ｂａとの間で段差が生じ、酸化膜５３ｂａと酸化膜５３ａａとの間で段差が生じ、半導体装置２Ａのフィールドプレート電極５１は、複数の幅（例えば、幅Ｗ１、幅Ｗ２、および幅Ｗ３）を持つことになる。
複数の幅のそれぞれは、ゲート電極５０の側からドレイン電極１０の側に向かうにつれ段階的に狭くなっている。なお、半導体装置２Ａのフィールドプレート電極５１の幅は、図示された３つとは限らず、例えば、３つ以上であってもよい。
半導体装置２Ａにおいても、フィールドプレート電極５１が３つ以上の幅を有しているので、半導体装置１Ａと同じ効果を奏する。
図１２は、第２実施形態に係る別の半導体装置の要部を表す模式的断面図である。
第２実施形態に係る半導体装置においては、フィールドプレート電極５１とフィールドプレート電極５１とがＺ方向において離れてもよい。
例えば、図１２に例示される半導体装置２Ｂにおいては、フィールドプレート電極５１とフィールドプレート電極５１との間に絶縁膜５６が設けられている。ここで、フィールドプレート電極５１は、ソース電極１１に電気的に接続されている。
このような構造によれば、ゲート・ドレイン間容量Ｃｇｄが低減し、半導体装置のスイッチング速度がより速くなる。
第２実施形態に係る半導体装置２Ａの製造方法について説明する。
図１３〜図２０は、第２実施形態に係る半導体装置の要部の製造方法を表す模式的断面図である。
例えば、図１３に表すように、半導体領域２０に設けられたトレンチ２１ｔの内壁２０ｗに沿って、半導体領域２０の側から酸化膜と窒化膜とが交互に配列された積層膜を形成する。積層膜においては、トレンチ２１ｔ内で酸化膜が表出している。例えば、半導体領域２０の側からトレンチ２１ｔの中心に向かって、酸化膜５３ｃ／窒化膜５３ｂｂ／酸化膜５３ｂａ／窒化膜５３ａｂ／酸化膜５３ａａの順に積層された積層膜を形成する。ここで、酸化膜５３ａａは、トレンチ２１ｔ内で露出されている。
次に、図１４に表すように、トレンチ２１ｔの側面２１ｓｗの上に成膜された酸化膜５３ａａの一部の上にマスク層８２を形成する。マスク層８２は、ポリシリコンを含む。マスク層８２は、ＣＶＤとエッチバックとによって、半導体領域２０の下面２０ｄの側の酸化膜５３ａａの上に形成される。
マスク層８２のエッチバックでは、酸化膜５３ａａよりもポリシリコンが優先的にエッチングされるエッチングガスが用いられる。例えば、そのガスとして、酸素（Ｏ２）／フッ素系ガスの混合ガスが用いられる。
次に、図１５に表すように、フッ酸系溶液を用いたウェットエッチングにより、マスク層８２から露出された酸化膜５３ａａを選択的に除去する。これにより、窒化膜５３ａｂの一部が露出される。窒化膜５３ａｂは、酸化膜５３ａａを選択的に除去する際のエッチングストッパ膜として機能する。
次に、図１６に表すように、エッチングガスとして、酸素（Ｏ２）／フッ素系ガスの混合ガスを用い、マスク層８２を除去する。ここで、窒化膜５３ａｂは、酸化膜５３ａａに比べて薄い。例えば、窒化膜５３ａｂの膜厚は、数１０ｎｍである。酸化膜５３ａａは、マスク層８２を除去する工程で、酸素（Ｏ２）／フッ素系ガスによりともに除去される。
なお、エッチングガスを用いず、硝酸系溶液を用いたウェットエッチングによりマスク層８２を除去してもよい。また、窒化膜５３ａｂをリン酸系溶液を用いたウェットエッチングにより除去してもよい。
次に、図１７に表すように、トレンチ２１ｔの側面２１ｓｗの上に成膜された酸化膜５３ｂａの一部の上にマスク層８３を形成する。マスク層８３は、ポリシリコンを含む。マスク層８３は、ＣＶＤとエッチバックとによって、半導体領域２０の下面２０ｄの側の酸化膜５３ｂａの上に形成される。
マスク層８３のエッチバックでは、酸化膜５３ｂａよりもポリシリコンが優先的にエッチングされるエッチングガスが用いられる。例えば、そのガスとして、酸素（Ｏ２）／フッ素系ガスの混合ガスが用いられる。
次に、図１８に表すように、フッ酸系溶液を用いたウェットエッチングにより、マスク層８３から露出された酸化膜５３ｂａを選択的に除去する。これにより、窒化膜５３ｂｂの一部が露出される。窒化膜５３ｂｂは、酸化膜５３ｂａを選択的に除去する際のエッチングストッパ膜として機能する。
次に、図１９に表すように、エッチングガスとして、酸素（Ｏ２）／フッ素系ガスの混合ガスを用い、マスク層８３を除去する。ここで、窒化膜５３ｂｂは、酸化膜５３ｂａに比べて薄い。例えば、窒化膜５３ｂｂの膜厚は、数１０ｎｍである。窒化膜５３ｂｂは、マスク層８３を除去する工程で、酸素（Ｏ２）／フッ素系ガスによりともに除去される。
なお、エッチングガスを用いず、硝酸系溶液を用いたウェットエッチングによりマスク層８３を除去してもよい。また、窒化膜５３ｂｂをリン酸系溶液を用いたウェットエッチングにより除去してもよい。
次に、図２０に表すように、トレンチ２１ｔの側面２１ｓｗの上に成膜された酸化膜５３ｃの一部の上にマスク層８４を形成する。マスク層８４は、ポリシリコンを含む。マスク層８４は、ＣＶＤとエッチバックとによって、半導体領域２０の下面２０ｄの側の酸化膜５３ｂｃの上に形成される。続いて、フッ酸系溶液を用いたウェットエッチングにより、マスク層８４から露出された酸化膜５３ｃを選択的に除去する。これにより、トレンチ２１ｔの側面２１ｓｗの一部が露出される。
このように、第２実施形態では、積層構造のうち、マスク層から表出された酸化膜の上面２０ｕの側の一部を除去する工程と、除去された酸化膜に接していた窒化膜を除去し、除去された窒化膜下の酸化膜を表出させる工程と、が繰り返される。
この後、トレンチ２１ｔの側面２１ｓｗには、ＣＶＤまたは熱酸化法により、図１１に示すゲート絶縁膜５２が形成される。ここで、ゲート絶縁膜５２と、加工後の酸化膜５３ｃ／窒化膜５３ｂｂ／酸化膜５３ｂａ／窒化膜５３ａｂ／酸化膜５３ａａの順に積層された積層膜と、を絶縁膜５４とする。
この後、第１実施形態と同様に、ＣＶＤによって、トレンチ２１ｔ内に絶縁膜５４を介して導電層５８を形成し、半導体領域２０の上にも絶縁膜５４を介して導電層５８を形成する。導電層５８は、例えば、ポリシリコンを含む。
これにより、トレンチ２１ｔ内には、ゲート絶縁膜５２を介してゲート電極５０が形成されるとともに、ゲート電極５０の下側に加工後の積層膜を介してフィールドプレート電極５１が形成される。
なお、半導体装置２Ｂを形成する場合は、導電層５８の表面がゲート絶縁膜５２の下端の下に位置するようにエッチバックを行い、エッチバックされた導電層５８の上に絶縁膜５６を形成して、絶縁膜５６の上に再び導電層５８を形成する。
この後、図１１に表すように、半導体領域２０の上にｐ形の不純物元素を注入し、半導体領域２０の上にベース領域３０を選択的に形成する。続いて、ベース領域３０の上にｎ形の不純物元素を注入し、ベース領域３０の上にソース領域４０を選択的に形成する。さらに、図１１に表すように、ソース領域４０の一部、ゲート電極５０、およびゲート絶縁膜５２のそれぞれの上に、層間絶縁膜５５を形成する。続いて、ソース領域４０の上に、接続領域１１ｃを介してソース領域４０に電気的に接続されたソース電極１１を形成する。さらに、半導体領域２０の下に半導体領域２０に電気的に接続されたドレイン電極１０を形成する。
（第３実施形態）
図２１（ａ）〜図２２（ｂ）は、第３実施形態に係る半導体装置の要部の製造方法を表す模式的断面図である。
フィールドプレート絶縁膜５３に、複数の段差を形成する方法は、第１および第２実施形態に限らす、以下に示す方法でもよい。
例えば、図２１（ａ）に表すように、トレンチ２１ｔの内壁２１ｗおよび半導体領域２０の上面２０ｕに、ＣＶＤまたは熱酸化法により、絶縁膜５３ａを形成する。続いて、トレンチ２１ｔの側面２１ｓｗ上に成膜された絶縁膜５３ａの半導体領域２０の上面２０ｕ側の一部に、不純物元素をイオン注入により導入する。不純物元素は、例えば、ホウ素（Ｂ）、リン（Ｐ）、ヒ素（Ａｓ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）等から選ばれる少なくも１つの元素である。
ここで、不純物元素の加速電圧は、不純物元素が半導体領域２０に到達しない程度に調整される。また、半導体領域２０の上面２０ｕに対して垂直な方向（Ｚ軸）からの不純物元素の傾斜角度を、θ１（０°＜θ１＜９０°）とする（図２１（ａ）の実線）。不純物元素の傾斜角度を調整することにより、不純物元素が半導体領域２０の上面２０ｕの側から導入される深さが制御される。
また、半導体領域２０は、Ｚ軸を中心に回転することできる。半導体領域２０をＺ軸を中心に１８０°回転させた後、再び同じ条件で絶縁膜５３ａにイオン注入を行う（図２１（ａ）の破線）。これにより、トレンチ２１ｔで対向する絶縁膜５３ａの双方に不純物元素が導入される。
次に、図２１（ｂ）に表すように、絶縁膜５３ａにエッチング溶液を晒す。エッチング溶液は、例えば、フッ酸系溶液である。ここで、不純物元素が導入された絶縁膜５３ａのエッチング速度は、不純物元素が導入されていない絶縁膜５３ａのエッチング速度に比べて速い。これにより、不純物元素が導入された絶縁膜５３ａの部分、すなわち、絶縁膜５３ａの半導体領域２０の上面２０ｕ側の一部が選択的に除去される。
次に、図２２（ａ）に表すように、トレンチ２１ｔの内壁２１ｗおよび半導体領域２０の上面２０ｕに、ＣＶＤまたは熱酸化法により、絶縁膜５３ｂを形成する。絶縁膜５３ｂは、例えば、シリコン酸化物を含む。
ここで、絶縁膜５３ａの上には、同じ成分の絶縁膜５３ｂが形成され、絶縁膜５３ａ上の絶縁膜５３ｂは、絶縁膜５３ａと一体となる。従って、絶縁膜５３ａの膜厚は、絶縁膜５３ｂよりも厚くなる。これにより、絶縁膜５３ｂと絶縁膜５３ａとに段差が生じる。
次に、図２２（ｂ）に表すように、トレンチ２１ｔの側面２１ｓｗ上に成膜された絶縁膜５３ｂの半導体領域２０の上面２０ｕ側の一部に、不純物元素をイオン注入により導入する。不純物元素は、例えば、ホウ素（Ｂ）、リン（Ｐ）、ヒ素（Ａｓ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）等から選ばれる少なくも１つの元素である。
ここで、不純物元素の加速電圧は、不純物元素が半導体領域２０に到達しない程度に調整される。また、半導体領域２０の上面２０ｕに対して垂直な方向（Ｚ軸）からの不純物元素の傾斜角度を、θ２（０°＜θ１＜９０°）とする（図２２（ｂ）の実線）。不純物元素の傾斜角度を調整することにより、不純物元素が半導体領域２０の上面２０ｕ側から調整される深さが制御される。
また、半導体領域２０は、Ｚ軸を中心に回転することできる。半導体領域２０をＺ軸を中心に１８０°回転させた後、再び同じ条件でイオン注入を行う（図２２（ｂ）の破線）。これにより、トレンチ２１ｔで対向する絶縁膜５３ｂの双方に不純物元素が導入される。
また、この段階では、傾斜角度θ２が傾斜角度θ１よりも大きくなるように制御される。これにより、不純物元素は、絶縁膜５３ｂの半導体領域２０の上面２０ｕ側の一部に選択的に導入される。
この後、絶縁膜５３ａ、５３ｂにエッチング溶液を晒す。エッチング溶液は、例えば、フッ酸系溶液である。ここで、不純物元素が導入された絶縁膜５３ｂのエッチング速度は、不純物元素が導入されていない絶縁膜５３ａ、５３ｂのエッチング速度に比べて速い。これにより、不純物元素が導入された絶縁膜５３ｂの部分、すなわち、絶縁膜５３ｂの半導体領域２０の上面２０ｕの側の一部が選択的に除去される。
この後、さらに傾斜角度を大きくさせた絶縁膜へのイオン注入と、フッ酸系溶液による絶縁膜のエッチングを繰り返すことにより、フィールドプレート絶縁膜５３には、複数の段差が形成される。このような方法によっても、フィールドプレート絶縁膜５３に複数の段差を形成することができる。
（第４実施形態）
図２３（ａ）は、第４実施形態に係る半導体装置の要部の製造方法を表す模式的平面図であり、図２３（ｂ）は、第４実施形態に係る半導体装置の要部の製造方法を表す模式的断面図である。
ここで、図２３（ｂ）は、図２３（ａ）のＢ−Ｂ’線における模式的断面が表されている。
第４実施形態においては、半導体領域２０内に、ゲート電極５０、ゲート絶縁膜５２、フィールドプレート電極５１、およびフィールドプレート絶縁膜５３を形成する孔を、トレンチ２１ｔではなく、ホール２１ｈとしている。ホール２１ｈは、ＸＹ平面においてドット状に設けられている（図２３（ａ））。また、ホール２１ｈの平面形状は、矩形状になっている。図２３（ａ）には、一例として、ホール２１ｈ内と半導体領域２０の上面２０ｕの上に絶縁膜５３ａが設けられた状態が表されている。
このような複数のホール２１ｈ内に、ゲート電極５０を設ければ、チャネル密度がさらに上昇し、オン抵抗が低下する。
なお、ホール２１ｈ内に設けられる絶縁膜５３ａに段差を形成する場合は、第３実施形態のようなイオン注入技術が導入される。この場合、半導体領域２０をＺ軸を中心に０°と、９０°と、１８０°と、２７０°とに回転させ、各回転角度で、同じ条件で絶縁膜５３ａにイオン注入を行う。
これにより、ホール２１ｈの側面２１ｓｗ上に成膜された絶縁膜５３ａの半導体領域２０の上面２０ｕ側の一部に、不純物元素が選択的に注入される。そして、絶縁膜５３ａにフッ酸系溶液を晒すことにより、絶縁膜５３ａの半導体領域２０の上面２０ｕ側の一部が選択的に除去される。
（第５実施形態）
図２４（ａ）〜図２７（ｂ）は、第５実施形態に係る半導体装置の要部の製造方法を表す模式的断面図である。
また、フィールドプレート絶縁膜５３に、複数の段差を形成する方法は、以下に示す方法でもよい。
例えば、図２４（ａ）に表すように、半導体領域２０に設けられたトレンチ２１ｔの内壁２１ｗまたは半導体領域２０の上に、ＣＶＤまたは熱酸化法により絶縁膜５３ａを形成する。
次に、図２４（ｂ）に表すように、トレンチ２１ｔ内に絶縁膜５３ａを介してマスク層８５を形成する。マスク層８５は、例えば、レジストを含む。この後、例えば、フッ酸系溶液を絶縁膜５３ａに晒す。
これにより、図２５（ａ）に表すように、半導体領域２０の上面２０ｕから上側の絶縁膜５３ａが除去される。
次に、図２５（ｂ）に表すように、マスク層８５に対してエッチバックを施す。
次に、図２６（ａ）に表すように、マスク層８５から露出された絶縁膜５３ａに、例えば、フッ酸系溶液を晒す。これにより、マスク層８５から露出された絶縁膜５３ａの表面の一部が除去され、マスク層８５から露出された絶縁膜５３ａの膜厚が減少する。つまり、この段階では、マスク層８５から露出された絶縁膜５３ａを完全に除去せず、所定の厚さの絶縁膜５３ａがトレンチ２１ｔ内に残存するようにエッチング時間が調整される。
次に、図２６（ｂ）に表すように、マスク層８５に対してエッチバックを施す。
次に、図２７（ａ）に表すように、マスク層８５から露出された絶縁膜５３ａに、絶縁膜５３ａのエッチャントを晒す。絶縁膜５３ａのエッチャントは、例えば、フッ酸系溶液である。これにより、マスク層８５から露出された絶縁膜５３ａの表面の一部が除去される。
ここで、図２６（ａ）の段階で膜厚が薄くなった絶縁膜５３ａの部分は、フッ酸系溶液に晒されることにより膜厚がさらに薄くなる。これにより、絶縁膜５３ａには段差が生じる。
続いて、このマスク層８５のエッチバックと、絶縁膜５３ａのエッチングと、を繰り返すことにより、３つ以上の膜厚を有するフィールドプレート絶縁膜５３が形成される。この状態を、図２７（ｂ）に表す。
この後、例えば、トレンチ２１ｔ内にゲート絶縁膜５２を形成する。そして、トレンチ２１ｔ内にゲート絶縁膜５２を介してゲート電極５０を形成し、ゲート電極５０の下側に、フィールドプレート絶縁膜５３を介してフィールドプレート電極５１を形成する。
このように、第５実施形態では、トレンチ２１ｔの内壁２１ｗに絶縁膜５３ａを予め形成する。次に、トレンチ２１ｔの内壁２１ｗに絶縁膜５３ａを介してマスク層８５を形成する。そして、マスク層８５に対して複数回のエッチバックを行い、それぞれのエッチバック後に絶縁膜５３ａのエッチャントを絶縁膜５３ａに晒している。これにより、マスク層８５のそれぞれのエッチバック後に絶縁膜５３ａを選択的にエッチングされ、複数の膜厚、すなわち複数の段差を有するフィールドプレート絶縁膜５３が形成される。
なお、上述した半導体装置のそれぞれにおいて、ｐ＋形のコレクタ領域をドレイン電極１０とドレイン領域２２との間に設け、半導体装置をＩＧＢＴにしてもよい。この場合、また、ソースは、エミッタ、ドリフトは、ベース、ドレインは、コレクタとして読み替えられる。
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１Ａ、１Ｂ、１Ｃ、１Ｄ、２Ａ、２Ｂ、１００ 半導体装置、 １０ ドレイン電極（第２電極）、 １１ ソース電極（第１電極）、 １１ｃ 接続領域、 ２０ 半導体領域（第１半導体領域）、 ２０ｄ 下面（第１面）、 ２０ｕ 上面（第２面）、 ２１ ドリフト領域、 ２１ｓｗ 側面、 ２１ｔ トレンチ、 ２１ｈ ホール、 ２１ｗ 内壁、 ２２ ドレイン領域、 ３０ ベース領域（第２半導体領域）、 ４０ ソース領域（第３半導体領域）、 ５０ ゲート電極（第３電極）、 ５１、５１０ フィールドプレート電極（第４電極）、 ５２ ゲート絶縁膜、 ５３、５３ａ、５３ｂ、５３ｃ、５３０ フィールドプレート絶縁膜、 ５３ａａ、５３ｂａ 酸化膜、 ５３ａｂ、５３ｂｂ 窒化膜、 ５４ 絶縁膜、 ５５ 層間絶縁膜、 ５６ 絶縁膜、 ５８ 導電層、 ８０、８１、８２、８３、８４、８５ マスク層、 ８０ｈ、８１ｈ 開口、
９０ マスク層

Claims (4)

  1. 第１導電形の第１半導体領域と、
    前記第１半導体領域の上に選択的に設けられた第２導電形の第２半導体領域と、
    前記第２半導体領域の上に選択的に設けられた第１導電形の第３半導体領域と、
    前記第３半導体領域の上に設けられ、前記第３半導体領域に電気的に接続された第１電極と、
    前記第１半導体領域の下に設けられ、前記第１半導体領域に電気的に接続された第２電極と、
    前記第１半導体領域、前記第２半導体領域、および前記第３半導体領域に第１絶縁膜を介して設けられた第３電極と、
    前記第３電極よりも前記第２電極の側に設けられ、前記第１半導体領域に第２絶縁膜を介して設けられ、前記第３電極から前記第２電極に向かう方向に対して交差する方向における幅が３つ以上あり、前記幅が前記第３電極の側から前記第２電極の側に向かうにつれ段階的に狭くなる第４電極と、
    を備え、
    前記第２絶縁膜は、前記第１半導体領域と前記第２半導体領域とのｐｎ接合部を基準に下側に位置し、
    前記第２絶縁膜の厚さは、前記第１絶縁膜の厚さより厚く、
    前記第２絶縁膜は、前記ｐｎ接合部を基準として下側に向かって、積層された複数の窒化膜を含む半導体装置。
  2. 前記第４電極は、前記第３電極に接している請求項１に記載の半導体装置。
  3. 前記第４電極と前記第３電極との間に第３絶縁膜が設けられている請求項１に記載の半導体装置。
  4. 第１面と第２面とを有する第１導電形の第１半導体領域に、前記第２面から前記第１面の側に向かってトレンチを形成する工程と、
    前記トレンチの側面上において４つ以上の膜厚を有し、前記第１面の側から前記第２面の側に向かうにつれ前記膜厚が段階的に厚くなる絶縁膜を、前記トレンチの内壁に沿って形成する工程と、
    前記トレンチ内に、前記膜厚が最も薄い前記絶縁膜を介して第３電極を形成するとともに、前記第３電極の下側に、前記絶縁膜を介して第４電極を形成する工程と、
    前記第１半導体領域の上に第２導電形の第２半導体領域を選択的に形成する工程と、
    前記第２半導体領域の上に第１導電形の第３半導体領域を選択的に形成する工程と、
    前記第３半導体領域の上に前記第３半導体領域に電気的に接続された第１電極と、前記第１半導体領域の下に前記第１半導体領域に電気的に接続された第２電極と、を形成する工程と、
    を備え、
    前記絶縁膜を、前記トレンチの内壁に沿って形成する工程においては、
    前記トレンチの内壁に沿って、前記第１半導体領域の側から酸化膜と窒化膜とが交互に配列され、酸化膜が前記トレンチ内で表出された層を形成した後、
    前記層のうち、表出された前記酸化膜の第２面側の一部を除去する工程と、除去された前記酸化膜に接していた窒化膜を除去し、除去された前記窒化膜下の酸化膜を表出させる工程と、を繰り返す半導体装置の製造方法。
JP2014201645A 2014-09-30 2014-09-30 半導体装置およびその製造方法 Active JP6203697B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014201645A JP6203697B2 (ja) 2014-09-30 2014-09-30 半導体装置およびその製造方法
CN201510083377.2A CN105990426A (zh) 2014-09-30 2015-02-16 半导体装置及其制造方法
US14/639,520 US9716009B2 (en) 2014-09-30 2015-03-05 Power semiconductor device with electrode having trench structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014201645A JP6203697B2 (ja) 2014-09-30 2014-09-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2016072482A JP2016072482A (ja) 2016-05-09
JP6203697B2 true JP6203697B2 (ja) 2017-09-27

Family

ID=55585346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014201645A Active JP6203697B2 (ja) 2014-09-30 2014-09-30 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US9716009B2 (ja)
JP (1) JP6203697B2 (ja)
CN (1) CN105990426A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11282929B2 (en) 2020-03-17 2022-03-22 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015112427B4 (de) 2015-07-29 2017-04-06 Infineon Technologies Ag Halbleitervorrichtung mit einer allmählich zunehmenden Felddielektrikumsschicht und Verfahren zum Herstellen einer Halbleitervorrichtung
US9812548B2 (en) * 2015-09-08 2017-11-07 Maxpower Semiconductor, Inc. Power device having a polysilicon-filled trench with a tapered oxide thickness
CN107785263B (zh) * 2016-08-26 2020-09-04 台湾半导体股份有限公司 具有多重宽度电极结构的场效晶体管及其制造方法
JP6649216B2 (ja) * 2016-09-16 2020-02-19 株式会社東芝 半導体装置およびその製造方法
US9812535B1 (en) 2016-11-29 2017-11-07 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device and power semiconductor device
CN108172545A (zh) * 2016-12-08 2018-06-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN106847880B (zh) * 2017-01-23 2019-11-26 矽力杰半导体技术(杭州)有限公司 一种半导体器件及其制备方法
JP6739372B2 (ja) 2017-02-21 2020-08-12 株式会社東芝 半導体装置
JP6840611B2 (ja) * 2017-04-21 2021-03-10 株式会社東芝 半導体装置及びその製造方法
JP6862321B2 (ja) * 2017-09-14 2021-04-21 株式会社東芝 半導体装置
CN107768436A (zh) * 2017-10-20 2018-03-06 电子科技大学 一种沟槽栅电荷储存型igbt及其制造方法
CN107768434A (zh) * 2017-10-20 2018-03-06 电子科技大学 一种双向igbt及其制造方法
CN107768435A (zh) * 2017-10-20 2018-03-06 电子科技大学 一种双向igbt及其制造方法
CN107681006A (zh) * 2017-11-01 2018-02-09 苏州凤凰芯电子科技有限公司 一种具有阶梯形氧化层的屏蔽栅mos结构
JP6864640B2 (ja) 2018-03-19 2021-04-28 株式会社東芝 半導体装置及びその制御方法
JP6438613B1 (ja) * 2018-03-22 2018-12-19 クロステクノロジーラボ株式会社 サポーター
CN110310992B (zh) * 2018-03-27 2021-08-17 无锡华润上华科技有限公司 沟槽分离栅器件及其制造方法
JP7061954B2 (ja) * 2018-11-07 2022-05-02 三菱電機株式会社 半導体装置
US11189702B2 (en) 2019-01-30 2021-11-30 Vishay SIliconix, LLC Split gate semiconductor with non-uniform trench oxide
JP7106476B2 (ja) * 2019-03-19 2022-07-26 株式会社東芝 半導体装置およびその製造方法
JP7156170B2 (ja) * 2019-05-20 2022-10-19 株式会社豊田中央研究所 半導体装置とその製造方法
US11218144B2 (en) * 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates
US11114558B2 (en) 2019-10-18 2021-09-07 Nami MOS CO., LTD. Shielded gate trench MOSFET integrated with super barrier rectifier
CN112736123A (zh) * 2019-10-28 2021-04-30 苏州东微半导体股份有限公司 半导体功率器件终端结构
JP7381335B2 (ja) * 2019-12-26 2023-11-15 株式会社東芝 半導体装置
JP7249269B2 (ja) * 2019-12-27 2023-03-30 株式会社東芝 半導体装置およびその製造方法
JP7198236B2 (ja) * 2020-03-13 2022-12-28 株式会社東芝 半導体装置
JP7256770B2 (ja) 2020-03-16 2023-04-12 株式会社東芝 半導体装置
JP7319496B2 (ja) 2020-03-17 2023-08-02 株式会社東芝 半導体装置
US11380787B2 (en) 2020-05-08 2022-07-05 Nami Mos Co, Ltd Shielded gate trench MOSFET integrated with super barrier rectifier having short channel
JP7384750B2 (ja) * 2020-06-10 2023-11-21 株式会社東芝 半導体装置
JP7337756B2 (ja) 2020-07-30 2023-09-04 株式会社東芝 半導体装置
JP2022073544A (ja) * 2020-11-02 2022-05-17 株式会社東芝 半導体装置
JP7474214B2 (ja) * 2021-03-17 2024-04-24 株式会社東芝 半導体装置
EP4120360A1 (en) * 2021-07-16 2023-01-18 Hitachi Energy Switzerland AG Power semiconductor device
CN115832019A (zh) * 2021-09-17 2023-03-21 德州仪器公司 用于沟槽栅极场效应晶体管的场板布置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637898A (en) 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
JP4421144B2 (ja) * 2001-06-29 2010-02-24 株式会社東芝 半導体装置
US6573558B2 (en) 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
JP4178789B2 (ja) 2001-12-18 2008-11-12 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP4867171B2 (ja) * 2005-01-21 2012-02-01 富士電機株式会社 半導体装置の製造方法
US8252647B2 (en) * 2009-08-31 2012-08-28 Alpha & Omega Semiconductor Incorporated Fabrication of trench DMOS device having thick bottom shielding oxide
US8198678B2 (en) 2009-12-09 2012-06-12 Infineon Technologies Austria Ag Semiconductor device with improved on-resistance
JP6008377B2 (ja) 2010-03-03 2016-10-19 ルネサスエレクトロニクス株式会社 Ｐチャネル型パワーｍｏｓｆｅｔ
JP2012204395A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 半導体装置およびその製造方法
US8889532B2 (en) * 2011-06-27 2014-11-18 Semiconductor Components Industries, Llc Method of making an insulated gate semiconductor device and structure
JP2013065774A (ja) 2011-09-20 2013-04-11 Toshiba Corp 半導体装置およびその製造方法
JP2013125827A (ja) 2011-12-14 2013-06-24 Toshiba Corp 半導体装置およびその製造方法
JP5848619B2 (ja) 2012-01-25 2016-01-27 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2013201267A (ja) 2012-03-23 2013-10-03 Toshiba Corp 半導体装置及びその製造方法
KR101955321B1 (ko) * 2012-07-25 2019-03-07 파워 인티그레이션즈, 인크. 테이퍼진 산화물의 형성 방법
US8765609B2 (en) * 2012-07-25 2014-07-01 Power Integrations, Inc. Deposit/etch for tapered oxide
US9048214B2 (en) * 2012-08-21 2015-06-02 Semiconductor Components Industries, Llc Bidirectional field effect transistor and method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11282929B2 (en) 2020-03-17 2022-03-22 Kabushiki Kaisha Toshiba Semiconductor device
US11769805B2 (en) 2020-03-17 2023-09-26 Kabushiki Kaisha Toshiba Semiconductor device with field plate electrode

Also Published As

Publication number Publication date
CN105990426A (zh) 2016-10-05
US9716009B2 (en) 2017-07-25
JP2016072482A (ja) 2016-05-09
US20160093719A1 (en) 2016-03-31

Similar Documents

Publication Publication Date Title
JP6203697B2 (ja) 半導体装置およびその製造方法
US7777292B2 (en) Semiconductor device
JP4860929B2 (ja) 半導体装置およびその製造方法
JP6855793B2 (ja) 半導体装置
US10439060B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2006073740A (ja) 半導体装置及びその製造方法
JP6038391B2 (ja) 半導体装置
US10256229B2 (en) Semiconductor device and manufacturing method
US9236468B2 (en) Semiconductor transistor device and method for manufacturing same
JP6705155B2 (ja) 半導体装置および半導体装置の製造方法
JP2012204529A (ja) 半導体装置及びその製造方法
TWI539577B (zh) 用於溝槽式裝置的整合式閘極佈設區及場植入部終止技術
JP5795452B1 (ja) 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法
CN110291620B (zh) 半导体装置及半导体装置的制造方法
JP2018041853A (ja) 半導体装置および半導体装置の製造方法
WO2011013364A1 (ja) 半導体素子の製造方法
US9099435B2 (en) Method of manufacturing semiconductor device
TWI741185B (zh) 半導體裝置及半導體裝置之製造方法
US10388725B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP7073698B2 (ja) 半導体装置および半導体装置の製造方法
JP6138619B2 (ja) 半導体装置の製造方法および半導体装置
TWI591828B (zh) Semiconductor device and method of manufacturing the same
JP6317727B2 (ja) 半導体装置
JP7099191B2 (ja) 半導体装置の製造方法
JP6029330B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170830

R151 Written notification of patent or utility model registration

Ref document number: 6203697

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151