CN107785263B - 具有多重宽度电极结构的场效晶体管及其制造方法 - Google Patents

具有多重宽度电极结构的场效晶体管及其制造方法 Download PDF

Info

Publication number
CN107785263B
CN107785263B CN201610738947.1A CN201610738947A CN107785263B CN 107785263 B CN107785263 B CN 107785263B CN 201610738947 A CN201610738947 A CN 201610738947A CN 107785263 B CN107785263 B CN 107785263B
Authority
CN
China
Prior art keywords
electrode
width
oxide layer
layer
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610738947.1A
Other languages
English (en)
Other versions
CN107785263A (zh
Inventor
蔡宜龙
阿亚弟·马林纳
穆罕默德·阿马努拉
杨博文
梁书祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN201610738947.1A priority Critical patent/CN107785263B/zh
Publication of CN107785263A publication Critical patent/CN107785263A/zh
Application granted granted Critical
Publication of CN107785263B publication Critical patent/CN107785263B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Abstract

一种具有多重宽度电极结构的场效晶体管及其制造方法，场效晶体管中的半导体基板上的磊晶层开设有一沟槽，且沟槽内设有氧化层，而氧化层上设有具有第一宽度与第一高度的第一电极部与具有第二宽度与第二高度的第二电极部。栅极氧化层覆盖于氧化层及第二电极部上，栅极氧化层上设有具有第三宽度的栅极部，磊晶层中设有邻近于栅极部处的本体区及源极区，且源极区与栅极部上覆盖有层间介电层。源极电极覆盖本体区与层间介电层并接触于源极区。其中，第一高度大于或等于第二高度，第一宽度小于第二宽度，第二宽度小于第三宽度。

Description

具有多重宽度电极结构的场效晶体管及其制造方法
技术领域
本发明涉及一种具有多重宽度电极结构的场效晶体管及其制造方法，尤其是指一种包含有多重宽度的电极部的场效晶体管及其制造方法。
背景技术
随着科技的发展与时代的进步，半导体制程技术的进步使得金属氧化物半导体场效晶体管(Metal-Oxide-Semiconductor Field Effect Transistor；MOSFET，以下简称MOSFET)高度发展。
其中，现有半导体制程使用各种不同的方法来形成MOSFET，普遍来说，一般是于半导体基板上形成磊晶层，再于磊晶层上形成沟槽，并用不同的步骤使沟槽内形成作为晶体管的栅极。
然而，以现有形成上述栅极的方法所制造出的MOSFET中，普遍具有高总栅极电荷(Qg)以及高实际效能指数(Figure of Merit；FOM)的问题，其中，总栅极电荷是指MOSFET处于完全导通状态时，栅极所需的电荷，总栅极电荷与MOSFET的启动速度有关，高总栅极电荷会降低开关速度并增加闸级损耗，进而提升开关转换损耗和降低效率；实际效能指数是由导通电阻以及总栅极电荷所决定(Qg乘上Rdson)，高实际效能指数表示导通损耗与开关损耗较差。
因此，在制造MOSFET并形成沟槽的过程中，如何降低总栅极电荷与实际效能指数成为现有业者改善的目标。
发明内容
有鉴于现有的MOSFET的结构及其制程中，普遍具有高总栅极电荷及高实际效能指数的问题。缘此，本发明主要是提供一种具有多重宽度电极结构的场效晶体管及其制造方法，其主要是使电极结构呈现多重宽度与相异高度，以达到降低总栅极电荷与实际效能指数的目的。
基于上述目的，本发明所采用的主要技术手段是提供一种具有多重宽度电极结构的场效晶体管的制造方法，是先执行步骤(a)提供一半导体基板，并在半导体基板上形成一磊晶层。接着执行步骤(b)于磊晶层蚀刻出一沿一垂直方向延伸的沟槽，沟槽是具有一沟槽侧壁以及一沟槽底部。接着执行步骤(c)于磊晶层的表面、沟槽的沟槽侧壁以及沟槽底部形成一氧化层，并于氧化层上形成一第一多晶硅层。然后执行步骤(d)蚀刻部分的第一多晶硅层，使残余的第一多晶硅层在沟槽内形成一第一电极多晶硅层。接着执行步骤(e)蚀刻邻近于第一电极多晶硅层上方与沟槽侧壁处的部分的氧化层，使氧化层邻近于第一电极多晶硅层处具有一自周围朝向第一电极多晶硅层逐渐凹陷的第一渐凹结构。接续执行步骤(f)于第一电极多晶硅层上形成一第二多晶硅层，第二多晶硅层填满第一渐凹结构。
接着执行步骤(g)蚀刻部分的第二多晶硅层，使残余的第二多晶硅层在沟槽内形成一第二电极多晶硅层，并使第一电极多晶硅层与第二电极多晶硅层形成一第一电极部、一宽度渐变部与一第二电极部，其中宽度渐变部是位于第一渐凹结构处，第一电极部是自宽度渐变部朝向沟槽底部延伸，第二电极部是自宽度渐变部背向沟槽底部延伸，第一电极部沿垂直方向与一垂直于垂直方向的水平方向分别具有一第一高度与一第一宽度，第二电极部沿垂直方向与水平方向分别具有一第二高度与一第二宽度。接着执行步骤(h)蚀刻邻近于第二电极部上方与沟槽侧壁处的氧化层。然后执行步骤(i)在第二电极部与沟槽侧壁上形成一栅极氧化层，并在栅极氧化层上形成一栅极部，栅极部是通过栅极氧化层而与第二电极部相间隔，并沿水平方向具有一第三宽度。接着执行步骤(j)在磊晶层邻近于栅极部处依序形成一本体区与一源极区，并执行步骤(k)形成一覆盖源极区与栅极部的层间介电层。最后执行步骤(l)形成一覆盖本体区与层间介电层并接触于源极区的源极电极，藉以制造出具有多重宽度电极结构的场效晶体管。其中，第一高度大于或等于第二高度，第一宽度小于第二宽度，第二宽度小于第三宽度。
在上述必要技术手段的基础下，上述具有多重宽度电极结构的场效晶体管的制造方法还包含以下所述的较佳附属技术手段。在步骤(b)与步骤(c)之间还包含一步骤(b0)于磊晶层的表面、沟槽的沟槽侧壁以及沟槽底部形成一消耗性牺牲氧化层，且步骤(b0)后还包含一步骤(b1)完全蚀刻消耗性牺牲氧化层。在步骤(h)中，还包含一步骤(h0)使氧化层的邻近于第二电极部处具有一自周围朝向第二电极部逐渐凹陷的第二渐凹结构，栅极氧化层是填满第二渐凹结构。此外，步骤(i)中，还包含一步骤(i0)于栅极氧化层上形成一第三多晶硅层，并蚀刻部分的第三多晶硅层，使残余的第三多晶硅层在沟槽内形成栅极部。
基于上述目的，本发明所采用的主要技术手段是还提供一种具有多重宽度电极结构的场效晶体管，包含一半导体基板、一磊晶层、一氧化层、一第一电极部、一宽度渐变部、一第二电极部、一栅极氧化层、一栅极部、一本体区、一源极区、一层间介电层以及一源极电极。磊晶层是形成于半导体基板上，并沿一垂直方向延伸开设有至少一沟槽，沟槽具有一沟槽侧壁以及一沟槽底部。氧化层是形成于沟槽侧壁以及沟槽底部，并具有一自周围朝向沟槽的中心逐渐凹陷的第一渐凹结构。第一电极部是邻近于沟槽底部，通过氧化层与磊晶层相间隔，并沿垂直方向与一垂直于垂直方向的水平方向分别具有一第一高度与一第一宽度。宽度渐变部是填满第一渐凹结构，自第一电极部背向沟槽底部延伸，并通过氧化层与磊晶层相间隔。第二电极部是在沟槽内自宽度渐变部背向沟槽底部延伸，通过氧化层与磊晶层相间隔，并沿垂直方向与水平方向分别具有一第二高度与一第二宽度。栅极氧化层是形成于沟槽侧壁、氧化层上与第二电极部上，并且位于沟槽内。栅极部是形成于栅极氧化层上，通过栅极氧化层与第二电极部相间隔，并沿水平方向具有一第三宽度。本体区是设置于磊晶层上，并邻近于栅极部处，并通过栅极氧化层与栅极部相间隔。源极区是设置于本体区上，并通过栅极氧化层与栅极部相间隔。层间介电层是覆盖源极区与栅极部。源极电极是覆盖本体区与层间介电层并接触于源极区。其中，第一高度大于或等于第二高度，第一宽度小于第二宽度，第二宽度小于第三宽度。
在上述必要技术手段的基础下，上述具有多重宽度电极结构的场效晶体管还包含以下所述的较佳附属技术手段。氧化层的邻近于第二电极部处具有一自周围朝向第二电极部逐渐凹陷的第二渐凹结构，与门栅极氧化层是填满第二渐凹结构。
在采用本发明所提供的具有多重宽度电极结构的场效晶体管及其制造方法的主要技术手段后，由于栅极结构呈现多重宽度与相异高度，第一电极部的第一宽度小于第二电极部的第二宽度，第二电极部的第二宽度小于栅极部第三宽度，且第二电极部的第二高度小于或等于第一电极部的第一高度，因而可有效降低总栅极电荷及实际效能指数。
本发明所采用的具体实施例，将通过以下的实施例及附图作进一步的说明。
附图说明
图1与图1A是显示本发明较佳实施例的具有多重宽度电极结构的场效晶体管的制造方法的流程示意图。
图2是显示本发明较佳实施例的半导体基板与磊晶层剖视图。
图3是显示本发明较佳实施例的磊晶层中蚀刻出沟槽的剖视图。
图4是显示本发明较佳实施例的消耗性牺牲氧化层形成于沟槽的剖视图。
图5是显示本发明较佳实施例的氧化层形成于沟槽的剖视图。
图6是显示本发明较佳实施例的第一多晶硅层形成于氧化层的剖视图。
图7是显示本发明较佳实施例的蚀刻第一多晶硅层形成第一电极多晶硅层的剖视图。
图8是显示本发明较佳实施例的蚀刻第二多晶硅层形成第二电极多晶硅层的剖视图。
图9是显示本发明较佳实施例的于栅极氧化层上形成第三多晶硅层的剖视图。
图10是显示本发明较佳实施例的形成层间介电层的剖视图。
图11是显示本发明较佳实施例的蚀刻形成遮罩层并蚀刻部分的本体区与源极区的剖视图。
图12是显示本发明较佳实施例的具有多重宽度电极结构的场效晶体管的剖视图。
图13是显示现有技术的场效晶体管的模拟结构示意图。
图14是显示本发明另一实施例的具有多重宽度电极结构的场效晶体管的模拟结构示意图。
图15是显示本发明较佳实施例的具有多重宽度电极结构的场效晶体管的模拟结构示意图。
图16是显示本发明与现有技术的输入电容的波形示意图。
图17是显示本发明与现有技术的输出电容的波形示意图。
图18是显示本发明与现有技术的逆向转换电容的波形示意图。
图19是显示本发明与现有技术的总栅极电荷的波形示意图。
附图标记说明：
具有多重宽度电极结构的场
1 效晶体管
11 半导体基板
12 磊晶层
121 沟槽
1211 沟槽侧壁
1212 沟槽底部
13 氧化层
131 第一渐凹结构
132 第二渐凹结构
14 第一电极部
15 宽度渐变部
16 第二电极部
17 栅极氧化层
18 栅极部
19 本体区
20 源极区
21 层间介电层
22 源极电极
2 硬质遮罩
3 光致抗蚀剂层
4 消耗性牺牲氧化层
5 第一多晶硅层
51 第一电极多晶硅层
61 第二电极多晶硅层
7 第三多晶硅层
8 遮罩层
100、200、300、400、
500、600、700、800、 波形
900、1000、1100、
1200、1300、1400
L1 垂直方向
L2 水平方向
W1 第一宽度
W2 第二宽度
W3 第三宽度
H1 第一高度
H2 第二高度
WH1、WH2、WH3 空乏区宽度
具体实施方式
由于本发明所提供的具有多重宽度电极结构的场效晶体管及其制造方法中，其组合实施方式不胜枚举，故在此不再一一赘述，仅列举一个较佳实施例加以具体说明。
请一并参阅图1至图12，图1与图1A是显示本发明较佳实施例的具有多重宽度电极结构的场效晶体管的制造方法的流程示意图。图2是显示本发明较佳实施例的半导体基板与磊晶层剖视图。图3是显示本发明较佳实施例的磊晶层中蚀刻出沟槽的剖视图。图4是显示本发明较佳实施例的消耗性牺牲氧化层形成于沟槽的剖视图。图5是显示本发明较佳实施例的氧化层形成于沟槽的剖视图。图6是显示本发明较佳实施例的第一多晶硅层形成于氧化层的剖视图。
图7是显示本发明较佳实施例的蚀刻第一多晶硅层形成第一电极多晶硅层的剖视图。图8是显示本发明较佳实施例的蚀刻第二多晶硅层形成第二电极多晶硅层的剖视图。图9是显示本发明较佳实施例的于栅极氧化层上形成第三多晶硅层的剖视图。图10是显示本发明较佳实施例的形成层间介电层的剖视图。图11是显示本发明较佳实施例的蚀刻形成遮罩层并蚀刻部分的本体区与源极区的剖视图。图12是显示本发明较佳实施例的具有多重宽度电极结构的场效晶体管的剖视图。
如图所示，本发明较佳实施例的具有多重宽度电极结构的场效晶体管的制造方法的步骤中，如图2所示，是先执行步骤S101提供一半导体基板11，并在半导体基板11上形成一磊晶层12(形成方式为现有技术，下文中提及「形成」的部分，将不再赘述采用何种形成方式)。其中，半导体基板11一般是掺杂有离子浓度(例如N型)，磊晶层12一般也掺杂有离子浓度(例如N型)，且磊晶层12的离子浓度较半导体基板11为低，其是现有技术，不再赘述。
执行完步骤S101后是执行步骤S102于磊晶层12蚀刻出至少一沿一垂直方向L1延伸的沟槽121(图中仅绘示出一个)，沟槽121是具有一沟槽侧壁1211以及一沟槽底部1212，而蚀刻的方法中，如图3所示，是先于磊晶层12上形成硬质遮罩2(材料为现有技术，不再赘述)，接着再于硬质遮罩2上形成光致抗蚀剂层3(为现有技术，不再赘述)后再蚀刻出沟槽121(采用何种蚀刻为现有技术，且下文中提及「蚀刻」的部分均不再赘述采用何种蚀刻)。另外，需要一提的是，本发明较佳实施例所指的沟槽侧壁1211是指整个沟槽121的侧壁，意即若以上视图观之，侧壁是呈现一体的，而非如图中以剖面图的视角观之有两个侧壁，特此叙明。
如图4所示，接着执行步骤S103于磊晶层12的表面、沟槽121的沟槽侧壁1211以及沟槽底部1212形成一消耗性牺牲氧化层4。然后执行步骤S104完全蚀刻消耗性牺牲氧化层4。其中，采用步骤S103与步骤S104的目的在于改善磊晶层12的表面、沟槽侧壁1211以及沟槽底部1212上结晶的晶格排列的规则性，以增加平整性，在其他实施例中，亦可不采用步骤S103与步骤S104。
如图5与图6所示，接着执行步骤S105于磊晶层12的表面、沟槽121的沟槽侧壁1211以及沟槽底部1212形成一氧化层13，并于氧化层13上形成一第一多晶硅层5而呈近似T型结构。
如图7所示，接着执行步骤S106蚀刻部分的第一多晶硅层5，使残余的第一多晶硅层5在沟槽121内形成一第一电极多晶硅层51，然后执行步骤S107蚀刻邻近于第一电极多晶硅层51上方与沟槽侧壁1211处的部分的氧化层13，使氧化层13邻近于第一电极多晶硅层51处具有一自周围朝向第一电极多晶硅层51(或朝向沟槽121的中心)逐渐凹陷的第一渐凹结构131。具体来说，第一渐凹结构131上方的宽度沿着垂直方向L1向下渐渐变小，本发明较佳实施例中，第一渐凹结构131靠近第一电极多晶硅层51的上半部；位在上方并邻近于沟槽侧壁1211处以及磊晶层12的表面的氧化层13的厚度也变为较薄，位在邻近沟槽底部1212处的氧化层13的厚度较厚。
如图8所示，接着执行步骤S108于第一电极多晶硅层51上形成一第二多晶硅层(图未绘示，具体是呈现类似第一多晶硅层5的T字型结构)，且第二多晶硅层填满第一渐凹结构131。
然后执行步骤S109蚀刻部分的第二多晶硅层，使残余的第二多晶硅层在沟槽121内形成一第二电极多晶硅层61，并使第一电极多晶硅层51与第二电极多晶硅层61形成一第一电极部14、一宽度渐变部15与一第二电极部16。
其中，宽度渐变部15是位于第一渐凹结构131处，并通过氧化层13与磊晶层12相间隔。第一电极部14是自宽度渐变部15朝向沟槽底部1212延伸，并通过氧化层13与磊晶层12相间隔。第二电极部16是自宽度渐变部15背向沟槽底部1212延伸，并通过氧化层13与磊晶层12相间隔。
第一电极部14沿垂直方向L1与一垂直于垂直方向L1的水平方向L2分别具有一第一高度H1与一第一宽度W1，第二电极部16沿垂直方向L1与水平方向L2分别具有一第二高度H2与一第二宽度W2。第一高度H1大于或等于第二高度H2，第一宽度W1小于第二宽度W2。
如图8所示，接着执行步骤S110蚀刻邻近于第二电极部16上方与沟槽侧壁1211处的氧化层13，使得磊晶层12的表面以及沟槽侧壁1211裸露出，并使氧化层13的邻近于第二电极部16处具有一自周围朝向第二电极部16逐渐凹陷的第二渐凹结构132，同理，第二渐凹结构132上方的宽度沿着垂直方向L1向下渐渐变小，本发明较佳实施例中，第二渐凹结构132靠近第二电极部16的上半部。另外，第一电极部14与第二电极部16可为源极电极部或栅极电极部，其是视实务上的设计而定。
如图9与图10所示，接着执行步骤S111在第二电极部16与沟槽侧壁1211上形成一栅极氧化层17，与门栅极氧化层17是填满第二渐凹结构132。此外，步骤S111中，于栅极氧化层17上形成一第三多晶硅层7，并蚀刻部分的第三多晶硅层7，使残余的第三多晶硅层7在沟槽121内形成一栅极部18，藉以在栅极氧化层17上形成栅极部18。
另外，栅极部18是通过栅极氧化层17而与第二电极部16相间隔，并沿水平方向L2具有一第三宽度W3，且第三宽度W3大于第二宽度W2。
如图10所示，接着执行步骤S112在磊晶层12邻近于栅极部18处依序形成一本体区19(P-body)与一源极区20(N+)，而形成的方式不再赘述。其中，本体区19是通过栅极氧化层17与栅极部18相间隔，源极区20通过栅极氧化层17与栅极部18相间隔。
如图10与图11所示。接着再执行步骤S113形成一覆盖源极区20与栅极部18的层间介电层(Interlayer Dielectric；ILD)21，然后再于层间介电层21上形成一遮罩层8，并对部分的本体区19与源极区20进行蚀刻后，再移除遮罩层8。
如图12所示，最后执行步骤S114形成一覆盖本体区19与层间介电层21并接触于源极区20的源极电极22，藉以制造出本发明较佳实施例所提供的具有多重宽度电极结构的场效晶体管1，其中，源极电极22是呈现近似ㄇ字型的结构。
请一并参阅图13至图15，图13是显示现有技术的场效晶体管的模拟结构示意图，图14是显示本发明另一实施例的具有多重宽度电极结构的场效晶体管的模拟结构示意图。图15是显示本发明较佳实施例的具有多重宽度电极结构的场效晶体管的模拟结构示意图。
如图所示，本发明实际以软件针对图13至图15的结构进行直流模拟后，可得如下表的数值：
Figure GDA0001119485290000101
由上述可知，不管本发明是采用图14或图15的结构的实际效能指数与总栅极电荷都低于现有技术的实际效能指数与总栅极电荷，因此采用本发明所采用的结构后，可有效地降低总栅极电荷及实际效能指数。
另外，由图中可得知，空乏区宽度WH1约等于空乏区宽度WH2，空乏区宽度WH3大于空乏区宽度WH2，因此，若第二高度H2与第一高度H1之间的比值愈大，空乏区的宽度也愈大，因而在相同的漏极偏压下(VD)可使空乏电容(Cdep)较小。上述的空乏区宽度WH1、WH2与WH3分别是指图中WH1、WH2与WH3所标示的沿垂直方向L1的长度。
值得一提的是，电容Cgd一般是受上述空乏电容Cdep与氧化层电容COX所影响，输入电容(CISS)为电容Cgs与电容Cgd的总和，输出电容(COSS)电容Cds与电容Cgd的总和，逆向转换电容(CRSS)与电容Cgd相同。
请参阅图16，图16是显示本发明与现有技术的输入电容(CISS)的波形示意图。如图所示，图16是以图13至图15的结构进行交流模拟，其中，波形100代表图13的结构的波形，波形200代表图14与图15的结构的波形(由于波形相近，因此仅以波形200示之)，由波形100与200可知，以漏极偏压VD＝50V比较输入电容的状况下，可得知本发明所采用的结构的输入电容都明显小于现有技术的结构。
V<sub>D</sub>＝50V 输入电容(pF) 相较百分比
图13的结构 4701 N/A
图14的结构 4537 -3.48％
图15的结构 4579 -2.59％
请参阅图17，图17是显示本发明与现有技术的输出电容(COSS)的波形示意图。如图所示，图17是以图13至图15的结构进行交流(AC)模拟，其中，波形300代表图13的结构的波形，波形400代表图14的结构的波形，波形500代表图15的结构的波形，由波形300、400与500可知，是以漏极偏压VD＝50V比较输出电容，可得知本发明所采用的结构的输出电容都明显小于现有技术的结构，特别是在第一高度H1相等于第二高度H2的状况下，输出电容明显地降低。
V<sub>D</sub>＝50V 输出电容(pF) 相较百分比
图13的结构 17.2 N/A
图14的结构 10.7 -37.51％
图15的结构 4.6 -73.36％
请参阅图18，图18是显示本发明与现有技术的逆向转换电容(CRSS)的波形示意图。如图所示，图18是以图13至图15的结构进行交流模拟，其中，波形600代表图13的结构的波形，波形700代表图14的结构的波形，波形800代表图15的结构的波形，由波形600、700与800可知，以漏极偏压VD＝50V比较逆向转换电容，可得知本发明所采用的结构的逆向转换电容都明显小于现有技术的结构，特别是在第一高度H1相等于第二高度H2的状况下，逆向转换电容明显地降低。
V<sub>D</sub>＝50V 逆向转换电容(pF) 相较百分比
图13的结构 824 N/A
图14的结构 820 -0.41％
图15的结构 717 -12.99％
请参阅十九图，图19是显示本发明与现有技术的总栅极电荷的波形示意图。如图所示，在以交流模拟后，波形900与1200代表图13的结构的波形，波形1000与1300代表图14的结构的波形，波形1100与1400代表图15的结构的波形，由波形900、1000、1100、1200、1300与1400可知，不管是在相同的栅极偏压VG下或是相同的漏极偏压VD下，本发明所采用的结构的总栅极电荷(Qg)都较低，且进一步由下表可得知Qgd也较为低。
Figure GDA0001119485290000111
Figure GDA0001119485290000121
综合以上所述，在采用本发明所提供的具有多重宽度电极结构的场效晶体管及其制造方法的主要技术手段后，由于电极结构呈现多重宽度与相异高度，第一电极部的第一宽度小于第二电极部的第二宽度，第二电极部的第二宽度小于栅极部第三宽度，且第二电极部的第二高度小于或等于第一电极部的第一高度，因而可有效降低总栅极电荷、实际效能指数、输入电容、输出电容以及逆向转换电容，进而大幅增加场效晶体管的效能。
通过以上较佳具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所公开的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。

Claims (8)

1.一种具有多重宽度电极结构的场效晶体管的制造方法，包含以下步骤：
(a)提供一半导体基板，并在该半导体基板上形成一磊晶层；
(b)于该磊晶层蚀刻出一沿一垂直方向延伸的沟槽，该沟槽是具有一沟槽侧壁以及一沟槽底部；
(c)于该磊晶层的表面、该沟槽的该沟槽侧壁以及该沟槽底部形成一氧化层，并于该氧化层上形成一第一多晶硅层；
(d)蚀刻部分的该第一多晶硅层，使残余的该第一多晶硅层在该沟槽内形成一第一电极多晶硅层；
(e)蚀刻邻近于该第一电极多晶硅层上方与该沟槽侧壁处的部分的该氧化层，使该氧化层邻近于该第一电极多晶硅层处具有一自周围朝向该第一电极多晶硅层逐渐凹陷的第一渐凹结构；
(f)于该第一电极多晶硅层上形成一第二多晶硅层，且该第二多晶硅层填满该第一渐凹结构；
(g)蚀刻部分的该第二多晶硅层，使残余的该第二多晶硅层在该沟槽内形成一第二电极多晶硅层，并使该第一电极多晶硅层与该第二电极多晶硅层形成一第一电极部、一宽度渐变部与一第二电极部，其中该宽度渐变部是位于该第一渐凹结构处，该第一电极部是自该宽度渐变部朝向该沟槽底部延伸，该第二电极部是自该宽度渐变部背向该沟槽底部延伸，该第一电极部沿该垂直方向与一垂直于该垂直方向的水平方向分别具有一第一高度与一第一宽度，该第二电极部沿该垂直方向与该水平方向分别具有一第二高度与一第二宽度；
(h)蚀刻邻近于该第二电极部上方与该沟槽侧壁处的该氧化层；
(i)在该第二电极部与该沟槽侧壁上形成一栅极氧化层，并在该栅极氧化层上形成一栅极部，该栅极部是通过该栅极氧化层而与该第二电极部相间隔，并沿该水平方向具有一第三宽度；
(j)在该磊晶层邻近于该栅极部处依序形成一本体区与一源极区；
(k)形成一覆盖该源极区与该栅极部的层间介电层；以及
(l)形成一覆盖该本体区与该层间介电层并接触于该源极区的源极电极，藉以制造出该具有多重宽度电极结构的场效晶体管；
其中，该第一高度大于或等于该第二高度，该第一宽度小于该第二宽度，该第二宽度小于该第三宽度。
2.如权利要求1所述的具有多重宽度电极结构的场效晶体管的制造方法，其中，在该步骤(b)与该步骤(c)之间还包含一步骤(b0)于该磊晶层的表面、该沟槽的该沟槽侧壁以及该沟槽底部形成一消耗性牺牲氧化层，且该步骤(b0)后还包含一步骤(b1)完全蚀刻该消耗性牺牲氧化层。
3.如权利要求1所述的具有多重宽度电极结构的场效晶体管的制造方法，其中，在该步骤(h)中，还包含一步骤(h0)使该氧化层的邻近于该第二电极部处具有一自周围朝向该第二电极部逐渐凹陷的第二渐凹结构。
4.如权利要求3所述的具有多重宽度电极结构的场效晶体管的制造方法，其中，该栅极氧化层是填满该第二渐凹结构。
5.如权利要求1所述的具有多重宽度电极结构的场效晶体管的制造方法，其中，该步骤(i)中，还包含一步骤(i0)于该栅极氧化层上形成一第三多晶硅层，并蚀刻部分的该第三多晶硅层，使残余的该第三多晶硅层在该沟槽内形成该栅极部。
6.一种具有多重宽度电极结构的场效晶体管，是根据权利要求1所述的制造方法加以制造，包含：
该半导体基板；
该磊晶层，是形成于该半导体基板上，并沿一垂直方向延伸开设有至少一沟槽，该沟槽具有该沟槽侧壁以及该沟槽底部；
该氧化层，是形成于该沟槽侧壁以及该沟槽底部，并具有一自周围朝向该沟槽的中心逐渐凹陷的第一渐凹结构；
该第一电极部，是邻近于该沟槽底部，通过该氧化层与该磊晶层相间隔，并沿该垂直方向与一垂直于该垂直方向的水平方向分别具有一第一高度与一第一宽度；
该宽度渐变部，是填满该第一渐凹结构，自该第一电极部背向该沟槽底部延伸，并通过该氧化层与该磊晶层相间隔；
该第二电极部，是在该沟槽内自该宽度渐变部背向该沟槽底部延伸，通过该氧化层与该磊晶层相间隔，并沿该垂直方向与该水平方向分别具有一第二高度与一第二宽度；
该栅极氧化层，是形成于该沟槽侧壁、该氧化层上与该第二电极部上，并且位于该沟槽内；
该栅极部，是形成于该栅极氧化层上，通过该栅极氧化层与该第二电极部相间隔，并沿该水平方向具有一第三宽度；
该本体区，是设置于该磊晶层上，并邻近于该栅极部处，并通过该栅极氧化层与该栅极部相间隔；
该源极区，是设置于该本体区上，并通过该栅极氧化层与该栅极部相间隔；
该层间介电层，是覆盖该源极区与该栅极部；以及
该源极电极，是覆盖该本体区与该层间介电层并接触于该源极区；
其中，该第一高度大于或等于该第二高度，该第一宽度小于该第二宽度，该第二宽度小于该第三宽度。
7.如权利要求6所述的具有多重宽度电极结构的场效晶体管，其中，该氧化层的邻近于该第二电极部处具有一自周围朝向该第二电极部逐渐凹陷的第二渐凹结构。
8.如权利要求7所述的具有多重宽度电极结构的场效晶体管，其中，该栅极氧化层是填满该第二渐凹结构。
CN201610738947.1A 2016-08-26 2016-08-26 具有多重宽度电极结构的场效晶体管及其制造方法 Active CN107785263B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610738947.1A CN107785263B (zh) 2016-08-26 2016-08-26 具有多重宽度电极结构的场效晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610738947.1A CN107785263B (zh) 2016-08-26 2016-08-26 具有多重宽度电极结构的场效晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN107785263A CN107785263A (zh) 2018-03-09
CN107785263B true CN107785263B (zh) 2020-09-04

Family

ID=61440339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610738947.1A Active CN107785263B (zh) 2016-08-26 2016-08-26 具有多重宽度电极结构的场效晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN107785263B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199017B (zh) * 2003-12-30 2016-08-03 飞兆半导体公司 形成掩埋导电层方法、材料厚度控制法、形成晶体管方法
US7183610B2 (en) * 2004-04-30 2007-02-27 Siliconix Incorporated Super trench MOSFET including buried source electrode and method of fabricating the same
US20080150013A1 (en) * 2006-12-22 2008-06-26 Alpha & Omega Semiconductor, Ltd Split gate formation with high density plasma (HDP) oxide layer as inter-polysilicon insulation layer
US20130224919A1 (en) * 2012-02-28 2013-08-29 Yongping Ding Method for making gate-oxide with step-graded thickness in trenched dmos device for reduced gate-to-drain capacitance
US9136377B2 (en) * 2013-03-11 2015-09-15 Alpha & Omega Semiconductor, Inc. High density MOSFET array with self-aligned contacts delimited by nitride-capped trench gate stacks and method
JP6203697B2 (ja) * 2014-09-30 2017-09-27 株式会社東芝 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN107785263A (zh) 2018-03-09

Similar Documents

Publication Publication Date Title
US9947770B2 (en) Self-aligned trench MOSFET and method of manufacture
TWI470790B (zh) 溝渠式閘極金氧半場效電晶體
US20100308400A1 (en) Semiconductor Power Switches Having Trench Gates
TW201403717A (zh) 溝槽式閘極金氧半場效電晶體的製造方法
US10497782B2 (en) Trench power semiconductor component and method of manufacturing the same
CN102956501B (zh) 形成金氧半导体场效晶体管的自我对准接触窗的方法
TWI488309B (zh) 溝渠式閘極金氧半場效電晶體及其製造方法
TWI550883B (zh) 橫向雙擴散金氧半導體元件及減少表面電場的結構
CN105789055A (zh) Mos结构及其形成方法
Mehrotra et al. Towards ultimate scaling of LDMOS with Ultralow Specific On-resistance
CN112909095B (zh) Ldmos器件及工艺方法
CN108091683B (zh) 半导体功率器件的超结结构及其制作方法
TWI601295B (zh) 斷閘極金氧半場效電晶體
CN106298923B (zh) 高压金属氧化物半导体晶体管元件以及其制造方法
CN114975126B (zh) 一种降低栅电荷的屏蔽栅沟槽型mosfet制造方法
CN107785263B (zh) 具有多重宽度电极结构的场效晶体管及其制造方法
CN103633139B (zh) 高压金属氧化物半导体晶体管元件
US8569134B2 (en) Method to fabricate a closed cell trench power MOSFET structure
CN102376554A (zh) 沟槽式功率半导体制造方法
CN116207149A (zh) 半导体器件及其制作方法
CN202205758U (zh) 对称高压mos器件
TWI546956B (zh) 溝渠式閘極金氧半場效電晶體
TWI593117B (zh) 具有多重寬度電極結構之場效電晶體之 製造方法
US20200243657A1 (en) Multi-trench MOSFET and method for fabricating the same
US20130154017A1 (en) Self-Aligned Gate Structure for Field Effect Transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant