CN105789055A - Mos结构及其形成方法 - Google Patents
Mos结构及其形成方法 Download PDFInfo
- Publication number
- CN105789055A CN105789055A CN201610201815.5A CN201610201815A CN105789055A CN 105789055 A CN105789055 A CN 105789055A CN 201610201815 A CN201610201815 A CN 201610201815A CN 105789055 A CN105789055 A CN 105789055A
- Authority
- CN
- China
- Prior art keywords
- source region
- groove
- drift region
- equal
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 230000004888 barrier function Effects 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000002347 injection Methods 0.000 claims abstract description 7
- 239000007924 injection Substances 0.000 claims abstract description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 abstract description 7
- 238000001259 photo etching Methods 0.000 abstract description 3
- 210000000746 body region Anatomy 0.000 abstract 6
- 125000006850 spacer group Chemical group 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 7
- 230000009467 reduction Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 101000911390 Homo sapiens Coagulation factor VIII Proteins 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 102000057593 human F8 Human genes 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- -1 phosphonium ion Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229940047431 recombinate Drugs 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910001439 antimony ion Inorganic materials 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- CKHJYUSOUQDYEN-UHFFFAOYSA-N gallium(3+) Chemical compound [Ga+3] CKHJYUSOUQDYEN-UHFFFAOYSA-N 0.000 description 1
- 229910001449 indium ion Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
Abstract
本发明提供一种MOS结构及其形成方法，所述形成方法包括提供半导体衬底并在半导体衬底上形成漂移区；在漂移区的表面依次形成栅极结构和阻挡层；通过光刻在栅极结构和阻挡层上打开源区注入窗；以栅极结构和阻挡层为掩膜，通过源区注入窗在漂移区内形成与其掺杂类型相反的体区，在体区内形成与漂移区掺杂类型相同的源区；在栅极结构的侧壁形成侧墙；以栅极结构上的阻挡层和侧墙为阻挡在源区内形成深度大于源区深度且小于体区深度的沟槽并在沟槽内进行离子注入，在体区内形成重掺的且与体区掺杂类型相同的体区引出；去除栅极结构上的阻挡层。
Description
技术领域
本发明涉及半导体技术领域，且特别涉及一种MOS结构及其形成方法。
背景技术
随着LDMOS在集成电路中的应用越来越广泛，对于LDMOS的性能要求越来越高。通常来说，降低LDMOS导通电阻(Rdson)的方法，就是在不断提高漂移区浓度的同时，通过各种RESURF理论，使其能够完全耗尽，从而获得低导通电阻，并维持很高的关断击穿电压(off-BV)。或者是通过各种方法，将LDMOS的器件尺寸缩小，同时又要保持较高的导通电流，从而将导通电阻降低。
在传统工艺中，以NLDMOS为例，NLDMOS的源和衬底分别由N+注入和P+注入来引出。在传统layout方式1中，如图1所示，考虑到工艺波动对源端的影响，源端N+注入一般会比栅极多晶硅大0.3um，甚至更多，而P+注入最小条宽有可能大于0.4um，这种情况下NLDMOS器件的POLY与POLY的间距至少有1.0um。该结构所对应的器件剖面结构如图2所示。
然而，即使使用传统layout方式2，如图3所示，虽然可以将相邻两个NLDMOS器件的POLY与POLY间距大幅缩小，如0.5um，但P+注入与栅极POLY的交叠又会使NLDMOS的有效宽度变小，从而使导通电流变小，导通电阻升高。
在图1至图3中，标号分别为：半导体衬底1，漂移区2，体区3，源区4，漏区5，体区引出6，栅极7，侧墙8。
发明内容
本发明为了克服现有的LDMOS工艺由于器件尺寸较大而使导通电阻大，或由于器件有效宽度变小而使导通电阻大的问题，提供一种具有较小的器件尺寸和较低导通电阻的MOS结构及其形成方法。
为了实现上述目的，本发明提供一种MOS结构的形成方法，包括：
提供半导体衬底并在半导体衬底上形成漂移区；
在漂移区的表面依次形成栅极结构和阻挡层；
通过光刻在栅极结构和阻挡层上打开源区注入窗；
以栅极结构和阻挡层为掩膜，通过源区注入窗在漂移区内形成与其掺杂类型相反的体区，在体区内形成与漂移区掺杂类型相同的源区；
在栅极结构的侧壁形成侧墙；
以栅极结构上的阻挡层和侧墙为阻挡在源区内形成深度大于源区深度且小于体区深度的沟槽并在沟槽内进行离子注入，在体区内形成重掺的且与体区掺杂类型相同的体区引出；
去除栅极结构上的阻挡层。
于本发明一实施例中，沟槽的宽度大于等于0.2微米且小于等于2.0微米，沟槽的深度大于等于0.05微米且小于等于1.0微米。
于本发明一实施例中，从沟槽侧壁引出的源区的宽度小于或等于0.3微米，侧墙的宽度小于或等于0.3微米。
于本发明一实施例中，体区引出采用自对准注入形成。
于本发明一实施例中，阻挡层为氧化层、氮化硅层或两者的结合。
于本发明的另一方面还提供一种MOS结构，包括半导体衬底和形成在半导体衬底上的漂移区；形成在漂移区内的掺杂类型与漂移区相反的体区和掺杂类型与漂移区相同的漏区；形成在体区内的掺杂类型与漂移区相同的源区；形成在源区内的沟槽，沟槽的深度大于源区的深度且小于体区的深度，源区从沟槽的侧壁引出；形成在沟槽下方，位于体区内的重掺的且与体区掺杂类型相同的体区引出；形成在半导体衬底表面且横跨体区和漂移区的栅极结构以及形成在栅极结构两侧的侧墙。
于本发明一实施例中，沟槽的宽度大于等于0.2微米且小于等于2.0微米，沟槽的深度大于等于0.05微米且小于等于1.0微米。
于本发明一实施例中，从沟槽侧壁引出的源区的宽度小于或等于0.3微米，侧墙的宽度小于或等于0.3微米。
于本发明一实施例中，栅极结构包括形成在半导体衬底表面的栅氧层和位于栅氧层上方的作为栅极的多晶硅层。
于本发明一实施例中，当MOS结构为NLDMOS时，漂移区的掺杂类型为N型；当MOS结构为PLDMOS时，漂移区的掺杂类型为P型。
综上所述，本发明提供的MOS结构及其形成方法与现有技术相比，具有以下优点：
本发明提供的MOS结构的形成方法在传统的layout方式1的工艺上进行改进，重新进行MOS的源端设计，形成源区引出和体区引出。具体而言，在layout设计时在相邻两个MOS器件的源区之间形成沟槽，体区引出形成在沟槽的下方，源区引出形成在沟槽的侧壁。该设置大大减小了源区的宽度，使得从沟槽侧壁引出的源区的宽度可以减小到0.3微米，甚至更小。本发明提供的MOS结构不仅保持了MOS结构的有效宽度不会变小，又能将相邻两个MOS器件的POLY与POLY间距缩小至接近0.5um，减小了器件尺寸，降低器件了的导通电阻。进一步的，本发明提供的MOS结构形成方法利用传统的layout方式1的光刻板来进行重组，实现对源端结构和形成步骤的优化设计，无需额外增加光刻工艺，可与传统的layout方式1相兼容，具有较低的设计成本和生产成本。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
图1所示为传统的layout方式1形成的NLDMOS结构的示意图。
图2所示为图1的剖视图。
图3所示为传统的layout方式2形成的NLDMOS结构的示意图。
图4所示为本发明一实施例提供的相邻的两个MOS结构的示意图。
图5至图10所示为本发明一实施例提供的MOS结构的形成过程的示意图。
具体实施方式
如图1和图2所示，传统的layout方式1所形成的LDMOS结构由于受源端N+注入宽度和P+注入的宽度的限制，在layout设计时相邻两个器件的栅极至少在1.0微米以上，器件的尺寸较大，导通电阻大。而图3所示为采用传统的layout方式2所形成的LDMOS结构，在该种结构中通过牺牲器件的有效宽度来减小器件的尺寸，但有效宽度的减小使得器件的导通电流增加，相应的器件的导通电阻也增加。即传统的LDMOS工艺很难同时满足器件尺寸减小和低导通电阻的要求。
有鉴于此，本发明提供一种同时满足减小器件尺寸和降低导通电阻的MOS结构及其形成方法。通过对LDMOS结构的源端增加沟槽，器件的源区从沟槽的侧壁引出，体区从沟槽的底部引出。该设置在大大减小源区宽度的同时保持器件的有效宽度不变，使得器件在减小尺寸的同时能降低器件的导通电阻。
图5至图10所示为本实施例提供的MOS结构的形成过程的示意图，具体而言，本实施例提供一种NLDMOS结构的形成过程。以下结合附图对本发明的具体实施例作详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
步骤S1，如图5所示，提供半导体衬底100并在半导体衬底100上形成漂移区101。由于本实施例提供的MOS结构为NLDMOS，漂移区101的掺杂类型为N型，掺杂离子为磷离子、砷离子或锑离子中一种或几种，半导体衬底100的材料为硅。然而，本发明对此不作任何限定。于其它实施例中，当MOS结构为PLDMOS时漂移区101的掺杂类型为P型，掺杂离子为硼离子、镓离子或铟离子中的一种或几种。半导体衬底100的材料可为锗、硅锗、碳化硅、绝缘体上硅或绝缘体上锗。
步骤S2，如图6所示，在漂移区101的表面依次形成栅极结构102和阻挡层103。于本实施例中，栅极结构102包括栅氧层和形成在栅氧层上方的作为栅极的多晶硅层。于本实施例中，阻挡层103为氮化硅层。然而，本发明对此不作任何限定。于其它实施例中，阻挡层103可为氧化层或氧化层和氮化硅层的结合。
步骤S3，如图7所示，通过光刻在栅极结构102和阻挡层103上打开源区注入窗201，并以栅极结构102和阻挡层103为掩膜对漂移区101进行离子注入。具体而言，通过源区注入窗201在漂移区101内形成与其掺杂类型相反的体区104，在体区104内形成与漂移区101掺杂类型相同的源区105。于本实施例中，漂移区101的掺杂类型为N型，相应的体区104的掺杂类型为P型，源区105的掺杂类型均为N型。然而，本发明对此不作任何限定。于其它实施例中，当MOS结构为PLDMOS时，体区104的掺杂类型为N型，源区105的掺杂类型为P型。
步骤S4，在去除离子注入的光刻胶后沉积形成侧墙107的材料，经蚀刻后在栅极结构102的侧壁形成如图8所示的侧墙107，侧墙107的宽度小于或等于0.3微米。优选的，设置侧墙107的厚度为0.1微米。然而，本发明对此不作任何限定。
步骤S5，如图9所示，在形成侧墙107后以位于栅极结构102上的阻挡层103以及侧墙107为阻挡经蚀刻在源区105内形成沟槽108。所述沟槽108的深度大于源区105的深度且小于体区104的深度。优选的，设置沟槽108的宽度大于等于0.2微米且小于等于2微米，沟槽108的深度大于0.05微米且小于1.0微米。然而，本发明对此不作任何限定。于本实施例中，沟槽108的形成直接以阻挡层103和侧墙107进行阻挡，工艺简单、方便。于其它实施例中，可采用增加一块光刻版来形成源区的沟槽，同样能够实现本发明中的器件结构。
步骤S6，如图10所示，在沟槽108内进行离子注入，在体区104内形成重掺的且与体区104掺杂类型相同的体区引出109。于本实施例中，体区引出109的注入采用自对准注入形成，具有很小工艺波动。
步骤S7，去除栅极结构102上的阻挡层103形成如图4所示的NLDMOS结构。图4中给出了相邻的两个NLDMOS器件的结构示意图。
本发明的重点在于通过对MOS结构源端的优化设计来实现MOS器件尺寸的减小以及导通电阻的降低。作为一个完整的NLDMOS结构，在layout时需形成源区105和漏区106。于本实施例中，在步骤S2之后通过光刻在漂移区101内形成掺杂类型与漂移区101相同的漏区106，之后再执行步骤S3。然而，本发明对漏区的形成步骤以及工艺不作任何限定。
本实施例提供的NLDMOS结构，源区105经沟槽108隔离后，源区105从沟槽108的侧壁引出，源区105的宽度与侧墙107的宽度相近，约0.3微米，甚至更小。如图4所示，当设计源区105的宽度和侧墙107的宽度均为0.1微米，沟槽108的宽度约为0.3微米时，此时相邻两个NLDMOS器件的栅极之间的距离将接近0.5微米。相比传统的layout方式1大大减小了器件的尺寸；进一步的，由于体区引出109设置在沟槽108的下方，与栅极结构102没有任何的交叠，此时器件的有效宽度维持不变，器件尺寸的减小将势必使得导通电阻下降。即本实施例提供的MOS结构的形成方法可同时满足器件尺寸的减小和导通电阻的下降这两个要求。
与上述形成方法相对应的，本发明还提供一种MOS结构，如图4所示。于本实施例中，所述MOS结构为NLDMOS。然而，本发明对此不作任何限定。于其它实施例中，上述MOS结构的形成方法同样适用于形成PLDMOS。
本实施例提供的MOS结构包括半导体衬底100和形成在半导体衬底100上的漂移区101；形成在漂移区101内的掺杂类型与漂移区101相反的体区104和掺杂类型与漂移区101相同的漏区106；形成在体区104内的掺杂类型与漂移区101相同的源区105；形成在源区105内的沟槽108，沟槽108的深度大于源区105的深度且小于体区104的深度，源区105从沟槽108的侧壁引出；形成在沟槽108下方，位于体区104内的重掺的且与体区掺杂类型相同的体区引出109；形成在半导体衬底100表面且横跨体区104和漂移区101的栅极结构102以及形成在栅极结构102两侧的侧墙107。
于本实施例中，由于器件为NLDMOS，因此漂移区101的掺杂类型为N型。相应的，体区104的掺杂类型为P性，源区105和漏区106的掺杂类型为N型。于其它实施例中，当器件为PLDMOS时，掺杂类型刚好相反。
于本实施例中，体区引出109采用自对准注入形成，工艺波动很小。因此，沟槽108的宽度可设计为大于等于0.2微米且小于等于2.0微米。考虑到源区105的注入深度，设置沟槽108的深度大于等于0.05微米且小于等于1.0微米。然而，本发明对此不作任何限定。
于本实施例中，经沟槽108隔离后，从沟槽108侧壁引出的源区105的宽度小于或等于0.3微米，侧墙107的宽度小于或等于0.3微米。在实际中，经沟槽108隔离后的源区105的宽度与侧墙的宽度相近，两者的距离可接近0.1微米。此时相邻两个NLDMOS器件的栅极之间的距离为：两倍的侧墙宽度加上沟槽的宽度。由于侧墙107的宽度接近0.1微米，因此，只需设置沟槽108的宽度约为0.3微米即可使得相邻两个NLDMOS器件的栅极之间的距离接近0.5微米。
于本实施例中，栅极结构102包括形成在半导体衬底表面的栅氧层和位于栅氧层上方的作为栅极的多晶硅层。
综上所述，本发明提供的MOS结构的形成方法在传统的layout方式1的工艺上进行改进，重新进行MOS的源端设计，形成源区引出和体区引出。具体而言，在layout设计时在相邻两个MOS器件的源区之间形成沟槽，体区引出形成在沟槽的下方，源区引出形成在沟槽的侧壁。该设置大大减小了源区的宽度，使得从沟槽侧壁引出的源区的宽度可以减小到0.3微米，甚至更小。本发明提供的MOS结构不仅保持了MOS结构的有效宽度不会变小，又能将相邻两个MOS器件的POLY与POLY间距缩小至接近0.5um，减小器件尺寸，降低器件的导通电阻。进一步的，本发明提供的MOS形成方法利用传统的layout方式1的光刻板来进行重组，实现对源端结构和形成步骤的优化设计，无需额外增加光刻工艺，可与传统的layout方式1相兼容，具有较低的设计和生产成本。
虽然本发明已由较佳实施例揭露如上，然而并非用以限定本发明，任何熟知此技艺者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所要求保护的范围为准。
Claims (10)
1.一种MOS结构的形成方法，其特征在于，包括：
提供半导体衬底并在半导体衬底上形成漂移区；
在漂移区的表面依次形成栅极结构和阻挡层；
通过光刻在栅极结构和阻挡层上打开源区注入窗；
以栅极结构和阻挡层为掩膜，通过源区注入窗在漂移区内形成与其掺杂类型相反的体区，在体区内形成与漂移区掺杂类型相同的源区；
在所述栅极结构的侧壁形成侧墙；
以栅极结构上的阻挡层和侧墙为阻挡在源区内形成深度大于源区深度且小于体区深度的沟槽并在沟槽内进行离子注入，在体区内形成重掺的且与体区掺杂类型相同的体区引出；
去除栅极结构上的阻挡层。
2.根据权利要求1所述的MOS结构的形成方法，其特征在于，沟槽的宽度大于等于0.2微米且小于等于2.0微米，沟槽的深度大于等于0.05微米且小于等于1.0微米。
3.根据权利要求1所述的MOS结构的形成方法，其特征在于，从沟槽侧壁引出的源区的宽度小于或等于0.3微米，侧墙的宽度小于或等于0.3微米。
4.根据权利要求1所述的MOS结构的形成方法，其特征在于，体区引出采用自对准注入形成。
5.根据权利要求1所述的MOS结构的形成方法，其特征在于，所述阻挡层为氧化层、氮化硅层或两者的结合。
6.一种MOS结构，其特征在于，包括：
半导体衬底和形成在半导体衬底上的漂移区；
形成在漂移区内的掺杂类型与漂移区相反的体区和掺杂类型与漂移区相同的漏区；
形成在体区内的掺杂类型与漂移区相同的源区；
形成在所述源区内的沟槽，所述沟槽的深度大于源区的深度且小于体区的深度，所述源区从沟槽的侧壁引出；
形成在沟槽下方，位于体区内的重掺的且与体区掺杂类型相同的体区引出；
形成在半导体衬底表面且横跨体区和漂移区的栅极结构以及形成在栅极结构两侧的侧墙。
7.根据权利要求6所述的MOS结构，其特征在于，沟槽的宽度大于等于0.2微米且小于等于2.0微米，沟槽的深度大于等于0.05微米且小于等于1.0微米。
8.根据权利要求6所述的MOS结构，其特征在于，从沟槽侧壁引出的源区的宽度小于或等于0.3微米，侧墙的宽度小于或等于0.3微米。
9.根据权利要求6所述的MOS结构，其特征在于，所述栅极结构包括形成在半导体衬底表面的栅氧层和位于栅氧层上方的作为栅极的多晶硅层。
10.根据权利要求6所述的MOS结构，其特征在于，当所述MOS结构为NLDMOS时，漂移区的掺杂类型为N型；当所述MOS结构为PLDMOS时，漂移区的掺杂类型为P型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610201815.5A CN105789055A (zh) | 2016-03-31 | 2016-03-31 | Mos结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610201815.5A CN105789055A (zh) | 2016-03-31 | 2016-03-31 | Mos结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105789055A true CN105789055A (zh) | 2016-07-20 |
Family
ID=56395636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610201815.5A Pending CN105789055A (zh) | 2016-03-31 | 2016-03-31 | Mos结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105789055A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109427586A (zh) * | 2017-09-01 | 2019-03-05 | 无锡华润上华科技有限公司 | 一种半导体器件及其制造方法 |
| CN111009469A (zh) * | 2018-10-08 | 2020-04-14 | 无锡华润微电子有限公司 | 绝缘体上半导体元器件及其制造方法 |
| CN111192828A (zh) * | 2018-11-14 | 2020-05-22 | 中芯国际集成电路制造（天津）有限公司 | 半导体结构及其形成方法 |
| CN114220846A (zh) * | 2022-02-22 | 2022-03-22 | 北京芯可鉴科技有限公司 | 一种ldmosfet、制备方法及芯片和电路 |
| CN115911100A (zh) * | 2023-03-02 | 2023-04-04 | 北京智芯微电子科技有限公司 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202816954U (zh) * | 2011-08-18 | 2013-03-20 | 成都芯源系统有限公司 | 横向双扩散金属氧化物半导体场效应晶体管 |
-
2016
- 2016-03-31 CN CN201610201815.5A patent/CN105789055A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202816954U (zh) * | 2011-08-18 | 2013-03-20 | 成都芯源系统有限公司 | 横向双扩散金属氧化物半导体场效应晶体管 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109427586A (zh) * | 2017-09-01 | 2019-03-05 | 无锡华润上华科技有限公司 | 一种半导体器件及其制造方法 |
| CN111009469A (zh) * | 2018-10-08 | 2020-04-14 | 无锡华润微电子有限公司 | 绝缘体上半导体元器件及其制造方法 |
| CN111009469B (zh) * | 2018-10-08 | 2023-08-25 | 无锡华润微电子有限公司 | 绝缘体上半导体元器件及其制造方法 |
| CN111192828A (zh) * | 2018-11-14 | 2020-05-22 | 中芯国际集成电路制造（天津）有限公司 | 半导体结构及其形成方法 |
| CN111192828B (zh) * | 2018-11-14 | 2023-09-12 | 中芯国际集成电路制造（天津）有限公司 | 半导体结构及其形成方法 |
| CN114220846A (zh) * | 2022-02-22 | 2022-03-22 | 北京芯可鉴科技有限公司 | 一种ldmosfet、制备方法及芯片和电路 |
| CN115911100A (zh) * | 2023-03-02 | 2023-04-04 | 北京智芯微电子科技有限公司 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11152459B2 (en) | Lateral MOSFET with buried drain extension layer | |
| US9129822B2 (en) | High voltage field balance metal oxide field effect transistor (FBM) | |
| US8772871B2 (en) | Partially depleted dielectric resurf LDMOS | |
| US9159786B2 (en) | Dual gate lateral MOSFET | |
| US20140320174A1 (en) | Integrated circuits with laterally diffused metal oxide semiconductor structures | |
| WO2017211105A1 (zh) | 一种超结器件、芯片及其制造方法 | |
| CN105789055A (zh) | Mos结构及其形成方法 | |
| US10784337B2 (en) | MOSFET and a method for manufacturing the same | |
| US9252250B2 (en) | Tunneling field effect transistor (TFET) with ultra shallow pockets formed by asymmetric ion implantation and method of making same | |
| CN102738215A (zh) | 横向双扩散金属氧化物半导体场效应晶体管及其制造方法 | |
| US20160079400A1 (en) | A junction-modulated tunneling field effect transistor and a fabrication method thereof | |
| US11664449B2 (en) | LDMOS architecture and method for forming | |
| US10056299B2 (en) | Metal gate structure and manufacturing method thereof | |
| CN105679820A (zh) | Jfet及其制造方法 | |
| CN103000533B (zh) | 自对准超结功率晶体管的制作方法 | |
| US8723256B1 (en) | Semiconductor device and fabricating method thereof | |
| CN108091683B (zh) | 半导体功率器件的超结结构及其制作方法 | |
| CN103311272A (zh) | 具有介电隔离沟槽的横向mosfet | |
| CN104319284A (zh) | 一种半导体器件结构及其制造方法 | |
| JP2009004493A (ja) | 半導体装置及びその製造方法 | |
| US20180114831A1 (en) | Laterally diffused metal oxide semiconductor field-effect transistor and manufacturing method therefor | |
| CN205621742U (zh) | Mos结构 | |
| US20140231927A1 (en) | Semiconductor device and manufacturing method thereof | |
| TWI824365B (zh) | 感應超結電晶體 | |
| CN108054196B (zh) | 半导体功率器件的终端结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160720 |
|
| RJ01 | Rejection of invention patent application after publication |