CN108054196B - 半导体功率器件的终端结构及其制作方法 - Google Patents
半导体功率器件的终端结构及其制作方法 Download PDFInfo
- Publication number
- CN108054196B CN108054196B CN201711299152.6A CN201711299152A CN108054196B CN 108054196 B CN108054196 B CN 108054196B CN 201711299152 A CN201711299152 A CN 201711299152A CN 108054196 B CN108054196 B CN 108054196B
- Authority
- CN
- China
- Prior art keywords
- type
- layer
- type injection
- injection region
- epitaxy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000002347 injection Methods 0.000 claims abstract description 162
- 239000007924 injection Substances 0.000 claims abstract description 162
- 238000000407 epitaxy Methods 0.000 claims abstract description 114
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000000149 penetrating effect Effects 0.000 claims abstract description 12
- 238000002513 implantation Methods 0.000 claims description 87
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 31
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 31
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 239000007943 implant Substances 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 241001270131 Agaricus moelleri Species 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种半导体功率器件的终端结构、半导体功率器件及其制作方法。所述半导体功率器件包括N型衬底、形成于所述N型衬底上的第一层N型外延、形成于所述第一层N型外延层表面第一P型注入区、形成于所述第一层N型外延上的第二层N型外延、贯穿所述第二N型外延的第二P型注入区、形成于所述第二层N型外延上的第三层N型外延、形成于所述第三层N型外延的第三P型注入区、形成于所述第三层N型外延的第四N型外延、形成于所述第四N型外延表面的第四P型注入区、第五P型注入区、及N型注入区、贯穿所述第四P型注入区及所述第四层N型外延且延伸至所述第三P型注入区中的沟槽、及形成于所述沟槽中的多晶硅。
Description
【技术领域】
本发明涉及半导体器件制造技术领域，特别地，涉及一种半导体功率器件的终端结构及其制作方法。
【背景技术】
目前，半导体功率器件已经越来越广泛的使用。举例来说，沟槽型垂直双扩散场效应晶体管(VDMOS)，其漏源两极分别在器件的两侧,使电流在器件内部垂直流通,增加了电流密度,改善了额定电流,单位面积的导通电阻也较小，是一种用途非常广泛的功率器件。超结MOSFET则是利用复合缓冲层里面交替的N柱和P柱进行电荷补偿,使P区和N区相互耗尽,形成理想的平顶电场分布和均匀的电势分布,从而达到提高击穿电压并降低导通电阻的目的的半导体功率器件。
对于以上半导体功率器件，要达到理想的效果,其前提条件就是器件的电荷平衡。因此,制作半导体功率器件的终端结构的超结技术从诞生开始,它的制造工艺就是围绕如何制造电荷平衡的N柱和P柱进行的。目前使用的制造技术主要有：多次外延和注入技术，深槽刻蚀和填槽等技术。
具体来说，半导体功率器件的最重要性能就是阻断高压，器件经过设计可以在PN结，金属-半导体接触，MOS界面的耗尽层上承受高压，随着外加电压的增大，耗尽层电场强度也会增大，最终超过材料极限出现雪崩击穿。在器件边缘耗尽区电场曲率增大，会导致电场强度比管芯内部大，在电压升高的过程中管芯边缘会早于管芯内部出现雪崩击穿，为了最大化器件的性能，需要在器件边缘设计分压结构，减少有源区(也称为元胞区)边缘PN结的曲率，使耗尽层横向延伸，增强水平方向的耐压能力，使器件的边缘和内部同时发生击穿。特别是，半导体功率器件的截止环在终端结构的分压区域和划片道之间，分布在器件的外围，为实现器件的高可靠性要求，其在半导体功率器件上是不可缺少的。
然而，目前的半导体功率器件的终端结构可能存在的缺点是：表面氧化层的界面电荷会对器件表面电势产生很大影响，影响分压效果，使击穿电压降低。同时反向时PN结反偏形成耗尽区面积较大，随之而来寄生电容会增加器件的开关损耗。
【发明内容】
针对现有方法的不足，本发明提出了一种半导体功率器件的终端结构及其制作方法。
一种半导体功率器件，其具有源区及位于所述有源区外围的终端结构，所述半导体功率器件包括N型衬底、形成于所述N型衬底上的第一层N型外延、形成于所述第一层N型外延表面第一P型注入区、形成于所述第一层N型外延上的第二层N型外延、贯穿所述第二N型外延的第二P型注入区、形成于所述第二层N型外延上的第三层N型外延、形成于所述第三层N型外延的第三P型注入区、形成于所述第三层N型外延上的第四层N型外延、形成于所述第四层N型外延表面的第四P型注入区、第五P型注入区、及N型注入区、贯穿所述第四P型注入区及所述第四层N型外延且延伸至所述第三P型注入区中的沟槽、及形成于所述沟槽中的多晶硅，其中，所述第一至第四P型注入区及所述N型注入区均位于所述终端结构，所述第五P型注入区为主结且位于所述有源区，所述第一P型注入区的数量、所述第二P型注入区的数量及所述第三P型注入区的数量依次增多，所述第一P型注入区邻近所述有源区且与其中一个所述第二P型注入区相连接，每个第二P型注入区均与一个第三P型注入区对应且相连接，每个第三P型注入区通过所述沟槽中的多晶硅连接对应的一个第四P型注入区。
在一种实施方式中，所述半导体功率器件还包括氧化硅层，所述氧化硅层位于所述第四层N型外延上、所述N型注入区上、所述第五P型注入区上、所述第四P型注入区上、及所述沟槽中的多晶硅上。
在一种实施方式中，所述氧化硅层的至少部分还延伸至所述第四P型注入区的沟槽中。
在一种实施方式中，相邻两个所述第四P型注入区之间的间距沿着远离所述第五P型注入区的方向逐渐增加。
一种半导体功率器件的终端结构，其包括N型衬底、形成于所述N型衬底上的第一层N型外延、形成于所述第一层N型外延表面第一P型注入区、形成于所述第一层N型外延上的第二层N型外延、贯穿所述第二层N型外延的第二P型注入区、形成于所述第二层N型外延上的第三层N型外延、形成于所述第三层N型外延的第三P型注入区、形成于所述第三层N型外延上的第四层N型外延、形成于所述第四层N型外延表面的第四P型注入区、及N型注入区、贯穿所述第四P型注入区及所述第四层N型外延且延伸至所述第三P型注入区中的沟槽、及形成于所述沟槽中的多晶硅，其中，所述第一P型注入区的数量、所述第二P型注入区的数量及所述第三P型注入区的数量依次增多，所述第一P型注入区邻近所述有源区且与其中一个所述第二P型注入区相连接，每个第二P型注入区均与一个第三P型注入区对应且相连接。
在一种实施方式中，所述半导体功率器件的终端结构还包括氧化硅层，所述氧化硅层位于所述第四层N型外延上、所述N型注入区上、所述第四P型注入区上、及所述沟槽中的多晶硅上。
在一种实施方式中，所述氧化硅层的至少部分还延伸至所述第四P型注入区的沟槽中。
在一种实施方式中，相邻两个所述第四P型注入区之间的间隔沿着远离所述N型注入区的方向逐渐减小。
一种半导体功率器件的制作方法，其包括如下步骤：
提供N型衬底，在所述N型衬底上形成第一层N型外延，在所述第一层N型外延表面形成第一P型注入区；
在所述第一层N型外延及所述第一P型注入区上形成第二层N型外延，在所述第二层N型外延表面形成第二P型注入区，所述第二P型注入区的数量大于所述第一P型注入区，所述第一P型注入区与所述第二P型注入区的位置对应；
在所述第二层N型外延及所述第二P型注入区上形成第三层N型外延，在所述第三层N型外延表面形成第三P型注入区，所述第三P型注入区的数量大于所述第二P型注入区，每个第二P型注入区与一第三P型注入区的位置对应；
在所述第三层N型外延及所述第三P型注入区上形成第四层N型外延，在所述第四层N型外延表面形成第四P型注入区、N型注入区及所述第五P型注入区，每个第四P型注入区与一个第三P型注入区的位置对应，所述第五P型注入区及所述N型注入区分别位于所述第四P型注入区的两端，其中，所述第五P型注入区邻近对应所述第一P型注入区的第四P型注入区设置；
进行热退火对所述第一、第二、第三、第三、第四及第五P型注入区及所述N型注入区进行激活与热推进，使得位置相对应第二P型注入区与第三P型注入区相连接、位置对应的第三、第二及第一P型注入区依次相连；
在所述第四层N型外延层上、所述第四及第五P型注入区上、所述N型注入区上形成氧化硅层、使用所述氧化硅层作为掩膜对准所述第四P型注入区进行刻蚀，从而形成贯穿所述第四P型注入区且延伸至所述第三P型注入区中的沟槽；
在所述氧化硅层上、所述第三P型注入区上的所述沟槽中形成多晶硅；
去除所述氧化硅表面及所述沟槽中的部分多晶硅；及
在所述沟槽的多晶硅上填充氧化硅使得所述第四层N型外延、所述N型注入区、所述第四P型注入区及所述第五P型注入区、所述沟槽的多晶硅上形成整层的氧化硅层。
在一种实施方式中，相邻两个所述第四P型注入区之间的间距沿着远离所述第五P型注入区的方向逐渐增加。
本发明提出的半导体功率器件的终端结构及其制作方法中，减小了终端结构的分压区域面积，降低器件制造成本。同时多晶硅和埋层的P型注入区连接，形成新的寄生电容，两个寄生电容并联，降低了寄生电容的大小。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1是本发明半导体功率器件的平面结构示意图。
图2是图1所示半导体功率器件的终端结构的剖面结构示意图。
图3是图2所示半导体功率器件的终端结构的制作方法的流程图。
图4-图11是图3所示制作方法的各步骤的结构示意图。
【主要元件符号说明】
半导体功率器件100；步骤S1-S9
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1，图1是本发明半导体功率器件100的平面结构示意图，所述半导体功率器件100包括有源区、位于所述有源区外围的终端结构。所述终端结构包括邻近所述有源区的分压区域、位于所述分压区域外围的截止环、及位于所述截止环外围的划片道。
请参阅图2，图2是图1所示半导体功率器件100的终端结构的剖面结构示意图。所述半导体功率器件100还包括N型衬底、形成于所述N型衬底上的第一层N型外延、形成于所述第一层N型外延表面第一P型注入区、形成于所述第一层N型外延上的第二层N型外延、贯穿所述第二层N型外延的第二P型注入区、形成于所述第二层N型外延上的第三层N型外延、形成于所述第三层N型外延的第三P型注入区、形成于所述第三层N型外延上的第四层N型外延、形成于所述第四层N型外延表面的第四P型注入区、第五P型注入区、及N型注入区、贯穿所述第四P型注入区及所述第四层N型外延且延伸至所述第三P型注入区中的沟槽、形成于所述沟槽中的多晶硅、及氧化硅层。
其中，所述第一至第四P型注入区及所述N型注入区均位于所述终端结构，所述第五P型注入区为主结且位于所述有源区，所述第一P型注入区的数量、所述第二P型注入区的数量及所述第三P型注入区的数量依次增多，所述第一P型注入区邻近所述有源区且与其中一个所述第二P型注入区相连接，每个第二P型注入区均与一个第三P型注入区对应且相连接，每个第三P型注入区通过所述沟槽中的多晶硅连接对应的一个第四P型注入区。相邻两个所述第四P型注入区之间的间距沿着远离所述第五P型注入区的方向逐渐增加。
所述氧化硅层位于所述第四层N型外延上、所述N型注入区上、所述第五P型注入区上、所述第四P型注入区上、及所述沟槽中的多晶硅上。进一步地，所述氧化硅层的至少部分还延伸至所述第四P型注入区的沟槽中。
请参阅图3-图11，图3是图2所示半导体功率器件100的终端结构的制作方法的流程图，图4-图11是图3所示制作方法的各步骤的结构示意图。
所述半导体功率器件100的制作方法包括如下步骤S1-S9。
步骤S1，请参阅图4，提供N型衬底，在所述N型衬底上形成第一层N型外延，在所述第一层N型外延表面形成第一P型注入区。
步骤S2，请参阅图5，在所述第一层N型外延及所述第一P型注入区上形成第二层N型外延，在所述第二层N型外延表面形成第二P型注入区，所述第二P型注入区的数量大于所述第一P型注入区，所述第一P型注入区与所述第二P型注入区的位置对应。
步骤S3，请参阅图6，在所述第二层N型外延及所述第二P型注入区上形成第三层N型外延，在所述第三层N型外延表面形成第三P型注入区，所述第三P型注入区的数量大于所述第二P型注入区，每个第二P型注入区与一第三P型注入区的位置对应。
步骤S4，请参阅图7，在所述第三层N型外延及所述第三P型注入区上形成第四层N型外延，在所述第四层N型外延表面形成第四P型注入区、N型注入区及所述第五P型注入区，每个第四P型注入区与一个第三P型注入区的位置对应，所述第五P型注入区及所述N型注入区分别位于所述第四P型注入区的两端，其中，所述第五P型注入区邻近对应所述第一P型注入区的第四P型注入区设置。
步骤S5，请参阅图8，进行热退火对所述第一、第二、第三、第三、第四及第五P型注入区及所述N型注入区进行激活与热推进，使得位置相对应第二P型注入区与第三P型注入区相连接、位置对应的第三、第二及第一P型注入区依次相连。
步骤S6，请参阅图9，在所述第四层N型外延层上、所述第四及第五P型注入区上、所述N型注入区上形成氧化硅层、使用所述氧化硅层作为掩膜对准所述第四P型注入区进行刻蚀，从而形成贯穿所述第四P型注入区且延伸至所述第三P型注入区中的沟槽。
步骤S7，请参阅图10，在所述氧化硅层上、所述第三P型注入区上的所述沟槽中形成多晶硅。
步骤S8，请参阅图11，去除所述氧化硅表面及所述沟槽中的部分多晶硅。
步骤S9，请参阅图1，在所述沟槽的多晶硅上填充氧化硅使得所述第四层N型外延、所述N型注入区、所述第四P型注入区及所述第五P型注入区、所述沟槽的多晶硅上形成整层的氧化硅层。
本发明提出的半导体功率器件的终端结构及其制作方法中，减小了终端结构的分压区域面积，降低器件制造成本。同时多晶硅和埋层的P型注入区连接，形成新的寄生电容，两个寄生电容并联，降低了寄生电容的大小。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
Claims (10)
1.一种半导体功率器件，其具有源区及位于所述有源区外围的终端结构，其特征在于；所述半导体功率器件包括N型衬底、形成于所述N型衬底上的第一层N型外延、形成于所述第一层N型外延表面第一P型注入区、形成于所述第一层N型外延上的第二层N型外延、贯穿所述第二层N型外延的第二P型注入区、形成于所述第二层N型外延上的第三层N型外延、形成于所述第三层N型外延的第三P型注入区、形成于所述第三层N型外延上的第四层N型外延、形成于所述第四层N型外延表面的第四P型注入区、第五P型注入区及N型注入区、贯穿所述第四P型注入区及所述第四层N型外延且延伸至所述第三P型注入区中的沟槽、及形成于所述沟槽中的多晶硅，其中，所述第一至第四P型注入区及所述N型注入区均位于所述终端结构，所述第五P型注入区为主结且位于所述有源区，所述第一P型注入区的数量、所述第二P型注入区的数量及所述第三P型注入区的数量依次增多，所述第一P型注入区邻近所述有源区且与其中一个所述第二P型注入区相连接，每个第二P型注入区均与一个第三P型注入区对应且相连接，每个第三P型注入区通过所述沟槽中的多晶硅连接对应的一个第四P型注入区。
2.如权利要求1所述的半导体功率器件，其特征在于：所述半导体功率器件还包括氧化硅层，所述氧化硅层位于所述第四层N型外延上、所述N型注入区上、所述第五P型注入区上、所述第四P型注入区上、及所述沟槽中的多晶硅上。
3.如权利要求2所述的半导体功率器件，其特征在于：所述氧化硅层的至少部分还延伸至所述第四P型注入区的沟槽中。
4.如权利要求1所述的半导体功率器件，其特征在于：相邻两个所述第四P型注入区之间的间距沿着远离所述第五P型注入区的方向逐渐增加。
5.一种半导体功率器件的终端结构，其特征在于；所述半导体功率器件的终端结构包括N型衬底、形成于所述N型衬底上的第一层N型外延、形成于所述第一层N型外延表面第一P型注入区、形成于所述第一层N型外延上的第二层N型外延、贯穿所述第二层N型外延的第二P型注入区、形成于所述第二层N型外延上的第三层N型外延、形成于所述第三层N型外延的第三P型注入区、形成于所述第三层N型外延上的第四层N型外延、形成于所述第四层N型外延表面的第四P型注入区及N型注入区、贯穿所述第四P型注入区及所述第四层N型外延且延伸至所述第三P型注入区中的沟槽、及形成于所述沟槽中的多晶硅，其中，所述第一P型注入区的数量、所述第二P型注入区的数量及所述第三P型注入区的数量依次增多，所述第一P型注入区邻近有源区且与其中一个所述第二P型注入区相连接，每个第二P型注入区均与一个第三P型注入区对应且相连接，每个第三P型注入区通过所述沟槽中的多晶硅连接对应的一个第四P型注入区。
6.如权利要求5所述的半导体功率器件的终端结构，其特征在于：所述半导体功率器件的终端结构还包括氧化硅层，所述氧化硅层位于所述第四层N型外延上、所述N型注入区上、所述第四P型注入区上、及所述沟槽中的多晶硅上。
7.如权利要求6所述的半导体功率器件的终端结构，其特征在于：所述氧化硅层的至少部分还延伸至所述第四P型注入区的沟槽中。
8.如权利要求5所述的半导体功率器件的终端结构，其特征在于：相邻两个所述第四P型注入区之间的间隔沿着远离所述N型注入区的方向逐渐减小。
9.一种半导体功率器件的制作方法，其包括如下步骤：
提供N型衬底，在所述N型衬底上形成第一层N型外延，在所述第一层N型外延表面形成第一P型注入区；
在所述第一层N型外延及所述第一P型注入区上形成第二层N型外延，在所述第二层N型外延表面形成第二P型注入区，所述第二P型注入区的数量大于所述第一P型注入区，所述第一P型注入区与所述第二P型注入区的位置对应；
在所述第二层N型外延及所述第二P型注入区上形成第三层N型外延，在所述第三层N型外延表面形成第三P型注入区，所述第三P型注入区的数量大于所述第二P型注入区，每个第二P型注入区与一第三P型注入区的位置对应；
在所述第三层N型外延及所述第三P型注入区上形成第四层N型外延，在所述第四层N型外延表面形成第四P型注入区、N型注入区及第五P型注入区，每个第四P型注入区与一个第三P型注入区的位置对应，所述第五P型注入区及所述N型注入区分别位于所述第四P型注入区的两端，其中，所述第五P型注入区邻近对应所述第一P型注入区的第四P型注入区设置；
进行热退火对所述第一、第二、第三、第四及第五P型注入区及所述N型注入区进行激活与热推进，使得仅位置相对应的第二P型注入区与第三P型注入区相连接、仅位置对应的第三、第二及第一P型注入区依次相连；
在所述第四层N型外延层上、所述第四及第五P型注入区上、所述N型注入区上形成氧化硅层、使用所述氧化硅层作为掩膜对准所述第四P型注入区进行刻蚀，从而形成贯穿所述第四P型注入区且延伸至所述第三P型注入区中的沟槽；
在所述氧化硅层上、所述第三P型注入区上的所述沟槽中形成多晶硅，每个第三P型注入区通过所述沟槽中的多晶硅连接对应的一个第四P型注入区；
去除所述氧化硅表面及所述沟槽中的部分多晶硅；及在所述沟槽的多晶硅上填充氧化硅使得所述第四层N型外延、所述N型注入区、所述第四P型注入区及所述第五P型注入区、所述沟槽的多晶硅上形成整层的氧化硅层。
10.如权利要求9所述的半导体功率器件的制作方法，其特征在于：相邻两个所述第四P型注入区之间的间距沿着远离所述第五P型注入区的方向逐渐增加。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711299152.6A CN108054196B (zh) | 2017-12-08 | 2017-12-08 | 半导体功率器件的终端结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711299152.6A CN108054196B (zh) | 2017-12-08 | 2017-12-08 | 半导体功率器件的终端结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108054196A CN108054196A (zh) | 2018-05-18 |
| CN108054196B true CN108054196B (zh) | 2020-09-04 |
Family
ID=62123824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711299152.6A Expired - Fee Related CN108054196B (zh) | 2017-12-08 | 2017-12-08 | 半导体功率器件的终端结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108054196B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1011146B1 (en) * | 1998-12-09 | 2006-03-08 | STMicroelectronics S.r.l. | Method of manufacturing an integrated edge structure for high voltage semiconductor devices |
| CN104183626A (zh) * | 2014-08-20 | 2014-12-03 | 佛山芯光半导体有限公司 | 超结半导体器件的终端结构及其制造方法 |
| EP3012870A1 (en) * | 2014-10-20 | 2016-04-27 | ABB Technology AG | Edge termination for high voltage semiconductor devices |
| CN105814690A (zh) * | 2013-12-16 | 2016-07-27 | Abb 技术有限公司 | 用于半导体器件的边缘终止和对应的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120273916A1 (en) * | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
| TW201438232A (zh) * | 2013-03-26 | 2014-10-01 | Anpec Electronics Corp | 半導體功率元件及其製作方法 |
-
2017
- 2017-12-08 CN CN201711299152.6A patent/CN108054196B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1011146B1 (en) * | 1998-12-09 | 2006-03-08 | STMicroelectronics S.r.l. | Method of manufacturing an integrated edge structure for high voltage semiconductor devices |
| CN105814690A (zh) * | 2013-12-16 | 2016-07-27 | Abb 技术有限公司 | 用于半导体器件的边缘终止和对应的制造方法 |
| CN104183626A (zh) * | 2014-08-20 | 2014-12-03 | 佛山芯光半导体有限公司 | 超结半导体器件的终端结构及其制造方法 |
| EP3012870A1 (en) * | 2014-10-20 | 2016-04-27 | ABB Technology AG | Edge termination for high voltage semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108054196A (zh) | 2018-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101969073B (zh) | 快速超结纵向双扩散金属氧化物半导体管 | |
| CN102270663B (zh) | 具有超结结构的平面型功率mosfet器件及其制造方法 | |
| CN107316899B (zh) | 半超结器件及其制造方法 | |
| US8643135B2 (en) | Edge termination configurations for high voltage semiconductor power devices | |
| CN101872724A (zh) | 超级结mosfet的制作方法 | |
| CN104051540A (zh) | 超级结器件及其制造方法 | |
| KR20170030122A (ko) | 전력용 반도체 소자 | |
| CN104637821A (zh) | 超级结器件的制造方法 | |
| US9991376B2 (en) | High voltage MOSFET devices and methods of making the devices | |
| CN107170688B (zh) | 一种沟槽型功率器件及其制作方法 | |
| CN106887451B (zh) | 超结器件及其制造方法 | |
| CN108074963B (zh) | 超结器件及其制造方法 | |
| CN105789055A (zh) | Mos结构及其形成方法 | |
| CN103545346B (zh) | 隔离型n型ldmos器件及其制造方法 | |
| CN106298479B (zh) | 一种功率器件的结终端扩展结构及其制造方法 | |
| CN108091684B (zh) | 超结金属氧化物场效应晶体管 | |
| CN108110057B (zh) | 超结金属氧化物场效应晶体管 | |
| CN107994067B (zh) | 半导体功率器件、半导体功率器件的终端结构及其制作方法 | |
| CN103000533A (zh) | 自对准超结功率晶体管的制作方法 | |
| CN108063159B (zh) | 半导体功率器件的终端结构、半导体功率器件及其制作方法 | |
| CN105047693A (zh) | 一种横向高压功率器件的结终端结构 | |
| CN205177848U (zh) | 一种具有特殊耐压环的高压功率器件 | |
| CN102522338B (zh) | 高压超结mosfet结构及p型漂移区形成方法 | |
| CN108054196B (zh) | 半导体功率器件的终端结构及其制作方法 | |
| CN108110041B (zh) | 半导体功率器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200806 Address after: 210000 Kechuang building, Futian Road, Zhetang street, Lishui Economic Development Zone, Nanjing City, Jiangsu Province Applicant after: Nanjing Lishui hi tech Venture Capital Management Co.,Ltd. Address before: 518000 Guangdong city of Shenzhen province Baoan District Fuyong Street Peace community Junfeng Industrial Zone A3 building the first floor Applicant before: SHENZHEN JINGTE SMART MANUFACTURING TECHNOLOGY Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210114 Address after: 211299 science and technology innovation center, No.5 Shiqiu Avenue, Shiqiu street, Lishui District, Nanjing City, Jiangsu Province Patentee after: Jiangsu Qinglian Optoelectronic Technology Research Institute Co., Ltd Address before: 210000 Kechuang building, Futian Road, Zhetang street, Lishui Economic Development Zone, Nanjing, Jiangsu Province Patentee before: Nanjing Lishui hi tech Venture Capital Management Co.,Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200904 Termination date: 20201208 |