CN107994067B - 半导体功率器件、半导体功率器件的终端结构及其制作方法 - Google Patents
半导体功率器件、半导体功率器件的终端结构及其制作方法 Download PDFInfo
- Publication number
- CN107994067B CN107994067B CN201711299201.6A CN201711299201A CN107994067B CN 107994067 B CN107994067 B CN 107994067B CN 201711299201 A CN201711299201 A CN 201711299201A CN 107994067 B CN107994067 B CN 107994067B
- Authority
- CN
- China
- Prior art keywords
- type
- injection region
- type injection
- groove
- power device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000002347 injection Methods 0.000 claims abstract description 104
- 239000007924 injection Substances 0.000 claims abstract description 104
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims description 26
- 238000002513 implantation Methods 0.000 claims description 25
- 229920005591 polysilicon Polymers 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 239000007943 implant Substances 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 241001270131 Agaricus moelleri Species 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0646—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种半导体功率器件、半导体功率器件的终端结构及其制作方法。所述半导体功率器件的终端结构包括N型衬底、形成于所述N型衬底表面的第一P型注入区与第二P型注入区、形成于所述N型衬底、所述第一及第二P型注入区表面的N型外延层、贯穿所述N型外延层且分别对应所述第一P型注入区与第二P型注入区的第一沟槽与第二沟槽、形成于所述两个沟槽中的多晶硅、形成于所述两个沟槽一侧的N型外延层表面的第三P型注入区、形成于所述两个沟槽之间的N型外延层表面的第四P型注入区、及形成于所述两个沟槽另外一侧的N型注入区。
Description
【技术领域】
本发明涉及半导体器件制造技术领域，特别地，涉及一种半导体功率器件、半导体功率器件的终端结构及其制作方法。
【背景技术】
目前，半导体功率器件已经越来越广泛的使用。举例来说，沟槽型垂直双扩散场效应晶体管(VDMOS)，其漏源两极分别在器件的两侧,使电流在器件内部垂直流通,增加了电流密度,改善了额定电流,单位面积的导通电阻也较小，是一种用途非常广泛的功率器件。超结MOSFET则是利用复合缓冲层里面交替的N柱和P柱进行电荷补偿,使P区和N区相互耗尽,形成理想的平顶电场分布和均匀的电势分布,从而达到提高击穿电压并降低导通电阻的目的的半导体功率器件。
对于以上半导体功率器件，要达到理想的效果,其前提条件就是器件的电荷平衡。因此,制作半导体功率器件的终端结构的超结技术从诞生开始,它的制造工艺就是围绕如何制造电荷平衡的N柱和P柱进行的。目前使用的制造技术主要有：多次外延和注入技术，深槽刻蚀和填槽等技术。
具体来说，半导体功率器件的最重要性能就是阻断高压，器件经过设计可以在PN结，金属-半导体接触，MOS界面的耗尽层上承受高压，随着外加电压的增大，耗尽层电场强度也会增大，最终超过材料极限出现雪崩击穿。在器件边缘耗尽区电场曲率增大，会导致电场强度比管芯内部大，在电压升高的过程中管芯边缘会早于管芯内部出现雪崩击穿，为了最大化器件的性能，需要在器件边缘设计分压结构，减少有源区(也称为元胞区)边缘PN结的曲率，使耗尽层横向延伸，增强水平方向的耐压能力，使器件的边缘和内部同时发生击穿。特别是，半导体功率器件的截止环在终端结构的分压区域和划片道之间，分布在器件的外围，为实现器件的高可靠性要求，其在半导体功率器件上是不可缺少的。
然而，目前的半导体功率器件的终端结构可能存在的缺点是：表面氧化层的界面电荷会对器件表面电势产生很大影响，影响分压效果，使击穿电压降低。同时反向时PN结反偏形成耗尽区面积较大，随之而来寄生电容会增加器件的开关损耗。
【发明内容】
针对现有方法的不足，本发明提出了一种半导体功率器件、半导体功率器件的终端结构及其制作方法。
一种半导体功率器件的终端结构，其包括N型衬底、形成于所述N型衬底表面的第一P型注入区与第二P型注入区、形成于所述N型衬底、所述第一及第二P型注入区表面的N型外延层、贯穿所述N型外延层且分别对应所述第一P型注入区与第二P型注入区的第一沟槽与第二沟槽、形成于所述两个沟槽中的多晶硅、形成于所述两个沟槽一侧的N型外延层表面的第三P型注入区、形成于所述两个沟槽之间的N型外延层表面的第四P型注入区、及形成于所述两个沟槽另外一侧的N型注入区。
在一种实施方式中，所述半导体功率器件的终端结构还包括介质层，所述介质层形成于所述N型外延层上、所述第三P型注入区上、所述第四P型注入区上、所述多晶硅上、及所述N型注入区上。
在一种实施方式中，所述介质层包括第一通孔、第二通孔、第三通孔及第四通孔，所述第一通孔对应所述第一沟槽的多晶硅，所述第二通孔对应所述第二沟槽的多晶硅，所述第三通孔对应所述第三P型注入区、所述第四通孔对应所述第四P型注入区。
在一种实施方式中，所述半导体功率器件的终端结构还包括金属层，所述金属层形成于所述介质层上方，所述金属层包括第一部分及第二部分，所述第一部分通过所述第一通孔及第三通孔连接所述第一沟槽的多晶硅及所述第三P型注入区，所述第二部分通过所述第二通孔及所述第四通孔连接所述第二沟槽的多晶硅及所述第四P型注入区。
在一种实施方式中，所述第三P型注入区的深度小于所述N型注入区的深度。
一种半导体功率器件，其包括有源区及形成于所述有源区外围的终端结构，所述终端结构采用上述任意一种半导体功率器件的终端结构。
一种半导体功率器件的终端结构的制作方法，其包括如下步骤：
提供N型衬底，在所述N型衬底表面形成第一P型注入区及第二P型注入区，在所述N型衬底、所述第一及第二P型注入区上形成N型外延层；
使用第一光刻胶作为掩膜，分别对所述N型外延层表面进行P型离子注入及N型离子注入形成第三P型注入区及N型注入区，去除所述第一光刻胶；
在所述N型外延层上、所述第三P型注入区及所述N型注入区上形成氧化硅层，使用第二光刻胶作为掩膜，对所述介质层进行刻蚀形成贯穿所述氧化硅层的第一刻蚀窗口及第二刻蚀窗口，所述第一及第二刻蚀窗口分别对应所述第一及第二P型注入区，去除所述第二光刻胶；
使用所述氧化硅层作为掩膜，利用所述第一及第二刻蚀窗口对所述N型外延层进行刻蚀，从而形成贯穿所述N型外延层且对应所述第一P型注入区的第一沟槽及贯穿所述N型外延层且对应所述第二P型注入区的第二沟槽；
在所述第一及第二沟槽中、所述第一及第二刻蚀窗口中、及所述氧化硅层上形成多晶硅，所述第一及第二沟槽中的多晶硅分别连接所述第一及第二P型注入区；
去除所述第一及第二刻蚀窗口中、所述氧化硅层上的多晶硅，使得所述第一及第二沟槽中的多晶硅被保留；
去除所述氧化硅层，使用第三光刻胶作为掩膜，对所述两个沟槽之间的N型外延层进行P型离子注入；及
去除所述第三光刻胶，进行热退火激活所述P型离子形成第四P型注入区。
在一种实施方式中，所述制作方法还包括如下步骤：在所述N型外延层上、所述第一及第二沟槽的多晶硅上、所述第三及第四P型注入区上形成介质层；及在所述介质层中形成对应所述第一沟槽的多晶硅的第一通孔、对应所述第二沟槽的多晶硅的第二通孔、对应所述第三P型注入区的第三通孔及对应所述第四P型注入区的第四通孔。
在一种实施方式中，所述制作方法还包括如下步骤：在所述介质层上形成金属层，所属金属层包括第一部分及第二部分，所述第一部分通过所述第一通孔及第三通孔连接所述第一沟槽的多晶硅及所述第三P型注入区，所述第二部分通过所述第二通孔及所述第四通孔连接所述第二沟槽的多晶硅及所述第四P型注入区。
在一种实施方式中，所述第三P型注入区的深度小于所述N型注入区的深度。
本发明的提出的半导体功率器件、半导体功率器件的终端结构及其制作方法中，在传统终端结构基础上，作为主结的第三P型注入区和第四P型注入区可以分别电连接外部电压。在反偏时使得第三P型注入区到第四P型注入区线性上升，而硅和氧化硅界面处的电位上升更快，这样能够增加反偏时耗尽层的宽度，降低介质层末端的电场强度，提高器件击穿电压，减小分压区域面积，降低器件制造成本。同时多晶硅和第一、第二P型注入区连接，形成新的寄生电容，两个寄生电容并联，降低了寄生电容的大小。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1是本发明半导体功率器件的平面结构示意图。
图2是图1所示半导体功率器件的终端结构的剖面结构示意图。
图3是图2所示半导体功率器件的终端结构的制作方法的流程图。
图4-图12是图3所示制作方法的各步骤的结构示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1，图1是本发明半导体功率器件的平面结构示意图，所述半导体功率器件包括有源区、位于所述有源区外围的终端结构。所述终端结构包括邻近所述有源区的分压区域、位于所述分压区域外围的截止环、及位于所述截止环外围的划片道。
请参阅图2，图2是图1所示半导体功率器件的终端结构的剖面结构示意图。所述半导体功率器件的终端结构包括N型衬底、形成于所述N型衬底表面的第一P型注入区与第二P型注入区、形成于所述N型衬底、所述第一及第二P型注入区表面的N型外延层、贯穿所述N型外延层且分别对应所述第一P型注入区与第二P型注入区的第一沟槽与第二沟槽、形成于所述两个沟槽中的多晶硅、形成于所述两个沟槽一侧的N型外延层表面的第三P型注入区、形成于所述两个沟槽之间的N型外延层表面的第四P型注入区、形成于所述两个沟槽另外一侧的N型注入区、介质层及金属层。
所述介质层形成于所述N型外延层上、所述第三P型注入区上、所述第四P型注入区上、所述多晶硅上、及所述N型注入区上。所述介质层包括第一通孔、第二通孔、第三通孔及第四通孔，所述第一通孔对应所述第一沟槽的多晶硅，所述第二通孔对应所述第二沟槽的多晶硅，所述第三通孔对应所述第三P型注入区、所述第四通孔对应所述第四P型注入区。所述金属层形成于所述介质层上方，所述金属层包括第一部分及第二部分，所述第一部分通过所述第一通孔及第三通孔连接所述第一沟槽的多晶硅及所述第三P型注入区，所述第二部分通过所述第二通孔及所述第四通孔连接所述第二沟槽的多晶硅及所述第四P型注入区。其中，所述第三P型注入区的深度小于所述N型注入区的深度。
请参阅图3-图10，图3是图2所示半导体功率器件的终端结构的制作方法的流程图，图4-图12是图3所示制作方法的各步骤的结构示意图。
所述半导体功率器件的终端结构的制作方法包括如下步骤S1-S10。
步骤S1，请参阅图4，提供N型衬底，在所述N型衬底表面形成第一P型注入区及第二P型注入区，在所述N型衬底、所述第一及第二P型注入区上形成N型外延层。
步骤S2，请参阅图5，使用第一光刻胶作为掩膜，分别对所述N型外延层表面进行P型离子注入及N型离子注入形成第三P型注入区及N型注入区，去除所述第一光刻胶。
步骤S3，请参阅图6，在所述N型外延层上、所述第三P型注入区及所述N型注入区上形成氧化硅层，使用第二光刻胶作为掩膜，对所述介质层进行刻蚀形成贯穿所述氧化硅层的第一刻蚀窗口及第二刻蚀窗口，所述第一及第二刻蚀窗口分别对应所述第一及第二P型注入区，去除所述第二光刻胶。所述步骤S3中，所述刻蚀可以为干法刻蚀。
步骤S4，请参阅图7，使用所述氧化硅层作为掩膜，利用所述第一及第二刻蚀窗口对所述N型外延层进行刻蚀，从而形成贯穿所述N型外延层且对应所述第一P型注入区的第一沟槽及贯穿所述N型外延层且对应所述第二P型注入区的第二沟槽。
步骤S5，请参阅图8，在所述第一及第二沟槽中、所述第一及第二刻蚀窗口中、及所述氧化硅层上形成多晶硅，所述第一及第二沟槽中的多晶硅分别连接所述第一及第二P型注入区。
步骤S6，请参阅图9，去除所述第一及第二刻蚀窗口中、所述氧化硅层上的多晶硅，使得所述第一及第二沟槽中的多晶硅被保留。
步骤S7，请参阅图10，去除所述氧化硅层，使用第三光刻胶作为掩膜，对所述两个沟槽之间的N型外延层进行P型离子注入。
步骤S8，请参阅图11，去除所述第三光刻胶，进行热退火激活所述P型离子形成第四P型注入区。
步骤S9，请参阅图12，在所述N型外延层上、所述第一及第二沟槽的多晶硅上、所述第三及第四P型注入区上形成介质层；及在所述介质层中形成对应所述第一沟槽的多晶硅的第一通孔、对应所述第二沟槽的多晶硅的第二通孔、对应所述第三P型注入区的第三通孔及对应所述第四P型注入区的第四通孔。所述步骤S9中，可以采用干法刻蚀形成所述第一、第二、第三及第四通孔。
步骤S10，请参阅图1，在所述介质层上形成金属层，所属金属层包括第一部分及第二部分，所述第一部分通过所述第一通孔及第三通孔连接所述第一沟槽的多晶硅及所述第三P型注入区，所述第二部分通过所述第二通孔及所述第四通孔连接所述第二沟槽的多晶硅及所述第四P型注入区。其中所述步骤S10中，可以使用第四光刻胶作为掩膜，干法或湿法刻蚀所述金属层，使得所述金属层分隔为所述第一部分及第二部分。
本发明的提出的半导体功率器件、半导体功率器件的终端结构及其制作方法中，在传统终端结构基础上，作为主结的第三P型注入区和第四P型注入区可以分别通过金属层电连接外部电压。在反偏时所述金属层使得第三P型注入区到第四P型注入区线性上升，而硅和氧化硅界面处的电位上升更快，这样能够增加反偏时耗尽层的宽度，降低介质层末端的电场强度，提高器件击穿电压，减小分压区域面积，降低器件制造成本。同时多晶硅和第一、第二P型注入区连接，形成新的寄生电容，两个寄生电容并联，降低了寄生电容的大小。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
Claims (10)
1.一种半导体功率器件的终端结构，其特征在于：所述半导体功率器件的终端结构包括N型衬底、形成于所述N型衬底表面的第一P型注入区与第二P型注入区、形成于所述N型衬底、所述第一及第二P型注入区表面的N型外延层、贯穿所述N型外延层且分别对应所述第一P型注入区与第二P型注入区的第一沟槽与第二沟槽、形成于所述第一沟槽与所述第二沟槽中的多晶硅、形成于所述第一沟槽与所述第二沟槽一侧的N型外延层表面的第三P型注入区、形成于所述第一沟槽与所述第二沟槽之间的N型外延层表面的第四P型注入区、及形成于所述第一沟槽与所述第二沟槽另外一侧的N型注入区。
2.如权利要求1所述的半导体功率器件的终端结构，其特征在于：所述半导体功率器件的终端结构还包括介质层，所述介质层形成于所述N型外延层上、所述第三P型注入区上、所述第四P型注入区上、所述多晶硅上、及所述N型注入区上。
3.如权利要求2所述的半导体功率器件的终端结构，其特征在于：所述介质层包括第一通孔、第二通孔、第三通孔及第四通孔，所述第一通孔对应所述第一沟槽的多晶硅，所述第二通孔对应所述第二沟槽的多晶硅，所述第三通孔对应所述第三P型注入区、所述第四通孔对应所述第四P型注入区。
4.如权利要求3所述的半导体功率器件的终端结构，其特征在于：所述半导体功率器件的终端结构还包括金属层，所述金属层形成于所述介质层上方，所述金属层包括第一部分及第二部分，所述第一部分通过所述第一通孔及第三通孔连接所述第一沟槽的多晶硅及所述第三P型注入区，所述第二部分通过所述第二通孔及所述第四通孔连接所述第二沟槽的多晶硅及所述第四P型注入区。
5.如权利要求1所述的半导体功率器件的终端结构，其特征在于；所述第三P型注入区的深度小于所述N型注入区的深度。
6.一种半导体功率器件，其包括有源区及形成于所述有源区外围的终端结构，其特征在于：所述终端结构采用如权利要求1-5项任意一项所述的半导体功率器件的终端结构。
7.一种半导体功率器件的终端结构的制作方法，其包括如下步骤：
提供N型衬底，在所述N型衬底表面形成第一P型注入区及第二P型注入区，在所述N型衬底、所述第一及第二P型注入区上形成N型外延层；
使用第一光刻胶作为掩膜，分别对所述N型外延层表面进行P型离子注入及N型离子注入形成第三P型注入区及N型注入区，去除所述第一光刻胶；
在所述N型外延层上、所述第三P型注入区及所述N型注入区上形成氧化硅层，使用第二光刻胶作为掩膜，对介质层进行刻蚀形成贯穿所述氧化硅层的第一刻蚀窗口及第二刻蚀窗口，所述第一及第二刻蚀窗口分别对应所述第一及第二P型注入区，去除所述第二光刻胶；
使用所述氧化硅层作为掩膜，利用所述第一及第二刻蚀窗口对所述N型外延层进行刻蚀，从而形成贯穿所述N型外延层且对应所述第一P型注入区的第一沟槽及贯穿所述N型外延层且对应所述第二P型注入区的第二沟槽；
在所述第一及第二沟槽中、所述第一及第二刻蚀窗口中、及所述氧化硅层上形成多晶硅，所述第一及第二沟槽中的多晶硅分别连接所述第一及第二P型注入区；
去除所述第一及第二刻蚀窗口中、所述氧化硅层上的多晶硅，使得所述第一及第二沟槽中的多晶硅被保留；
去除所述氧化硅层，使用第三光刻胶作为掩膜，对所述第一沟槽与所述第二沟槽之间的N型外延层进行P型离子注入；及
去除所述第三光刻胶，进行热退火激活所述P型离子形成第四P型注入区。
8.如权利要求7所述的半导体功率器件的终端结构的制作方法，其特征在于：所述制作方法还包括如下步骤：在所述N型外延层上、所述第一及第二沟槽的多晶硅上、所述第三及第四P型注入区上形成介质层；及在所述介质层中形成对应所述第一沟槽的多晶硅的第一通孔、对应所述第二沟槽的多晶硅的第二通孔、对应所述第三P型注入区的第三通孔及对应所述第四P型注入区的第四通孔。
9.如权利要求8所述的半导体功率器件的终端结构的制作方法，其特征在于：所述制作方法还包括如下步骤：在所述介质层上形成金属层，所属金属层包括第一部分及第二部分，所述第一部分通过所述第一通孔及第三通孔连接所述第一沟槽的多晶硅及所述第三P型注入区，所述第二部分通过所述第二通孔及所述第四通孔连接所述第二沟槽的多晶硅及所述第四P型注入区。
10.如权利要求7所述的半导体功率器件的终端结构的制作方法，其特征在于：所述第三P型注入区的深度小于所述N型注入区的深度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711299201.6A CN107994067B (zh) | 2017-12-08 | 2017-12-08 | 半导体功率器件、半导体功率器件的终端结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711299201.6A CN107994067B (zh) | 2017-12-08 | 2017-12-08 | 半导体功率器件、半导体功率器件的终端结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107994067A CN107994067A (zh) | 2018-05-04 |
| CN107994067B true CN107994067B (zh) | 2020-08-28 |
Family
ID=62037037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711299201.6A Active CN107994067B (zh) | 2017-12-08 | 2017-12-08 | 半导体功率器件、半导体功率器件的终端结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107994067B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110211957B (zh) * | 2019-06-24 | 2024-06-11 | 南京华瑞微集成电路有限公司 | 一种双管芯器件及其制作方法 |
| CN114695557B (zh) * | 2022-03-31 | 2024-02-09 | 博研嘉信(北京)科技有限公司 | 一种锂电池充电管理的vdmos器件及其制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4955222B2 (ja) * | 2005-05-20 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| TWI614898B (zh) * | 2013-12-06 | 2018-02-11 | 達爾國際股份有限公司 | 終止區結構及其製造方法 |
| US9178015B2 (en) * | 2014-01-10 | 2015-11-03 | Vishay General Semiconductor Llc | Trench MOS device having a termination structure with multiple field-relaxation trenches for high voltage applications |
-
2017
- 2017-12-08 CN CN201711299201.6A patent/CN107994067B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107994067A (zh) | 2018-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107316899B (zh) | 半超结器件及其制造方法 | |
| US8759202B2 (en) | Semiconductor device and manufacturing method | |
| US9520463B2 (en) | Super junction semiconductor device including edge termination | |
| CN102130150A (zh) | 半导体器件结终端结构 | |
| CN105679816A (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| EP3509110A1 (en) | Component having integrated junction field-effect transistor, and method for manufacturing same | |
| CN107994067B (zh) | 半导体功率器件、半导体功率器件的终端结构及其制作方法 | |
| CN108598151B (zh) | 能提高耐压能力的半导体器件终端结构及其制造方法 | |
| CN108091684B (zh) | 超结金属氧化物场效应晶体管 | |
| CN108091683B (zh) | 半导体功率器件的超结结构及其制作方法 | |
| CN108063159B (zh) | 半导体功率器件的终端结构、半导体功率器件及其制作方法 | |
| CN110600552B (zh) | 具有快速反向恢复特性的功率半导体器件及其制作方法 | |
| CN102637731A (zh) | 一种沟槽功率mos器件的终端结构及其制造方法 | |
| US20150144990A1 (en) | Power semiconductor device and method of manufacturing the same | |
| CN112635548A (zh) | 一种沟槽mosfet器件的终端结构及制造方法 | |
| CN104103693A (zh) | 一种u形沟槽的功率器件及其制造方法 | |
| CN108110056B (zh) | 垂直双扩散场效应晶体管及其制作方法 | |
| CN108091695B (zh) | 垂直双扩散场效应晶体管及其制作方法 | |
| CN114530504B (zh) | 一种高阈值电压SiC MOSFET器件及其制造方法 | |
| CN108110041B (zh) | 半导体功率器件及其制作方法 | |
| CN211017082U (zh) | 一种超结型mosfet器件 | |
| CN108054196B (zh) | 半导体功率器件的终端结构及其制作方法 | |
| CN107359119B (zh) | 一种超结功率器件及其制造方法 | |
| CN107316816B (zh) | 一种沟槽型功率器件及其制作方法 | |
| KR20150052390A (ko) | 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200728 Address after: 318050 Licun, Luqiao, Taizhou, Zhejiang Province, 38 Applicant after: Li Youhong Address before: 518000 Guangdong city of Shenzhen province Baoan District Fuyong Street Peace community Junfeng Industrial Zone A3 building the first floor Applicant before: SHENZHEN JINGTE SMART MANUFACTURING TECHNOLOGY Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220909 Address after: 518055 408, 4th floor, Rainbow Technology Building, No. 36, Gaoxin North 6th Road, songpingshan community, Xili street, Nanshan District, Shenzhen, Guangdong Province Patentee after: Huayan Weifu Technology (Shenzhen) Co.,Ltd. Address before: 318050 Licun, Luqiao, Taizhou, Zhejiang Province, 38 Patentee before: Li Youhong |