CN108110056B - 垂直双扩散场效应晶体管及其制作方法 - Google Patents
垂直双扩散场效应晶体管及其制作方法 Download PDFInfo
- Publication number
- CN108110056B CN108110056B CN201711327468.1A CN201711327468A CN108110056B CN 108110056 B CN108110056 B CN 108110056B CN 201711327468 A CN201711327468 A CN 201711327468A CN 108110056 B CN108110056 B CN 108110056B
- Authority
- CN
- China
- Prior art keywords
- type
- silicon oxide
- injection region
- epitaxy
- type injection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 238000002347 injection Methods 0.000 claims abstract description 91
- 239000007924 injection Substances 0.000 claims abstract description 91
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 65
- 238000000407 epitaxy Methods 0.000 claims abstract description 65
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 65
- 230000005669 field effect Effects 0.000 claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 229920005591 polysilicon Polymers 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000002513 implantation Methods 0.000 claims description 38
- 239000002184 metal Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 16
- 230000000149 penetrating effect Effects 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 238000005468 ion implantation Methods 0.000 claims description 6
- 102000004129 N-Type Calcium Channels Human genes 0.000 claims description 4
- 108090000699 N-Type Calcium Channels Proteins 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 2
- 238000000137 annealing Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 11
- 108091006146 Channels Proteins 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种垂直双扩散场效应晶体管包括N型衬底、形成于型衬底上的N型外延、形成于N型外延表面的第一、第二P型注入区、形成于N型外延及第一、第二P型注入区上的P型外延、形成于P型外延层表面且位置分别与第一P、第二P型注入区对应的第一N型注入区与第二N型注入区、形成于P型外延层、第一、第二N型注入区上的氧化硅层、贯穿氧化硅层与第一N型注入区并分别延伸至第一、第二P型注入区中的第一沟槽与第二沟槽、形成于第一及第二沟槽内壁且与氧化硅层连接的氧化硅、贯穿第一与第二沟槽之间的氧化硅层且对应P型外延及第一及第二N型注入区的开口、及形成于第一及第二沟槽中的氧化硅层表面的多晶硅。
Description
【技术领域】
本发明涉及半导体芯片制作技术领域，特别地，涉及一种垂直双扩散场效应晶体管(VDMOS)及其制作方法。
【背景技术】
垂直双扩散场效应晶体管(VDMOS)的漏源两极分别在器件的两侧，使电流在器件内部垂直流通，增加了电流密度，改善了额定电流，单位面积的导通电阻也较小，是一种用途非常广泛的功率器件。
对于功率器件来说，有两个极为重要的参数，一个是导通电阻，另一个是击穿电压。从功率器件在电子设备中的应用来说，希望导通电阻尽可能的小，而击穿电压越高越好。功率器件为了承受高电压，需要采用很厚的低掺杂外延层。通过增加外延层厚度或减小外延层的掺杂浓度，可以提高击穿电压，但这样做的同时却提高了导通电阻，不利于降低器件导通时的功率损耗。由此可见，一般的功率器件很难对导通电阻和击穿电压同时进行优化；也即是说，现有的作为主要功率器件的垂直双扩散场效应晶体管的性能较低。
有鉴于此，有必要提供一种垂直双扩散场效应晶体管及其制作方法，以解决现有技术存在的上述问题。
【发明内容】
本发明的其中一个目的在于为解决上述问题而提供一种垂直双扩散场效应晶体管及其制作方法。
一种N型沟道垂直双扩散场效应晶体管，其包括N型衬底、形成于所述型衬底上的N型外延、形成于所述N型外延表面的第一P型注入区与第二P型注入区、形成于所述N型外延及所述第一、第二P型注入区上的P型外延、形成于所述P型外延层表面且位置分别与所述第一P型注入区与所述第二P型注入区对应的第一N型注入区与第二N型注入区、形成于所述P型外延层、所述第一、第二N型注入区上的氧化硅层、贯穿所述氧化硅层与所述第一N型注入区并延伸至所述第一P型注入区中的第一沟槽、贯穿所述氧化硅层与所述第二N型注入区并延伸至所述第二P型注入区中的第二沟槽、形成于所述第一及第二沟槽内壁且与所述氧化硅层连接的氧化硅、贯穿所述第一与第二沟槽之间的氧化硅层且对应所述P型外延及部分第一及第二N型注入区的开口、及形成于所述第一及第二沟槽中的氧化硅层表面的多晶硅。
在一种实施方式中，所述晶体管还包括第一金属层，所述第一金属层包括第一部分，所述第一部分位于所述第一沟槽远离所述第二沟槽一侧的氧化硅层上且连接所述第一沟槽中的多晶硅。
在一种实施方式中，所述第一金属层还包括第二部分，所述第二部分位于所述第二沟槽远离所述第一沟槽一侧的氧化硅层上且连接所述第一沟槽中的多晶硅。
在一种实施方式中，所述第一金属层还包括第三部分，所述第三部分位于所述开口中。
在一种实施方式中，所述晶体管还包括第二金属层，所述第二金属层形成于所述N型衬底远离所述N型外延的表面。
在一种实施方式中，所述第一及第二P型注入区均为P型高掺杂区域。
在一种实施方式中，所述第一及第二N型注入区均为N型高掺杂区域。
一种N型沟道垂直双扩散场效应晶体管的制作方法包括如下步骤：
提供具有N型外延的N型衬底，在所述N型外延上形成具有两个第一注入窗口的第一光刻胶；
利用所述两个第一注入窗口进行P型离子注入从而在所述N型外延表面形成第一P型注入区与第二P型注入区；
去除所述第一光刻胶，在所述N型外延与第一、第二P型注入区上依序形成P型外延、氧化硅层及第二光刻胶，采用所述第二光刻胶作为掩膜刻蚀所述氧化硅层从而形成贯穿所述氧化硅层且位置分别与所述第一、第二P型注入区的两个第二注入窗口；
去除所述第二光刻胶，使用所述两个第二注入窗口对所述P型外延进行N型离子注入；
进行热退火及对N型离子进行激活及推进从而在所述P型外延表面形成位置对应所述第一P型注入区的第一N型注入区以及位置对应所述第二P型注入区的第二N型注入区；
形成贯穿所述第一N型注入区与所述P型外延并延伸至所述第一P型注入区中的第一沟槽与贯穿所述第二N型注入区与所述P型外延并延伸至所述第二P型注入区中的第二沟槽；
在所述第一沟槽内壁及第二沟槽内壁形成氧化硅；
在所述第一及第二沟槽中的氧化硅上及所述氧化硅层上形成多晶硅；
去除所述氧化硅层上的多晶硅；
形成贯穿所述第一沟槽与第二沟槽之间的氧化硅层的开口。
在一种实施方式中，所述制作方法还包括如下步骤：形成第一金属层，所述第一金属层包括第一部分、第二部分及第三部分，所述第一部分位于所述第一沟槽远离所述第二沟槽一侧的氧化硅层上且连接所述第一沟槽中的多晶硅，所述第二部分位于所述第二沟槽远离所述第一沟槽一侧的氧化硅层上且连接所述第一沟槽中的多晶硅，所述第三部分位于所述开口中。
在一种实施方式中，所述制作方法还包括以下步骤：形成第二金属层，所述第二金属层形成于所述N型衬底远离所述N型外延的表面。
相较于现有技术，本发明提供的垂直双扩散场效应晶体管的制作方法通过选择性注入形成P型注入区，再进行P型外延，所述P型注入区保证的器件击穿电压，并且晶体管的沟道位于P型外延层内，避免了传统使用注入形成P型区域，导致沟道漏电和迁移率低的问题。因此，采用本发明提供的垂直双扩散场效应晶体管的制作方法，不仅能够降低器件导通电阻，还能够提高器件击穿电压，因此采用上述方法制作而成的垂直双扩散场效应晶体管的整体性能可以得到显著的提升。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1为本发明提供的垂直双扩散场效应晶体管的剖面结构示意图。
图2至图10是图1所示垂直双扩散场效应晶体管的制作方法各步骤的剖面结构示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明提供的垂直双扩散场效应晶体管的制作方法可以应用于功率器件，比如注入外延垂直双扩散场效应晶体管(VDMOS)的制作，进一步地，本发明提供的垂直双扩散场效应晶体管的制作方法主要适用于N型沟道垂直双扩散场效应晶体管。作为一种优选的实现方案，所述垂直双扩散场效应晶体管的制作方法主要用选择性注入形成P型注入区，再进行P型外延，所述P型注入区保证的器件击穿电压，并且沟道位于P型外延层内，避免了传统使用注入形成P型区域，导致沟道漏电和迁移率低的问题。因此，采用本发明提供的垂直双扩散场效应晶体管的制作方法，不仅能够降低器件导通电阻，还能够提高器件击穿电压，因此采用上述方法制作而成的垂直双扩散场效应晶体管的整体性能可以得到显著的提升。
请参阅图1，图1为本发明提供的垂直双扩散场效应晶体管的剖面结构示意图。所述垂直双扩散场效应晶体管为N型沟道垂直双扩散场效应晶体管，其包括N型衬底、形成于所述型衬底上的N型外延、形成于所述N型外延表面的第一P型注入区与第二P型注入区、形成于所述N型外延及所述第一、第二P型注入区上的P型外延、形成于所述P型外延层表面且位置分别与所述第一P型注入区与所述第二P型注入区对应的第一N型注入区与第二N型注入区、形成于所述P型外延层、所述第一、第二N型注入区上的氧化硅层、贯穿所述氧化硅层与所述第一N型注入区并延伸至所述第一P型注入区中的第一沟槽、贯穿所述氧化硅层与所述第二N型注入区并延伸至所述第二P型注入区中的第二沟槽、形成于所述第一及第二沟槽内壁且与所述氧化硅层连接的氧化硅、贯穿所述第一与第二沟槽之间的氧化硅层且对应所述P型外延及部分第一及第二N型注入区的开口、形成于所述第一及第二沟槽中的氧化硅层表面的多晶硅、第一金属层及第二金属层。
所述第一金属层包括第一部分、第二部分及第三部分，所述第一部分位于所述第一沟槽远离所述第二沟槽一侧的氧化硅层上且连接所述第一沟槽中的多晶硅。所述第二部分位于所述第二沟槽远离所述第一沟槽一侧的氧化硅层上且连接所述第一沟槽中的多晶硅。所述第三部分位于所述开口中。所述第二金属层形成于所述N型衬底远离所述N型外延的表面。
本实施方式中，所述第一及第二P型注入区均为P型高掺杂区域。所述第一及第二N型注入区均为N型高掺杂区域。所述氧化硅可以作为栅氧化层。
请参阅图2至图10，所述垂直双扩散场效应晶体管的制作方法包括如下步骤S1-S12。
步骤S1，请参阅图2，提供具有N型外延的N型衬底，在所述N型外延上形成具有两个第一注入窗口的第一光刻胶。
步骤S2，请参阅图3，利用所述两个第一注入窗口进行P型离子注入从而在所述N型外延表面形成第一P型注入区与第二P型注入区。
步骤S3，请参阅图4，去除所述第一光刻胶，在所述N型外延与第一、第二P型注入区上依序形成P型外延、氧化硅层及第二光刻胶，采用所述第二光刻胶作为掩膜刻蚀所述氧化硅层从而形成贯穿所述氧化硅层且位置分别与所述第一、第二P型注入区的两个第二注入窗口。所述步骤S3中，所述刻蚀可以为干法刻蚀。
步骤S4，请参阅图5，去除所述第二光刻胶，使用所述两个第二注入窗口对所述P型外延进行N型离子注入。
步骤S5，请参阅图6，进行热退火及对N型离子进行激活及推进从而在所述P型外延表面形成位置对应所述第一P型注入区的第一N型注入区以及位置对应所述第二P型注入区的第二N型注入区。
步骤S6，请参阅图7，形成贯穿所述第一N型注入区与所述P型外延并延伸至所述第一P型注入区中的第一沟槽与贯穿所述第二N型注入区与所述P型外延并延伸至所述第二P型注入区中的第二沟槽。所述步骤S6中，所述刻蚀为干法刻蚀。
步骤S7，请参阅图8，在所述第一沟槽内壁及第二沟槽内壁形成氧化硅。所述氧化硅可以作为栅氧化层。
步骤S8，请参阅图9，在所述第一及第二沟槽中的氧化硅上及所述氧化硅层上形成多晶硅。
步骤S9，请参阅图10，去除所述氧化硅层上的多晶硅。
步骤S10，请参阅图1，形成贯穿所述第一沟槽与第二沟槽之间的氧化硅层的开口。
步骤S11，请参阅图1，形成第一金属层，所述第一金属层包括第一部分、第二部分及第三部分，所述第一部分位于所述第一沟槽远离所述第二沟槽一侧的氧化硅层上且连接所述第一沟槽中的多晶硅，所述第二部分位于所述第二沟槽远离所述第一沟槽一侧的氧化硅层上且连接所述第一沟槽中的多晶硅，所述第三部分位于所述开口中。
步骤S12，请参阅图1，形成第二金属层，所述第二金属层形成于所述N型衬底远离所述N型外延的表面。
相较于现有技术，本发明提供的垂直双扩散场效应晶体管的制作方法通过选择性注入形成P型注入区，再进行P型外延，所述P型注入区保证的器件击穿电压，并且晶体管的沟道位于P型外延层内，避免了传统使用注入形成P型区域，导致沟道漏电和迁移率低的问题。因此，采用本发明提供的垂直双扩散场效应晶体管的制作方法，不仅能够降低器件导通电阻，还能够提高器件击穿电压，因此采用上述方法制作而成的垂直双扩散场效应晶体管的整体性能可以得到显著的提升。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
Claims (7)
1.一种N型沟道垂直双扩散场效应晶体管，其特征在于：所述晶体管包括N型衬底、形成于所述型衬底上的N型外延、形成于所述N型外延表面的第一P型注入区与第二P型注入区、形成于所述N型外延及所述第一、第二P型注入区上的P型外延、形成于所述P型外延层表面且位置分别与所述第一P型注入区与所述第二P型注入区对应的第一N型注入区与第二N型注入区、形成于所述P型外延层、所述第一、第二N型注入区上的氧化硅层、贯穿所述氧化硅层与所述第一N型注入区并延伸至所述第一P型注入区中的第一沟槽、贯穿所述氧化硅层与所述第二N型注入区并延伸至所述第二P型注入区中的第二沟槽、形成于所述第一及第二沟槽内壁且与所述氧化硅层连接的氧化硅、贯穿所述第一与第二沟槽之间的氧化硅层且对应所述P型外延及部分第一及第二N型注入区的开口、及形成于所述第一及第二沟槽中的氧化硅层表面的多晶硅；所述晶体管还包括第一金属层，所述第一金属层包括第一部分，所述第一部分位于所述第一沟槽远离所述第二沟槽一侧的氧化硅层上且连接所述第一沟槽中的多晶硅；所述第一金属层还包括第二部分，所述第二部分位于所述第二沟槽远离所述第一沟槽一侧的氧化硅层上且连接所述第一沟槽中的多晶硅；所述第一金属层还包括第三部分，所述第三部分位于所述开口中。
2.如权利要求1所述的N型沟道垂直双扩散场效应晶体管，其特征在于：所述晶体管还包括第二金属层，所述第二金属层形成于所述N型衬底远离所述N型外延的表面。
3.如权利要求1所述的N型沟道垂直双扩散场效应晶体管，其特征在于：所述第一及第二P型注入区均为P型高掺杂区域。
4.如权利要求1所述的N型沟道垂直双扩散场效应晶体管，其特征在于：所述第一及第二N型注入区均为N型高掺杂区域。
5.一种N型沟道垂直双扩散场效应晶体管的制作方法，其特征在于：所述制作方法包括如下步骤：
提供具有N型外延的N型衬底，在所述N型外延上形成具有两个第一注入窗口的第一光刻胶；
利用所述两个第一注入窗口进行P型离子注入从而在所述N型外延表面形成第一P型注入区与第二P型注入区；
去除所述第一光刻胶，在所述N型外延与第一、第二P型注入区上依序形成P型外延、氧化硅层及第二光刻胶，采用所述第二光刻胶作为掩膜刻蚀所述氧化硅层从而形成贯穿所述氧化硅层且位置分别与所述第一、第二P型注入区的两个第二注入窗口；
去除所述第二光刻胶，使用所述两个第二注入窗口对所述P型外延进行N型离子注入；
进行热退火及对N型离子进行激活及推进从而在所述P型外延表面形成位置对应所述第一P型注入区的第一N型注入区以及位置对应所述第二P型注入区的第二N型注入区；
形成贯穿所述第一N型注入区与所述P型外延并延伸至所述第一P型注入区中的第一沟槽与贯穿所述第二N型注入区与所述P型外延并延伸至所述第二P型注入区中的第二沟槽；
在所述第一沟槽内壁及第二沟槽内壁形成氧化硅；
在所述第一及第二沟槽中的氧化硅上及所述氧化硅层上形成多晶硅；
去除所述氧化硅层上的多晶硅；
形成贯穿所述第一沟槽与第二沟槽之间的氧化硅层的开口。
6.如权利要求5所述的N型沟道垂直双扩散场效应晶体管的制作方法，其特征在于：所述制作方法还包括如下步骤：形成第一金属层，所述第一金属层包括第一部分、第二部分及第三部分，所述第一部分位于所述第一沟槽远离所述第二沟槽一侧的氧化硅层上且连接所述第一沟槽中的多晶硅，所述第二部分位于所述第二沟槽远离所述第一沟槽一侧的氧化硅层上且连接所述第一沟槽中的多晶硅，所述第三部分位于所述开口中。
7.如权利要求5所述的N型沟道垂直双扩散场效应 晶体管的制作方法，其特征在于：所述制作方法还包括以下步骤：形成第二金属层，所述第二金属层形成于所述N型衬底远离所述N型外延的表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711327468.1A CN108110056B (zh) | 2017-12-13 | 2017-12-13 | 垂直双扩散场效应晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711327468.1A CN108110056B (zh) | 2017-12-13 | 2017-12-13 | 垂直双扩散场效应晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108110056A CN108110056A (zh) | 2018-06-01 |
| CN108110056B true CN108110056B (zh) | 2020-10-16 |
Family
ID=62216681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711327468.1A Active CN108110056B (zh) | 2017-12-13 | 2017-12-13 | 垂直双扩散场效应晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108110056B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111244177A (zh) * | 2019-12-31 | 2020-06-05 | 江苏东海半导体科技有限公司 | 一种沟槽型mos器件的结构、制作工艺以及电子装置 |
| CN112614879A (zh) * | 2020-11-27 | 2021-04-06 | 株洲中车时代半导体有限公司 | 碳化硅器件的元胞结构、其制备方法及碳化硅器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101924104A (zh) * | 2009-06-12 | 2010-12-22 | 尼克森微电子股份有限公司 | 金属氧化物半导体的结构及其制造方法 |
| CN107316899A (zh) * | 2017-07-14 | 2017-11-03 | 何春晖 | 半超结器件及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1267415A3 (en) * | 2001-06-11 | 2009-04-15 | Kabushiki Kaisha Toshiba | Power semiconductor device having resurf layer |
-
2017
- 2017-12-13 CN CN201711327468.1A patent/CN108110056B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101924104A (zh) * | 2009-06-12 | 2010-12-22 | 尼克森微电子股份有限公司 | 金属氧化物半导体的结构及其制造方法 |
| CN107316899A (zh) * | 2017-07-14 | 2017-11-03 | 何春晖 | 半超结器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108110056A (zh) | 2018-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107316899B (zh) | 半超结器件及其制造方法 | |
| US9698248B2 (en) | Power MOS transistor and manufacturing method therefor | |
| EP3509101B1 (en) | Device integrating a junction field effect transistor and manufacturing method therefor | |
| TW201624706A (zh) | 溝槽式功率金氧半場效電晶體與其製造方法 | |
| WO2018041192A1 (zh) | 集成有结型场效应晶体管的器件及其制造方法 | |
| CN110350032A (zh) | 一种半导体器件 | |
| JP2018056463A (ja) | 半導体装置及びその製造方法 | |
| WO2018041082A1 (zh) | 集成有结型场效应晶体管的器件及其制造方法 | |
| WO2018040973A1 (zh) | 集成有耗尽型结型场效应晶体管的器件及其制造方法 | |
| US8575688B2 (en) | Trench device structure and fabrication | |
| CN108110056B (zh) | 垂直双扩散场效应晶体管及其制作方法 | |
| KR20090092718A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP5221976B2 (ja) | 半導体装置及びその製造方法 | |
| KR20000051294A (ko) | 전기적 특성이 향상된 디모스 전계 효과 트랜지스터 및 그 제조 방법 | |
| JP2007294759A (ja) | 半導体装置およびその製造方法 | |
| US20220367682A1 (en) | Semiconductor device and manufacturing method therefor | |
| JP2008103378A (ja) | 半導体装置とその製造方法 | |
| CN104576732A (zh) | 一种寄生FinFET的横向双扩散半导体器件 | |
| CN108091695B (zh) | 垂直双扩散场效应晶体管及其制作方法 | |
| CN107994067B (zh) | 半导体功率器件、半导体功率器件的终端结构及其制作方法 | |
| CN108054210B (zh) | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 | |
| CN108133894B (zh) | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 | |
| CN211017082U (zh) | 一种超结型mosfet器件 | |
| CN108133963B (zh) | 场效应管及其制作方法 | |
| CN112309853A (zh) | 屏蔽栅极沟槽结构的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200914 Address after: West, 2nd floor, building 2, No. 251, Jinyu Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 200120 Applicant after: SHANGHAI XINLONG SEMICONDUCTOR TECHNOLOGY Co.,Ltd. Address before: 518000 Guangdong city of Shenzhen province Baoan District Fuyong Street Peace community Junfeng Industrial Zone A3 building the first floor Applicant before: SHENZHEN JINGTE SMART MANUFACTURING TECHNOLOGY Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |