CN108133963B - 场效应管及其制作方法 - Google Patents
场效应管及其制作方法 Download PDFInfo
- Publication number
- CN108133963B CN108133963B CN201711397441.XA CN201711397441A CN108133963B CN 108133963 B CN108133963 B CN 108133963B CN 201711397441 A CN201711397441 A CN 201711397441A CN 108133963 B CN108133963 B CN 108133963B
- Authority
- CN
- China
- Prior art keywords
- groove
- gate oxide
- type
- silicon
- doped region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 41
- 239000010703 silicon Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 230000005669 field effect Effects 0.000 claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 4
- 239000001301 oxygen Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- 239000007943 implant Substances 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 3
- 229910000676 Si alloy Inorganic materials 0.000 claims description 3
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- -1 aluminum-silicon-copper Chemical compound 0.000 claims description 3
- 210000000746 body region Anatomy 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims 1
- 238000002513 implantation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种场效应管及其制作方法。所述场效应管的制作方法包括：提供SOI基底，所述SOI基底包括依序设置的硅衬底、埋氧层及顶层硅；将所述顶层硅形成P型低掺杂区；在所述P型低掺杂区表面形成N型高掺杂区；对所述N型高掺杂区及P型低掺杂区进行刻蚀，从而在所述N型高掺杂区表面形成第一沟槽以及在所述第一沟槽底部形成贯穿所述N型高掺杂区、所述P型低掺杂区、所述埋氧层并延伸至所述硅衬底中的两个与所述第一沟槽连通的第二沟槽；在所述第一沟槽及第二沟槽内壁形成栅氧化层；去除所述第二沟槽底部的栅氧化层；在所述第一沟槽及第二沟槽中的栅氧化层及硅衬底表面形成多晶硅；在所述多晶硅及所述栅氧化层上形成介质层、接触孔、漏极及源极。
Description
【技术领域】
本发明涉及半导体制造工艺技术领域，特别地，涉及一种场效应管及其制作方法。
【背景技术】
场效应管被广泛应用于开关电源领域。然而，现有场效应管中，因为栅极(Gate)是在沟道区的上方，所以沟道区仅仅受到沟道区上方的栅极的控制，对于沟道的底部，受栅极的影响很弱。源极到漏极的载流子有时就不受栅极的控制，产生漏电等问题。另外，对于常规的结构，栅极与源极和漏极都在同一侧。但是对于部分应用领域的封装，如果要求栅极与源漏极不在一侧的情况，对于场效应管的封装就会比较麻烦。
【发明内容】
本发明的其中一个目的在于为解决上述至少一个技术问题而提供一种场效应管及其制作方法。
一种场效应管的制作方法包括以下步骤：
提供SOI基底，所述SOI基底包括依序设置的硅衬底、埋氧层及顶层硅；
对所述顶层硅进行P型离子注入及驱入，从而将所述顶层硅形成P型低掺杂区；
对所述P型低掺杂区进行N型离子注入从而在所述P型低掺杂区表面形成N型高掺杂区；
对所述N型高掺杂区及P型低掺杂区进行刻蚀，从而在所述N型高掺杂区表面形成第一沟槽以及在所述第一沟槽底部形成贯穿所述N型高掺杂区、所述P型低掺杂区、所述埋氧层并延伸至所述硅衬底中的两个与所述第一沟槽连通的第二沟槽；
在所述第一沟槽及第二沟槽内壁形成栅氧化层；
对所述栅氧化层进行刻蚀，从而去除所述第二沟槽底部的栅氧化层；
在所述第一沟槽及第二沟槽中的栅氧化层及硅衬底表面形成多晶硅；
在所述多晶硅及所述栅氧化层上形成介质层，形成贯穿所述介质层及所述栅氧化层且分别对应所述第一沟槽两侧的N型高掺杂区的两个接触孔，形成漏极及源极，所述源极与漏极分别通过所述两个接触孔连接所述N型高掺杂区。
在一种实施方式中，所述P型注入的剂量在每平方厘米1的12次方到每平方厘米1的15次方的范围内，注入的能量在30KEV至200KEV的范围内；对进行P型体区的驱入的步骤的温度在600摄氏度到1200摄氏度的范围内，时间在30分钟到300分钟的范围内。
在一种实施方式中，所述N型离子的剂量在每平方厘米1的13次方到每平方厘米9的16次方的范围内，所述注入的能量在30KEV至200KEV的范围内。
在一种实施方式中，从平面上看，所述第一沟槽与第二沟槽的平面形状均为矩形，所述第二沟槽的平面尺寸小于所述第一沟槽，所述两个第二沟槽分别位于所述第一沟槽的上半部分与下半部分。
在一种实施方式中，所述栅氧化层的形成温度在600摄氏度至1200摄氏度的范围内。
在一种实施方式中，所述多晶硅的形成温度在500摄氏度至1200摄氏度的范围内，厚度在0.01um至0.5um的范围内。
在一种实施方式中，所述介质层的材料包括二氧化硅或者其他绝缘材料，厚度在0.01um至2um的范围内。
在一种实施方式中，所述源极及漏极的材料包括铝、铝硅合金或铝硅铜合金，厚度0.01um至3um的范围内。
一种场效应管，其包括硅衬底、依序形成于所述硅衬底上的埋氧层、P型低掺杂区与N型高掺杂区、形成于所述N型高掺杂区表面的第一沟槽、以及在所述第一沟槽底部形成贯穿所述N型高掺杂区、所述P型低掺杂区、所述埋氧层并延伸至所述硅衬底中的两个与所述第一沟槽连通的第二沟槽、在所述第一沟槽内壁及第二沟槽侧壁形成栅氧化层、在所述第一沟槽及第二沟槽中的栅氧化层及硅衬底表面形成的多晶硅、在所述多晶硅及所述栅氧化层上形成的介质层、贯穿所述介质层及所述栅氧化层且分别对应所述第一沟槽两侧的N型高掺杂区的两个接触孔漏极及源极、及分别通过所述两个接触孔连接所述两个N型高掺杂区的源极与漏极。
在一种实施方式中，所述源极及漏极分别用于连接源极引线端与漏极引线端，所述硅衬底远离所述埋氧层的一侧用于连接栅极引线端相较于现有技术，本发明场效应管及其制作方法采用SOI基底(Si—BOX--Si)，在制作栅极时，上方采用栅极沟槽的方式，下方利用SOI的硅衬底连接到上方的多晶硅栅极，使得沟道区上下方都受到栅极的控制，从而增强了栅极对沟道区的控制力，提升器件性能。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明场效应管的制作方法的流程图。
图2至图10为图1所示场效应管的制作方法的各步骤的结构示意图。
主要元件符号说明
硅衬底：Si衬底
顶层硅：Si
埋氧层：BOX
P型低掺杂区:P-
栅氧化层:GOX
多晶硅：Poly
N型区域：N+
介质层：ILD
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1-图10，图1为本发明场效应管的制作方法的流程图，图2-图10为图1所示场效应管的制作方法的各步骤的结构示意图。所述场效应管的制作方法包括以下步骤。
步骤S1，请参阅图2，提供SOI基底，所述SOI基底包括依序设置的硅衬底(Si衬底)、埋氧层(BOX)及顶层硅(Si)。
步骤S2，请参阅图3，对所述顶层硅进行P型离子注入及驱入，从而将所述顶层硅形成P型低掺杂区(P-)。所述P型注入的剂量在每平方厘米1的12次方到每平方厘米1的15次方的范围内，注入的能量在30KEV至200KEV的范围内；对进行P型体区的驱入的步骤的温度在600摄氏度到1200摄氏度的范围内，时间在30分钟到300分钟的范围内。
步骤S3，请参阅图4，对所述P型低掺杂区进行N型离子注入从而在所述P型低掺杂区表面形成N型高掺杂区(N+)。所述N型离子的剂量在每平方厘米1的13次方到每平方厘米9的16次方的范围内，所述注入的能量在30KEV至200KEV的范围内。
步骤S4，请参阅图5及图6(A)、图6(B)，所述图5为平面图，所述图6(A)、图6(B)分别为沿图5线A-A的剖面图及沿图6线B-B的剖面图，对所述N型高掺杂区及P型低掺杂区进行刻蚀，从而在所述N型高掺杂区表面形成第一沟槽以及在所述第一沟槽底部形成贯穿所述N型高掺杂区、所述P型低掺杂区、所述埋氧层并延伸至所述硅衬底中的两个与所述第一沟槽连通的第二沟槽。从平面上看，所述第一沟槽与第二沟槽的平面形状均为矩形，所述第二沟槽的平面尺寸小于所述第一沟槽，所述两个第二沟槽分别位于所述第一沟槽的上半部分与下半部分。
步骤S5，请参阅图7(A)、图7(B)，在所述第一沟槽及第二沟槽内壁形成栅氧化层(GOX)。所述栅氧化层的形成温度在600摄氏度至1200摄氏度的范围内。
步骤S6，请参阅图8(A)、图8(B)，对所述栅氧化层进行刻蚀，从而去除所述第二沟槽底部的栅氧化层。
步骤S7，请参阅图9(A)、图9(B)，在所述第一沟槽及第二沟槽中的栅氧化层及硅衬底表面形成多晶硅(Poly)。所述多晶硅的形成温度在500摄氏度至1200摄氏度的范围内，厚度在0.01um至0.5um的范围内。
步骤S8，请参阅图10(A)、图10(B)，在所述多晶硅及所述栅氧化层上形成介质层(ILD)，形成贯穿所述介质层及所述栅氧化层且分别对应所述第一沟槽两侧的N型高掺杂区的两个接触孔，形成漏极及源极，所述源极与漏极分别通过所述两个接触孔连接所述N型高掺杂区。所述介质层的材料包括二氧化硅或者其他绝缘材料，厚度在0.01um至2um的范围内。所述源极及漏极的材料包括铝、铝硅合金或铝硅铜合金，厚度0.01um至3um的范围内。
进一步地，如图10所示，所述制作方法获得的场效应管包括硅衬底(Si衬底)、依序形成于所述硅衬底上的埋氧层(BOX)、P型低掺杂区(P-)与N型高掺杂区(N+)、形成于所述N型高掺杂区表面的第一沟槽、以及在所述第一沟槽底部形成贯穿所述N型高掺杂区、所述P型低掺杂区、所述埋氧层并延伸至所述硅衬底中的两个与所述第一沟槽连通的第二沟槽、在所述第一沟槽内壁及第二沟槽侧壁形成栅氧化层(GOX)、在所述第一沟槽及第二沟槽中的栅氧化层及硅衬底表面形成的多晶硅(Poly)、在所述多晶硅及所述栅氧化层上形成的介质层、贯穿所述介质层(ILD)及所述栅氧化层且分别对应所述第一沟槽两侧的N型高掺杂区的两个接触孔漏极及源极、及分别通过所述两个接触孔连接所述两个N型高掺杂区的源极与漏极。其中，所述源极及漏极分别用于连接源极引线端与漏极引线端，所述硅衬底远离所述埋氧层的一侧用于连接栅极引线端。
相较于现有技术，本发明场效应管及其制作方法采用SOI基底(Si—BOX--Si)，在制作栅极时，上方采用栅极沟槽的方式，下方利用SOI的硅衬底连接到上方的多晶硅栅极，使得沟道区上下方都受到栅极的控制，从而增强了栅极对沟道区的控制力，提升器件性能。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
Claims (10)
1.一种场效应管的制作方法，其特征在于：所述制作方法包括以下步骤：
提供SOI基底，所述SOI基底包括依序设置的硅衬底、埋氧层及顶层硅；
对所述顶层硅进行P型离子注入及驱入，从而将所述顶层硅形成P型低掺杂区；
对所述P型低掺杂区进行N型离子注入从而在所述P型低掺杂区表面形成N型高掺杂区；
对所述N型高掺杂区及P型低掺杂区进行刻蚀，从而在所述N型高掺杂区表面形成第一沟槽以及在所述第一沟槽底部形成贯穿所述N型高掺杂区、所述P型低掺杂区、所述埋氧层并延伸至所述硅衬底中的两个与所述第一沟槽连通的第二沟槽；
在所述第一沟槽及第二沟槽内壁形成栅氧化层；
对所述栅氧化层进行刻蚀，从而去除所述第二沟槽底部的栅氧化层；
在所述第一沟槽及第二沟槽中的栅氧化层及硅衬底表面形成多晶硅；
在所述多晶硅及所述栅氧化层上形成介质层，形成贯穿所述介质层及所述栅氧化层且分别对应所述第一沟槽两侧的N型高掺杂区的两个接触孔，形成漏极及源极，所述源极与漏极分别通过所述两个接触孔连接所述N型高掺杂区。
2.如权利要求1所述的场效应管的制作方法，其特征在于，所述P型注入的剂量在
每平方厘米到
每平方厘米的范围内，注入的能量在30KEV至200KEV的范围内；对进行P型体区的驱入的步骤的温度在600摄氏度到1200摄氏度的范围内，时间在30分钟到300分钟的范围内。
3.如权利要求1所述的场效应管的制作方法，其特征在于，所述N型离子的剂量在
每平方厘米到
每平方厘米的范围内，所述注入的能量在30KEV至200KEV的范围内。
4.如权利要求1所述的场效应管的制作方法，其特征在于，从平面上看，所述第一沟槽与第二沟槽的平面形状均为矩形，所述第二沟槽的平面尺寸小于所述第一沟槽，所述两个第二沟槽分别位于所述第一沟槽的上半部分与下半部分。
5.如权利要求1所述的场效应管的制作方法，其特征在于，所述栅氧化层的形成温度在600摄氏度至1200摄氏度的范围内。
6.如权利要求1所述的场效应管的制作方法，其特征在于，所述多晶硅的形成温度在500摄氏度至1200摄氏度的范围内，厚度在0.01um至0.5um的范围内。
7.如权利要求1所述的场效应管的制作方法，其特征在于，所述介质层的材料包括二氧化硅或者其他绝缘材料，厚度在0.01um至2um的范围内。
8.如权利要求1所述的场效应管的制作方法，其特征在于，所述源极及漏极的材料包括铝、铝硅合金或铝硅铜合金，厚度0.01um至3um的范围内。
9.一种场效应管，其特征在于：所述场效应管包括硅衬底、依序形成于所述硅衬底上的埋氧层、P型低掺杂区与N型高掺杂区、形成于所述N型高掺杂区表面的第一沟槽、以及在所述第一沟槽底部形成贯穿N型高掺杂区、所述P型低掺杂区、所述埋氧层并延伸至所述硅衬底中的两个与所述第一沟槽连通的第二沟槽、在所述第一沟槽内壁及第二沟槽侧壁形成栅氧化层、在所述第一沟槽及第二沟槽中的栅氧化层及硅衬底表面形成的多晶硅、在所述多晶硅及所述栅氧化层上形成的介质层、贯穿所述介质层及所述栅氧化层且分别对应所述第一沟槽两侧的N型高掺杂区的两个接触孔、及分别通过所述两个接触孔连接所述两个N型高掺杂区的源极与漏极。
10.如权利要求9所述的场效应管，其特征在于，所述源极及漏极分别用于连接源极引线端与漏极引线端，所述硅衬底远离所述埋氧层的一侧用于连接栅极引线端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711397441.XA CN108133963B (zh) | 2017-12-21 | 2017-12-21 | 场效应管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711397441.XA CN108133963B (zh) | 2017-12-21 | 2017-12-21 | 场效应管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108133963A CN108133963A (zh) | 2018-06-08 |
| CN108133963B true CN108133963B (zh) | 2020-09-01 |
Family
ID=62392154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711397441.XA Expired - Fee Related CN108133963B (zh) | 2017-12-21 | 2017-12-21 | 场效应管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108133963B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109461767B (zh) * | 2018-10-25 | 2022-03-29 | 深圳市金鑫城纸品有限公司 | 一种超结结构的制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5166084A (en) * | 1991-09-03 | 1992-11-24 | Motorola, Inc. | Process for fabricating a silicon on insulator field effect transistor |
| US6288426B1 (en) * | 2000-02-28 | 2001-09-11 | International Business Machines Corp. | Thermal conductivity enhanced semiconductor structures and fabrication processes |
| US6812527B2 (en) * | 2002-09-05 | 2004-11-02 | International Business Machines Corporation | Method to control device threshold of SOI MOSFET's |
| EP1624486A1 (en) * | 1998-10-02 | 2006-02-08 | Intel Corporation | Insulated channel field effect transistor with an electric field terminal region |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4800700B2 (ja) * | 2005-08-01 | 2011-10-26 | ルネサスエレクトロニクス株式会社 | 半導体装置およびそれを用いた半導体集積回路 |
| US8431994B2 (en) * | 2010-03-16 | 2013-04-30 | International Business Machines Corporation | Thin-BOX metal backgate extremely thin SOI device |
-
2017
- 2017-12-21 CN CN201711397441.XA patent/CN108133963B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5166084A (en) * | 1991-09-03 | 1992-11-24 | Motorola, Inc. | Process for fabricating a silicon on insulator field effect transistor |
| EP1624486A1 (en) * | 1998-10-02 | 2006-02-08 | Intel Corporation | Insulated channel field effect transistor with an electric field terminal region |
| US6288426B1 (en) * | 2000-02-28 | 2001-09-11 | International Business Machines Corp. | Thermal conductivity enhanced semiconductor structures and fabrication processes |
| US6812527B2 (en) * | 2002-09-05 | 2004-11-02 | International Business Machines Corporation | Method to control device threshold of SOI MOSFET's |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108133963A (zh) | 2018-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9466700B2 (en) | Semiconductor device and method of fabricating same | |
| US8080858B2 (en) | Semiconductor component having a space saving edge structure | |
| US10777551B2 (en) | Integrated semiconductor device and method for manufacturing the same | |
| KR100442881B1 (ko) | 고전압 종형 디모스 트랜지스터 및 그 제조방법 | |
| US6933560B2 (en) | Power devices and methods for manufacturing the same | |
| US9875908B2 (en) | LDMOS device | |
| TWI705503B (zh) | 半導體結構和半導體製造方法 | |
| US20080258214A1 (en) | Semiconductor Device and Method of Fabricating the Same | |
| KR20130031205A (ko) | 반도체 장치 및 그 제조 방법 | |
| US8981462B2 (en) | Semiconductor device | |
| TW591752B (en) | Symmetric trench MOSFET device and method of making same | |
| WO2019192243A1 (zh) | 一种半导体器件 | |
| JP5498107B2 (ja) | 半導体装置およびその製造方法 | |
| JP6238234B2 (ja) | 半導体装置 | |
| KR101530579B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| US10615079B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN108133963B (zh) | 场效应管及其制作方法 | |
| JP5378925B2 (ja) | 半導体装置およびその製造方法 | |
| CN108110056B (zh) | 垂直双扩散场效应晶体管及其制作方法 | |
| JP2009088186A (ja) | トレンチゲート型トランジスタ及びその製造方法 | |
| WO2014037995A1 (ja) | 半導体装置とその製造方法 | |
| KR101068139B1 (ko) | Ｌｄｍｏｓｆｅｔ 제조방법 | |
| US20160190311A1 (en) | Semiconductor device | |
| US8878287B1 (en) | Split slot FET with embedded drain | |
| JP2012248760A (ja) | トレンチゲートパワー半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200810 Address after: 210000 Kechuang building, Futian Road, Zhetang street, Lishui Economic Development Zone, Nanjing City, Jiangsu Province Applicant after: Nanjing Lishui hi tech Venture Capital Management Co.,Ltd. Address before: 518000 Guangdong city of Shenzhen province Baoan District Fuyong Street Peace community Junfeng Industrial Zone A3 building the first floor Applicant before: SHENZHEN JINGTE SMART MANUFACTURING TECHNOLOGY Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200901 Termination date: 20201221 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |