CN108133894B - 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 - Google Patents
沟槽型垂直双扩散金属氧化物晶体管及其制作方法 Download PDFInfo
- Publication number
- CN108133894B CN108133894B CN201711394835.XA CN201711394835A CN108133894B CN 108133894 B CN108133894 B CN 108133894B CN 201711394835 A CN201711394835 A CN 201711394835A CN 108133894 B CN108133894 B CN 108133894B
- Authority
- CN
- China
- Prior art keywords
- type
- body region
- polysilicon
- oxide layer
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 28
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000009792 diffusion process Methods 0.000 title description 10
- 210000000746 body region Anatomy 0.000 claims abstract description 65
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 58
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 55
- 229920005591 polysilicon Polymers 0.000 claims abstract description 53
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 29
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 4
- 239000012535 impurity Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 16
- 238000001312 dry etching Methods 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 3
- 229910000676 Si alloy Inorganic materials 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 238000002513 implantation Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Abstract
一种沟槽型垂直双扩散金属氧化物晶体管的制作方法包括以下步骤：提供N型衬底，在所述N型衬底上依序形成N型外延层、P型体区、沟槽；在所述沟槽内壁依序形成栅氧化层及第一多晶硅；在所述沟槽中的栅氧化层、第一多晶硅上及所述P型体区上形成第二多晶硅；对所述第二多晶硅进行热处理，使得所述第二多晶硅中的N型杂质进入所述P型体区邻近所述多晶硅的表面，从而在所述P型体区邻近所述第二多晶硅的表面形成N型源区，并且所述沟槽外侧的第二多晶硅被氧化为位于所述N型源区上的二氧化硅；对所述二氧化硅、所述N型源区及所述P型体区进行刻蚀，从而形成贯穿所述沟槽两侧的二氧化硅及N型源区并延伸至所述P型体区中的接触孔；形成正面金属层与背面金属。
Description
【技术领域】
本发明涉及半导体制造工艺技术领域，特别地，涉及一种沟槽型垂直双扩散金属氧化物晶体管及其制作方法。
【背景技术】
在沟槽型VDMOS(垂直双扩散金属氧化物晶体管)广泛应用于开关电源领域。沟槽型垂直双扩散金属氧化物半导体晶体管(简称：沟槽型VDMOS)是通过源离子和体离子注入后形成纵向扩散距离差形成沟道，并广泛应用于开关电源和同步整流领域。相比平面型VDMOS，沟槽型VDMOS由于消除了JFET区，所以其内阻非常小。
然而，现有沟槽型VDMOS存在工艺较为复杂、成本较高等问题，有必要改善。
【发明内容】
本发明的其中一个目的在于为解决上述至少一个技术问题而提供一种沟槽型垂直双扩散金属氧化物晶体管及其制作方法。
一种沟槽型垂直双扩散金属氧化物晶体管的制作方法包括以下步骤：
提供N型衬底，在所述N型衬底上依序形成N型外延层、初始氧化层，进行P型体区的注入及驱入，从而在所述N型外延层邻近所述初始氧化层的一侧形成P型体区；
形成贯穿所述初始氧化层及所述P型体区并延伸至所述N型外延层中的沟槽；
去除所述初始氧化层，在所述沟槽内壁及所述P型体区上依序形成栅氧化层及第一多晶硅；
去除所述沟槽外侧的栅氧化层上的所述第一多晶硅；
去除所述沟槽外侧的P型体区上的所述栅氧化层；
在所述沟槽中的栅氧化层、第一多晶硅上及所述P型体区上形成第二多晶硅；
对所述第二多晶硅进行热处理，使得所述第二多晶硅中的N型杂质进入所述P型体区邻近所述多晶硅的表面，从而在所述P型体区邻近所述第二多晶硅的表面形成N型源区，并且所述沟槽外侧的第二多晶硅被氧化为位于所述N型源区上的二氧化硅；
对所述二氧化硅、所述N型源区及所述P型体区进行刻蚀，从而形成贯穿所述沟槽两侧的二氧化硅及N型源区并延伸至所述P型体区中的接触孔；
在所述二氧化硅上形成正面金属层，所述正面金属通过所述接触孔连接所述P型体区；
在所述N型衬底远离所述N型外延层的表面形成背面金属。
在一种实施方式中，所述初始氧化层在所述N型外延层上生长而成，所述初始氧化层生长温度在900摄氏度～1100摄氏度的范围内，厚度在0.05um～0.20um的范围内。
在一种实施方式中，所述P型体区的注入离子包括硼，所述注入的剂量在每平方厘米1的13次方到每平方厘米1的14次方的范围内，所述注入的能量在80KEV至120KEV的范围内；对进行P型体区的驱入的步骤的温度在1100摄氏度到1200摄氏度的范围内，时间在50分钟到200分钟的范围内。
在一种实施方式中，所述栅氧化层在所述沟槽内壁上生长而成，所述栅氧化层生长温度在900摄氏度～1200摄氏度的范围内，厚度在0.02um～0.2um的范围内。
在一种实施方式中，所述第一多晶硅及第二多晶硅的生长温度在500摄氏度～700摄氏度的范围内，厚度在0.1um～2um的范围内。
在一种实施方式中，去除所述沟槽外侧的栅氧化层上的所述第一多晶硅的步骤包括：采用干法刻蚀去除所述沟槽外侧的栅氧化层上的所述第一多晶硅。
在一种实施方式中，去除所述沟槽外侧的P型体区上的所述栅氧化层的步骤包括：采用干法刻蚀去除所述沟槽外侧的P型体区上的所述栅氧化层。
在一种实施方式中，所述热处理的温度在900摄氏度～1300摄氏度的范围内，所述沟槽外的第二多晶硅氧化成的二氧化硅的厚度0.1um～2um的范围内。
在一种实施方式中，所述正面金属的材料包括铝合金、硅合金、或铜合金，所述背面金属包括钛、镍、银的复合层。
一种沟槽型垂直双扩散金属氧化物晶体管，其包括N型衬底、形成于所述N型衬底上的N型外延层、形成于所述N型外延层表面的P型体区、形成于所述P型体区表面的N型源区、贯穿所述N型源区及所述P型体区并延伸至所述N型外延层中的沟槽、形成于所述沟槽内壁的栅氧化层、位于所述沟槽中的栅氧化层上的多晶硅、形成于所述N型源区及所述沟槽的栅氧化层与多晶硅上的二氧化硅、贯穿所述二氧化硅、所述N型源区并延伸至所述P型体区的接触孔、设置于所述二氧化硅上且通过所述接触孔连接所述P型体区的正面金属、及设置于所述N型衬底远离所述N型外延层的表面的背面金属。
相较于现有技术，本发明沟槽型垂直双扩散金属氧化物晶体管及其制作方法包括以下优点：<1>采用第二多晶硅的热处理，形成了二氧化硅，可以用作后续生长金属层前的介质层，省去了介质层的生长步骤，节约了成本，简化了工艺流程；<2>采用第二多晶硅的热处理形成N型源区，省去了N型源区的光刻、注入，现有注入的成本是非常高的，并且作业效率也比较低，而本发明采用热处理将多晶硅中的N型杂质扩散到P型体区中形成N型源区，这可以在炉管中进行批量作业，则成本非常低，产量大。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明沟槽型垂直双扩散金属氧化物晶体管的制作方法的流程图。
图2-图10为图1所示沟槽型垂直双扩散金属氧化物晶体管的制作方法的各步骤的结构示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1-图10，图1为本发明沟槽型垂直双扩散金属氧化物晶体管的制作方法的流程图，图2-图10为图1所示沟槽型垂直双扩散金属氧化物晶体管的制作方法的各步骤的结构示意图。所述沟槽型垂直双扩散金属氧化物晶体管的制作方法包括以下步骤。
步骤S1，请参阅图2，提供N型衬底，在所述N型衬底上依序形成N型外延层、初始氧化层，进行P型体区的注入及驱入，从而在所述N型外延层邻近所述初始氧化层的一侧形成P型体区。其中，所述初始氧化层在所述N型外延层上生长而成，所述初始氧化层生长温度在900摄氏度～1100摄氏度的范围内，厚度在0.05um～0.20um的范围内。所述P型体区的注入离子包括硼，所述注入的剂量在每平方厘米1的13次方到每平方厘米1的14次方的范围内，所述注入的能量在80KEV至120KEV的范围内；对进行P型体区的驱入的步骤的温度在1100摄氏度到1200摄氏度的范围内，时间在50分钟到200分钟的范围内
步骤S2，请参阅图3，形成贯穿所述初始氧化层及所述P型体区并延伸至所述N型外延层中的沟槽。具体地，可以采用光刻及刻蚀(如干法刻蚀)的方法形成所述沟槽。
步骤S3，请参阅图4，去除所述初始氧化层，在所述沟槽内壁及所述P型体区上依序形成栅氧化层及第一多晶硅。所述栅氧化层在所述沟槽内壁上生长而成，所述栅氧化层生长温度在900摄氏度～1200摄氏度的范围内，厚度在0.02um～0.2um的范围内。所述第一多晶硅的生长温度在500摄氏度～700摄氏度的范围内，厚度在0.1um～2um的范围内。
步骤S4，请参阅图5，去除所述沟槽外侧的栅氧化层上的所述第一多晶硅。具体地，可以采用干法刻蚀去除所述沟槽外侧的栅氧化层上的所述第一多晶硅。
步骤S5，请参阅图6，去除所述沟槽外侧的P型体区上的所述栅氧化层。具体地，可以采用干法刻蚀去除所述沟槽外侧的P型体区上的所述栅氧化层。
步骤S6，请参阅图7，在所述沟槽中的栅氧化层、第一多晶硅上及所述P型体区上形成第二多晶硅。所述第二多晶硅的生长温度在500摄氏度～700摄氏度的范围内，厚度在0.1um～2um的范围内。
步骤S7，请参阅图8，对所述第二多晶硅进行热处理，使得所述第二多晶硅中的N型杂质进入所述P型体区邻近所述多晶硅的表面，从而在所述P型体区邻近所述第二多晶硅的表面形成N型源区，并且所述沟槽外侧的第二多晶硅被氧化为位于所述N型源区上的二氧化硅。所述热处理的温度在900摄氏度～1300摄氏度的范围内，所述沟槽外的第二多晶硅氧化成的二氧化硅的厚度0.1um～2um的范围内。
步骤S8，请参阅图9，对所述二氧化硅、所述N型源区及所述P型体区进行刻蚀，从而形成贯穿所述沟槽两侧的二氧化硅及N型源区并延伸至所述P型体区中的接触孔。
步骤S9，请参阅图10，在所述二氧化硅上形成正面金属层，所述正面金属通过所述接触孔连接所述P型体区。所述正面金属的材料包括铝合金、硅合金、或铜合金。
步骤S10，请参阅图10，在所述N型衬底远离所述N型外延层的表面形成背面金属。所述背面金属包括钛、镍、银的复合层。
进一步地，如图10所示，所述制作方法获得的沟槽型垂直双扩散金属氧化物晶体管包括N型衬底、形成于所述N型衬底上的N型外延层、形成于所述N型外延层表面的P型体区、形成于所述P型体区表面的N型源区、贯穿所述N型源区及所述P型体区并延伸至所述N型外延层中的沟槽、形成于所述沟槽内壁的栅氧化层、位于所述沟槽中的栅氧化层上的多晶硅、形成于所述N型源区及所述沟槽沟槽的栅氧化层与多晶硅上的二氧化硅、贯穿所述二氧化硅、所述N型源区并延伸至所述P型体区的接触孔、设置于所述二氧化硅上且通过所述接触孔连接所述P型体区的正面金属、及设置于所述N型衬底远离所述N型外延层的表面的背面金属。
相较于现有技术，本发明沟槽型垂直双扩散金属氧化物晶体管及其制作方法包括以下优点：<1>采用第二多晶硅的热处理，形成了二氧化硅，可以用作后续生长金属层前的介质层，省去了介质层的生长步骤，节约了成本，简化了工艺流程；<2>采用第二多晶硅的热处理形成N型源区，省去了N型源区的光刻、注入，现有注入的成本是非常高的，并且作业效率也比较低，而本发明采用热处理将多晶硅中的N型杂质扩散到P型体区中形成N型源区，这可以在炉管中进行批量作业，则成本非常低，产量大。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
Claims (10)
1.一种沟槽型垂直双扩散金属氧化物晶体管的制作方法，其特征在于：所述制作方法包括以下步骤：
提供N型衬底，在所述N型衬底上依序形成N型外延层、初始氧化层，进行P型体区的注入及驱入，从而在所述N型外延层邻近所述初始氧化层的一侧形成P型体区；
形成贯穿所述初始氧化层及所述P型体区并延伸至所述N型外延层中的沟槽；
去除所述初始氧化层，在所述沟槽内壁及所述P型体区上依序形成栅氧化层及第一多晶硅；
去除所述沟槽外侧的栅氧化层上的所述第一多晶硅；
去除所述沟槽外侧的P型体区上的所述栅氧化层；
在所述沟槽中的栅氧化层、第一多晶硅上及所述P型体区上形成第二多晶硅；
对所述第二多晶硅进行热处理，使得所述第二多晶硅中的N型杂质进入所述P型体区邻近所述多晶硅的表面，从而在所述P型体区邻近所述第二多晶硅的表面形成N型源区，并且所述沟槽外侧的第二多晶硅被氧化为位于所述N型源区上的二氧化硅；
对所述二氧化硅、所述N型源区及所述P型体区进行刻蚀，从而形成贯穿所述沟槽两侧的二氧化硅及N型源区并延伸至所述P型体区中的接触孔；
在所述二氧化硅上形成正面金属层，所述正面金属通过所述接触孔连接所述P型体区；
在所述N型衬底远离所述N型外延层的表面形成背面金属。
2.如权利要求1所述的沟槽型垂直双扩散金属氧化物晶体管的制作方法，其特征在于：所述初始氧化层在所述N型外延层上生长而成，所述初始氧化层生长温度在900摄氏度～1100摄氏度的范围内，厚度在0.05um～0.20um的范围内。
3.如权利要求1所述的沟槽型垂直双扩散金属氧化物晶体管的制作方法，其特征在于：所述P型体区的注入离子包括硼，所述注入的剂量在1×1013/cm2到1×1014/cm2的范围内，所述注入的能量在80KEV至120KEV的范围内；对进行P型体区的驱入的步骤的温度在1100摄氏度到1200摄氏度的范围内，时间在50分钟到200分钟的范围内。
4.如权利要求1所述的沟槽型垂直双扩散金属氧化物晶体管的制作方法，其特征在于：所述栅氧化层在所述沟槽内壁上生长而成，所述栅氧化层生长温度在900摄氏度～1200摄氏度的范围内，厚度在0.02um～0.2um的范围内。
5.如权利要求1所述的沟槽型垂直双扩散金属氧化物晶体管的制作方法，其特征在于：所述第一多晶硅及第二多晶硅的生长温度在500摄氏度～700摄氏度的范围内，厚度在0.1um～2um的范围内。
6.如权利要求1所述的沟槽型垂直双扩散金属氧化物晶体管的制作方法，其特征在于：去除所述沟槽外侧的栅氧化层上的所述第一多晶硅的步骤包括：采用干法刻蚀去除所述沟槽外侧的栅氧化层上的所述第一多晶硅。
7.如权利要求1所述的沟槽型垂直双扩散金属氧化物晶体管的制作方法，其特征在于：去除所述沟槽外侧的P型体区上的所述栅氧化层的步骤包括：采用干法刻蚀去除所述沟槽外侧的P型体区上的所述栅氧化层。
8.如权利要求1所述的沟槽型垂直双扩散金属氧化物晶体管的制作方法，其特征在于：所述热处理的温度在900摄氏度～1300摄氏度的范围内，所述沟槽外的第二多晶硅氧化成的二氧化硅的厚度在0.1um～2um的范围内。
9.如权利要求1所述的沟槽型垂直双扩散金属氧化物晶体管的制作方法，其特征在于：所述正面金属的材料包括铝合金、硅合金、或铜合金，所述背面金属包括钛、镍、银的复合层。
10.一种根据权利要求1-9任一项所述的沟槽型垂直双扩散金属氧化物晶体管的制作方法制备得到的沟槽型垂直双扩散金属氧化物晶体管，其特征在于：所述沟槽型垂直双扩散金属氧化物晶体管包括N型衬底、形成于所述N型衬底上的N型外延层、形成于所述N型外延层表面的P型体区、形成于所述P型体区表面的N型源区、贯穿所述N型源区及所述P型体区并延伸至所述N型外延层中的沟槽、形成于所述沟槽内壁的栅氧化层、位于所述沟槽中的栅氧化层上的多晶硅、形成于所述N型源区及所述沟槽的栅氧化层与多晶硅上的二氧化硅、贯穿所述二氧化硅、所述N型源区并延伸至所述P型体区的接触孔、设置于所述二氧化硅上且通过所述接触孔连接所述P型体区的正面金属、及设置于所述N型衬底远离所述N型外延层的表面的背面金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711394835.XA CN108133894B (zh) | 2017-12-21 | 2017-12-21 | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711394835.XA CN108133894B (zh) | 2017-12-21 | 2017-12-21 | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108133894A CN108133894A (zh) | 2018-06-08 |
| CN108133894B true CN108133894B (zh) | 2021-02-26 |
Family
ID=62392175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711394835.XA Expired - Fee Related CN108133894B (zh) | 2017-12-21 | 2017-12-21 | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108133894B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115411101A (zh) * | 2022-07-22 | 2022-11-29 | 上海林众电子科技有限公司 | 一种多晶硅发射极igbt器件、制备方法及其应用 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5918114A (en) * | 1996-05-22 | 1999-06-29 | Samsung Electronics Co., Ltd. | Method of forming vertical trench-gate semiconductor devices having self-aligned source and body regions |
| US20020115257A1 (en) * | 2001-02-19 | 2002-08-22 | Hitachi, Ltd. | Insulated gate type semiconductor device and method for fabricating the same |
| CN104835739A (zh) * | 2014-02-10 | 2015-08-12 | 北大方正集团有限公司 | 功率晶体管的制造方法和功率晶体管 |
| CN105448843A (zh) * | 2014-09-24 | 2016-03-30 | 瑞萨电子株式会社 | 制造半导体器件的方法 |
-
2017
- 2017-12-21 CN CN201711394835.XA patent/CN108133894B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5918114A (en) * | 1996-05-22 | 1999-06-29 | Samsung Electronics Co., Ltd. | Method of forming vertical trench-gate semiconductor devices having self-aligned source and body regions |
| US20020115257A1 (en) * | 2001-02-19 | 2002-08-22 | Hitachi, Ltd. | Insulated gate type semiconductor device and method for fabricating the same |
| CN104835739A (zh) * | 2014-02-10 | 2015-08-12 | 北大方正集团有限公司 | 功率晶体管的制造方法和功率晶体管 |
| CN105448843A (zh) * | 2014-09-24 | 2016-03-30 | 瑞萨电子株式会社 | 制造半导体器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108133894A (zh) | 2018-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102299180B (zh) | 包含单元区和具有高击穿电压结构的外围区的半导体器件 | |
| JP4123636B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| CN107316899B (zh) | 半超结器件及其制造方法 | |
| JP4490094B2 (ja) | トレンチ金属酸化膜半導体電界効果トランジスタ素子の製造方法 | |
| CN104637821B (zh) | 超级结器件的制造方法 | |
| JP2005285913A (ja) | 半導体装置およびその製造方法 | |
| JP6750300B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2008078397A (ja) | 絶縁ゲート型半導体装置の製造方法 | |
| JP5213520B2 (ja) | 半導体装置の製造方法 | |
| CN105185833B (zh) | 一种隐埋沟道碳化硅沟槽栅MOSFETs器件及其制备方法 | |
| JP2007294759A (ja) | 半導体装置およびその製造方法 | |
| CN108133894B (zh) | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 | |
| JPH09129868A (ja) | 半導体装置及びその製造方法 | |
| CN108110056B (zh) | 垂直双扩散场效应晶体管及其制作方法 | |
| CN108054211A (zh) | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 | |
| CN108054210B (zh) | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 | |
| KR101315699B1 (ko) | 초접합 트렌치 구조를 갖는 파워 모스펫 및 그 제조방법 | |
| JP2008060416A (ja) | 半導体装置 | |
| CN107342224B (zh) | Vdmos器件的制作方法 | |
| JP2008124362A (ja) | 半導体装置とその製造方法 | |
| CN108039372B (zh) | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 | |
| JP2012248760A (ja) | トレンチゲートパワー半導体装置及びその製造方法 | |
| CN108155239B (zh) | 垂直双扩散金属氧化物晶体管及其制作方法 | |
| CN108091575B (zh) | 结型场效应晶体管及其制作方法 | |
| CN108054099B (zh) | 半导体功率器件的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210203 Address after: Room 1-15, building B, No.1 Factory building, no.219 Bancang Road, high tech Industrial Park, Yantan District, Zigong City, Sichuan Province, 643000 Applicant after: Zigong Guojing Technology Co.,Ltd. Address before: 518000 1st floor, building A3, Junfeng Industrial Zone, Heping community, Fuyong street, Bao'an District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN JINGTE SMART MANUFACTURING TECHNOLOGY Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20210226 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |