JP5213520B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5213520B2
JP5213520B2 JP2008126894A JP2008126894A JP5213520B2 JP 5213520 B2 JP5213520 B2 JP 5213520B2 JP 2008126894 A JP2008126894 A JP 2008126894A JP 2008126894 A JP2008126894 A JP 2008126894A JP 5213520 B2 JP5213520 B2 JP 5213520B2
Authority
JP
Japan
Prior art keywords
conductivity type
region
concentration
well region
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008126894A
Other languages
English (en)
Other versions
JP2009277839A (ja
Inventor
陽一郎 樽井
健一 大塚
成久 三浦
健司 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008126894A priority Critical patent/JP5213520B2/ja
Publication of JP2009277839A publication Critical patent/JP2009277839A/ja
Application granted granted Critical
Publication of JP5213520B2 publication Critical patent/JP5213520B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

この発明は、炭化珪素を基板に用いた半導体装置の製造方法に関する。
炭化珪素は、珪素に比べて、約１０倍の大きさの絶縁破壊電界及び約３倍の広いバンドギャップを有する。このため、現在使われている珪素を用いたパワーデバイスに比べて、炭化珪素を用いたパワーデバイスは、低抵抗で高温動作可能であるという特徴を有する。特に、炭化珪素を用いたＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）は、現在用いられている珪素を用いたＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）と比べて、同じ耐圧で比べた場合に動作時の損失が小さく、非常に期待されている。
炭化珪素を用いたＭＯＳＦＥＴの構造例を、図６に示す。パワー半導体デバイス用のＭＯＳＦＥＴは、複数個の単位セルが並列に配置された構造を有する。図６では、単位セルが中央に一つ、その周辺に、単位セルの半分のセルが４個、及び、４分の１のセルが４個配置された構造が例示されているが、単位セルの数を更に多くして、ＭＯＳＦＥＴに流すことの出来る電流を大きくすることも出来る。
ＭＯＳＦＥＴ全体の特性は、単位セルの構造によって決まる。その特性の中でも、パワー半導体デバイスに要求される高耐圧化及び低損失化を両立するには、図７に示す様に、ｐ型ウエル領域内に高濃度のｐ型ウエル領域と低濃度のｐ型ウエル領域とを形成すると良い。即ち、ｐ型ウエル領域の内で、ｎ型ソース領域の直下領域に高濃度のｐ型ウエル領域を形成することにより高耐圧を維持し、且つ、チャネルが形成される領域に低濃度のｐ型ウエル領域を形成することで、チャネルの移動度が大きくなり、損失を低減することが出来る。
珪素を用いたＭＯＳＦＥＴに於いても同様の課題があり、例えば特許文献１及び２の従来例にある様なＭＯＳＦＥＴの構造及び製造方法が用いられている。即ち、特許文献２に於いては、高濃度のｐ型ウエル領域と低濃度のｐ型ウエル領域とが、別々のマスクを用いてイオン注入し、熱拡散することで形成されている。しかし、炭化珪素の場合には、通常の製造工程で用いられる熱処理（〜１８００℃）では不純物の拡散は殆ど無視できるため、従来の珪素で用いられている製造方法をそのまま炭化珪素に適用することは出来ない。
そこで、炭化珪素を用いたＭＯＳＦＥＴの製造に於いては、例えば特許文献３に開示されている様に、同一のマスクを用いて深い高濃度ｐ型ウエル領域（耐圧を保持する領域）とｎ型ソース領域とを形成し、高濃度ｐ型ウエル領域に対して比較的拡散し易いＢ（ホウ素）を横方向に熱拡散させることで、低濃度のｐ型ウエル領域（チャネルが形成される領域）を形成している。この方法で使用しているＢの熱拡散の制御性が悪く、しかも、高濃度ｐ型ウエル領域と低濃度ｐ型ウエル領域の濃度差を大きくすることは困難である。加えて、Ｂを用いてｐ型ウエル領域を形成した場合、ｐ型ウエル領域の抵抗を小さくすることが難しいという問題点もある。
又、特許文献４は、同一マスクを用いて深い高濃度ｐ型ウエル領域（耐圧を保持する領域）とｎ型ソース領域とを形成する別の方法を開示している。特許文献４では、高濃度ｐ型ウエル領域を形成するマスクとは別のマスクをセルフアラインで形成し、低濃度ｐ型ウエル領域をイオン注入で形成している（特許文献４の図４、図５参照。）。
特許文献３又は４で用いられている、同一マスクを用いて深い高濃度ｐ型ウエル領域（耐圧を保持する領域）とｎ型ソース領域とを形成する製造方法は、図８に示す様に、選択的なイオン注入に用いるマスクの側面が通常は垂直ではなくてテーパ形状となること、又は、注入されたイオンが横方向にも拡がること、特に酸化膜等のスルー膜越しにイオン注入する場合に横方向への拡がりが顕著となるために、チャネルが形成される部分に高濃度のｐ型ウエル領域が形成されると言う問題点を抱えている。
これらの課題を解決する方法として、例えば特許文献５に示される製造方法がある。即ち、特許文献５では、テーパ形状のイオン注入マスクと斜め方向からのイオン注入とにより、高濃度のｐ型ウエル領域（耐圧を保持する領域）と低濃度のｐ型ウエル領域（チャネルが形成される領域）とをセルフアラインで形成しているが、この方法で二つのｐ型ウエル領域の濃度差を大きくすることは困難であり、高耐圧及び低抵抗の両立は難しい。
又、別の方法として、特許文献６に示される製造方法がある。特許文献６では、高濃度のｐ型ウエル領域（耐圧を保持する領域）を形成した後にエピタキシャル成長を行って低濃度のｎ型層を形成した上で、低濃度のｎ型層に低濃度のｐ型ウエル領域（チャネルが形成される領域）を形成している。この方法によれば、濃度の異なるｐ型ウエル領域を独立に形成することが出来、高耐圧と低抵抗とを両立することが出来るが、その反面、製造工程が非常に長くなると言う問題点がある。
特開昭６１−２３０３７１号公報 特開平３−２２７５２６号公報 特表２００２−５１９８５１号公報 特開２００６−１２８１９１号公報 特開２００４−３９７４４号公報 特開２００４−６９４０号公報
イオン注入を用いて炭化珪素を用いたＭＯＳＦＥＴを作製する場合に、注入マスクがテーパ形状になること、或いは、注入元素の横方向拡がりが生じるために、高耐圧を維持するための高濃度のｐ型ウエル領域と低抵抗にするための低濃度のｐ型ウエル領域とを独立に、簡単な製造方法で以って形成することが困難であった。
この発明は斯かる技術状況を克服すべく成されたものであり、その目的とするところは、炭化珪素を基板に用いたＭＯＳ構造を有する半導体装置に於いて、高耐圧と低オン抵抗とを両立するために、高濃度のｐ型領域と低濃度のｐ型領域とを独立に且つ容易に作製可能な製造方法を提供することにある。
この発明の主題に係る半導体装置の製造方法は、第１導電型の炭化珪素基板の主表面上に第一の幅で開口されて形成された第１注入マスクを介して第２導電型のイオンを注入することにより、前記炭化珪素基板の内部に高濃度第２導電型ウエル領域を形成する第１工程を備え、前記第１工程において、前記炭化珪素基板の前記主表面と前記高濃度第２導電型ウエル領域の上面との間に前記第１導電型の領域が残るように前記高濃度第２導電型ウエル領域を形成し、前記炭化珪素基板の前記主表面上に前記第１注入マスクの開口部よりも大きな全体幅を有して形成された第２注入マスクを介して第１導電型のイオンを注入することにより、前記炭化珪素基板の前記高濃度第２導電型ウエル領域の前記主表面側に残った前記第１導電型の領域に電極領域となる第１導電型半導体領域を形成する第２工程と、前記炭化珪素基板の前記主表面上に形成された第３注入マスクを介して第２導電型のイオンを注入することにより、前記第１導電型半導体領域の断面横方向の周囲に前記第１導電型半導体領域に接する、前記高濃度第２導電型ウエル領域より第２導電型不純物濃度が低い、低濃度第２導電型ウエル領域を形成する第３工程とを備えたことを特徴とする。
本発明の主題によれば、簡単な製造工程で以って、第１注入マスクの開口部の幅方向に関して当該開口幅よりも大きな全体幅を有する前記第１導電型の半導体領域の下部に高濃度第２導電型ウエル領域を形成することにより高耐圧化を維持しつつ、チャネル領域となる領域に低濃度第２導電型ウエル領域を形成することでチャネルの移動度が大きく成り損失を低減化することが出来る。
以下、この発明の主題の様々な具体化を、添付図面を基に、その効果・利点と共に、詳述する。
（実施の形態１）
図１は、本実施の形態に係る炭化珪素を用いたＭＯＳＦＥＴの製造方法を示す縦断面図である。尚、説明の簡単化のために、図１は、単位セルの作製方法を示す。
先ず初めに、ｎ+基板１上にｎ-エピタキシャル層２を成長して成る基板（炭化珪素）３の第１主面上ないしは上面上に、幅Ｌpの開口部５を有する第１注入マスク４を形成する。その上で、第１注入マスク４を用いた第１イオン注入により、開口部５の底面下方のｎ-エピタキシャル層２内に高濃度ｐ型ウエル領域６を形成する（図１の（１）参照。）。例えば、Ａｌ（アルミニウム）を、注入エネルギー５００ｋｅＶ〜７００ｋｅＶ及び総ドーズ量５ｅ１４ｃｍ-2の条件下で、注入する。後程詳述するが、このとき注入された元素が横方向（開口部５の幅方向）に拡がるため、高濃度ｐ型ウエル領域６の幅Ｌ６は、注入マスク４の開口幅Ｌpよりも広くなる（Ｌ６＞Ｌp）。その後、第１注入マスク４を除去する。
次に、幅Ｌｎの開口部（その縦断面形状は基板３の第１主面に対して垂直形状である。尚、当該開口部の中央部にはマクス８の一部がある。）８Ｈを有する第２注入マスク８を、基板３の第１主面上に形成する。その上で、第２注入マスク８を用いた第２イオン注入により、開口部８Ｈの露出した底面と高濃度ｐ型ウエル領域６の上面との間のｎ-エピタキシャル層２内に、その全体幅が開口部８Ｈの開口幅Ｌｎに相当するｎ型ソース領域７を形成する（図１の（２）参照。）。この工程に於いて重要な点は、開口幅ないしは全体幅Ｌｎを開口幅Ｌｐよりも大きく設定することである（Ｌｎ＞Ｌｐ）。詳細は後に述べるが、この全体幅の設定により、ＭＯＳＦＥＴのチャネル領域内に高濃度のｐ型ウエル領域が形成されない様にされている。ソース領域７は、例えばＮ（窒素）を注入エネルギー３０ｋｅＶ〜１８０ｋｅＶ及び総ドーズ量１ｅ１５ｃｍ-3の条件下でイオン注入することにより、形成される。この場合にも注入された元素は横方向に拡がるが、注入深さが浅く、横方向の拡がりが小さいので、図１の（２）に於いては、ソース領域７は、その注入拡がりが無い形で示されている。その後、第２注入マスク８を除去する。
次に、図１の（３）に示す様な形状の第３注入マスク１０を基板３の第１主面上に形成する。そして、第３注入マスク１０を用いて第３イオン注入を行うことにより、高濃度ｐ型ウエル領域６及びソース領域７の端部周辺のｎ-エピタキシャル層２内に（第１主面の一部を含む。）、低濃度ｐ型ウエル領域９を形成する。例えば、Ａｌを、注入エネルギーが３０ｋｅＶ〜７００ｋｅＶの範囲内の値として多段で以って、合計ドーズ量が１ｅ１３ｃｍ-2の条件下で、注入する。このときソース領域７の端部周辺に形成される低濃度ｐ型ウエル領域９の幅Ｌｃｈが、ＭＯＳＦＥＴのチャネル長となる。その後、第３注入マスク１０を除去する。
次に、単位セルの中央部に開口部を有する第４注入マスク１１を基板３の第１主面上に形成して、第４注入マスク１１を第４イオン注入工程のマスクとして用いることで、単位セルの中央部にｐ型コンタクト領域１２を形成する（図１の（４）参照。）。例えば、Ａｌを、注入エネルギー３０ｋｅＶ〜１８０ｋｅＶ及び総ドーズ量１ｅ１６ｃｍ-2の条件下で、ソース領域７で囲まれたｎ-エピタキシャル層２の部分内に注入して、ｐ型コンタクト領域１２を形成する。その後、第４注入マスク１１を除去した上で、１５００℃以上の高温で基板３の活性化アニール処理を行い、ｎ-エピタキシャル層２内に注入された元素を電気的に活性化し、イオン注入で生じた結晶欠陥を回復する。
最後に、図２の単位セルの縦断面図に示す様に、ゲート酸化膜１３、ゲート電極１４、層間絶縁膜１５及びソース電極１６を基板３の第１主面上に、並びに、ドレイン電極１７を基板３の第２主面上に、一般的に知られている方法により形成する。これにより、ＭＯＳＦＥＴが完成する。
ここで、イオン注入により炭化珪素に注入された元素が上記の意味での横方向にどの程度拡がるのかをモンテカルロ法によりイオン注入過程のシミュレーションプログラムであるＴＲＩＭ（the Transport of Ions in Matter）で計算した結果を、図３に示す（尚、図３の例に於いては、一点注入の場合について、注入されたイオンが３６０度の方向に広がる状態を計算した。）。図３に示される様に、Ａｌを注入エネルギー７００ｋｅＶで注入した場合には、注入深さは０．９μm、横方向の拡がり（注入範囲が四角形の場合の注入領域の周辺への拡がり）は０．６μmである。これに対して、Ｎを注入エネルギー１８０ｋｅＶで注入した場合には、注入深さは０．３５μm、横方向の拡がりは０．３μmである。尚、データは示さないが、注入深さと横方向の拡がりとはほぼ比例し、深い注入の方が横方向の拡がりが大きくなる。従って、注入に用いるマスクの開口部の縦断面形状が基板３の第１主面に対して垂直であれば、開口部直下の基板３内の領域から注入マスク直下の基板３内の領域への横方向の拡がりは小さいと考えられ、高濃度のＡｌを基板３内に深く注入して高濃度ｐ型ウエル領域６を形成しても、基板３の表面（第１主面）から深い領域では注入されたＡｌは横方向に拡がるが、基板３の表面付近では注入された元素は殆ど横方向には拡がらない。又、図３はＴＲＩＭによる計算結果であるが、実際に既述した各イオン注入を行い、形成されたデバイスの縦断面構造を評価した結果、ＴＲＩＭ計算とほぼ同じ程度の横拡がりがあることを、本発明者は確認している。
高濃度ｐ型ウエル領域６に比べてｎ型ソース領域７は浅いため、例えばイオン注入で形成したｎ型ソース領域７の横方向拡がりは無視できるとし、Ａｌを注入エネルギー７００ｋｅＶでイオン注入して高濃度ｐ型ウエル領域６を形成する場合には、図３の結果を考慮すると、図１の開口幅Ｌｎを開口幅Ｌｐよりも０．６μmの２倍である１．２μmだけ長く設定しても、注入されたＡｌが横方向に拡がることでｎ型ソース領域７の下部には高濃度ｐ型ウエル領域６が図１の様に形成される結果、高耐圧を維持することが出来る。又、Ｎを注入エネルギー１８０ｋｅＶでイオン注入してｎ型ソース領域７を形成する場合には、図３の結果を踏まえると、ｎ型ソース領域７の横方向拡がりは片側当たり０．３μmであるため、図１の開口幅Ｌｎを開口幅Ｌｐよりも（０．６μm−０．３μm）の２倍である０．６μmだけ長く設定しても、注入されたＡｌが横方向に拡がることでｎ型ソース領域７の下部には高濃度ｐ型ウエル領域６が形成され、高耐圧を維持することが出来る。
次に、高濃度ｐ型ウエル領域６を形成する第１イオン注入工程で使用する第１注入マスクの開口部がテーパ形状である場合に問題となるテーパ形状のマスク開口部直下の基板領域内へのイオンの注入について記載する。図４の（１）に示す様に、高濃度ｐ型ウエル領域６を形成する際に用いる第１注入マスク４Ｔの開口部の形状がテーパ形状となった場合には、第１注入マスク４Ｔのテーパ形状の開口部の直下に於ける基板３の領域内にも、高濃度のＡｌが注入されて、高濃度ｐ型ウエル領域６Ｔが形成される。この高濃度のＡｌ注入領域６Ｔの幅Ｌｔは第１注入マスク４Ｔのテーパ状開口部の壁面の第１主面に対する角度θに依存するが、寸法（Ｌｐ＋２×Ｌｔ）が第２注入マスク８の開口幅Ｌｎ以内にあれば（Ｌｎ≧（Ｌｐ＋２×Ｌｔ））、第１注入マスク４Ｔのテーパ形状開口部の直下に於ける基板３の領域内に形成された高濃度のＡｌ注入領域６Ｔは、図４の（２）及び（３）に示す様に、ソース領域７の中に入るため、チャネルが形成される低濃度ｐ型ウエル領域９に対しては影響を及ぼさない。これにより、ＭＯＳＦＥＴのチャネル移動度が大きくなり、損失を低減することが出来る。
具体的には、イオン注入に用いるマスクの阻止能が基板３と同じであると仮定し、Ａｌを注入エネルギー７００ｋｅＶでイオン注入して高濃度ｐ型ウエル領域６を形成する場合に、開口幅Ｌｎが開口幅Ｌｐよりも１．２μm長ければ、第１注入マスク４Ｔのテーパ角度θは５６度より大きければ、（Ｌｐ＋２×Ｌｔ）が開口幅Ｌｎよりも小さくなり、テーパ形状開口部の直下の基板３の領域内に形成された高濃度のＡｌ注入領域６Ｔは、ソース領域７の中に入るため、チャネルが形成される低濃度ｐ型ウエル領域９には影響しない。又、開口幅Ｌｎが開口幅Ｌｐよりも０．５μm長ければ、第１注入マスク４Ｔのテーパ角度θは７４度より大きければ、（Ｌｐ＋２×Ｌｔ）が開口幅Ｌｎよりも小さくなり、テーパ形状開口部の直下の基板３の領域内に形成された高濃度のＡｌ注入領域６Ｔは、ソース領域７の中に入るため、チャネルが形成される低濃度ｐ型ウエル領域９には影響しない。これにより、ＭＯＳＦＥＴのチャネル移動度が大きくなり、損失を低減出来る。
尚、ここでは、基板に炭化珪素を用いたＭＯＳＦＥＴに関して本発明の主題を記載したが、本発明の主題を基板に炭化珪素を用いたＩＧＢＴに対しても適用可能であり、同様の効果が期待出来る。この場合には、例えば図１のｎ+基板の下に更にｐ+型コレクタ層が設けられる。
以上の通り、本実施の形態によれば、ｎ型ソース領域７の直下には高濃度のｐ型ウエル領域６が形成され、その後に、高濃度のｐ型ウエル領域６とは別個独立にｎ型ソース領域７の周辺部に低濃度ｐ型ウエル領域９が形成される。従って、一般的には高耐圧化と低損失化とはトレードオフの関係にあるにも拘わらず、本実施の形態の半導体装置では、ソース領域７直下の高濃度ｐ型ウエル領域６により高耐圧を維持しつつ、低濃度ｐ型ウエル領域９にＭＯＳＦＥＴのチャネルが形成されることで、チャネル移動度が大きくなり、損失を低減することが出来、以って、半導体装置に於けるエネルギー消費量の削減化を図ることが出来る。
（実施の形態２）
図５は、本実施の形態に係るＭＯＳＦＥＴの製造方法を示す縦断面図である。ここでは説明を簡単にするため、単位セルの作製方法を示す。尚、図５中、図１と同一又は対応する構成要素には同一の参照符号が付されている。
初めに、ｎ+基板１上にｎ-エピタキシャル層２を成長して成る炭化珪素の基板３の第１主面上に、幅Ｌｐの開口部を有する第１注入マスク１８を形成した上で、第１注入マスク１８を用いた第１イオン注入により、開口部底面下方に位置するｎ-エピタキシャル層２の内部に、高濃度ｐ型ウエル領域６を形成する。このとき、基板３の第１主面ないしは表面側にも、高濃度ｐ型ウエル領域６の上面と接触する下面を有する高濃度のｐ型領域１２Ａを形成し、当該領域１２Ａをｐ型コンタクト領域とする（図５の（１）参照。）。例えば、Ａｌを注入エネルギー５００ｋｅＶ〜７００ｋｅＶ及び総ドーズ量５ｅ１４ｃｍ-2の条件下に於いて注入して高濃度ｐ型ウエル領域６を形成し、引き続いて、Ａｌを注入エネルギー３０ｋｅＶ〜１８０ｋｅＶ及び総ドーズ量１ｅ１６ｃｍ-2の条件下で更にイオン注入することで、ｐ型コンタクト領域１２Ａを、基板３の第１主面と高濃度ｐ型ウエル領域６の上面との間のｎ-エピタキシャル層２の領域内に形成する。その後に、第１注入マスク１８を除去する。
次に、図５の（２）に示す様に、開口幅Ｌｎの開口部を有し且つｐ型コンタクト領域１２と成る部分を被覆するマスク部分を有する第２注入マスク１９を基板３の第１主面上に形成した上で、第２注入マスク１９をマスクとする第２イオン注入を行う。これにより、基板３の第１主面と高濃度ｐ型ウエル領域６の上面との間のｎ-エピタキシャル層２の領域内に、全体幅Ｌｎのソース領域７を形成し、ｐ型コンタクト領域１２Ａはソース領域７で囲まれたｐ型コンタクト領域１２と成る。ここで重要な点は、実施の形態１と同様に、全体幅Ｌｎを開口幅Ｌｐよりも大きく設定することである。また実施の形態１で既述した様に、全体幅Ｌｎと開口幅Ｌｐとの差の半分が注入時の横方向への拡がり量よりも小さければ、ｎ型ソース領域７の下部には高濃度ｐ型ウエル領域６が形成され、高耐圧を維持することが出来る。ここでは、ｐ型コンタクト領域１２と成る部分を被覆するマスク部分を有する第２注入マスク１９の例を示したが、ｐ型領域１２Ａの不純物濃度がソース領域７の不純物濃度よりも大きければｐ型コンタクト領域１２と成る部分を被覆するマスク部分は必要ない。但し、この場合にはｐ型コンタクト領域１２の抵抗を低くすることが難しくなるため、好ましくは、ｐ型コンタクト領域１２と成る部分を被覆するマスク部分を設けた方が良い。その後の図５の（３）に示す工程は、実施の形態１の図１の（３）と同様である。この第３イオン注入工程により、チャネル領域となるｎ型ソース領域７の周辺部には低濃度ｐ型ウエル領域９が形成され、実施の形態１と同様に、低損失化を実現することが出来る。
又、実施の形態１の図４で既述した様に、第１注入マスクの開口部の縦断面形状がテーパ形状となる場合には、テーパ形状の開口部直下のｎ-エピタキシャル層２の領域内に形成される高濃度のＡｌ注入領域の幅Ｌｔと第１注入マスクの開口部の開口幅Ｌｐと第２注入マスクの開口部の開口幅Ｌｎとが、（Ｌｐ＋２×Ｌｔ）≦Ｌｎという関係を満たすならば、テーパ形状の開口部直下のｎ-エピタキシャル層２の領域内に形成された高濃度のＡｌ注入領域はソース領域７の中に入るため、チャネルが形成される低濃度ｐ型ウエル領域９には影響を及ぼしはしない。これにより、ＭＯＳＦＥＴのチャネル移動度が大きくなり、損失を低減化することが出来る。
しかも、本実施の形態では、実施の形態１の場合と比べて、高濃度ｐ型ウエル領域６の形成とｐ型コンタクト領域１２Ａ（１２）とを同一の第１注入マスク１８を用いて形成しているので、製造工程がより簡単になると言う効果もあり、半導体装置の生産工程数の削減化を図ることが出来る。
尚、実施の形態１と同様に、本実施の形態の技術的特徴点は、ここで記載したＭＯＳＦＥＴに関してのみならず、ＩＧＢＴに対しても適用可能であって、その場合には同様の効果を期待することが出来る。
（付記）
尚、ｎ型を第１導電型と定義するときには、ｐ型が第２導電型となり、逆にｐ型を第１導電型と定義するときには、ｎ型が第２導電型となる。
又、ＭＯＳＦＥＴのソース領域又はＩＧＢＴのエミッタ層を、「第１注入マスクの開口部の幅方向に関して当該開口幅よりも大きな全体幅を有する第１導電型の半導体領域」と定義する。
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
本発明の主題は、例えば、パワー半導体デバイスの製造方法に適用して好適である。
本発明の実施の形態１に係る炭化珪素を用いたＭＯＳＦＥＴの製造方法を示す縦断面図である。 実施の形態１に係る製造方法により作成された炭化珪素を用いたＭＯＳＦＥＴの構造を示す縦断面図である。 ＴＲＩＭによるイオン注入拡がりの計算結果を示す図である。 注入マスクの開口部がテーパ形状となった場合に於ける、炭化珪素を用いたＭＯＳＦＥＴの製造方法を示す縦断面図である。 本発明の実施の形態２に係る炭化珪素を用いたＭＯＳＦＥＴの製造方法を示す縦断面図である。 炭化珪素を用いたＭＯＳＦＥＴの構造を示す図である。 単位セルの構造を示す図である。 テーパマスク及び注入拡がりの影響を示す縦断面図である。
符号の説明
１ ｎ+基板、２ ｎ-エピタキシャル層、３基板（炭化珪素）、４,８，１０，１１，４Ｔ,１８，１９，２０ 注入マスク、６ 高濃度ｐ型ウエル領域、７ ｎ型ソース領域、９ 低濃度ｐ型ウエル領域、１２ ｐ型コンタクト領域、１３ ゲート酸化膜、１４ ゲート電極、１５ 層間絶縁膜、１６ ソース電極、１７ ドレイン電極。

Claims (4)

  1. 第１導電型の炭化珪素基板の主表面上に第一の幅で開口されて形成された第１注入マスクを介して第２導電型のイオンを注入することにより、前記炭化珪素基板の内部に高濃度第２導電型ウエル領域を形成する第１工程を備え、
    前記第１工程において、前記炭化珪素基板の前記主表面と前記高濃度第２導電型ウエル領域の上面との間に前記第１導電型の領域が残るように前記高濃度第２導電型ウエル領域を形成し、
    前記炭化珪素基板の前記主表面上に前記第１注入マスクの開口部よりも大きな全体幅を有して形成された第２注入マスクを介して第１導電型のイオンを注入することにより、前記炭化珪素基板の前記高濃度第２導電型ウエル領域の前記主表面側に残った前記第１導電型の領域に電極領域となる第１導電型半導体領域を形成する第２工程と、
    前記炭化珪素基板の前記主表面上に形成された第３注入マスクを介して第２導電型のイオンを注入することにより、前記第１導電型半導体領域の断面横方向の周囲に前記第１導電型半導体領域に接する、前記高濃度第２導電型ウエル領域より第２導電型不純物濃度が低い、低濃度第２導電型ウエル領域を形成する第３工程とを備えたことを特徴とする、
    半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法であって、
    前記第１工程は、
    前記第１注入マスクを介して第２導電型のイオンを注入することにより、前記高濃度第２導電型ウエル領域と前記炭化珪素基板の前記主表面とを結ぶ第２導電型コンタクト領域を形成する工程を含むことを特徴とする、
    半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法であって、
    前記第２工程に於ける前記第２注入マスクの前記全体幅の中の各開口部の幅は、前記第１工程に於いて形成された前記高濃度第２導電型ウエル領域の幅よりも小さいことを特徴とする、
    半導体装置の製造方法。
  4. 第１導電型の炭化珪素基板の主表面上に第一の幅で開口されて形成された第１注入マスクを介して第２導電型のイオンを注入することにより、前記炭化珪素基板の内部に高濃度第２導電型ウエル領域を形成する第１工程と、
    前記炭化珪素基板の前記主表面上に前記第１注入マスクの開口部よりも大きな全体幅を有して形成された第２注入マスクを介して第１導電型のイオンを注入することにより、前記炭化珪素基板の前記高濃度第２導電型ウエル領域の前記主表面側に第１導電型半導体領域を形成する第２工程と、
    前記炭化珪素基板の前記主表面上に形成された第３注入マスクを介して第２導電型のイオンを注入することにより、前記第１導電型半導体領域の断面横方向の周囲に前記第１導電型半導体領域に接する、前記高濃度第２導電型ウエル領域より第２導電型不純物濃度が低い、低濃度第２導電型ウエル領域を形成する第３工程とを備え、
    前記第１工程は、前記第１注入マスクを介して第２導電型のイオンを注入することにより、前記高濃度第２導電型ウエル領域と前記炭化珪素基板の前記主表面とを結ぶ第２導電型コンタクト領域を形成する工程を含み、
    前記第２工程に於ける前記第２注入マスクの一部は、前記第２導電型コンタクト領域の上面を被覆していることを特徴とする、
    半導体装置の製造方法。
JP2008126894A 2008-05-14 2008-05-14 半導体装置の製造方法 Active JP5213520B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008126894A JP5213520B2 (ja) 2008-05-14 2008-05-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008126894A JP5213520B2 (ja) 2008-05-14 2008-05-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009277839A JP2009277839A (ja) 2009-11-26
JP5213520B2 true JP5213520B2 (ja) 2013-06-19

Family

ID=41443005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008126894A Active JP5213520B2 (ja) 2008-05-14 2008-05-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5213520B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5601849B2 (ja) * 2010-02-09 2014-10-08 三菱電機株式会社 炭化珪素半導体装置の製造方法
US8653535B2 (en) 2010-09-06 2014-02-18 Panasonic Corporation Silicon carbide semiconductor device having a contact region that includes a first region and a second region, and process for production thereof
JP5708788B2 (ja) 2011-03-16 2015-04-30 富士電機株式会社 半導体装置およびその製造方法
JP5802231B2 (ja) 2013-03-22 2015-10-28 株式会社東芝 半導体装置及びその製造方法
US10468509B2 (en) 2017-06-07 2019-11-05 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP7275573B2 (ja) * 2018-12-27 2023-05-18 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3322669C2 (de) * 1982-07-08 1986-04-24 General Electric Co., Schenectady, N.Y. Verfahren zum Herstellen einer Halbleitervorrichtung mit isolierten Gateelektroden
DE19832329A1 (de) * 1997-07-31 1999-02-04 Siemens Ag Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit
JP4123636B2 (ja) * 1998-06-22 2008-07-23 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP3485491B2 (ja) * 1999-03-29 2004-01-13 シャープ株式会社 絶縁ゲート型半導体装置及びその製造方法
JP2007173379A (ja) * 2005-12-20 2007-07-05 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP5119806B2 (ja) * 2007-08-27 2013-01-16 三菱電機株式会社 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2009277839A (ja) 2009-11-26

Similar Documents

Publication Publication Date Title
JP5693851B2 (ja) 半導体装置
JP5763514B2 (ja) スイッチング素子の製造方法
KR20120035699A (ko) 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법
JP2007123887A (ja) レトログレード領域を備える横型ｄｍｏｓトランジスタ及びその製造方法
JP5213520B2 (ja) 半導体装置の製造方法
JP2010135800A (ja) 半導体素子及びその製造方法
CN108682624A (zh) 一种具有复合栅的igbt芯片制作方法
JP2009038068A (ja) 半導体装置およびその製造方法
JP2007184434A (ja) 半導体装置および半導体装置の製造方法
KR20120017423A (ko) 자기 정렬된 수직 ｌｄｄ 및 후면 드레인을 가지는 ｌｄｍｏｓ
JP6700648B2 (ja) 半導体装置の製造方法
JP2007088334A (ja) 半導体装置およびその製造方法
JP2006287127A (ja) 半導体装置およびその製造方法
US8928045B2 (en) Semiconductor device
JP2010118622A (ja) 半導体装置及びその製造方法
JP6005903B2 (ja) 半導体装置の製造方法
JP2005259779A (ja) 半導体装置及びその製造方法
CN108133894B (zh) 沟槽型垂直双扩散金属氧化物晶体管及其制作方法
CN108054210B (zh) 沟槽型垂直双扩散金属氧化物晶体管及其制作方法
JP2005175297A (ja) 半導体装置
JP2006332232A (ja) 半導体装置およびその製造方法
CN108155239B (zh) 垂直双扩散金属氧化物晶体管及其制作方法
JP2009194292A (ja) 半導体装置及びその製造方法
JP2007103564A (ja) 半導体装置
JP2011210905A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130226

R150 Certificate of patent or registration of utility model

Ref document number: 5213520

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250