JP5763514B2 - スイッチング素子の製造方法 - Google Patents

スイッチング素子の製造方法 Download PDF

Info

Publication number
JP5763514B2
JP5763514B2 JP2011272075A JP2011272075A JP5763514B2 JP 5763514 B2 JP5763514 B2 JP 5763514B2 JP 2011272075 A JP2011272075 A JP 2011272075A JP 2011272075 A JP2011272075 A JP 2011272075A JP 5763514 B2 JP5763514 B2 JP 5763514B2
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
insulating film
boron
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011272075A
Other languages
English (en)
Other versions
JP2013125763A (ja
Inventor
広和 藤原
広和 藤原
渡辺　行彦
行彦 渡辺
成雅 副島
成雅 副島
敏雅 山本
山本　　敏雅
竹内　有一
有一 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2011272075A priority Critical patent/JP5763514B2/ja
Priority to US13/712,343 priority patent/US8748975B2/en
Publication of JP2013125763A publication Critical patent/JP2013125763A/ja
Application granted granted Critical
Publication of JP5763514B2 publication Critical patent/JP5763514B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Description

本発明は、トレンチ型のゲート電極を有するスイッチング素子に関する。
特許文献１には、トレンチ型のゲート電極を有するスイッチング素子が開示されている。このスイッチング素子では、ゲート絶縁膜に接する範囲に、ｎ型のソース領域、ｐ型のベース領域、及び、ｎ型のドリフト領域が形成されている。このようなタイプのスイッチング素子では、ゲート電極とドリフト領域に挟まれている部位のゲート絶縁膜に高電圧が印加され易い。このため、このスイッチング素子では、ベース領域の下側のゲート絶縁膜と接しない位置に、ｐ型のディープ領域が形成されている。スイッチング素子に高電圧が印加される際には、ディープ領域からゲート絶縁膜に向かって空乏層が伸びることで、ゲート絶縁膜に高電界が印加されることが抑制される。
特開２００９−１１７５９３号公報
特許文献１のスイッチング素子のディープ領域は、主電流が流れる領域ではない。このため、スイッチング素子にディープ領域を形成すると、通電可能な電流値が大きくならないにも係わらず、スイッチング素子が大型化するという問題があった。したがって、本明細書では、ゲート絶縁膜への高電界の印加を抑制することができるとともに小型なスイッチング素子と、その製造方法を提供する。
本明細書が開示するスイッチング素子は、半導体基板を有している。半導体基板の上面には、トレンチが形成されている。トレンチの内面は、ゲート絶縁膜に覆われている。トレンチの内部には、ゲート電極が配置されている。半導体基板内には、第１半導体領域と、第２半導体領域と、第３半導体領域と、第４半導体領域が形成されている。第１半導体領域は、トレンチの側面のゲート絶縁膜に接しており、ｎ型である。第２半導体領域は、トレンチの側面のゲート絶縁膜に接しており、第１半導体領域の下側に形成されており、ｐ型である。第３半導体領域は、トレンチの側面のゲート絶縁膜に接しており、第２半導体領域の下側に形成されており、ｎ型である。第４半導体領域は、第２半導体領域よりも深い位置に形成されており、第２半導体領域と繋がっており、第３半導体領域を介してゲート絶縁膜に対向しており、ボロンを含有しており、ｐ型である。第４半導体領域とゲート絶縁膜の間に位置する第３半導体領域のうちの第４半導体領域に接している範囲の少なくとも一部に、半導体基板の下面に露出する範囲内の半導体領域よりも炭素濃度が高い高濃度炭素含有領域が形成されている。
このスイッチング素子では、深い位置に形成されるｐ型の第４半導体領域が、ボロンを含有している。したがって、第４半導体領域は、半導体基板にボロンを注入し、その後、ボロンを活性化させることで形成することができる。ボロンは低エネルギーで半導体基板に注入することができるため、ボロンの注入範囲は正確に制御することができる。一方、ボロンは、半導体基板内における拡散係数が大きい。このため、注入したボロンを一般的な方法により活性化させると、ボロンが半導体基板内で拡散してしまい、第４半導体領域が大きくなってしまう。これに対し、炭素濃度が高い領域では、ボロンが拡散し難くなることが分かっている。本明細書が開示するスイッチング素子では、第４半導体領域とゲート絶縁膜の間に位置する第３半導体領域のうちの第４半導体領域に接している範囲の少なくとも一部に、炭素濃度が高い高濃度炭素含有領域が形成されている。したがって、この半導体装置の製造工程においてボロンを活性化させる際には、高濃度炭素含有領域によってボロンの拡散が抑えられる。このため、このスイッチング素子の構造によれば、第４半導領域がゲート絶縁膜側に広がることを抑制することができる。このため、第４半導体領域を小型化することが可能となり、その結果、スイッチング素子自体を小型化することが可能となる。
上述したスイッチング素子は、第４半導体領域の下側にも、高濃度炭素含有領域が形成されていることが好ましい。
このような構成によれば、スイッチング素子の製造工程においてボロンを活性化させる際に、ボロンが下方向に拡散することも抑制することができる。これによって、第４半導体領域をより意図した形状に形成し易くなる。
また、本明細書は、スイッチング素子の製造方法を提供する。この製造方法により製造されるスイッチング素子は、半導体基板を有している。半導体基板の上面には、トレンチが形成されている。トレンチの内面は、ゲート絶縁膜に覆われている。トレンチの内部には、ゲート電極が配置されている。半導体基板内には、第１半導体領域と、第２半導体領域と、第３半導体領域と、第４半導体領域が形成されている。第１半導体領域は、トレンチの側面のゲート絶縁膜に接しており、ｎ型である。第２半導体領域は、トレンチの側面のゲート絶縁膜に接しており、第１半導体領域の下側に形成されており、ｐ型である。第３半導体領域は、トレンチの側面のゲート絶縁膜に接しており、第２半導体領域の下側に形成されており、ｎ型である。第４半導体領域は、第２半導体領域よりも深い位置に形成されており、第２半導体領域と繋がっており、第３半導体領域を介してゲート絶縁膜に対向しており、ボロンを含有しており、ｐ型である。この製造方法は、半導体基板内の第４半導体領域を形成すべき範囲にボロンを注入する工程と、半導体基板上または半導体基板内に、元の半導体基板よりも炭素濃度が高い高濃度炭素含有領域を形成する工程と、ボロンを注入する工程及び高濃度炭素含有領域を形成する工程の実施後に半導体基板を加熱する工程と、トレンチ、ゲート絶縁膜、及び、ゲート電極を形成する工程を有している。前記各工程の実施後に、第４半導体領域とゲート絶縁膜の間に位置する第３半導体領域のうちの第４半導体領域に接している範囲の少なくとも一部が高濃度炭素含有領域となる。
本発明の第１の製造方法により製造されるスイッチング素子は、半導体基板を有している。半導体基板の上面にトレンチが形成されている。トレンチの内面がゲート絶縁膜に覆われている。トレンチの内部にゲート電極が配置されている。半導体基板内に、トレンチの側面のゲート絶縁膜に接しており、ｎ型である第１半導体領域と、トレンチの側面のゲート絶縁膜に接しており、第１半導体領域の下側に形成されており、ｐ型である第２半導体領域と、トレンチの側面のゲート絶縁膜に接しており、第２半導体領域の下側に形成されており、ｎ型である第３半導体領域と、第２半導体領域よりも深い位置に形成されており、第２半導体領域と繋がっており、第３半導体領域を介してゲート絶縁膜に対向しており、ボロンを含有しており、ｐ型である第４半導体領域が形成されている。本発明の第１の製造方法は、半導体基板内の第４半導体領域を形成すべき範囲にボロンを注入する工程と、半導体基板に炭素を注入することにより、半導体基板内に、元の半導体基板よりも炭素濃度が高い高濃度炭素含有領域を形成する工程と、ボロンを注入する工程及び高濃度炭素含有領域を形成する工程の実施後に半導体基板を加熱する工程と、トレンチ、ゲート絶縁膜、及び、ゲート電極を形成する工程を有している。前記各工程の実施後に、第４半導体領域とゲート絶縁膜の間に位置する第３半導体領域のうちの第４半導体領域に接している範囲の少なくとも一部が高濃度炭素含有領域となる。ボロンを注入する工程では、半導体基板の表面に形成されている開口部を有するマスクを通して半導体基板にボロンを注入する。ボロンを注入する工程の実施後に、エッチングによりマスクの開口部を拡大させる工程を実施する。炭素を注入する工程では、開口部が拡大されたマスクを通して半導体基板に炭素を注入する。
本発明の第２の製造方法により製造されるスイッチング素子は、半導体基板を有している。半導体基板の上面にトレンチが形成されている。トレンチの内面がゲート絶縁膜に覆われている。トレンチの内部にゲート電極が配置されている。半導体基板内に、トレンチの側面のゲート絶縁膜に接しており、ｎ型である第１半導体領域と、トレンチの側面のゲート絶縁膜に接しており、第１半導体領域の下側に形成されており、ｐ型である第２半導体領域と、トレンチの側面のゲート絶縁膜に接しており、第２半導体領域の下側に形成されており、ｎ型である第３半導体領域と、第２半導体領域よりも深い位置に形成されており、第２半導体領域と繋がっており、第３半導体領域を介してゲート絶縁膜に対向しており、ボロンを含有しており、ｐ型である第４半導体領域が形成されている。本発明の第２の製造方法は、エピタキシャル成長により、半導体基板上に、元の半導体基板よりも炭素濃度が高い高濃度炭素含有層を形成する工程と、高濃度炭素含有層の第４半導体領域を形成すべき範囲にボロンを注入する工程と、ボロンを注入する工程及び高濃度炭素含有層を形成する工程の実施後に半導体基板を加熱する工程と、トレンチ、ゲート絶縁膜、及び、ゲート電極を形成する工程を有している。前記各工程の実施後に、第４半導体領域とゲート絶縁膜の間に位置する第３半導体領域のうちの第４半導体領域に接している範囲の少なくとも一部が高濃度炭素含有層となる。ボロンを注入する工程では、前記半導体基板の平面方向において前記高濃度炭素含有層の一部にボロンを注入する。
本発明の第２の製造方法においては、ボロンを注入する工程で注入されるボロンが、高濃度炭素含有層の下端よりも浅い位置に注入されてもよい。
なお、ボロンを注入する工程と高濃度炭素含有領域を形成する工程は、何れを先に実施してもよい。また、トレンチ、ゲート絶縁膜、及び、ゲート電極を形成する工程は、他の工程に対してどのような順序で実施してもよい。
この製造方法では、半導体基板を加熱する工程によりボロンを活性化させる際に、高濃度炭素含有領域によってボロンがゲート絶縁膜側に拡散することが抑制される。したがって、第４半導体領域を小型化することが可能であり、その結果、小型なスイッチング素子を製造することができる。
上述した製造方法では、高濃度炭素含有領域を形成する工程が、半導体基板に炭素を注入する工程であってもよい。
このように炭素を注入することで、任意の範囲に高濃度炭素含有領域を形成することができる。
なお、炭素を注入する工程を有する製造方法では、ボロンを注入する工程で半導体基板の表面に形成されている開口部を有するマスクを通して半導体基板にボロンを注入し、ボロンを注入する工程の実施後にエッチングによりマスクの開口部を拡大させる工程を実施し、炭素を注入する工程で開口部が拡大されたマスクを通して半導体基板に炭素を注入することが好ましい。
このような構成によれば、共通のマスクによってボロンの注入と炭素の注入を実施することができるため、効率的にスイッチング素子を製造することができる。
また、炭素を注入する工程で注入される炭素の一部が、ボロンを注入する工程で注入されるボロンの注入範囲よりも深い位置に注入されてもよい。
このような構成によれば、ボロンを活性化させるときに、ボロンが下側に拡散することを抑制することができる。これによって、より正確に第４半導体領域の範囲を制御することができる。
また、炭素を注入する工程を有する製造方法は、以下のように構成されていてもよい。すなわち、この製造方法は、半導体基板の表面に形成されている開口部を有するマスクを通して、半導体基板内の第１半導体領域を形成すべき範囲にｎ型不純物を注入する工程をさらに有していてもよい。炭素を注入する工程では、ｎ型不純物を注入する工程で使用されるマスクと同一のマスクを通して半導体基板に炭素を注入してもよい。
このような構成によれば、ｎ型不純物を注入する工程と、炭素を注入する工程において、共通のマスクを使用することができる。したがって、効率的にスイッチング素子を製造することができる。
また、高濃度炭素含有領域を形成する工程は、エピタキシャル成長により半導体基板上に高濃度炭素含有層を形成する工程であってもよい。この場合、ボロンを注入する工程では、高濃度炭素含有層にボロンを注入する。
このような構成でも、小型な第４半導体領域を形成することができる。
高濃度炭素含有領域をエピタキシャル成長により形成する場合には、ボロンを注入する工程で注入されるボロンが、高濃度炭素含有層の下端よりも浅い位置に注入されてもよい。
このような構成によれば、ボロンを活性化させるときに、ボロンが下側に拡散することを抑制することができる。これによって、より正確に第４半導体領域の範囲を制御することができる。
実施例１のＭＯＳＦＥＴ１０の縦断面図。 実施例１のＭＯＳＦＥＴ１０の製造工程を示すフローチャート。 ステップＳ４実施後の半導体基板１００の縦断面図。 ステップＳ６のボロン注入の説明図。 ステップＳ８のアルミニウム注入の説明図。 ステップＳ１２の炭素注入の説明図。 ステップＳ１４の窒素注入の説明図。 ステップＳ１６実施後の半導体基板１００の縦断面図。 実施例２のＭＯＳＦＥＴの縦断面図。 実施例２の炭素注入の説明図。 実施例３のＭＯＳＦＥＴの縦断面図。 実施例３の炭素注入の説明図。 実施例３の第１変形例のＭＯＳＦＥＴの縦断面図。 実施例３の第２変形例の炭素注入の縦断面図。 実施例４のＭＯＳＦＥＴの縦断面図。 実施例４の炭素注入の説明図。 実施例５のＭＯＳＦＥＴの縦断面図。 実施例５の製造方法のフローチャート。 実施例５の炭素注入の説明図。 実施例６の製造方法のフローチャート。 実施例６の半導体ウエハ１０２の縦断面図。 実施例６のボロン注入の説明図。 実施例６の変形例のボロン注入の説明図。
図１に示すように、実施例１の製造方法により製造されるＭＯＳＦＥＴ１０は、半導体基板１２と、半導体基板１２の表面等に形成されている電極、絶縁膜により構成されている。半導体基板１２は、ＳｉＣ基板である。
半導体基板１２の上面には、複数のトレンチ２０が形成されている。各トレンチ２０の内面は、ゲート絶縁膜２２によって覆われている。各トレンチ２０内には、ゲート電極２４が形成されている。ゲート電極２４は、ゲート絶縁膜２２によって半導体基板１２から絶縁されている。ゲート電極２４の下側のゲート絶縁膜２２は、ゲート電極２４の側方のゲート絶縁膜２２よりも厚く形成されている。ゲート電極２４の一部は、トレンチ２０よりも上側に位置している。トレンチ２０よりも上側のゲート電極２４は、層間絶縁膜２６に覆われている。
半導体基板１２の上面には、ソース電極３０が形成されている。ソース電極３０は、層間絶縁膜２６によってゲート電極２４から絶縁されている。半導体基板１２の下面には、ドレイン電極３２が形成されている。
半導体基板１２の内部には、ソース領域４０、コンタクト領域４２、ベース領域４４、ディープ領域４６、ドリフト領域４８、及び、ドレイン領域５０が形成されている。
ソース領域４０は、ｎ型の領域である。ソース領域４０は、半導体基板１２の上面に露出する範囲に形成されている。ソース領域４０は、ゲート絶縁膜２２と接している。ソース領域４０は、ソース電極３０とオーミック接続されている。
コンタクト領域４２は、ｐ型の領域である。コンタクト領域４２は、半導体基板１２の上面に露出する範囲（２つのソース領域４０の間の範囲）に形成されている。コンタクト領域４２は、ソース電極３０とオーミック接続されている。
ベース領域４４は、コンタクト領域４２と繋がっているｐ型の領域である。ベース領域４４のｐ型不純物濃度は、コンタクト領域４２よりも低い。ベース領域４４は、ソース領域４０とコンタクト領域４２の下側に形成されている。ベース領域４４は、ソース領域４０の下側においてゲート絶縁膜２２と接している。
ディープ領域４６は、ベース領域４４と繋がっているｐ型の領域である。ディープ領域４６のｐ型不純物濃度は、コンタクト領域４２よりも低い。ディープ領域４６は、ベース領域４４の下側に形成されている。
ドリフト領域４８は、ｎ型の領域である。ドリフト領域４８のｎ型不純物濃度は、ソース領域４０のｎ型不純物濃度よりも低い。ドリフト領域４８は、ベース領域４４及びディープ領域４６の下側に形成されている。ドリフト領域４８は、ベース領域４４によってソース領域４０から分離されている。ドリフト領域４８は、トレンチ２０の側面に形成されているゲート絶縁膜２２及びトレンチ２０の底部に形成されているゲート絶縁膜２２に接している。ドリフト領域４８の一部は、ディープ領域４６とゲート絶縁膜２２の間に存在する。したがって、ディープ領域４６は、ゲート絶縁膜２２と接しておらず、ドリフト領域４８を介してゲート絶縁膜２２に対向している。以下では、ディープ領域４６とゲート絶縁膜２２の間のドリフト領域４８を、分離ドリフト領域４８ａという。
ドレイン領域５０は、ｎ型の領域である。ドレイン領域５０は、ドリフト領域４８の下側に形成されている。ドレイン領域５０のｎ型不純物濃度は、ドリフト領域４８よりも高い。ドレイン領域５０は、半導体基板１２の下面に露出する範囲に形成されている。ドレイン領域５０は、ドレイン電極３２に対してオーミック接続されている。
また、図１においてハッチングにより示されている半導体領域６０は、半導体基板１２中において、炭素濃度が高い高濃度炭素含有領域である。高濃度炭素含有領域６０内の炭素濃度は、高濃度炭素含有領域６０外の半導体基板１２中の炭素濃度よりも高い。すなわち、高濃度炭素含有領域６０内の炭素濃度は、半導体基板１２の下面に露出しているドレイン領域５０内の炭素濃度よりも高い。高濃度炭素含有領域６０は、ドリフト領域４８からディープ領域４６に跨って形成されており、ディープ領域４６の全体が高濃度炭素含有領域６０に含まれている。
次に、ＭＯＳＦＥＴ１０の動作について説明する。ＭＯＳＦＥＴ１０をオンさせる場合には、ソース電極３０とドレイン電極３２の間に順電圧を印加した状態で、ゲート電極２４に所定の電圧を印加する。すると、ゲート絶縁膜２２と接している範囲のベース領域４４にチャネルが形成される。これによって、電子が、ソース電極３０から、ソース領域４０、チャネル、ドリフト領域４８、ドレイン領域５０を通過して、ドレイン電極３２へ流れる。
また、ＭＯＳＦＥＴ１０がオフしている場合には、半導体基板１２中に強い電界が発生する。特に、トレンチ２０底部近傍のゲート絶縁膜２２（ドリフト領域４８に接しているゲート絶縁膜２２）には、高い電界が加わり易い。ゲート電極２４の側面に形成されているゲート絶縁膜２２のうちの、ドリフト領域４８に接している箇所２８のゲート絶縁膜２２は、厚みが薄い。このため、上述したような高電界が箇所２８のゲート絶縁膜２２に印加されると、このゲート絶縁膜２２が絶縁破壊する場合がある。しかしながら、ＭＯＳＦＥＴ１０では、ＭＯＳＦＥＴ１０をオフするときにディープ領域４６から分離ドリフト領域４８ａ内に空乏層が広がる。この空乏層によって、箇所２８のゲート絶縁膜２２に加わる電界が緩和される。したがって、ゲート絶縁膜２２が絶縁破壊し難い。このため、このＭＯＳＦＥＴ１０は、耐圧性能が高い。
次に、ＭＯＳＦＥＴ１０の製造方法について説明する。この製造方法では、４Ｈ−ＳｉＣからなる半導体ウエハ（図３に示す半導体ウエハ１１０）からＭＯＳＦＥＴ１０を製造する。この半導体ウエハ１１０は、ｎ型であり、ドレイン領域５０と略同じｎ型不純物濃度を有する。ＭＯＳＦＥＴ１０は、図２のフローチャートに示す工程によって製造される。
ステップＳ２では、半導体ウエハ１１０の上面に、図３に示すｎ型エピタキシャル層１２０を成長させる。ここでは、厚さが約１３μｍであり、ドリフト領域４８と略同じ濃度のｎ型不純物を有するｎ型エピタキシャル層１２０を成長させる。
ステップＳ４では、ｎ型エピタキシャル層１２０の上面に、図３に示すｐ型エピタキシャル層１３０を成長させる。ここでは、厚さが約１．８μｍであり、ベース領域４４と略同じ濃度のｐ型不純物（アルミニウム）を有するｐ型エピタキシャル層１３０を成長させる。これによって、図３に示すように、半導体ウエハ１１０と、ｎ型エピタキシャル層１２０と、ｐ型エピタキシャル層１３０の３層からなる半導体基板１００が得られる。
ステップＳ６では、図４に示すように、半導体基板１００の上面に、酸化シリコンからなるマスク１４０を形成する。ここでは、コンタクト領域４２を形成すべき範囲上に開口部１４２が位置するように、マスク１４０を形成する。マスク１４０を形成したら、半導体基板１００の上面に向けてボロンを照射する。その結果、図４に示すように、マスク１４０に覆われている範囲の半導体基板１００にはボロンが注入されず、開口部１４２が形成されている範囲の半導体基板１００にのみボロンが注入される。ここでは、開口部１４２を通過したボロンが、ｐ型エピタキシャル層１３０近傍のｎ型エピタキシャル層１２０内（半導体基板１００の上面から約２．２μｍの深さ）で停止するように、ボロンを注入する。すなわち、ディープ領域４６を形成すべき範囲内にボロンを注入する。
ステップＳ８では、半導体基板１００の上面にマスク１４０（ステップＳ６で用いたマスク）が存在している状態で、半導体基板１００の上面に向けてアルミニウムを照射する。その結果、図５に示すように、マスク１４０に覆われている範囲の半導体基板１００にはアルミニウムが注入されず、開口部１４２が形成されている範囲の半導体基板１００にのみアルミニウムが注入される。ここでは、開口部１４２を通過したアルミニウムが、半導体基板１００の上面近傍で停止するように、アルミニウムを注入する。すなわち、コンタクト領域４２を形成すべき範囲内にアルミニウムを注入する。
ステップＳ１０では、マスク１４０をフッ酸（ＨＦ）によりエッチングする。これによって、図６に示すように、マスク１４０の開口部１４２を拡大させる。
ステップＳ１２では、マスク１４０を通して、半導体基板１００の上面に向けて炭素を照射する。その結果、図６に示すように、マスク１４０に覆われている範囲の半導体基板１００には炭素が注入されず、開口部１４２が形成されている範囲の半導体基板１００にのみ炭素が注入される。これによって、半導体基板１００内に、高濃度炭素含有領域６０が形成される。ステップＳ６よりも開口部１４２が拡大されているので、高濃度炭素含有領域６０の横方向（半導体基板１００の上面に平行な方向）の幅は、ボロンが注入された領域の横方向の幅よりも広くなる。また、ステップＳ１２では、高濃度炭素含有領域６０の深さ方向の幅が、ボロンが注入された領域の深さ方向の幅よりも広くなるように高濃度炭素含有領域６０を形成する。
ステップＳ１４では、図７に示すように、半導体基板１００の上面にマスク１５０を形成する。ここでは、ソース領域４０を形成すべき範囲上に開口部１５２が位置するように、マスク１５０を形成する。マスク１５０を形成したら、半導体基板１００の上面に向かって窒素を照射する。その結果、マスク１５０に覆われている範囲の半導体基板１００には窒素が注入されず、開口部１５２が形成されている範囲の半導体基板１００にのみ窒素が注入される。ここでは、開口部１５２を通過した窒素が、半導体基板１００の上面近傍で停止するように、窒素を注入する。すなわち、ソース領域４０を形成すべき範囲内に窒素を注入する。ステップＳ１４の終了後に、マスク１５０を除去する。
ステップＳ１６では、半導体基板１００を熱処理する。これによって、ステップＳ６、Ｓ８、及び、Ｓ１４で注入した不純物を拡散させるとともに、活性化させる。これによって、図８に示すように、半導体基板１００内に、ソース領域４０、コンタクト領域４２、ディープ領域４６が形成される。ｐ型エピタキシャル層１３０の中のソース領域４０及びコンタクト領域４２にならなかった領域が、ベース領域４４となる。また、ｎ型エピタキシャル層１２０の中のディープ領域４６にならなかった領域が、ドリフト領域４８となる。
なお、ステップＳ１６においては、高濃度炭素含有領域６０によって、ボロンの拡散が抑制される。これによって、ディープ領域４６が拡大することが抑制される。これは、以下の理由によるものと考えられる。一般に、ＳｉＣ結晶のＣサイトには多数の空孔（欠陥）が存在している。ＳｉＣ結晶中において、ボロンは、Ｃサイトの空孔を介して拡散する。このため、一般に、ＳｉＣ結晶中におけるボロンの拡散長は長い。これに対し、上記のステップＳ１６の実施時における半導体基板１００には、炭素が注入されることで高濃度炭素含有領域６０が形成されている。注入された炭素はＣサイトの空孔に入り込むため、高濃度炭素含有領域６０内ではＣサイトの空孔が減少する。このために、高濃度炭素含有領域６０ではボロンの拡散が抑制されると推測される。半導体基板１００では、ボロンが注入された領域全体が高濃度炭素含有領域６０内に含まれているため、ボロンの拡散が抑制される。したがって、微小なディープ領域４６を形成することができる。
ステップＳ１８では、以下の処理によって、ゲート電極２４を形成する。最初に、ドライエッチングによって、半導体基板１００の上面にトレンチ２０を形成する。次に、ＣＶＤによって酸化シリコン（ＢＰＳＧ、ＮＳＧ、ＬＴＯ等）を半導体基板１００の表面に形成する。これによって、トレンチ２０内に酸化シリコンを充填する。次に、成長させた酸化シリコンをエッチングする。ここでは、トレンチ２０の底部に厚さが約１μｍの酸化シリコン（図１のゲート電極２４の下部のゲート絶縁膜）を残存させる。次に、犠牲酸化やＣＶＤ等によって、トレンチ２０の側面に厚さが約１００ｎｍの酸化シリコン膜を形成する。トレンチ２０の底部の酸化シリコンとトレンチ２０の側面の酸化シリコン膜によって、図１のゲート絶縁膜２２が構成される。次に、トレンチ２０内にポリシリコンを成膜することによってゲート電極２４を形成する。次に、犠牲酸化やＣＶＤ等によって、層間絶縁膜２６を形成する。
ステップＳ２０では、スパッタリング等によって、ソース電極３０を形成する。これによって、図１に示すＭＯＳＦＥＴ１０の上面側の構造が完成する。
ステップＳ２２では、以下の処理によって、ＭＯＳＦＥＴ１０の下面側の構造を形成する。最初に、半導体基板１００の下面を研磨して、半導体基板１００を薄くする。次に、スパッタリング等によって、ドレイン電極３２を形成する。これによって、図１に示すＭＯＳＦＥＴ１０が完成する。
以上に説明したように、この製造方法によれば、微小なディープ領域４６を形成することができる。したがって、より小型なＭＯＳＦＥＴ１０を製造することができる。
また、この製造方法では、ボロンを注入した領域全体が高濃度炭素含有領域６０に囲まれるため、ディープ領域４６の形状を制御し易い。このため、量産時にＭＯＳＦＥＴ間における特性のばらつきを抑制することができる。
また、上述した製造方法では、ステップＳ６とステップＳ８で、同一のマスクを用いてイオン注入を行う。同一のマスクを用いて２つの領域に対するイオン注入を行うことができるので、この製造方法によれば、効率的にＭＯＳＦＥＴ１０を製造することができる。
また、上述した製造方法では、ステップＳ１０においてマスク１４０の開口部１４２を拡大させた後に、ステップＳ１２における炭素のイオン注入を行う。新たにマスクを作り直すことなく炭素のイオン注入を行うことができるので、この製造方法によれば、効率的にＭＯＳＦＥＴ１０を製造することができる。
次に、他の実施例に係るＭＯＳＦＥＴについて説明する。なお、他の実施例に係るＭＯＳＦＥＴの説明において、実施例１のＭＯＳＦＥＴと共通の機能を有する部分については実施例１と同じ参照番号を付し、実施例１のＭＯＳＦＥＴと共通する説明は省略する。
実施例２のＭＯＳＦＥＴは、図９に示す断面構造を有している。図示するように、実施例２のＭＯＳＦＥＴでは、ディープ領域４６が、高濃度炭素含有領域６０よりも深い位置まで広がっている。このようにディープ領域４６がより深い位置まで広がっていると、ＭＯＳＦＥＴがオフしたときに箇所２８のゲート絶縁膜２２に加わる電界がより緩和される。また、このようにディープ領域４６が深い位置まで広がる構造を採用しても、ディープ領域４６の横方向の幅を抑制すれば、ＭＯＳＦＥＴを小型化することができる。
次に、実施例２のＭＯＳＦＥＴの製造方法について説明する。実施例２のＭＯＳＦＥＴも、図２のフローチャートに従って製造される。但し、実施例２の製造方法では、ステップＳ６におけるボロンの注入深さとステップＳ１２における炭素の注入深さの少なくとも一方が、実施例１の製造方法と異なる。実施例２の製造方法では、ステップＳ１２の終了後に、図１０に示すように、ボロンの一部を高濃度炭素含有領域６０よりも下側に位置させる。その後のステップＳ１６の熱処理では、高濃度炭素含有領域６０内ではボロンの拡散が抑制されるが、高濃度炭素含有領域６０の下側に位置するボロンの拡散は抑制されない。このため、図９に示すように、深い位置まで広がるディープ領域４６を形成することができる。
以上に説明したように、実施例２の製造方法によれば、より電界の緩和効果が大きいＭＯＳＦＥＴを製造することができる。なお、実施例２の製造方法では、ボロンの拡散を部分的に許容するため、ディープ領域４６が形成される範囲を制御することがやや困難となる。特性のばらつきの抑制を優先させる場合には、実施例１のように注入されたボロン全体の拡散を抑制する方法がより適する。
実施例３のＭＯＳＦＥＴは、図１１に示す断面構造を有している。図示するように、実施例３のＭＯＳＦＥＴでは、ディープ領域４６が、分離ドリフト領域４８ａまで広がっている。このように分離ドリフト領域４８ａにディープ領域４６が広がっていても、このＭＯＳＦＥＴは、実施例１のＭＯＳＦＥＴと同様に動作する。
次に、実施例３のＭＯＳＦＥＴの製造方法について説明する。実施例３のＭＯＳＦＥＴも、図２のフローチャートに従って製造される。但し、実施例３の製造方法では、ステップＳ１２において、マスクを用いない。すなわち、ステップＳ１０において、マスク１４０をエッチングにより完全に除去する。そして、ステップＳ１２において、マスクが存在しない状態で、半導体基板１００に炭素を注入する。このため、図１２に示すように、横方向の広い範囲に亘って高濃度炭素含有領域６０が形成される。その後、実施例１と同様に各工程を実施することで、図１１に示すＭＯＳＦＥＴが完成する。このように高濃度炭素含有領域６０を形成しても、ボロンの拡散を抑制し、ディープ領域４６を微小化することができる。
なお、実施例３の製造方法においても、ボロンの一部を高濃度炭素含有領域６０よりも下側に位置させることで、図１３に示すように、高濃度炭素含有領域６０の下側まで伸びるディープ領域４６を形成してもよい。
なお、上述した実施例３の製造方法においては、ステップＳ６を実施する前に、半導体基板１００にトレンチ２０を形成しておいてもよい。この場合、ステップＳ６において、図１４に示すように、トレンチ２０の底部にも高濃度炭素含有領域６０が形成される。このような構造でも、ＭＯＳＦＥＴは適切に動作することができる。
実施例４のＭＯＳＦＥＴは、図１５に示す断面構造を有している。図示するように、実施例４のＭＯＳＦＥＴでは、高濃度炭素含有領域６０が、ディープ領域４６に対して横方向に接する範囲のみに形成されている。また、ディープ領域４６が、高濃度炭素含有領域６０より深い位置まで広がっている。このＭＯＳＦＥＴは、ディープ領域４６が深い位置まで広がっているので、箇所２８のゲート絶縁膜２２に加わる電界をより緩和することができる。
次に、実施例４のＭＯＳＦＥＴの製造方法について説明する。実施例４のＭＯＳＦＥＴも、図２のフローチャートに従って製造される。但し、実施例４の製造方法では、ステップＳ１０において、マスクを作り直す。すなわち、ステップＳ１０において、マスク１４０をエッチングにより完全に除去する。さらに、図１６に示すように、新たなマスク１６０を半導体基板１００の上面に形成する。ステップＳ１２では、図１６に示すように、新たなマスク１６０を通して半導体基板１００に炭素を注入する。これによって、ボロンが注入された領域に対して横方向に隣接する領域のみに高濃度炭素含有領域６０を形成する。その後、実施例１と同様に各工程を実施することで、図１５に示すＭＯＳＦＥＴが完成する。このように、ステップＳ１２において、ボロンが注入されている範囲の横方向に高濃度炭素含有領域６０が形成されれば、ボロンの横方向への拡散を抑制することができ、ディープ領域４６を微細化することができる。すなわち、ディープ領域４６とゲート絶縁膜２２の間の分離ドリフト領域４８ａのうちの、ディープ領域４６に接している範囲の少なくとも一部に高濃度炭素含有領域６０が形成されていればよい。
実施例５のＭＯＳＦＥＴは、図１７に示す断面構造を有している。図示するように、実施例５のＭＯＳＦＥＴでは、高濃度炭素含有領域６０が、分離ドリフト領域４８ａの略全体に形成されている一方で、ディープ領域４６の大部分が高濃度炭素含有領域６０の外側に形成されている。また、ディープ領域４６が、高濃度炭素含有領域６０より深い位置まで広がっている。このＭＯＳＦＥＴは、ディープ領域４６が深い位置まで広がっているので、箇所２８のゲート絶縁膜２２に加わる電界をより緩和することができる。
次に、実施例５のＭＯＳＦＥＴの製造方法について説明する。実施例５のＭＯＳＦＥＴも、図１８のフローチャートに従って製造される。図示するように、この製造方法では、実施例１の製造方法と同様にしてステップＳ２〜Ｓ８を実施する。次に、ステップＳ１４を実施する（図２のステップＳ１０、Ｓ１２を実施しない）。ステップＳ１４は、実施例１と略同様にして実施する。但し、ステップＳ１４の終了後に、マスク１５０（図７参照）を除去しない。次に、ステップＳ１５において、図１９に示すように、ステップＳ１４で使用したマスク１５０を通して、半導体基板１００の上面に炭素を注入する。これによって、高濃度炭素含有領域６０を形成する。その後、実施例１と同様にステップＳ１６〜Ｓ２２を実施することで、図１７に示すＭＯＳＦＥＴが完成する。このように分離ドリフト領域４８ａ全体に高濃度炭素含有領域６０を形成しても、ボロンがゲート絶縁膜２２に向かって拡散することを抑制することができる。
また、実施例５の製造方法では、炭素の注入と窒素の注入とでマスクを共有できるので、効率的にＭＯＳＦＥＴを製造することができる。
実施例６のＭＯＳＦＥＴは、実施例３のＭＯＳＦＥＴと同様に、図１１に示す断面構造を有している。
次に、実施例６のＭＯＳＦＥＴの製造方法について説明する。実施例６のＭＯＳＦＥＴは、図２０のフローチャートに従って製造される。ステップＳ３０では、図２１に示すように、半導体ウエハ１１０の上面に、ｎ型エピタキシャル層１２２を形成する。ここでは、ｎ型エピタキシャル層１２２の成長中に原料ガス中の炭素とシリコンの比率を変更することで、ｎ型エピタキシャル層１２２の上面部に高濃度炭素含有領域６０を形成する。その後のステップＳ３２において、ｎ型エピタキシャル層１２２の上面に、図２１に示すｐ型エピタキシャル層１３０を成長させる。これによって、図２１に示すように、半導体ウエハ１１０と、ｎ型エピタキシャル層１２２と、ｐ型エピタキシャル層１３０の３層からなる半導体基板１０２が得られる。
ステップＳ３４では、図２２に示すように、半導体基板１０２の上面にマスク１７０を形成し、半導体基板１００の上面に向けてボロンを照射する。これによって、高濃度炭素含有領域６０内にボロンを注入する。すなわち、ディープ領域４６を形成すべき範囲内にボロンを注入する。
ステップＳ３６、Ｓ３８では、実施例１の製造方法（図２）のステップＳ８、Ｓ１４と同様にして、半導体基板１０２にアルミニウムと窒素を注入する。その後のステップＳ４０〜Ｓ４６は、図２のステップＳ１６〜Ｓ２２と同様にして実施する。これによって、図１１に示すＭＯＳＦＥＴが完成する。ステップＳ４０の熱処理時には、高濃度炭素含有領域６０によって、ボロンの拡散が抑制される。したがって、この製造方法でも、微小なディープ領域４６を形成することができる。
以上に説明したように、高濃度炭素含有領域６０は、エピタキシャル成長によって形成してもよい。このように形成した高濃度炭素含有領域６０によっても、ボロンの拡散を抑制することができる。
なお、実施例６の製造方法のステップＳ３４のボロン注入において、図２３に示すように、一部のボロンを高濃度炭素含有領域６０より深い位置に注入してもよい。このようにボロンを注入すると、図１３に示すように深くまで伸びるディープ領域４６を有するＭＯＳＦＥＴを製造することができる。
なお、上述した実施例１〜６では、ＭＯＳＦＥＴについて説明したが、本明細書に開示の技術は、トレンチ型のゲート電極を有する他のスイッチング素子（例えば、ＩＧＢＴ等）に使用することもできる。
また、上述した各実施例では、特定の順序に従って各工程を実施することを説明したが、各工程の実施順序は適宜変更することができる。例えば、ゲート電極を形成する工程は、不純物を注入する各工程よりも先に実施してもよい。また、不純物を注入する各工程は、上述したものと異なる順序で行ってもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１２：半導体基板
２２：ゲート絶縁膜
２４：ゲート電極
３０：ソース電極
３２：ドレイン電極
４０：ソース領域
４２：コンタクト領域
４４：ベース領域
４６：ディープ領域
４８：ドリフト領域
５０：ドレイン領域
６０：高濃度炭素含有領域

Claims (3)

  1. 半導体基板を有しており、
    半導体基板の上面にトレンチが形成されており、
    トレンチの内面がゲート絶縁膜に覆われており、
    トレンチの内部にゲート電極が配置されており、
    半導体基板内に、
    トレンチの側面のゲート絶縁膜に接しており、ｎ型である第１半導体領域と、
    トレンチの側面のゲート絶縁膜に接しており、第１半導体領域の下側に形成されており、ｐ型である第２半導体領域と、
    トレンチの側面のゲート絶縁膜に接しており、第２半導体領域の下側に形成されており、ｎ型である第３半導体領域と、
    第２半導体領域よりも深い位置に形成されており、第２半導体領域と繋がっており、第３半導体領域を介してゲート絶縁膜に対向しており、ボロンを含有しており、ｐ型である第４半導体領域、
    が形成されているスイッチング素子の製造方法であって、
    半導体基板内の第４半導体領域を形成すべき範囲にボロンを注入する工程と、
    半導体基板に炭素を注入することにより、半導体基板内に、元の半導体基板よりも炭素濃度が高い高濃度炭素含有領域を形成する工程と、
    ボロンを注入する工程及び高濃度炭素含有領域を形成する工程の実施後に半導体基板を加熱する工程と、
    トレンチ、ゲート絶縁膜、及び、ゲート電極を形成する工程、
    を有しており、
    前記各工程の実施後に、第４半導体領域とゲート絶縁膜の間に位置する第３半導体領域のうちの第４半導体領域に接している範囲の少なくとも一部が高濃度炭素含有領域となり、
    ボロンを注入する工程では、半導体基板の表面に形成されている開口部を有するマスクを通して半導体基板にボロンを注入し、
    ボロンを注入する工程の実施後に、エッチングによりマスクの開口部を拡大させる工程を実施し、
    炭素を注入する工程では、開口部が拡大されたマスクを通して半導体基板に炭素を注入する、
    製造方法。
  2. 半導体基板を有しており、
    半導体基板の上面にトレンチが形成されており、
    トレンチの内面がゲート絶縁膜に覆われており、
    トレンチの内部にゲート電極が配置されており、
    半導体基板内に、
    トレンチの側面のゲート絶縁膜に接しており、ｎ型である第１半導体領域と、
    トレンチの側面のゲート絶縁膜に接しており、第１半導体領域の下側に形成されており、ｐ型である第２半導体領域と、
    トレンチの側面のゲート絶縁膜に接しており、第２半導体領域の下側に形成されており、ｎ型である第３半導体領域と、
    第２半導体領域よりも深い位置に形成されており、第２半導体領域と繋がっており、第３半導体領域を介してゲート絶縁膜に対向しており、ボロンを含有しており、ｐ型である第４半導体領域、
    が形成されているスイッチング素子の製造方法であって、
    エピタキシャル成長により、半導体基板上に、元の半導体基板よりも炭素濃度が高い高濃度炭素含有層を形成する工程と、
    高濃度炭素含有層の第４半導体領域を形成すべき範囲にボロンを注入する工程と、
    ボロンを注入する工程及び高濃度炭素含有層を形成する工程の実施後に半導体基板を加熱する工程と、
    トレンチ、ゲート絶縁膜、及び、ゲート電極を形成する工程、
    を有しており、
    前記各工程の実施後に、第４半導体領域とゲート絶縁膜の間に位置する第３半導体領域のうちの第４半導体領域に接している範囲の少なくとも一部が高濃度炭素含有層となり、
    ボロンを注入する工程では、前記半導体基板の平面方向において高濃度炭素含有層の一部にボロンを注入する、
    製造方法。
  3. ボロンを注入する工程で注入されるボロンが、高濃度炭素含有層の下端よりも浅い位置に注入される請求項２に記載の製造方法。
JP2011272075A 2011-12-13 2011-12-13 スイッチング素子の製造方法 Active JP5763514B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011272075A JP5763514B2 (ja) 2011-12-13 2011-12-13 スイッチング素子の製造方法
US13/712,343 US8748975B2 (en) 2011-12-13 2012-12-12 Switching element and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011272075A JP5763514B2 (ja) 2011-12-13 2011-12-13 スイッチング素子の製造方法

Publications (2)

Publication Number Publication Date
JP2013125763A JP2013125763A (ja) 2013-06-24
JP5763514B2 true JP5763514B2 (ja) 2015-08-12

Family

ID=48571199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011272075A Active JP5763514B2 (ja) 2011-12-13 2011-12-13 スイッチング素子の製造方法

Country Status (2)

Country Link
US (1) US8748975B2 (ja)
JP (1) JP5763514B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100117117A1 (en) * 2008-11-10 2010-05-13 Infineon Technologies Ag Vertical IGBT Device
JP6077380B2 (ja) * 2013-04-24 2017-02-08 トヨタ自動車株式会社 半導体装置
JP2014241368A (ja) * 2013-06-12 2014-12-25 住友電気工業株式会社 炭化珪素半導体装置
US9570570B2 (en) * 2013-07-17 2017-02-14 Cree, Inc. Enhanced gate dielectric for a field effect device with a trenched gate
DE112015001055B4 (de) * 2014-02-28 2020-11-26 Mitsubishi Electric Corporation Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
JP2016001646A (ja) * 2014-06-11 2016-01-07 ソニー株式会社 固体撮像素子、及びその製造方法
JP2016171231A (ja) 2015-03-13 2016-09-23 株式会社東芝 半導体装置および半導体パッケージ
JP6330705B2 (ja) 2015-03-24 2018-05-30 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置
JP6763727B2 (ja) * 2016-09-15 2020-09-30 トヨタ自動車株式会社 スイッチング装置とその製造方法
JP6123941B1 (ja) 2016-10-03 2017-05-10 富士電機株式会社 縦型半導体装置およびその製造方法
JP2019125625A (ja) * 2018-01-12 2019-07-25 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP2023114560A (ja) * 2022-02-07 2023-08-18 新電元工業株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190849A (ja) * 1992-01-14 1993-07-30 Oki Electric Ind Co Ltd 半導体素子の製造方法
JP3647515B2 (ja) 1995-08-28 2005-05-11 株式会社デンソー ｐ型炭化珪素半導体の製造方法
JP4186337B2 (ja) * 1998-09-30 2008-11-26 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP3460639B2 (ja) 1999-09-21 2003-10-27 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP4568929B2 (ja) * 1999-09-21 2010-10-27 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US7161208B2 (en) * 2002-05-14 2007-01-09 International Rectifier Corporation Trench mosfet with field relief feature
US6919599B2 (en) 2002-06-28 2005-07-19 International Rectifier Corporation Short channel trench MOSFET with reduced gate charge
JP2007294766A (ja) * 2006-04-26 2007-11-08 Toyota Industries Corp 半導体装置
JP4798119B2 (ja) 2007-11-06 2011-10-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2011146429A (ja) * 2010-01-12 2011-07-28 Renesas Electronics Corp パワー系半導体装置

Also Published As

Publication number Publication date
US8748975B2 (en) 2014-06-10
US20130146969A1 (en) 2013-06-13
JP2013125763A (ja) 2013-06-24

Similar Documents

Publication Publication Date Title
JP5763514B2 (ja) スイッチング素子の製造方法
TWI496290B (zh) Semiconductor device and manufacturing method thereof
JP5812029B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6367760B2 (ja) 絶縁ゲート型スイッチング装置とその製造方法
JP5728992B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6428489B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5776610B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6864288B2 (ja) 半導体装置および半導体装置の製造方法
JP2006073740A (ja) 半導体装置及びその製造方法
JP2012169385A (ja) 炭化珪素半導体装置
JP5790573B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6266975B2 (ja) 絶縁ゲート型半導体装置の製造方法及び絶縁ゲート型半導体装置
JP2012169384A (ja) 炭化珪素半導体装置およびその製造方法
JP2009117649A (ja) 半導体装置
JP6696328B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2006173584A (ja) 半導体装置
JP2009087997A (ja) 半導体ウエハおよびその製造方法
JP6683083B2 (ja) 半導体装置およびその製造方法
JP2009088005A (ja) 半導体装置およびその製造方法
JP6345378B1 (ja) 半導体装置
JP6569216B2 (ja) 絶縁ゲート型半導体装置及びその製造方法
JP2008300420A (ja) 半導体装置及び半導体装置の製造方法
JP2006287127A (ja) 半導体装置およびその製造方法
JP5213520B2 (ja) 半導体装置の製造方法
JP4491307B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150611

R151 Written notification of patent or utility model registration

Ref document number: 5763514

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250