JP2019125625A - 半導体装置及び半導体装置の製造方法 - Google Patents

Abstract

【課題】アスペクト比の高い拡散領域を形成する技術を提供する。【解決手段】半導体装置の製造方法であって、半導体基板１０の表層部に第１４族元素イオンを注入して拡散抑制領域６２を形成し、所定距離を隔てて配置されている第１拡散抑制部分領域及び第２拡散抑制部分領域を有する、拡散抑制領域形成工程と、第１拡散抑制部分領域と第２拡散抑制部分領域の間の半導体基板の表層部にドーパントイオンを注入するドーパントイオン注入工程と、ドーパントイオン注入工程で注入されたドーパントを拡散させる拡散工程と、を備える。【選択図】図４Ｅ

Description

本明細書が開示する技術は、半導体装置及び半導体装置の製造方法に関する。

半導体装置は、半導体基板内に設けられている複数種類の半導体領域の組合せで構成されている。このような半導体領域のいくつかは、半導体基板の表面から所定深さにおいて、結晶欠陥が少ない状態で形成されるのが望ましいことがある。

例えば、特許文献１は、トレンチゲートを備える半導体装置を開示する。この半導体装置は、トレンチゲートの底面の電界を緩和するために、トレンチゲートの底面に接するｐ型の電界緩和領域を備えている。さらに、この半導体装置は、トレンチゲートの側面に接して設けられているとともに電界緩和領域とボディ領域の双方に接するｐ型の接続領域を備えている。接続領域は、半導体装置がターンオフしたときに、電界緩和領域の電荷をボディ領域に素早く逃がすことにより、半導体装置のスイッチング特性を改善するために設けられている。このような電界緩和領域及び接続領域は、半導体基板の表面から所定深さにおいて、結晶欠陥が少ない状態で形成されるのが望ましい。

また、半導体装置は、その外周部の耐圧を向上させるために、ｐ型のガードリング領域を備えていることが多い。このようなガードリング領域も、半導体基板の表面から所定深さにおいて、結晶欠陥が少ない状態で形成されるのが望ましい。

上記した電界緩和領域、接続領域及びガードリング領域は一例である。その他の種類の半導体領域についても、半導体基板の表面から所定深さにおいて、結晶欠陥が少ない状態で形成されるのが望ましいことがある。

特開２０１５−１１８９６６号公報

このような半導体領域を形成するために、半導体基板の表層部にドーパントイオンを注入し、アニール処理によってそのドーパントを半導体基板の深さ方向に拡散させることが考えられる。ドーパントが深さ方向に拡散して形成された拡散領域は、イオン注入時の結晶欠陥を含んでいないことから、低欠陥で形成され得る。しかしながら、ドーパントは等方的に拡散する。このため、拡散によって形成される拡散領域は、高いアスペクト比を有することができない。

例えば、電界緩和領域及び接続領域のアスペクト比が小さいと、電界緩和領域及び接続領域が半導体基板の面方向に広がることから、トレンチゲートのピッチを大きく設定する必要がある。これにより、オン抵抗の増大が懸念される。また、ガードリング領域のアスペクト比が小さいと、ガードリングのピッチを大きく設定する必要がある。これにより、外周部の耐圧低下が懸念される。

このように、半導体基板の表面から所定深さにおいて、結晶欠陥が少ない状態で半導体領域を形成するために、アスペクト比の高い拡散領域を形成する技術が必要とされている。

本明細書が開示する半導体装置の製造方法は、拡散抑制領域形成工程、ドーパントイオン注入工程及び拡散工程を備えることができる。拡散抑制領域形成工程では、半導体基板の表層部に第１４族元素イオンを注入して拡散抑制領域を形成することができる。拡散抑制領域は、所定距離を隔てて配置されている第１拡散抑制部分領域及び第２拡散抑制部分領域を有することができる。ドーパントイオン注入工程では、第１拡散抑制部分領域と第２拡散抑制部分領域の間の半導体基板の表層部にドーパントイオンを注入することができる。拡散工程では、ドーパントイオン注入工程で注入されたドーパントを拡散させることができる。この半導体装置の製造方法では、ドーパントイオンが第１拡散抑制部分領域と第２拡散抑制部分領域の間に注入される。このため、半導体基板の面方向におけるドーパントの拡散は、これら第１拡散抑制部分領域及び第２拡散抑制部分領域によって抑えられる。このため、ドーパントは、半導体基板の面方向に比して深さ方向に広く拡散することができる。このように、この製造方法によると、高アスペクト比の拡散領域を形成することができる。これにより、半導体基板の表面から所定深さにおいて、結晶欠陥が少ない状態で半導体領域を形成することができる。

本明細書が開示する半導体装置は、第１導電型のドリフト領域、ドリフト領域上に設けられている第２導電型のボディ領域、ボディ領域を貫通してドリフト領域に達するトレンチゲート、トレンチゲートの底面に接して設けられている第２導電型の電界緩和領域、及び、トレンチゲートの側面に接して設けられており、電界緩和領域とボディ領域の双方に接する第２導電型の接続領域を備えることができる。接続領域のキャリア濃度は、トレンチゲートの深さ方向に直交する直交方向において、トレンチゲートの側面近傍よりもドリフト領域近傍で高い。この半導体装置では、接続領域のキャリア濃度がドリフト領域近傍で高くなっているので、ドリフト領域と接続領域のｐｎ接合から接続領域に広がる空乏層の伸展が抑制される。これにより、半導体装置がターンオフしたときに、接続領域の空乏化が抑えられているので、接続領域を介して電界緩和領域の電荷を素早く逃がすことができ、半導体装置のスイッチング特性が改善される。

半導体装置の半導体基板に設けられているトレンチゲートとガードリングのレイアウトを示す図である。 図１のII−II線における要部断面図を模式的に示しており、接続領域が形成されていないＭＯＳ区間に対応した要部断面図である。 図１のIII−III線における要部断面図を模式的に示しており、接続領域が形成されている非ＭＯＳ区間に対応した要部断面図である。 半導体装置の製造方法のうちの電界緩和領域及び接続領域を形成するための工程中の要部断面図を示す。 半導体装置の製造方法のうちの電界緩和領域及び接続領域を形成するための工程中の要部断面図を示す。 半導体装置の製造方法のうちの電界緩和領域及び接続領域を形成するための工程中の要部断面図を示す。 半導体装置の製造方法のうちの電界緩和領域及び接続領域を形成するための工程中の要部断面図を示す。 半導体装置の製造方法のうちの電界緩和領域及び接続領域を形成するための工程中の要部断面図を示す。 半導体装置の製造方法のうちの電界緩和領域及び接続領域を形成するための工程中の要部断面図を示す。 半導体装置の製造方法のうちの電界緩和領域及び接続領域を形成するための工程中の要部断面図を示す。 接続領域近傍の要部拡大断面図と接続領域のキャリア濃度分布を示す。

図面を参照して、半導体装置１について説明する。半導体装置１は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）と称される種類の半導体装置である。半導体装置１は、特に限定されないが、パワー半導体装置に属するものであり、例えば電動型の自動車において、コンバータやインバータのスイッチング素子として採用することができる。ここでいう電動型の自動車には、例えば、ハイブリッド車、燃料電池車又は電気自動車といった、車輪をモータによって駆動する各種の自動車が含まれる。なお、以下では、ＭＯＳＦＥＴを例示して説明するが、本明細書が開示する技術は、他の種類の半導体装置にも適用可能であり、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）にも適用可能である。

図１に示されるように、半導体装置１は、炭化ケイ素（ＳｉＣ）の半導体基板１０を備えている。半導体基板１０の中心側には、複数のトレンチゲート３０が配置されている。なお、このストライプ状のレイアウトは一例であり、複数のトレンチゲート３０のレイアウトには、他のレイアウトを採用することができる。さらに、半導体基板１０の外周側には、それら複数のトレンチゲート３０の周囲を一巡するように複数のガードリング領域１６が配置されている。

図２に、図１のII−II線における要部断面図を模式的に示す。図３に、図１のIII−III線における要部断面図を模式的に示す。図２及び図３に示されるように、本明細書では、複数のトレンチゲート３０が配置されている範囲をアクティブ部と称し、複数のガードリング領域１６が配置されている範囲を外周部と称する。この例では、アクティブ部の周囲を一巡するように溝１０Ａが形成されており、その溝１０Ａの中心側の側面がアクティブ部と外周部の境界となる。

半導体基板１０の裏面にはドレイン電極２２が被膜しており、半導体基板１０のアクティブ部の表面にはソース電極２４が被膜しており、半導体基板１０の外周部の表面には保護膜４０が被膜している。ドレイン電極２２及びソース電極２４の材料は特に限定されないが、Ａｌ（アルミニウム）、Ｎｉ（ニッケル）、Ｔｉ（チタン）、Ａｕ（金）といった金属材料を採用することができる。保護膜４０の材料は特に限定されないが、ポリイミドといった絶縁材料を採用することができる。

半導体基板１０は、ｎ⁺型のドレイン領域１１、ｎ^-型のドリフト領域１２、ｐ型のボディ領域１３、ｐ⁺型のボディコンタクト領域１４、ｎ⁺型のソース領域１５及びｐ型のガードリング領域１６を有している。半導体基板１０はさらに、ｐ型の電界緩和領域１７及びｐ型の接続領域１８を有している。詳細は後述するが、トレンチゲート３０は、その長手方向に沿ってＭＯＳ区間（図２参照）と非ＭＯＳ区間（図３参照）が交互に繰返すように区画されており、ＭＯＳ区間には接続領域１８が形成されておらず、非ＭＯＳ区間には接続領域１８が形成されている。このように、トレンチゲート３０は、接続領域１８の有無により、ＭＯＳ区間と非ＭＯＳ区間に区画される。

ドレイン領域１１は、ｎ型ドーパント（例えばリン）がドープされたｎ型の半導体領域である。ドレイン領域１１は、半導体基板１０の裏層部に設けられており、アクティブ部と外周部に亘って配置されている。ドレイン領域１１は、半導体基板１０の裏面を被覆するドレイン電極２２にオーミック接触している。なお、ドレイン領域１１の厚みや、そのｎ型ドーパントの濃度については、特に限定されず、適宜設計することができる。ドレイン領域１１は、ドリフト領域１２及びボディ領域１３を結晶成長するために下地基板でもある。

ドリフト領域１２は、ｎ型ドーパント（例えばリン）がドープされたｎ型の半導体領域である。ドリフト領域１２は、結晶成長技術を利用してドレイン領域１１上に積層されており、アクティブ部と外周部に亘って配置されている。ドリフト領域１２のｎ型ドーパントの濃度は、ドレイン領域１１におけるｎ型ドーパントの濃度よりも低い。なお、ドリフト領域１２の厚みや、ｎ型ドーパントの具体的な濃度については、特に限定されず、適宜設計することができる。

ボディ領域１３は、ｐ型ドーパント（例えばアルミニウム）がドープされたｐ型の半導体領域である。ボディ領域１３は、結晶成長技術を利用してドリフト領域１２上に積層されており、アクティブ部に配置されている。なお、ボディ領域１３の厚みや、そのｐ型不純物の具体的なの濃度については、特に限定されず、適宜設計することができる。

ボディコンタクト領域１４は、ｐ型ドーパント（例えばアルミニウム）がドープされたｐ型の半導体領域である。ボディコンタクト領域１４は、イオン注入技術を利用してアクティブ部のボディ領域１３上に設けられており、半導体基板１０の表面に露出している。ボディコンタクト領域１４は、半導体基板１０の表面を被覆するソース電極２４にオーミック接触している。なお、ボディコンタクト領域１４の厚みや、そのｐ型ドーパントの具体的なの濃度については、特に限定されず、適宜設計することができる。

ソース領域１５は、ｎ型ドーパント（例えばリン）がドープされたｎ型の半導体領域である。ソース領域１５は、イオン注入技術を利用してアクティブ部のボディ領域１３上に設けられており、トレンチゲート３０の側面に接しており、半導体基板１０の表面に露出している。ソース領域１５は、ボディ領域１３を介してドリフト領域１２から隔てられている。一例ではあるが、本実施例では複数のソース領域１５がストライプ状に形成されており、各々のソース領域１５は、トレンチゲート３０の長手方向と平行に延びている。ソース領域１５は、半導体基板１０の表面を被覆するソース電極２４にオーミック接触している。なお、ソース領域１５の厚みや、そのｎ型ドーパントの具体的なの濃度については、特に限定されず、適宜設計することができる。

ガードリング領域１６は、ｐ型ドーパント（例えばボロン）がドープされたｐ型の半導体領域である。ガードリング領域１６は、イオン注入技術を利用して外周部のドリフト領域１２上に設けられており、溝１０Ａの底面に露出している。ガードリング領域１６は、アクティブ部の周囲を一巡するように配置されており（図１参照）、ドリフト領域１２によってボディ領域１３から隔てられている。このため、ガードリング領域１６の電位はフローティングである。ガードリング領域１６は、半導体装置１がターンオフしたときに、アクティブ部のドリフト領域１２とボディ領域１３のｐｎ接合から伸びる空乏層を外周部に向けて伸展させ、外周部の耐圧を向上させるために設けられている。なお、ガードリング領域１６の厚みや、そのｐ型ドーパントの具体的なの濃度については、特に限定されず、適宜設計することができる。

図２及び図３に示されるように、電界緩和領域１７は、ｐ型ドーパント（例えばボロン）がドープされたｐ型の半導体領域である。電界緩和領域１７は、トレンチゲート３０の底面に接して設けられており、ドリフト領域１２によって囲まれている。電界緩和領域１７は、トレンチゲート３０の長手方向の全範囲に亘ってトレンチゲート３０の底面に沿って設けられている。電界緩和領域１７は、トレンチゲート３０の底面近傍における電界強度を緩和するために設けられている。なお、電界緩和領域１７の形状や、ｐ型ドーパントの具体的な濃度については、特に限定されず、適宜設計することができる。

接続領域１８は、ｐ型ドーパント（例えばボロン）がドープされたｐ型の半導体領域である。接続領域１８は、トレンチゲート３０の側面に接して設けられており、電界緩和領域１７とボディ領域１３の間を延びており、電界緩和領域１７とボディ領域１３の双方に接している。これにより、電界緩和領域１７は、接続領域１８を介してボディ領域１３に電気的に接続されている。なお、接続領域１８の形状や、ｐ型ドーパントの具体的な濃度については、特に限定されず、適宜設計することができる。

先述したように、接続領域１８は、トレンチゲート３０の長手方向に沿って分散して設けられている。このため、トレンチゲート３０の長手方向に沿って観測したときに、接続領域１８が設けられていない区間（図２のＭＯＳ区間）と接続領域１８が設けられている区間（図３の非ＭＯＳ区間）が交互に繰返し現れる。なお、後述するように、電界緩和領域１７と接続領域１８は、共通の製造工程によって同時に形成されており、１つのｐ型半導体領域と見なすこともできる。本明細書では、トレンチゲート３０の底面に沿って設けられているｐ型半導体領域を電界緩和領域１７といい、その電界緩和領域１７とボディ領域１３を電気的に接続するｐ型半導体領域を接続領域１８という。

トレンチゲート３０は、半導体基板１０の表面からソース領域１５及びボディ領域１３を貫通してドリフト領域１２に達しており、ゲート電極３２及びゲート絶縁膜３４を有している。ゲート電極３２は、導電性を有する材料で構成されており、その材料には、例えばポリシリコンを採用することができる。ゲート絶縁膜３４は、絶縁性を有する材料で構成されており、その材料には、例えば酸化シリコンを採用することができる。ゲート電極３２は、ドリフト領域１２とソース領域１５を隔てている位置のボディ領域１３にゲート絶縁膜３４を介して対向している。

次に、半導体装置１の動作を説明する。ドレイン電極２２に正電圧が印加され、ソース電極２４が接地され、トレンチゲート３０のゲート電極３２が接地されていると、半導体装置１はオフである。このとき、ドリフト領域１２と電界緩和領域１７のｐｎ接合から延びる空乏層がトレンチゲート３０の底面近傍に形成され、トレンチゲート３０の底面近傍の電界が緩和される。半導体装置１は、高耐圧な特性を有することができる。

ドレイン電極２２に正電圧が印加され、ソース電極２４が接地され、トレンチゲート３０のゲート電極３２にソース電極２４よりも正となる電圧が印加されると、ドリフト領域１２とソース領域１５を隔てる位置のボディ領域１３に反転層が形成され、その反転層を介して電流が流れ、半導体装置１がターンオンする。これにより、半導体装置１では、ドレイン電極２２とソース電極２４の間が導通する。

半導体装置１では、ボディ領域１３と電界緩和領域１７が接続領域１８を介して電気的に接続されていることを特徴とする。このため、半導体装置１がターンオフしたときに、電界緩和領域１７の電荷をボディ領域１３に素早く逃がすことができるので、半導体装置１のスイッチング特性が改善される。

次に、図４Ａ−図４Ｇを参照して、電界緩和領域１７及び接続領域１８を形成する方法を説明する。以下、本明細書が開示する技術の理解を助けるために、ＭＯＳ区間と非ＭＯＳ区間の要部断面図を並べて図示するとともに、ボディコンタクト領域１４及びソース領域１５を省略して図示する。なお、ボディコンタクト領域１４及びソース領域１５は、電界緩和領域１７及び接続領域１８を形成した後に形成してもよい。

まず、図４Ａに示されるように、半導体基板１０の表面を被覆するように第１マスク５２を成膜する。この例では、第１マスク５２の材料は、酸化シリコンである。なお、第１マスク５２の材料は、酸化シリコンに代えて、フォトレジストマスクでもよい。第１マスク５２には、トレンチゲート形成範囲３０Ａに対応して開口５２ａが形成されている。第１マスク５２の開口５２ａは、トレンチゲート形成範囲３０Ａの短手方向（紙面左右方向）に所定距離を隔てて配置されている。ＭＯＳ区間では、第１マスク５２の開口５２ａが、トレンチゲート形成範囲３０Ａの範囲内に形成されている。非ＭＯＳ区間では、第１マスク５２の開口５２ａが、トレンチゲート形成範囲３０Ａの範囲外に形成されている。トレンチゲート形成範囲３０Ａの短手方向において、ＭＯＳ区間における開口５２ａ間の幅を５２Ｗａとし、非ＭＯＳ区間における開口５２ａ間の幅を５２Ｗｂとすると、５２Ｗａ＜５２Ｗｂの関係が成立している。

次に、図４Ｂに示されるように、イオン注入技術を利用して、第１マスク５２の開口５２ａから露出する半導体基板１０に向けてカーボンイオンを注入し、拡散抑制領域６２を形成する（拡散抑制領域形成工程）。拡散抑制領域６２は、カーボンを高濃度に含む領域である。この例では、拡散抑制領域６２は、カーボンの濃度がトレンチゲート形成範囲３０Ａの短手方向（紙面左右方向）においてピークを有するように構成されている。拡散抑制領域６２のカーボンの濃度は、後述するｐ型拡散領域１０２の拡散を抑制するために、そのｐ型拡散領域１０２のドーパントの濃度以上であるのが望ましい。より望ましくは、拡散抑制領域６２のカーボンの濃度は、ｐ型拡散領域１０２のドーパントの濃度の１０倍以上であるのが望ましい。なお、ｐ型拡散領域１０２のドーパントの濃度は、ｐ型領域として機能するために、ドリフト領域１２のドーパント濃度よりも濃い。したがって、拡散抑制領域６２のカーボンの濃度は、ドリフト領域１２のドーパント濃度よりも濃いのが望ましい、ということもできる。拡散抑制領域６２は、ボディ領域１３を超えてドリフト領域１２に達している。ＭＯＳ区間に形成される拡散抑制領域６２は、トレンチゲート形成範囲３０Ａ（図４Ａ参照）の短手方向に沿って対向するように配置された一対の拡散抑制部分領域を構成しており、これら拡散抑制部分領域は、開口幅５２Ｗａに対応した所定距離を離れて形成されている。同様に、非ＭＯＳ区間に形成される拡散抑制領域６２も、トレンチゲート形成範囲３０Ａ（図４Ａ参照）の短手方向に沿って対向するように配置された一対の拡散抑制部分領域を構成しており、これら拡散抑制部分領域は、開口幅５２Ｗｂに対応した所定距離を離れて形成されている。

次に、図４Ｃに示されるように、第１マスク５２を除去した後に、半導体基板１０の表面を被覆するように第２マスク５４を成膜する。この例では、第２マスク５４の材料は、酸化シリコンである。第２マスク５４には、ＭＯＳ区間及び非ＭＯＳ区間のいずれにおいても、拡散抑制領域６２に挟まれた領域に対応して開口５４ａが形成されている。第２マスク５４の開口５４ａの開口幅は、ＭＯＳ区間よりも非ＭＯＳ区間で大きい。

次に、図４Ｄに示されるように、イオン注入技術を利用して、第２マスク５４の開口５４ａから露出する半導体基板１０に向けてボロンイオンを注入し、ボロンイオン注入領域１００を形成する（ドーパントイオン注入工程）。ボロンイオン注入領域１００は、半導体基板１０の表面から浅い位置に形成されており、ボディ領域１３内に形成されている。第２マスク５４の開口５４ａの開口幅の相違により、ＭＯＳ区間よりも非ＭＯＳ区間に対して多くのボロンイオンが注入される。

次に、図４Ｅに示されるように、アニール技術を利用して、ボロンイオン注入領域１００に注入されたボロンを拡散させて、ｐ型拡散領域１０２を形成する（拡散工程）。ボロンは、炭化珪素中を拡散し易いという性質を有している。一方、炭化珪素内にカーボンが高濃度に含まれていると、ボロンの拡散が抑制されることが知られている。本製造方法では、ボロンイオン注入領域１００を間に置いてカーボンを高濃度に含む拡散抑制領域６２が、トレンチゲート形成範囲３０Ａ（図４Ａ参照）の短手方向に沿って対向するように配置されている。このため、ボロンイオン注入領域１００から拡散するボロンは、トレンチゲート形成範囲３０Ａ（図４Ａ参照）の短手方向における拡散が拡散抑制領域６２によって抑制される。これにより、ｐ型拡散領域１０２は、トレンチゲート形成範囲３０Ａ（図４Ａ参照）の短手方向よりも深さ方向に広く拡散し、アスペクト比が１よりも高くなり、高アスペクト比な形態を有することができる。特に、ＭＯＳ区間の拡散抑制領域６２間の距離（図４Ｂの５２Ｗａに相当）が、非ＭＯＳ区間の拡散抑制領域６２間の距離（図４Ｂの５２Ｗｂに相当）よりも短い。このため、トレンチゲート形成範囲３０Ａ（図４Ａ参照）の短手方向において、ＭＯＳ区間に形成されるｐ型拡散領域１０２の幅１０２Ｗａは、非ＭＯＳ区間に形成されるｐ型拡散領域１０２の幅１０２Ｗａよりも小さくなる。

次に、図４Ｆに示されるように、第２マスク５４を除去した後に、半導体基板１０の表面を被覆するように第３マスク５６を成膜する。この例では、第３マスク５６の材料は、酸化シリコンである。第３マスク５６には、ＭＯＳ区間及び非ＭＯＳ区間のいずれにおいても、ｐ型拡散領域１０２を含むように開口５６ａが形成されている。特に、ＭＯＳ区間では、第３マスク５６の開口５６ａは、拡散抑制領域６２も含むように形成されている。

次に、図４Ｇに示されるように、異方性エッチング技術を利用して、第３マスク５６の開口５６ａから露出する半導体基板１０の表面からボディ領域１３を貫通してドリフト領域１２に達するトレンチＴＲを形成する。トレンチＴＲは、ｐ型拡散領域１０２よりも浅くなるように形成される。これにより、トレンチＴＲの底面に接するｐ型拡散領域１０２の一部が電界緩和領域１７となる。また、ＭＯＳ区間のｐ型拡散領域１０２の幅１０２Ｗａ（図４Ｆ参照）が非ＭＯＳ区間のｐ型拡散領域１０２の幅１０２Ｗｂ（図４Ｆ参照）よりも小さく形成されていたことから、トレンチＴＲよりも浅い範囲のｐ型拡散領域１０２については、ＭＯＳ区間においてはトレンチＴＲの側面には残存せず、非ＭＯＳ区間においてはトレンチＴＲの側面に残存する。これにより、非ＭＯＳ区間において、トレンチＴＲの側面に接するｐ型拡散領域１０２の一部が接続領域１８となる。

最後に、トレンチＴＲ内にトレンチゲート３０（図２及び図３参照）を形成する。これらの工程を経て、半導体装置１を製造することができる。

以下、上記製造方法の特徴を列記する。
（１）図４Ｅに示されるように、上記製造方法は、拡散抑制領域６２を予め形成することにより、ボロンイオン注入領域１００から拡散するボロンの拡散を拡散抑制領域６２によって抑制し、高アスペクト比のｐ型拡散領域１０２を形成することができる。このようなｐ型拡散領域１０２の一部が電界緩和領域１７及び接続領域１８となることから、トレンチゲート３０とそれに付随する電界緩和領域１７及び接続領域１８を幅狭な範囲に形成することができる。これにより、トレンチゲート３０のピッチを狭くすることができるので、半導体装置１の電流密度が高くなり、半導体装置１のオン抵抗が低下する。

（２）また、ｐ型拡散領域１０２は熱拡散によって形成されているので、ボロンイオン注入領域１００から拡散した範囲のｐ型拡散領域１０２については、結晶欠陥が少ない状態で形成されている。図４Ｆ及び図４Ｇに示されるように、トレンチＴＲは、ボロンイオン注入領域１００を取り除くように形成されている。このため、トレンチＴＲの形成後に残存するｐ型拡散領域１０２は、結晶欠陥の少ない状態で形成されている。このようなｐ型拡散領域１０２を用いて形成される電界緩和領域１７及び接続領域１８も、結晶欠陥の少ない状態で形成されている。これにより、半導体装置１では、電界緩和領域１７及び接続領域１８の結晶欠陥に起因したリーク電流が抑えられる。

（３）また、図４Ｃ及び図４Ｄに示されるように、上記製造方法は、電界緩和領域１７及び接続領域１８を共通の第２マスク５４を用いて形成することができる。半導体装置１は、低い製造コストで製造され得る。

（４）上記製造方法では、カーボンイオンを用いて拡散抑制領域６２を形成した。この例に代えて、拡散抑制領域６２は、ドーパントとならない第１４族元素イオン、例えば、シリコンイオン、ゲルマニウムイオン、錫イオン又は鉛イオンが採用され得る。

（５）上記製造方法では、ボロンイオンを用いてｐ型拡散領域１０２を形成した。この例に代えて、ｐ型拡散領域１０２は、ドーパントとなる第１３族元素イオン、例えばアルミニウムイオン、ガリウムイオン、インジウムイオン又はチタンイオンが採用され得る。

また、上記製造方法で製造された半導体装置１は、次のような特性を有することができる。図５に、図４Ｇの工程後の接続領域１８近傍の要部拡大断面図と特定深さにおける接続領域１８のキャリア濃度分布を示す。接続領域１８のキャリア濃度分布は、トレンチＴＲの短手方向（紙面左右方向）に沿った分布である。なお、接続領域１８のキャリア濃度分布は、図５に示す特定深さに限らず、他の深さにおいても同様の傾向を示す。

図５に示されるように、接続領域１８のキャリア濃度分布は、トレンチＴＲの側面近傍よりもドリフト領域１２近傍で高い。これは、（１）拡散抑制領域６２によって拡散が抑制されたボロンが、ドリフト領域１２と接続領域１８の界面近傍に高濃度に存在する、（２）ボロンの活性化率がカーボンによって高くなる、ことが理由だと考えられる。即ち、ドリフト領域１２と接続領域１８の界面近傍は、ボロンとカーボンの双方が高濃度に存在しており、これにより、ボロンのキャリア濃度が高濃度になると考えられる。接続領域１８がこのようなキャリア濃度分布を有していると、半導体装置１がターンオフしたときに、ドリフト領域１２と接続領域１８のｐｎ接合から接続領域１８に広がる空乏層の伸展が抑制される。これにより、半導体装置１がターンオフしたときに、接続領域１８の空乏化が抑えられているので、接続領域１８を介して電界緩和領域１７の電荷を素早く逃がすことができ、半導体装置１のスイッチング特性が改善される。なお、このような作用効果は、接続領域１８が上記のようなキャリア濃度分布を有していれば得られるものである。このため、上記の製造方法とは異なる製造方法で製造されたとしても、接続領域１８が上記のようなキャリア濃度分布を有していれば、同様の作用効果が発揮され得る。

上記製造方法で形成された高アスペクト比のｐ型拡散領域１０２は、電界緩和領域１７及び接続領域１８を形成するために用いられた。同様の製造方法を利用して形成される高アスペクト比のドーパント拡散領域は、半導体装置を構成する様々な半導体領域を形成するために用いることができ、例えば外周部のガードリング領域１６を形成するために用いられてもよい。

以上、本技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。本明細書又は図面に記載された技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載された組合せに限定されるものではない。また、本明細書又は図面に例示された技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１：半導体装置
１０：半導体基板
１０Ａ：溝
１１：ドレイン領域
１２：ドリフト領域
１３：ボディ領域
１４：ボディコンタクト領域
１５：ソース領域
１６：ガードリング領域
１７：電界緩和領域
１８：接続領域
２２：ドレイン電極
２４：ソース電極
３０：トレンチゲート
３２：ゲート電極
３４：ゲート絶縁膜
４０：保護膜

Claims (2)

1. 半導体装置の製造方法であって、
   半導体基板の表層部に第１４族元素イオンを注入して拡散抑制領域を形成する拡散抑制領域形成工程であって、前記拡散抑制領域は、所定距離を隔てて配置されている第１拡散抑制部分領域及び第２拡散抑制部分領域を有する、拡散抑制領域形成工程と、
   前記第１拡散抑制部分領域と前記第２拡散抑制部分領域の間の前記半導体基板の前記表層部にドーパントイオンを注入するドーパントイオン注入工程と、
   前記ドーパントイオン注入工程で注入されたドーパントを拡散させる拡散工程と、を備える半導体装置の製造方法。
2. 半導体装置であって、
   第１導電型のドリフト領域と、
   前記ドリフト領域上に設けられている第２導電型のボディ領域と、
   前記ボディ領域を貫通して前記ドリフト領域に達するトレンチゲートと、
   前記トレンチゲートの底面に接して設けられている第２導電型の電界緩和領域と、
   前記トレンチゲートの側面に接して設けられており、前記電界緩和領域と前記ボディ領域の双方に接する第２導電型の接続領域と、を備えており、
   前記接続領域のキャリア濃度は、前記トレンチゲートの深さ方向に直交する直交方向において、前記トレンチゲートの前記側面近傍よりも前記ドリフト領域近傍で高い、半導体装置。

Images