JP6698697B2 - 絶縁ゲートパワー半導体デバイスおよびそのデバイスの製造方法 - Google Patents

絶縁ゲートパワー半導体デバイスおよびそのデバイスの製造方法 Download PDF

Info

Publication number
JP6698697B2
JP6698697B2 JP2017557253A JP2017557253A JP6698697B2 JP 6698697 B2 JP6698697 B2 JP 6698697B2 JP 2017557253 A JP2017557253 A JP 2017557253A JP 2017557253 A JP2017557253 A JP 2017557253A JP 6698697 B2 JP6698697 B2 JP 6698697B2
Authority
JP
Japan
Prior art keywords
layer
doping concentration
trench
depth
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017557253A
Other languages
English (en)
Other versions
JP2018503268A (ja
Inventor
デ−ミキエリス，ルカ
コルバシェ，キアラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Schweiz AG
Original Assignee
ABB Schweiz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Schweiz AG filed Critical ABB Schweiz AG
Publication of JP2018503268A publication Critical patent/JP2018503268A/ja
Application granted granted Critical
Publication of JP6698697B2 publication Critical patent/JP6698697B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、パワーエレクトロニクスの分野に関し、より特定的には、独立請求項１に従った絶縁ゲートパワー半導体デバイスの製造方法、または独立請求項８のプリアンブルに従ったようなデバイスに関する。
図１において、ＥＰ ０ ７９５ ９１１ Ａ２で知られるような従来の絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が示されている。従来のデバイスは、エミッタ側２２上のエミッタ電極２と、エミッタ側２２と対向するコレクタ側２７上のコレクタ電極２５との間に、以下の順序で異なる導電型の層、すなわち、（ｎ＋）ドープされたソース層３、エミッタ電極２５と接触するｐドープされたベース層４、ｎドープされたエンハンス層９５、（ｎ−）ドープされたドリフト層５、（ｎ＋）ドープされたバッファ層５５、およびｐドープされたコレクタ層６を有するアクティブセルを含む。
トレンチゲート電極７は、エミッタ側２２上に配置され、ゲート層７０と、ドリフト層５、ベース層４、およびソース層３からゲート層７０を取り囲んで分離する第１電気絶縁層７２とを含む。第２絶縁層７４は、ゲート層７０とエミッタ電極２との間に配置される。トレンチゲート電極７は、エミッタ側２２からトレンチ底部７６が配置されるトレンチ深さ７７にまで延び、トレンチ底部７６からエミッタ側２２にまで延びるトレンチ側面７５を有する。ｐドープされた第１保護ピロー８は、トレンチ底部７６を覆う。
ＥＰ ０ ７９５ ９１１ Ａ２に記載されているように、従来のデバイスは、エンハンス層９５の形成のためにＮドーパントを最初に注入して拡散させることによって形成される。エンハンス層９５は、ドリフト層５よりも高いドーピング濃度を有する。その後、Ｐドープされたベース層４を形成するためにＰドーパントが注入されて拡散される。次に、ｎ＋ソース層３が、レジストマスクを用いてＮドーパントを注入して拡散させることによって形成される。続いて、下方のドリフト層５にまで深さ方向に延びるトレンチゲート電極７のためのエッチング開口のために、ソース層３の上およびベース層４の一部の上に酸化膜が適用される。そして、Ｐドーパントがトレンチの底部に注入される。そして、酸化膜がエッチング除去され、トレンチの表面に（絶縁層７２を形成するための）熱酸化膜が形成され、導電性ゲート層７０を形成するためにＮ−不純物がドープされたポリシリコンで満たされる。ポリシリコンは、トレンチの開口部にエッチバックされ、トレンチに埋め込まれたポリシリコンを残す。そして、その表面は、第２絶縁層７４によって覆われ、その後、別のマスクであるレジスト層によって覆われ、トレンチの上部の領域を覆い、小さな開口領域に加えて、ソース領域３は、覆われていないベース層４の近くに直接的に横たわる。そして、レジストマスク領域で覆われていない第２絶縁層７４は、エッチング除去され、ゲート層７０およびソース層３の隣接部分の上に第２絶縁層７４を維持する。その後、第２絶縁層７４の覆われていない領域上にＡｌＳｉが適用され、エミッタ電極２を形成するＡｌＳｉ層によって、ベース層４およびソース層３が短絡される。
ｎ型エンハンス層９５は、ＰＩＮ効果を改善し、プラズマ濃度を増加させ、オン状態損失を低下させる。しかし、高くドープされたエンハンス層９５を有するこのような従来のデバイスは、標準的なトレンチＩＧＢＴに比べてＳＯＡおよびブレークダウン電圧を悪化させることに悩まされるだろう。このようなエンハンス層９５によってアクティブセル近くのキャリア濃度が高められるため、このようなエンハンス層９５とともにＩＧＢＴは、より高い安全性のある動作領域（ＳＯＡ）およびより低いオン状態損失の点から、エンハンス層を有しない従来のＩＧＢＴに比べて優れている。
しかし、ｎエンハンス／ｐベース接合９５，４における電界もまた増加する。したがって、実用的なエンハンス層のドーピング濃度は、過度の電界、および遮断性能やターンオフＳＯＡの低下を防止するために、２．５＊１０１６ｃｍ−３よりも小さい値に制限される。図３に示すように、オン状態電圧ＶＣＥ，ＯＮは、より高いドーピング濃度のために有利に減少する。これは、ブレークダウン電圧、エンハンス層のドーピング濃度がより低くなりより良くなることを意味し、そして、ブレークダウン電圧が崩壊する点においてドーピング濃度の上限とは逆のオン状態電圧を意味する。
エンハンス層は、オン状態（ＶＣＥ，ＯＮ）の顕著な低減を許し、その利点は、エンハンス層９５（ＮＤ，ｅｎｈ）のより大きなドーピング濃度にとってさえさらに重要である。しかし、ドーピング濃度をより大きく高めるほど、ＩＧＢＴが耐えられるブレークダウン電圧（ＶＢＤ）がより低くなる。
図４は、異なる従来のデバイスのデータを示す。デバイス１は、２＊１０１６ｃｍ３のエンハンス層９５内に最大ドーピング濃度を有し、第１保護ピローを有さないトレンチＩＧＢＴである。デバイス２は、第１ｐドープ保護ピロー８を有することでデバイス１と異なる。デバイス３は、１＊１０１７ｃｍ３のエンハンス層９５内に最大ドーピング濃度を有し、第１保護ピローを有さないトレンチＩＧＢＴであり、デバイス４は、第１ｐドープ保護ピロー８を有することでデバイス３と異なる。デバイス１−４が言及されている全ての図において、デバイスは、上記の特徴を有するデバイスとする。
ＩＧＢＴデバイスの有害な劣化の原因となる衝突電離効果は、通常、トレンチ底部で起こる。しかし、増加した（２.５＊１０１６ｃｍ−３より大きい）エンハンスドーピング濃度を有するデバイスにおいては、ｐボディとｎエンハンス領域との間の界面でアバランシェ生成が生じる。低減されたＲＢＳＯＡ能力の欠点に悩まされることなく、高くドープされたエンハンス層のオン状態の利益を利用できるようにするために、第１ｐドープ保護ピロー８がＥＰ ０ ７９５ ９１１ Ａ２に導入されている。第１保護ピロー８は、エンハンス層９５の導入のために形成されているトレンチ底部で高電界を低減し、逆阻止ＳＯＡおよび破壊電圧ＶＢＤが向上する。これは図４に示されており、第１保護ピロー８を有する両方のデバイスは、改善されたＶＢＤを有するが、ＶＣＥ，ＯＮがより悪化する。それにもかかわらず、トレンチ底部でｐドープされた第１保護ピローの導入は、デバイスのロバスト性を向上させ、破壊メカニズムの開始を延期することができるが、エンハンスドーピング濃度の増加によって衝突電離が引き起こされるトレンチＩＧＢＴデバイスの固有の弱点を十分に補うことができない。
なぜなら、より大きなエンハンスドーピング濃度レベルを有するデバイスの場合、破壊条件が満たされたときに、アバランシェ生成がｎエンハンス／ｐベース層境界でまだ生じ、関連する量の生成されたキャリアがシリコン／ゲート酸化物（第１絶縁層７２）界面近くにある。これは、結果的に閾値電圧の不安定性を伴うゲート酸化物中のホットキャリア注入などの望ましくない欠点を潜在的に意味する。結局、このデバイスもまた、劣化した動的なアバランシェのロバスト性を示し、この現象は、図５に示すように、ハードスイッチング条件の下でさえさらに悪化する。
増加した最大ドーピング濃度（すなわち、２．５または３＊１０１６ｃｍ−３より上）のエンハンス層を有する従来のデバイスに対する第１保護ピローの導入は、破壊電圧を大幅に改善させるが、この値は、なおも、第１保護ピローと、より低いエンハンスドーピング濃度（すなわち、２．５＊１０１６ｃｍ−３より下）とを有さないデバイスよりもずっと低くなる。
ｐ第１保護ピローは、増加したオン状態を犠牲にして破壊のロバスト性を改善する。しかし、エンハンス／チャネル界面で、アバランシェ生成の弱点は、増加したＮＤ，ｅｎｈ（図５）を伴って従来のデバイス４に存在する。従来のトレンチＩＧＢＴ（図中の破線）、およびエンハンス層やｐ＋第１保護ピロー８（図中の一点鎖線／点線）において最大ドーピング濃度が増加したトレンチのハードスイッチングターンオフ挙動が、図５に示される。デバイス４は、ハードスイッチング条件下でのより大きな曲げ傾向から示されるように、より大きな動的アバランシェに悩まされている。
特開２０１０−２３２６２７号公報は、トレンチＩＧＢＴを形成する方法に関する。先ず、トレンチが基板にエッチングされ、そして、ｎドーパントとしてヒ素エピタキシャル層で満たされる。熱処理が行われることによって、深さ方向にトレンチの側面に沿って一定のドーピング濃度を有する拡散エピタキシャル層を形成する。その後、トレンチ深さが増加し、深いトレンチ底部にホウ素が注入されて拡散される。
ＵＳ ２０１１／２３３７２８ Ａ１は、ＩＧＢＴの製造方法を記載しており、そこでは、トレンチ凹部がドリフト層にエッチングされ、底部において、１つのｎドーパント層として連続層を形成するためにｎドーパントが注入されて拡散される。その後、トレンチ底部に保護領域を形成するために、ｐドーパントが同じトレンチ凹部に注入され、エンハンス層に埋め込まれる。
欧州特許出願公開第０７９５９１１号明細書 特開２０１０−２３２６２７号公報 米国特許出願公開第２０１１／２３３７２８号明細書
本発明の開示
本発明の目的は、従来のデバイスに比べて、低いオン状態損失および高い破壊電圧を同時に有するパワー半導体デバイスを提供することである。
エミッタ側におけるエミッタ電極、およびエミッタ側に対向して配置されたコレクタ側におけるコレクタ電極を有し、
エミッタ側とコレクタ側との間に配置された第１導電型のドリフト層を有し、
第１導電型とは異なる第２導電型のベース層を有し、ベース層は、ドリフト層とエミッタ側との間に配置され、ベース層は、エミッタ電極に接触し、
エミッタ側に配置され、ベース層によってドリフト層から分離され、エミッタ電極に接触するソース層を有し、
導電型ゲート層および第１電気絶縁層を含み、ゲート層を取り囲むことでドリフト層、ベース層、およびソース層から分離させる、トレンチゲート電極を有し、トレンチゲート電極は、トレンチ底部およびトレンチ側面を有し、トレンチゲート電極は、トレンチ深さにまでエミッタ側から延び、
トレンチ底部を覆う第２導電型の第１保護ピローを有し、
ドリフト層よりも高いドーピング濃度を有し、トレンチ側面でトレンチゲート電極を取り囲む、第１導電型の第２保護ピローを有し、第２保護ピローは、トレンチ深さの少なくとも半分である第１深さにおいて最大ドーピング濃度を有し、第２保護ピローのドーピング濃度は、エミッタ側に向かって、最大ドーピング濃度から第２保護ピローの最大ドーピング濃度の半分以下の値まで減少し、
ドリフト層よりも高いドーピング濃度を有し、ドリフト層からベース層を分離する、第１導電型のエンハンス層を有し、エンハンス層は、第１深さよりも浅い第２深さにおいて最大ドーピング濃度を有し、ドーピング濃度は、第２深さと第１深さとの間で局所的なドーピング濃度の最小値を有する、本発明のパワー半導体デバイスを提供することによって、この目的は達成される。
ｎドープされた第２保護ピローは、一種のエンハンス層として動作し、ゲート酸化物（第１絶縁層）における早期のアバランシェ生成およびホットキャリア注入の欠点なしに、プラズマ増強の利点を提供する。これは、エンハンス層におけるドーピング濃度が増加したデバイスで起こり得る。ｐドープされた第１保護ピローの役割は、入ってくる電界から第２保護ピローを保護することであり、それによって、衝突電離の開始を遅延させ、このようにしてデバイスのロバスト性を高める。
本発明の半導体デバイスは、より低いオン状態での利点、増加したＲＢＳＯＡ、およびゲート酸化物（第１絶縁層）におけるホットキャリア注入の危険性の減少を共に組み合わせることができる。エンハンス層／チャネル界面でのチャネルゲート酸化物中のホットキャリア注入の危険性の減少の結果として、デバイスの信頼性が改善される。
さらに、本発明のデバイスにおいては、プラズマ濃度が上昇し、増加したドーピング濃度をエンハンス層が有するという欠点なく、オン状態損失を減少させることを意味し、より低い破壊電圧を意味する。図６に示すように、オン状態電圧ＶＣＥ，ＯＮは、同じ破壊電圧に対して約１０％低下し得る。
図６に示すように、本発明のデバイスは、如何なるオン状態損失を伴うことなく、すなわち、従来のデバイスと比較して、オン状態損失（すなわち、より低いＶＣＥ，ＯＮ）の改善さえも伴って、破壊アバランシェに対するロバスト性の増加の利点を結合できる。オン状態の損失のより多くの積極的な現象は、破壊電圧のわずかな減少とともに、達成され得る。
この場合においても、アバランシェ破壊メカニズムは、まだトレンチ底部で起こり、扱いにくいエンハンス／ベース層界面では起こらない。増加したドーピング濃度を有するデバイスで起こるからである。したがって、ｐベース層領域に近いゲート酸化物領域にホットエレクトロン注入が存在しないため、本発明のデバイスにおいて閾値電圧の劣化は起こらない。
さらに、本発明のデバイスにおいては、第１保護ピローの導入によって、ＲＢＳＯＡが増加する。増大したＲＢＳＯＡ能力、および動的なアバランシェに対して改善されたロバスト性は、図７においても示されている。図８においては、層のドーピング濃度が、図２の線Ａ−−Ａに沿った深さ方向（エミッタ側２２に垂直な方向）のドーピングプロファイルとして示されている。連続線は、ドナーＮＤ−ＮＡ（ｎドーピング）の正味のドーピング濃度を示し、点線は、アクセプターＮＡ−ＮＤの正味のドーピング濃度を示す。
図９は、複数のトレンチゲート電極７、および複数の第１および第２保護ピロー８，９を有するデバイスのために第２保護ピロー９が最大ドーピング濃度（図２の線Ｂ−−Ｂに沿った）を有する、そのような深さでのエミッタ側２２に平行な方向のドーピング濃度を示している。この図は、エミッタ側２２に平行な方向で第２保護ピロー９のドーピング濃度が局所的な最小ドーピング濃度（重なり合う第２保護ピロー９がドリフト層５のドーピング濃度よりもなお高い）にまで低下するように、２つの隣接する第２保護ピロー９が重なり合うことを示し、局所的な最小ドーピング濃度は、２つの隣接するトレンチゲート電極７の中間点にある。
図１０は、第１保護ピロー８が配置され、複数のトレンチゲート電極７、および複数の第１および第２保護ピロー８，９を有するデバイスのためのトレンチゲート電極７（図２の線Ｃ−−Ｃに沿った）における、そのような深さでのエミッタ側２２に平行な方向のドーピング濃度を示している。この図は、エミッタ側２２に平行な方向で第２保護ピロー９のドーピング濃度が局所的な最小ドーピング濃度（重なり合う第２保護ピロー９がドリフト層５のドーピング濃度よりもなお高い）にまで低下するように、２つの隣接する第２保護ピロー９が重なり合うことを示し、局所的な最小ドーピング濃度は、２つの隣接するトレンチゲート電極７の中間点にある。
さらに、本発明のデバイスは、第１保護ピローを有さない従来のデバイスと同じ傾きでコレクタ−エミッタ電圧ＶＣＥが上昇するという利点を有する。
より具体的には、図７は、１．８ｋＶデバイスの通常状態において、トレンチＩＧＢＴデバイスのターンオフスイッチング中のアバランシェ生成の最大値を示す。この観点においても、本発明のデバイスは、第１保護ピローのない従来の３．３ｋＶトレンチＩＧＢＴと比較したとしても、電圧オーバーシュート中に記録されたアバランシェ生成のピークを取り除くことによって、顕著な利点を示す。増加した最大ドーピング濃度および第１保護ピローを有する従来のデバイスもまた、本発明のデバイスよりもはるかに高いアバランシェ生成を示す。
この構造では、増加されたエンハンスドーピングを有するデバイスにおいて代わりに起こり得るため、オン状態のより積極的な低減が、エンハンス／チャネル界面（図７）でアバランシェ生成の如何なる危険も伴うことなく達成され得る。
本発明の主題は、添付の図面を参照しながら以下の本文でより詳細に説明される。
エンハンス層および第１保護ピローを有するトレンチゲート電極を伴う従来の絶縁ゲート半導体デバイスを示す。 エンハンス層とともに第１および第２保護ピローを有するトレンチゲート電極を伴う本発明の絶縁ゲート半導体デバイスを示す。 エンハンス層の最大ドーピング濃度に依存するエンハンス層を有する従来のデバイスのための、破壊電圧Ｖｂｄ対コレクタ−エミッタ電圧ＶＣＥ，ｏｎを示す。 異なる従来のデバイスにおいて、破壊電圧Ｖｂｄ対コレクタ−エミッタ電圧ＶＣＥ，ｏｎを示す。 第１保護ピロー（一点鎖線／点線）とともに１＊１０１７ｃｍ３の最大ドーピング濃度を伴うデバイスであって２＊１０１６ｃｍ−３の最大ドーピング濃度を伴うエンハンス層を有する異なる従来のデバイス、およびエンハンス層と図８〜図１０に示されるようなドーピング濃度を伴う第１および第２保護ピローを有する本発明のデバイスにおいて、ＶＣＥ，ｏｎ対時間を示す。 従来のデバイスおよび本発明のデバイスにおいて、破壊電圧Ｖｂｄ対コレクタ−エミッタ電圧ＶＣＥ，ｏｎを示す。 ＶＣＥおよび最大アバランシェ生成の時間対比を示す。 図２の線Ａ−−Ａに沿った本発明のデバイスのドーピング濃度プロファイルを示す。 図２の線Ｂ−−Ｂに沿った本発明のデバイスのドーピング濃度プロファイルを示す。 図２の線Ｃ−−Ｃに沿った本発明のデバイスのドーピング濃度プロファイルを示す。 エンハンス層を有さない本発明のＩＧＢＴを示す。 本発明の逆導通ＩＧＢＴを示す。 本発明のＭＯＳＦＥＴを示す。 本発明のデバイスの製造のための異なる製造ステップを示す。 本発明のデバイスの製造のための異なる製造ステップを示す。 本発明のデバイスの製造のための異なる製造ステップを示す。 本発明のデバイスの製造のための異なる製造ステップを示す。 本発明のデバイスの製造のための異なる製造ステップを示す。 本発明のデバイスの製造のための異なる製造ステップを示す。 本発明のデバイスの製造のための異なる製造ステップを示す。
図面で使用される参照記号およびそれの意味は、参照記号のリストに要約されている。一般的に、同様、または同様の機能を有する部分には同じ参照記号が付されている。開示された実施形態は、例示であり、本発明を限定しない。
図２において、本発明の絶縁ゲートパワー半導体デバイスは、絶縁ゲートバイポーラトランジスタ１の形態で示されており、エミッタ側２２上のエミッタ電極２と、コレクタ側２７上のコレクタ電極２５とを含み、コレクタ側２７は、エミッタ側２２と対向して配置されている。（ｎ−）ドープされたドリフト層５は、エミッタ側２２とコレクタ側２７との間に配置されている。ｐドープされたベース層４は、ドリフト層５とエミッタ側２２との間に配置されている。ベース層４は、エミッタ電極２と接触する。少なくとも１つのｎドープされたソース層３は、エミッタ側２２に配置されている。ベース層４によってドリフト層５から分離されるソース層３は、エミッタ電極２と接触する。ソース層３が互いのゲート電極７の両側で配置されるように、ソース層３が配置されてもよい。
このデバイスは、導電性ゲート層７０および第１電気絶縁層７２を有する少なくとも１つのトレンチゲート電極７を含み、ゲート層７０を取り囲むことでドリフト層５、ベース層４、およびソース層３から分離させる。典型的には、第２絶縁層７４は、ゲート層７０とエミッタ電極２との間に配置され、これらの電極７０，２を互いに絶縁する。トレンチゲート電極７は、エミッタ側２２からドリフト層５にまで延びている。それは、エミッタ側２２に平行な面においてベース層４の側方に配置されている。トレンチゲート電極は、エミッタ側２２に対向する側のトレンチ底部７６と、トレンチ底部７６とエミッタ側２２との間のトレンチ側面７５とを有し、典型的にはエミッタ側２２に垂直である。トレンチゲート電極７は、エミッタ側２２からトレンチ深さ７７にまで延びている。典型的な実施形態において、トレンチ深さ７７は、深さ５〜９μｍの間、典型的には６〜８μｍの間である。
コレクタ側２７において、ｐドープされたコレクタ層６が配置されている。ドリフト層５よりも高いドーピング濃度を有するｎドープされたバッファ層５５は、ドリフト層５とコレクタ層６との間に配置されてもよい。
トレンチ底部７６において、第１保護ピロー８の形態における第１ｐドープ保護層は、トレンチ底部７６を覆うように配置されている。これは、トレンチ底部７６が第１保護ピロー９によってドリフト層５から分離されていることを意味する。トレンチ底部７６とトレンチ側面７５との間のエッジもまた、第１保護ピロー８によって覆われてもよい。第１保護ピロー８は、ドリフト層５よりも高い最大ドーピング濃度を有する。それは、以下に開示される第２保護ピロー９よりも高いドーピング濃度を有してもよい。第１保護ピロー８は、深さ方向において、低ドープされたドリフト層５に接触している。
ドリフト層５よりも高いドーピング濃度を有する第２保護ピロー９の形態におけるｎドープされた第２保護層は、エミッタ側２２に平行な面、すなわちトレンチ側面７５でトレンチゲート電極７を取り囲む。これにより、第２保護ピロー９は、エミッタ側２２に平行な面でトレンチ側面７５を覆う。したがって、第２保護ピロー９は、トレンチゲート電極７の側面７５に密着（接触）するトレンチゲート電極７の周りで閉じられたリングのように配置される。しかし、第２保護ピロー９がトレンチ側面７５全体を覆うこと、すなわち第２保護ピロー９が側面７５を包むように囲むことも可能である。
第２保護ピロー９は、トレンチ深さ７７の少なくとも半分である第１深さ９０において、最大ドーピング濃度を有する。エミッタ側２２の方向に向かって、第２保護ピロー９のドーピング濃度は、最大ドーピング濃度から第２保護ピロー９の最大ドーピング濃度の半分以下の値に減少する。
例示的な実施形態において、本発明のデバイスは、ドリフト層５に直接的に接触するｐドープされたベース層４を有してもよい（図１１）。あるいは、エンハンス層９５がベース層４をドリフト層５から分離するように、ドリフト層５よりも高いドーピング濃度を有するｎドープされたエンハンス層９５がｐドープされたベース層４の下に配置されてもよい。エンハンス層９５は、３＊１０１６ｃｍ−３よりも低く、または２．５＊１０１６ｃｍ−３よりも低く、または２＊１０１６ｃｍ−３よりも低い最大ドーピング濃度を有してもよい。エンハンス層９５は、ドリフト層５の（最大）ドーピング濃度の少なくとも２０倍の最大ドーピング濃度を有してもよい。エンハンス層９５は、３μｍ未満、典型的には２μｍ未満、または１．５μｍ未満の厚みを有してもよい。
図２に示され、かつ他のグラフに使用されるデバイスは、第１保護ピロー８に対して１＊１０１７ｃｍ−３、第２保護ピロー９に対して５＊１０１６ｃｍ−３、およびエンハンス層９５に対して２＊１０１６ｃｍ−３の最大ドーピング濃度を有する。
典型的には、エンハンス層９５の最大ドーピング濃度は、第２保護ピロー９と同じであってもよい。したがって、２つの層間の深さ方向のドーピング濃度における局所的な最小値によってエンハンス層９５および第２保護ピロー９が区別され、エミッタ側２２に向って局所的な最小値から、エンハンス層９５の最大ドーピング濃度まで、および第２保護ピロー９の最大ドーピング濃度までの深さまで、ドーピング濃度が上昇する。
したがって、エンハンス層８および第２保護ピロー９は、これらの層間の深さ方向（すなわち、エミッタ側２２に垂直な方向）の局所的なｎドーピング濃度の最小値の深さによって区別され得る。局所的なドーピング濃度の最小値は、エンハンス層９５および第２保護ピロー９のドーピング濃度の最大値の両方よりも低い。典型的には、この局所的な最小ドーピング濃度は、最大でも第２保護ピロー９のドーピング濃度の半分である。典型的な実施形態では、局所的な最小ドーピング濃度は、エンハンス層９５の最大ドーピング濃度の半分以下、またはエンハンス層９５および第２保護ピロー９の最大ドーピング濃度のうちのより低い値の半分以下である。
別の典型的な実施形態において、第２保護ピロー９の最大ドーピング濃度は、エンハンス層９５の最大ドーピング濃度よりも高く、たとえば、少なくとも２倍または２．５倍高い。
ソース層３のドーピング濃度は、ベース層４よりも高い。典型的には、ソース層３のドーピング濃度は、１＊１０１８ｃｍ−３よりも高く、１＊１０２１ｃｍ−３よりも小さく、典型的には１＊１０１９ｃｍ−３と５＊１０１８ｃｍ−３との間である。
ベース層４およびドリフト層５のドーピング濃度は、上記のドーピング濃度の適用ニーズおよび規則のために自由に選択することができる。典型的には、ドリフト層５は、常に低いドーピング濃度を有する。ここで、ドリフト層５の実質的に一定のドーピング濃度は、ドーピング濃度がドリフト層５を通じて実質的に均質であることを意味するが、製造上の理由により、ドリフト層５内のドーピング濃度の変動が１から５倍になるかもしれない可能性があることを排除できない。最終のドリフト層の厚みおよびドーピング濃度は、用途の必要性のために選択される。６００Ｖを超えるデバイスのために、ドリフト層のドーピング濃度は、典型的に５＊１０１４ｃｍ−３より下である。パワーデバイス（６００Ｖを超える電圧）のために、典型的にドリフト層５のドーピング濃度は、２＊１０１２ｃｍ−３と５＊１０１４ｃｍ−３との間である。
上記のような構造はアクティブセルを形成する。ＩＧＢＴデバイスは、上記のような１つのアクティブセルのみを含んでもよいが、デバイスが少なくとも２以上のそのようなアクティブセルを含むこともまた可能である。すなわち、アクティブセルを１つの基板に繰り返し配置できる。
ゲート電極７は、ストライプデザインのように異なるデザイン、すなわちエミッタ側２２に平行な面内に短辺と短辺に垂直な長辺とを有してもよい。ソース層３は、ゲート電極７の長辺に沿って配置される。トレンチゲート電極７のための他のデザインもまた、正方形デザイン、円形デザイン、リングデザイン、六角形デザインなどのようにすることが可能である。デバイスは、１つのトレンチゲート電極を有してもよく、複数（すなわち、２つ以上）のゲート電極７を含んでもよい。典型的には、後者の場合、ゲート電極７は、規則的な幾何学的デザインで配置される。
本発明の保護ピロー構造８，９は、異なる半導体デバイスのタイプに統合することができる。図２には、ＩＧＢＴにおける本発明の保護ピロー８，９の統合が示されている。本発明の保護ピロー８，９は、コレクタ側２７上にコレクタ層６が配置され、コレクタ層６の横方向の同じ面にｎドープ層が配置されている、逆導通ＩＧＢＴ（図１２）のようなＩＧＢＴの変形例に統合することができる。したがって、ｎドープ層は、コレクタ層６と交互になる。このようなデバイスは、その分野の専門家によく知られている。バッファ層５５は、デバイスがパンチスルーデバイスであるように、本発明のデバイスに存在してもよいが、代わりに、本発明のデバイスは、低ドープされたドリフト層５が、間により高いｎドープ層を有することなくコレクタ層６に隣接するように設計されてもよい。
さらに、そのような本発明の保護ピロー８，９は、ｎドープ層５５（ＭＯＳＦＥＴためのドレイン層とも称される）がコレクタ電極２５に隣接するＭＯＳＦＥＴにも適用することができる（図１３）。
本発明の絶縁ゲートパワー半導体デバイスを製造するために、エミッタ側２２上に層を形成するために以下のステップが行われる。
ステップ（ａ）において、第１側２３および第１側２３に対向する第２側２８を有する（ｎ−）ドープされた基板１０が設けられる（図１４）。基板１０は、シリコンに基づいて形成されてもよい。最終デバイスにおいて不変のドーピング濃度を有するこのような基板の部分は、ドリフト層５を形成する。第１側２３は、最終デバイスにおいてエミッタ側２２を形成し、第２側２８は、コレクタ側２７を形成する。
図１５に示すように、第１側２３上のステップ（ｂ）において、凹部８０は、トレンチ深さ（７７）の少なくとも半分である第１深さ９０にまで基板１０に形成され、凹部８０は、第１側２３に垂直な側面８３と、第１側２３に平行な第１底部８４とを有する。
ステップ（c）において、ｎドーパントが凹部８０の底部８４に適用されるように、第１側２３上にｎドーパントが注入される（図１６）。その後、ステップ（ｄ）において、加熱ステップが行われ、ｎドーパントが基板１０内に拡散する（図１７）。ドーピングプロファイルが形成され、（第１深さ９０で）最大ドーピング濃度から最大ドーピング濃度の半分以下の値まで第１側２３に向かって減少する。もちろん、ドーピングプロファイルもまた第２側２８に向かって減少する。
そして、図１８に示すように、ステップ（ｅ）において、凹部の深さがトレンチ深さ７７まで増加するように、凹部８０内の材料をさらに取り除くことによって凹部が深くなる。凹部を深くした後、凹部は第２底部８５を有し、凹部の側面８３はトレンチ側面７５を形成し、第２底部８５はトレンチ底部７６を形成する。ｎドーパントが拡散された残りの領域は、第２保護ピロー９を形成する。
ステップ（ｆ）において、工程（ｅ）の後、ｐドーパントが第２底部８５に注入される（図１９）。ステップ（ｇ）において、第２底部８５（図２０）、およびトレンチ底部７６とトレンチ側面７５との間のトレンチのエッジもまた覆うように、ｐドーパントを拡散させることによって、第１保護ピロー８が形成される。
さらなるステップ（ｈ）において、pドープされたベース層４およびｎドープされたソース層３（ドリフト層５よりも高いドーピング濃度を有する）は、第１側２３上に形成される。ベース層４を形成するために、ｐドーパントが第１側２３上に適用される。ｐドーパントは、基板１０内に拡散される。そして、ｎ型ドーパントは、第１側２３上の基板１０に注入され、ソース層３の形成のためにアニールされる。その後、エッチング工程が行われ、２つのゲート電極７の間の中央領域において、エミッタ電極２からベース層４への接触を可能にするために、ベース層４のｐドーパントが支配的となる深さまで材料が取り除かれる。
このステップは、ステップ（ｇ）の後、すなわち第１および第２保護ピロー９，９５を形成した後に行われ得るが、他の任意の適切な製造ステップ、たとえば、ステップ（ｂ）で凹部を形成する前に、ベースおよび／またはソース層４，３を形成することも可能である。
さらに、最終デバイスにおいて、ｎドープされたエンハンス層９５が形成され、ベース層４をドリフト層５から分離する（ステップ（ｋ））。エンハンス層９５を形成するために、第１側２３上にｎドーパントが適用される。ｎドーパントは、基板１０中に拡散される。エンハンス層９５は、ベース層４を形成する前に形成されてもよく、同時に、またはベース層４よりも遅く（たとえば、ｐドーパントよりも速く拡散するｎドーパントを用いることによって）に形成されてもよい。典型的には、エンハンス層９５は、連続層として形成される。エンハンス層９５は、ベース層４をドリフト層５から分離するように、ベース層４の下に直接的に配置されている。エンハンス層９５の最大ドーピング濃度は、第２深さよりも浅い第２深さ９７に配置される。第２深さ９７と第１深さ９０との間で、ｎドーピング濃度は、局所的なドーピング濃度の最小値を有する。これは、第１および第２深さ９０，９７の間で、エンハンス層９５および第２保護ピロー９の最大ドーピング濃度よりも低い局所的なドーピング濃度の最小値が存在することを意味する。
図８に示すように、エンハンス層９５は、第２保護ピロー９が最大ドーピング濃度を有する第１深さ９０よりもエミッタ側２２に近い第２深さ９７において、最大ドーピング濃度を有する。従って、深さ方向（エミッタ側２２からコレクタ側２７に向かう方向）のｎ型ドーパントのドーピング濃度は、ベース層４よりも下の近くの第２深さ９７において最大値を有し、そして、局所的な最小深さ９２において局所的な最小値にまで深さ方向に減らし、第１深さ９０において第２保護ピロー９の最大ドーピング濃度にまで再び上昇する。さらにより深いところにおいては、第１保護ピロー８の最大ドーピング濃度がある。
トレンチゲート電極７の横方向、すなわちエミッタ側２２に平行な面においては、たとえばエミッタ側２２にドーパントを注入することによってエンハンス層９５が形成されているため、エンハンス層９５のドーピング濃度は典型的に一定であるが、第２保護ピローはトレンチゲート電極７にドーピング濃度の最大値を有し、それは、ｎドーパントがトレンチ凹部８０に適用されるため、および、ｎドーパントソースからの距離が増加するにつれてｎドーピング濃度を減少させる拡散によって、横方向に減少する。
ステップ（ｉ）において、ステップ（ｅ）の後に、第１電気絶縁ゲート層７０が凹部８０内に形成される。そして、絶縁ゲート層７０が、ドリフト層５、ベース層４、およびソース層３からゲート層７０を分離するように、凹部８０が導電性材料で満たされてゲート層７０が形成される。したがって、ゲート層７０および第１絶縁層７２を含むトレンチゲート電極７が形成され、トレンチゲート電極７がエミッタ側２２に平行な面においてベース層４の側方に配置されている。トレンチゲート電極７は、トレンチ底部７６およびトレンチ側面７５を含み、円形トレンチの場合、円形側面は本特許出願の意味において側面７５としてみなされる。このステップｉ）は、ステップ（ｆ）または（ｇ）の前または後に行われてもよい。ゲート電極を部分的にのみ形成すること（すなわち、第１絶縁層７０を形成（たとえば、酸化物層の形で形成）も可能であり、その後、第２保護ピローを形成するステップ（ステップ（ｆ）および/または（ｇ））を行い、その後、ゲート層７０を形成する。これは、ステップ（ｉ）が、第１絶縁層８０およびゲート層７０の形成の間に行われる他の製造ステップ（ステップ（ｆ）および/またはステップ（ｇ））の２ステップに分けられ得ることを意味する。
その後、第１側２３上にエミッタ電極２が形成され、ベース層４およびソース層３と接触する。第２側２８上にコレクタ電極２５が形成され、第２側２８上のドープ層（すなわち、ＩＧＢＴ用のコレクタ層またはＭＯＳＦＥＴ用のドレイン層）に接触する。第２側２８上に、ｐ型ドーパントが注入され、コレクタ層６の形成のためにアニールされる。このステップもまた、任意の適切な製造ステップで行われてもよい。
最終デバイスにおいて、第２保護ピロー９の最大ドーピング濃度がエンハンス層９５の最大ドーピング濃度よりも高くなるように、ドーピング濃度および拡散プロセスが選択されてもよい。さらなる典型的な実施形態では、最終デバイスにおいて、第２保護ピロー９のドーピング濃度は、エンハンス層９５の最大ドーピング濃度の半分以下の値にまでエミッタ側２２に向かって減少する。
他の代替的な実施形態では、第２保護ピロー９およびエンハンス層８の最大ドーピング濃度が同じであってもよい。
デバイスのコレクタ側２７上の層およびトレンチゲート電極７は、（たとえば、ＥＰ ０ ７９５ ９１１ Ａ２の先行技術のセクションにおいてこの出願に記載されているように）専門家にとって周知の方法によって作成されてもよく、最終的に、層が基板１０に形成されている場合、電極２，２５は、基板の両側に金属層として適用される。
これらの例は、本発明の範囲を限定するものではない。上記の設計および配置は、保護枕のために可能な設計および配置の任意の種類の単なる例である。
別の実施形態では、導電型が切り換えられる、すなわち、第１導電型のすべての層は、ｐ型（たとえば、ドリフト層５，ソース層３）であり、第２導電型のすべての層は、ｎ型（たとえば、ベース層４，コレクタ層６）である。
用語“comprising（含む）”は、他の要素またはステップを排除するものではなく、不定冠詞“a”または“an”は複数を排除しないことに留意されたい。異なる実施形態に関連して説明した要素もまた組み合わせることができる。特許請求の範囲における参照符号は、特許請求の範囲を限定するものとして解釈されるべきではないことにも留意すべきである。
本発明の精神または本質的な特徴から逸脱することなく、本発明を他の特定の形態に具体化できることは、当業者によって理解されるだろう。したがって、現実に開示された実施形態は、すべての点において、例示的なものであり、限定されるものではないと考えられる。本発明の範囲は、上記の説明よりむしろ添付の特許請求の範囲によって示され、その意味および範囲内に入るすべての変更およびその均等物は、その中に包含されると意図される。
１ 本発明のＩＧＢＴ、１０ 基板、２ エミッタ電極、２２ エミッタ側、２３ 第１側、２５ コレクタ電極、２７ コレクタ側、２８ 第２側、３ ソース層、４ ベース層、５ ドリフト層、５５ バッファ層、６ コレクタ層、７ トレンチゲート電極、７０ ゲート層第１絶縁層、７２ 第１絶縁層、７４ 第２絶縁層、７５ トレンチ側面、７６ トレンチ底部、７７ トレンチ深さ、８ 第１保護ピロー、８０ 凹部、８３ 側面、８４ 第１底部、８５ 第２底部、９ 第２保護ピロー、９０ 第１深さ、９２ 局所的なドーピング濃度の最小深さ、９５ エンハンス層、９７ 第２深さ。

Claims (15)

  1. 絶縁ゲートパワー半導体デバイス（１）の製造方法であって、
    （ａ） 第１側（２３）と、当該第１側（２３）に対向する第２側（２８）とを有する第１導電型の基板（１０）を設け、前記基板（１０）の一部は、ドリフト層（５）を形成する最終デバイスにおいて不変のドーピング濃度を有し、前記第１側（２３）は、エミッタ側（２２）を形成し、前記第２側（２８）は、コレクタ側（２７）を形成するステップと、
    （ｂ） 前記第１側（２３）上において、第１深さ（９０）にまで前記基板（１０）に凹部（８０）を形成し、前記凹部（８０）は、側面（８３）および第１底部（８４）を有し、トレンチ深さ（７７）の少なくとも半分であるステップと、
    （ｃ） 前記第１底部（８４）において前記第１導電型のドーパントを適用するステップと、
    （ｄ） 第１導電型ドーピング濃度が前記第１側（２３）に向かって、最大ドーピング濃度から当該最大ドーピング濃度の半分以下の値まで減少するように、前記基板（１０）において前記第１導電型のドーパントが拡散するために加熱を行うステップと、
    （ｅ） 前記凹部（８０）の深さが前記トレンチ深さ（７７）にまで増加するように、前記凹部（８０）において前記基板（１０）から材料を取り除き、前記凹部は、第２底部（８５）を有し、前記凹部（８０）の前記側面（８３）は、トレンチ側面（７５）を形成し、前記第２底部（８５）は、トレンチ底部（７６）を形成するステップとを備え、
    ステップ（ｄ）において、前記第１導電型の前記ドーパントが拡散されている残りの領域は、第２保護ピロー（９）を形成し、
    （ｆ） ステップ（ｅ）の後の前記第２底部（８５）において、前記第１導電型とは異なる第２導電型のドーパントを適用するステップと、
    （ｇ） 第１保護ピロー（８）が前記第２底部（８５）を覆うように、前記第２導電型のドーパントを拡散させて前記第１保護ピロー（８）を形成するステップと、
    （ｈ） 前記第１側（２３）上において、前記第２導電型のベース層（４）および前記第１導電型のソース層（３）を形成するステップと、
    （ｉ） ステップ（ｇ）の後、前記凹部（８０）内に第１電気絶縁ゲート層（７２）を形成し、前記凹部（８０）を導電性材料で満たして導電型ゲート層（７０）を形成し、トレンチゲート電極（７）は、前記導電性ゲート層（７０）および前記第１電気絶縁ゲート層（７２）を含むステップと、
    （ｊ） 前記第１側（２３）上に前記ベース層（４）および前記ソース層（３）に接触するエミッタ電極（２）、および前記第２側（２８）上にコレクタ電極（２５）を形成するステップと、
    （ｋ） ステップ（ｈ）またはその前に、前記最終デバイスにおいて前記ドリフト層（５）から前記ベース層（４）を分離させる前記第１導電型のエンハンス層（９５）を形成し、前記エンハンス層（９５）は、前記第１深さ（９０）よりも浅い第２深さ（９７）において最大ドーピング濃度を有し、前記エンハンス層（９５）から前記第２保護ピロー（９）までの深さ方向に沿った前記第１導電型のドーピング濃度は、前記第２深さ（９７）と前記第１深さ（９０）との間で局所的なドーピング濃度の最小値を有するステップとを備えることを特徴とする、絶縁ゲートパワー半導体デバイスの製造方法。
  2. 前記第２保護ピロー（９）の最大ドーピング濃度は、前記最終デバイスにおける前記エンハンス層（９５）の最大ドーピング濃度よりも高いことを特徴とする、請求項１に記載の方法。
  3. 前記第２保護ピロー（９）の最大ドーピング濃度は、前記エンハンス層（９５）の最大ドーピング濃度の少なくとも２倍高いことを特徴とする、請求項２に記載の方法。
  4. 前記最終デバイスにおいて、前記局所的なドーピング濃度の最小値は、最大でも、前記エンハンス層（９５）の最大ドーピング濃度の半分であることを特徴とする、請求項１〜請求項３のいずれかに記載の方法。
  5. ステップ（ｇ）の後にステップ（ｈ）を行うことを特徴とする、請求項１〜請求項４のいずれかに記載の方法。
  6. 前記絶縁ゲートパワー半導体デバイスは、ＭＯＳＦＥＴ、ＩＧＢＴ、または逆導通ＩＧＢＴのうちの１つであることを特徴とする、請求項１〜請求項５のいずれかに記載の方法。
  7. エミッタ側（２２）におけるエミッタ電極（２）、および前記エミッタ側（２２）に対向して配置されたコレクタ側（２７）におけるコレクタ電極（２５）を有し、
    前記エミッタ側（２２）と前記コレクタ側（２７）との間に配置された第１導電型のドリフト層（５）を有し、
    前記第１導電型とは異なる第２導電型のベース層（４）を有し、前記ベース層（４）は、前記ドリフト層（５）と前記エミッタ側（２２）との間に配置され、前記ベース層（４）は、前記エミッタ電極（２）に接触し、
    前記エミッタ側（２２）に配置され、前記ベース層（４）によって前記ドリフト層（５）から分離され、前記エミッタ電極（２）に接触するソース層（３）を有し、
    導電型ゲート層（７０）および第１電気絶縁層（７２）を含み、前記導電型ゲート層（７０）を取り囲むことで前記ドリフト層（５），前記ベース層（４）および前記ソース層（３）から分離させる、トレンチゲート電極（７）を有し、前記トレンチゲート電極（７）は、トレンチ底部（７６）およびトレンチ側面（７５）を有し、前記トレンチゲート電極（７）は、トレンチ深さ（７７）にまで前記エミッタ側（２２）から延び、
    前記トレンチ底部（７６）を覆う前記第２導電型の第１保護ピロー（８）を有し、
    前記ドリフト層（５）よりも高いドーピング濃度を有し、トレンチ側面（７５）でトレンチゲート電極（７）を取り囲む、前記第１導電型の第２保護ピロー（９）を有し、前記第２保護ピロー（９）は、前記トレンチ深さ（７７）の少なくとも半分である第１深さ（９０）において最大ドーピング濃度を有し、
    前記第２保護ピロー（９）のドーピング濃度は、前記エミッタ側（２２）に向かって、最大ドーピング濃度から前記第２保護ピロー（９）の最大ドーピング濃度の半分以下の値まで減少することを特徴とし、
    前記ドリフト層（５）よりも高いドーピング濃度を有し、前記ドリフト層（５）から前記ベース層（４）を分離する、前記第１導電型のエンハンス層（９５）を有し、前記エンハンス層（９５）は、前記第１深さ（９０）よりも浅い第２深さ（９７）において最大ドーピング濃度を有し、前記エンハンス層（９５）から前記第２保護ピロー（９）までの深さ方向に沿った前記第１導電型のドーピング濃度は、前記第２深さ（９７）と前記第１深さ（９０）との間で局所的なドーピング濃度の最小値を有する、絶縁ゲートパワー半導体デバイス。
  8. 前記第２保護ピロー（９）の最大ドーピング濃度は、前記エンハンス層（９５）の最大ドーピング濃度よりも高いことを特徴とする、請求項７に記載の絶縁ゲートパワー半導体デバイス。
  9. 前記第２保護ピロー（９）の最大ドーピング濃度は、前記エンハンス層（９５）の最大ドーピング濃度の少なくとも２倍高いことを特徴とする、請求項８に記載の絶縁ゲートパワー半導体デバイス。
  10. 前記エンハンス層（９５）は、３＊１０１６ｃｍ−３よりも低い、または２．５＊１０１６ｃｍ−３もしくは２＊１０１６ｃｍ−３よりも低い最大ドーピング濃度を有することを特徴とする、請求項７〜請求項９のいずれかに記載の絶縁ゲートパワー半導体デバイス。
  11. 前記第２保護ピロー（９）のドーピング濃度は、前記エミッタ側（２２）に向かって、前記エンハンス層（９５）の最大ドーピング濃度の半分以下の値まで減少することを特徴とする、請求項７〜請求項１０のいずれかに記載の絶縁ゲートパワー半導体デバイス。
  12. 前記エンハンス層（９５）は、３μｍ未満、または２μｍ未満、または１．５μｍ未満の厚みを有することを特徴とする、請求項７〜請求項１１のいずれかに記載の絶縁ゲートパワー半導体デバイス。
  13. 前記絶縁ゲートパワー半導体デバイスは、ＭＯＳＦＥＴであることを特徴とする、請求項７〜請求項１２のいずれかに記載の絶縁ゲートパワー半導体デバイス。
  14. 前記絶縁ゲートパワー半導体デバイスは、ＩＧＢＴであることを特徴とする、請求項７〜請求項１２のいずれかに記載の絶縁ゲートパワー半導体デバイス。
  15. 前記絶縁ゲートパワー半導体デバイスは、逆導通ＩＧＢＴであることを特徴とする、請求項７〜請求項１２のいずれかに記載の絶縁ゲートパワー半導体デバイス。
JP2017557253A 2015-01-27 2016-01-12 絶縁ゲートパワー半導体デバイスおよびそのデバイスの製造方法 Active JP6698697B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP15152658.9 2015-01-27
EP15152658 2015-01-27
EP15156536 2015-02-25
EP15156536.3 2015-02-25
PCT/EP2016/050425 WO2016120053A1 (en) 2015-01-27 2016-01-12 Insulated gate power semiconductor device and method for manufacturing such a device

Publications (2)

Publication Number Publication Date
JP2018503268A JP2018503268A (ja) 2018-02-01
JP6698697B2 true JP6698697B2 (ja) 2020-05-27

Family

ID=55077537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017557253A Active JP6698697B2 (ja) 2015-01-27 2016-01-12 絶縁ゲートパワー半導体デバイスおよびそのデバイスの製造方法

Country Status (5)

Country Link
US (1) US10128361B2 (ja)
EP (1) EP3251153B1 (ja)
JP (1) JP6698697B2 (ja)
CN (1) CN107251198B (ja)
WO (1) WO2016120053A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6560141B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6560142B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
WO2017178494A1 (en) 2016-04-11 2017-10-19 Abb Schweiz Ag Insulated gate power semiconductor device and method for manufacturing such a device
CN106653828A (zh) * 2016-12-29 2017-05-10 江苏中科君芯科技有限公司 Igbt正面结构及制备方法
CN106683989A (zh) * 2016-12-29 2017-05-17 江苏中科君芯科技有限公司 沟槽igbt器件及其制造方法
JP7068916B2 (ja) * 2018-05-09 2022-05-17 三菱電機株式会社 炭化珪素半導体装置、電力変換装置、および炭化珪素半導体装置の製造方法
EP3659180B1 (en) * 2018-10-18 2020-12-02 ABB Power Grids Switzerland AG Insulated gate power semiconductor device and method for manufacturing such device
US20220293786A1 (en) * 2021-03-10 2022-09-15 Nami MOS CO., LTD. An improved shielded gate trench mosfet with low on-resistance

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3288218B2 (ja) * 1995-03-14 2002-06-04 三菱電機株式会社 絶縁ゲート型半導体装置およびその製造方法
US6040599A (en) * 1996-03-12 2000-03-21 Mitsubishi Denki Kabushiki Kaisha Insulated trench semiconductor device with particular layer structure
JP5054255B2 (ja) * 1997-02-07 2012-10-24 クーパー，ジェームズ・アルバート，ジュニアー シリコン・カーバイド・パワー・トランジスタの最大電圧を増大させるための構造
US6570185B1 (en) * 1997-02-07 2003-05-27 Purdue Research Foundation Structure to reduce the on-resistance of power transistors
JP4538211B2 (ja) * 2003-10-08 2010-09-08 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
DE102007029121B3 (de) 2007-06-25 2008-11-20 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
JP5707681B2 (ja) 2009-03-04 2015-04-30 富士電機株式会社 半導体装置およびその製造方法
JP5985624B2 (ja) * 2011-07-07 2016-09-06 アーベーベー・テヒノロギー・アーゲー 絶縁ゲート型トランジスタおよびその製造方法
KR101933244B1 (ko) * 2011-07-14 2018-12-27 에이비비 슈바이쯔 아게 절연형 게이트 바이폴라 트랜지스터
US8803251B2 (en) * 2011-07-19 2014-08-12 Alpha And Omega Semiconductor Incorporated Termination of high voltage (HV) devices with new configurations and methods
JP5706275B2 (ja) * 2011-08-31 2015-04-22 株式会社豊田中央研究所 ダイオード、半導体装置およびｍｏｓｆｅｔ
CN103377888A (zh) * 2012-04-13 2013-10-30 南亚科技股份有限公司 掺杂区的制作方法
KR101388706B1 (ko) * 2012-08-30 2014-04-24 삼성전기주식회사 전력 반도체 소자 및 그 제조방법
US9245986B2 (en) * 2012-11-29 2016-01-26 Samsung Electro-Mechanics Co., Ltd. Power semiconductor device and method of manufacturing the same
TWI458097B (zh) * 2012-12-12 2014-10-21 Beyond Innovation Tech Co Ltd 溝渠式閘極金氧半場效電晶體及其製造方法
US9105717B2 (en) * 2013-12-04 2015-08-11 Infineon Technologies Austria Ag Manufacturing a semiconductor device using electrochemical etching, semiconductor device and super junction semiconductor device

Also Published As

Publication number Publication date
CN107251198A (zh) 2017-10-13
US10128361B2 (en) 2018-11-13
EP3251153A1 (en) 2017-12-06
CN107251198B (zh) 2020-08-14
US20170323959A1 (en) 2017-11-09
EP3251153B1 (en) 2018-06-20
JP2018503268A (ja) 2018-02-01
WO2016120053A1 (en) 2016-08-04

Similar Documents

Publication Publication Date Title
JP6698697B2 (ja) 絶縁ゲートパワー半導体デバイスおよびそのデバイスの製造方法
US11430784B2 (en) Semiconductor device
JP6311723B2 (ja) 半導体装置および半導体装置の製造方法
US10109725B2 (en) Reverse-conducting semiconductor device
US11075285B2 (en) Insulated gate power semiconductor device and method for manufacturing such a device
JP7272775B2 (ja) 絶縁ゲートバイポーラトランジスタ
JP2008103683A (ja) 省スペース型のエッジ構造を有する半導体素子
US11189688B2 (en) Insulated gate power semiconductor device and method for manufacturing such device
JP2008294214A (ja) 半導体装置
JP6454447B2 (ja) 半導体装置の製造方法
JP2010219361A (ja) 半導体装置及びその製造方法
JP2018537858A (ja) 半導体装置およびその製造方法
CN112054059A (zh) 半导体装置以及半导体装置的制造方法
US10600867B2 (en) Semiconductor device having an emitter region and a contact region inside a mesa portion
JP2019125625A (ja) 半導体装置及び半導体装置の製造方法
JP2015153988A (ja) 半導体装置
JP2014060345A (ja) 電力用半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200428

R150 Certificate of patent or registration of utility model

Ref document number: 6698697

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250