JP3485491B2 - 絶縁ゲート型半導体装置及びその製造方法 - Google Patents
絶縁ゲート型半導体装置及びその製造方法Info
- Publication number
- JP3485491B2 JP3485491B2 JP08635099A JP8635099A JP3485491B2 JP 3485491 B2 JP3485491 B2 JP 3485491B2 JP 08635099 A JP08635099 A JP 08635099A JP 8635099 A JP8635099 A JP 8635099A JP 3485491 B2 JP3485491 B2 JP 3485491B2
- Authority
- JP
- Japan
- Prior art keywords
- concentration
- region
- type semiconductor
- conductivity
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 103
- 238000004519 manufacturing process Methods 0.000 title description 12
- 238000009792 diffusion process Methods 0.000 claims description 66
- 239000000758 substrate Substances 0.000 claims description 11
- 238000010030 laminating Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 40
- 239000012535 impurity Substances 0.000 description 23
- 230000003071 parasitic effect Effects 0.000 description 9
- 229910052796 boron Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、大電力用縦型ＭＯ
ＳＦＥＴや絶縁ゲート型バイポーラトランジスタなどの
高耐圧の絶縁ゲート型半導体装置及びその製造方法に関
し、特にリアクタンス負荷で発生する逆起電力によるア
バランシェ破壊耐量の改善に関するものである。 【０００２】 【従来の技術】図６は、従来の絶縁ゲート型半導体装置
の構造の一例を示す。絶縁ゲート型半導体装置１００
は、不純物濃度（以下、「濃度」と略称する）が比較的
高い第１導電型半導体基体の主面に積層された低濃度の
第１導電型半導体層からなるドレイン１０２と、このド
レイン１０２の表面層に形成された高濃度の第２導電型
半導体領域であるＰドット拡散領域１０４及び前記領域
１０４の周辺部の低濃度の第２導電型半導体領域である
Ｐウェル１０５と、Ｐウェル１０５の表面層に形成され
た第１導電型半導体層からなるソース１０６と、ドレイ
ン１０２の上に絶縁膜を介して設けられた多結晶半導体
層からなるゲート電極１１６ａと、これらの上方に形成
された表面電極１２５とから主に構成される。 【０００３】図７〜図１０に基づいて図６の絶縁ゲート
型半導体装置１００の製造工程を説明する。まず、０．
０１８Ω・ｃｍのＮ型半導体基板１０１に比抵抗１７Ω
・ｃｍのエピタキシャル成長層１０２を４６μｍの厚み
で積層させ（図７〔ａ〕）、このウェハを酸化後、フォ
トエッチングを行い、選択的に酸化膜１０３を除去し、
ボロンを濃度４×１０14ｃｍ-2でイオン注入する（図７
〔ｂ〕）。 【０００４】次いで、ウェハを１１００℃で１００〜４
００分間の熱処理及び酸化を行ない、エピタキシャル成
長層１０２に周辺部のＰ+拡散領域１１２とその内側の
Ｐドット拡散領域１０４を形成する（図７〔ｃ〕）。次
に周辺部のＰ+拡散領域１１２とＰドット拡散領域１０
４の間及び隣接するＰドット拡散領域１０４の間の部分
をフォトエッチングで酸化膜１０３を除去した後、３０
ｎｍの酸化を行ない、酸化膜１０３を通してリンを濃度
７×１０11ｃｍ-2でイオン注入する（図８〔ｄ〕）。 【０００５】さらに、上記の酸化膜１０３を除去した
後、ウェハを８５０℃で８５分間の酸化を行い、ゲート
酸化膜１０９を形成し、ＬＰＣＶＤ装置でポリシリコン
１１６をデポジットする（図８〔ｅ〕）。さらに、、さ
らに、フォトエッチングでゲート酸化膜１０９上の一部
を残してポリシリコン１１６をエッチングし、レジスト
Ｒを残したままでチャンネル領域となるＰウェル１０５
を形成するためにボロンを濃度５×１０13ｃｍ-2でイオ
ン注入する（図８〔ｆ〕）。レジストＲを除去した後、
１１００℃で３００〜６００分間の熱処理を行い、Ｐウ
ェル１０５を拡散により形成する（図９〔ｇ〕）。その
後、ソース１０６となるヒ素を濃度５×１０15ｃｍ-2で
イオン注入する（図９〔ｈ〕）。 【０００６】次に１０００℃で９０分間のヒ素ドライブ
を施した後、ＮＳＧ、ＰＳＧ等の常圧ＣＶＤ膜１２０を
１μｍの厚みでデポジットし（図９〔ｉ〕）、ＡｌＳｉ
等で表面電極１２１を形成した（図１０〔ｊ〕）後、裏
面にハンダ用の電極１１１を蒸着して絶縁ゲート半導体
装置であるＮチャンネルパワーＭＯＳＦＥＴを得る（図
１０〔ｋ〕）。 【０００７】 【発明が解決しようとする課題】従来のＮチャンネルパ
ワーＭＯＳＦＥＴを図１１に示すようなリアクタンス負
荷で使用する場合、このパワーＭＯＳＦＥＴがオフ状態
になると、図１２に示すようにリアクタンス負荷による
逆起電力で電源電圧ＶDDより高い電圧がＭＯＳＦＥＴに
瞬間的に印加される。ＮチャンネルパワーＭＯＳＦＥＴ
には図６に示す寄生トランジスタ１５０があるため、こ
れがターンオンすると局所的に大電流が流れ、アバラン
シェ破壊を引き起こす。 【０００８】このアバランシェ耐量を向上するため、従
来のＮチャンネルパワーＭＯＳＦＥＴでは、チャンネル
領域を構成する低濃度の第２導電型半導体領域であるＰ
ウェル１０５の一部に高濃度の第２導電型半導体領域で
あるＰドット拡散領域１０４を形成し、寄生トランジス
タ１５０のベース抵抗、増幅率ｈFEを小さくし、ターン
オンが生じにくい構造にしている。 【０００９】しかし、従来のＮチャンネルパワーＭＯＳ
ＦＥＴは、Ｐドット拡散領域１０４とソース１０６を半
導体主表面から拡散しているため、これらの拡散パター
ンのエッジの形状は図１３のようになっている。もしＰ
ドット拡散領域１０４の幅を広げたり、あるいはフォト
エッチングがずれることにより、図１４に示すようにＰ
ドット拡散領域１０４の拡散パターンのエッジで規定さ
れる横方向の拡散領域がソース１０６を覆うと、ゲート
電極１１６ａによって反転させるＰウェル１０５の表面
濃度が高くなり、スレシュホルド電圧Ｖthが急激に大き
くなるので、ソース１０６の一部にＰドット拡散領域１
０４の横方向の拡散領域によって覆われない部分が形成
される。Ｐドット拡散領域１０４の横方向の拡散領域に
よって覆われないソース１０６部分の寄生トランジスタ
の増幅率ｈFEは、Ｐドット拡散領域１０４に覆われてい
る部分に比べて１０倍近く高いので、アバランシェ耐量
を改善する場合の障害となっている。 【００１０】本発明は、上記問題点に鑑みてなされたも
のであり、アバランシェ耐量に優れ、かつ作動時にチャ
ンネル領域の表面濃度が変わらない絶縁ゲート型半導体
装置を提供することを目的とする。 【００１１】 【課題を解決するための手段】本発明によれば、高濃度
の第１導電型の半導体基体と、この基体の主表面に低濃
度の第１導電型半導体を積層して形成されたドレイン領
域と、ドレイン領域の一部に第２導電型半導体で形成さ
れた高濃度第２導電型半導体領域及び低濃度第２導電型
半導体領域と、この低濃度第２導電型半導体領域の一部
に第１導電型半導体で拡散により形成されたソース領域
と、ソ−ス領域とドレイン領域との間の低濃度第２導電
型半導体領域上に絶縁膜を介して形成された多結晶半導
体層からなるゲート電極とを備え、ゲート電極に電圧を
印加し、前記低濃度第２導電型半導体領域の表面を反転
させることによってソース領域とドレイン領域との間の
電流を制御する絶縁ゲート型半導体装置において、高濃
度第２導電型半導体領域は、ソース領域となる第１導電
型半導体領域の直下で直接接触し、この第１導電型半導
体領域の下部をすべて覆うように形成されてなることを
特徴とする絶縁ゲート型半導体装置が提供される。 【００１２】 【００１３】この発明における「埋め込み拡散」とは、
一導電型半導体領域にフォトエッチングを行った後、他
導電型不純物をイオン注入し、レジスト除去後に一導電
型半導体をエピタキシャル成長させることで他導電型拡
散を一導電型半導体領域内に形成することをいう。 【００１４】 【発明の実施の形態】本発明の絶縁ゲート型半導体装置
は、その具体的な構成例として、高濃度第２導電型半導
体領域が、低濃度第２導電型半導体領域及びソース電極
と低濃度第２導電型半導体領域とのオーミックコンタク
トを得るために高濃度第２導電型半導体領域上に形成さ
れた他の高濃度第２導電型半導体領域とに接するものが
挙げられる。 【００１５】高濃度第２導電型半導体領域は、埋め込み
拡散で形成されるため、ソース領域となる第１導電型半
導体領域の直下に有り、この第１導電型半導体領域の下
部をすべて覆うように形成しても、スレシュホルド電圧
が急激に大きくなるのを阻止できる。高濃度第２導電型
半導体領域が、低濃度第２導電型半導体領域及び、他の
高濃度第２導電型半導体領域に接することで、寄生トラ
ンジスタのベース抵抗を低減することができ、リアクタ
ンス負荷時のアバランシェ耐量を向上させることができ
る。 【００１６】本発明の絶縁ゲート型半導体装置の製造方
法では、高濃度第１導電型半導体領域を第１エピタキシ
ャル成長層で形成し、その一部に第２導電型の不純物を
イオン注入した後、前記高濃度第１導電型半導体領域に
第２エピタキシャル成長層を形成し、これらを熱処理
し、該第１エピタキシャル成長層及び第２エピタキシャ
ル成長層の双方に不純物を拡散させてなる方法が挙げら
れる。第２エピタキシャル成長層に拡散された不純物の
濃度が、第１エピタキシャル成長層に拡散された不純物
の濃度より高くなるよう不純物の濃度を設定すれば、リ
アクタンス負荷時のアバランシェ耐量を向上させること
ができる。 【００１７】第２エピタキシャル成長層に拡散された不
純物の濃度は、第１エピタキシャル成長層に拡散された
不純物の濃度の１．２〜２倍であるのが好ましい。基体
に第２導電型の不純物を埋め込み、これを拡散させて高
濃度第２導電型半導体領域を形成する際、複数の高濃度
第２導電型半導体領域を横方向に隣接して形成し、同時
に、隣接する高濃度第２導電型半導体領域の間の低濃度
第１導電型半導体領域にこの領域の不純物濃度より高い
不純物濃度を有する第１導電型半導体領域を埋め込み拡
散で形成すれば、製造工程を増やすことなしに、オン抵
抗を下げることができる。埋め込み拡散で形成された第
１導電型半導体領域の不純物濃度は、該低濃度第１導電
型半導体領域の不純物濃度の４〜２０倍であるのが好ま
しい。 【００１８】以下、図１〜図５を参照して本発明の実施
例を説明する。実施例１ 図１に本発明の実施の一形態としてのＮチャンネルパワ
ーＭＯＳＦＥＴの断面構造図を示す。 【００１９】ＮチャンネルパワーＭＯＳＦＥＴ２０は、
半導体基板１と、低濃度第１導電型半導体基体である第
１エピタキシャル成長層２と、第１エピタキシャル成長
層２の主表面に低濃度の第１導電型半導体を積層して形
成されたドレイン領域としての第２エピタキシャル成長
層３と、第２エピタキシャル成長層３の一部に第２導電
型半導体で形成されたＰドット拡散領域４（高濃度第２
導電型半導体領域）及びＰウェル５（低濃度第２導電型
半導体領域）と、Ｐウェル５の一部に第１導電型半導体
で拡散により形成されたソース６と、ソ−ス６とドレイ
ン領域との間の低濃度第２導電型半導体領域上に絶縁膜
１５を介して形成された多結晶半導体層からなるゲート
電極１６ａと、補償拡散領域７と、ソース電極１０とか
ら主に構成される。ＮチャンネルパワーＭＯＳＦＥＴ２
０は、ゲート電極１６ａに電圧を印加し、Ｐウェル５に
よって形成されるチャンネル領域、すなわちソース６と
ドレイン領域との間の電流を制御することができる。 【００２０】図２〜図４によりＮチャンネルパワーＭＯ
ＳＦＥＴ２０の製造方法の一例を説明する。まず、０．
０１８Ω・ｃｍのＮ型半導体基板１に比抵抗１７Ω・ｃ
ｍの第１エピタキシャル成長層２を４２μｍの厚みで積
層させる（図２〔ａ〕）。次に、このウェハにフォトエ
ッチングを行い、レジストカバーを施した後、Ｐドット
拡散領域４を形成するためにボロンを濃度４×１０14ｃ
ｍ-2でイオン注入する（図２〔ｂ〕）。第１エピタキシ
ャル成長層２にＰドット拡散領域４を埋め込み拡散で形
成し、アニールを行った後、１５Ω・ｃｍの第２エピタ
キシャル成長層３を４μｍの厚みで積層し、１１００℃
で１００〜４００分間の熱処理を行った後、酸化する
（図２〔ｃ〕）。 【００２１】次に半導体素子を形成する部分のＳｉＯ2
膜（絶縁膜）１５をエッチングした後、８５０℃で８５
分間酸化し、ゲート酸化膜９を形成する。ゲート酸化膜
９の形成後、ＬＰＣＶＤ装置でポリシリコン１６をデポ
ジットする（図２〔ｄ〕）。ポリシリコン１６の酸化
後、フォトエッチングで酸化膜９及びポリシリコン１６
をエッチングし、Ｐウェルを形成するためにボロンを濃
度５×１０13ｃｍ-2でイオン注入する（図３〔ｅ〕）。 【００２２】さらに、第２エピタキシャル成長層３に周
辺部のＰ+拡散領域１２とその内側の補償拡散領域７を
形成するため、レジストＲによりカバーを施した後、ボ
ロンを濃度７×１０14ｃｍ-2でイオン注入する（図３
〔ｆ〕）。その後、１１００℃で１００〜４００分間の
熱処理を行い、第２エピタキシャル成長層３にその表面
よりＰ+ドット拡散領域１２と補償拡散領域７を形成し
Ｐウェル５を拡散する（図３〔ｇ〕）。なお、補償拡散
領域７は、ソース電極１０とＰウェル５とのオーミック
コンタクトが得られるようにＰウェル５と同一導電型の
高濃度拡散で濃度を補償するものである。 【００２３】次に、Ｐ+拡散領域１２と補償拡散領域７
をレジストＲでカバーし、ソース６となる砒素を濃度５
×１０15ｃｍ-2でイオン注入する（図３〔ｈ〕）。ソー
ス６が形成されると、１０００℃で９０分間の砒素ドラ
イブを行った後、ＮＳＧ、ＰＳＧなどの常圧ＣＶＤ膜１
７を１μｍの厚みでデポジットする（図４〔ｉ〕）。こ
れにより、Ｐウェル５の内部にソース６が拡散される。
次いで、ＡｌＳｉ等でソース電極１０を形成（図４
〔ｊ〕）した後、裏面にハンダ用の裏面電極１１を蒸着
する（図４〔ｋ〕）。 【００２４】上記したように、ＮチャンネルパワーＭＯ
ＳＦＥＴ２０は、第１エピタキシャル成長層２にＰドッ
ト拡散領域４を埋め込み拡散で形成し、第２エピタキシ
ャル成長層３にその表面よりＰウェル５及び補償拡散領
域７を形成し、Ｐウェル５の内部にソース６を拡散する
ことで、ソース６がＰドット拡散領域４に完全に覆われ
た構造を得ることができる。 【００２５】また、図２〔ｃ〕で示した、第２エピタキ
シャル成長層３を形成する工程で、第２エピタキシャル
成長層３の濃度を第１エピタキシャル成長層２の濃度よ
りも高くすることで、リアクタンス負荷におけるアバラ
ンシェ電圧を印加した時に、ブレークダウンが半導体素
子部より先に周辺部で起こるようにすることができるた
め、半導体素子部の寄生トランジスタのターンオンを防
ぎ、さらに高アバランシェ耐量の半導体素子を形成でき
る。第１エピタキシャル成長層２の不純物濃度が２．５
×１０14ｃｍ-2の場合、第２エピタキシャル成長層３の
不純物濃度は３×１０14〜５×１０14ｃｍ-2、すなわ
ち、第１エピタキシャル成長層に拡散された不純物の濃
度の１．２〜２倍であるのが好ましい。不純物濃度が上
記範囲より低いと十分な効果が得られないし、不純物濃
度が上記範囲より高いと周辺部での耐圧が急激に低下す
る。 【００２６】このように、ＮチャンネルパワーＭＯＳＦ
ＥＴ２０は、ソース６の下部がＰドット拡散領域４で完
全に覆われているため、寄生トランジスタの増幅率ｈFE
の大きな部分が形成されにくく、またソース６とソース
６との間にソース電極１０とＰウェル５のオーミックコ
ンタクトをとるための補償拡散領域７を有し、これがＰ
ドット拡散領域４と接する構造であるので、前述した図
６の寄生トランジスタ１５０に相当する寄生トランジス
タのベース抵抗を小さくすることができ、リアクタンス
負荷時のアバランシェ耐量を向上させることができる。 【００２７】実施例２ 図５に本発明の他の実施の形態としてのＮチャンネルパ
ワーＭＯＳＦＥＴ３０の断面構造図を示す。この実施例
２においてＮチャンネルパワーＭＯＳＦＥＴ３０は、Ｐ
ドット拡散領域４がソース６に接している点及びＰドッ
ト拡散領域４の間にオン抵抗を下げるためのＮ型埋め込
み拡散領域８が設けられた点で、前述した実施例１と異
なる。なお、この実施例の構成は、図１に拡散領域８を
付加した構成であるため、図５における他の構成要素の
説明は省略する。 【００２８】図５に示したように、Ｎチャンネルパワー
ＭＯＳＦＥＴ３０においてＰドット拡散領域４がソース
６に接する形態とするには、第２エピタキシャル成長層
３の厚み及び第２エピタキシャル成長層３を形成した後
の熱処理条件を調整すればよい。また、Ｎ型埋め込み拡
散領域８を設けるには、第１エピタキシャル成長層２を
形成した後、Ｐドット拡散領域４の形成のためにボロン
を選択的にイオン注入し、さらにフォトエッチングを行
い、Ｐドット拡散領域４とＰドット拡散領域４の間の部
分に選択的にリンをイオン注入する工程を追加すればよ
い。すなわち、図２〔ｂ〕で示したＰドット拡散領域４
の形成のためにボロンをイオン注入した後、ボロンをイ
オン注入した部分の間にリンを濃度４×１０11ｃｍ-2で
イオン注入することにより、Ｐドット拡散領域４の形成
と同時に、図５に示すＮ型埋め込み拡散領域８を形成す
ることができる。 【００２９】このＮ型埋め込み拡散領域層８の濃度は、
第１エピタキシャル成長層２の濃度が２．５×１０14ｃ
ｍ-2の場合、１×１０15〜５×１０15ｃｍ-2、すなわ
ち、第１エピタキシャル成長層２の不純物濃度の４〜２
０倍であるのが好ましい。不純物濃度が上記範囲より低
いとオン抵抗低減の効果が少なくなり、不純物濃度が上
記範囲より高いと耐圧が急激に低下する。 【発明の効果】 【００３０】本発明の絶縁ゲート型半導体装置では、高
濃度第２導電型半導体領域が、基体に埋め込まれた第２
導電型の不純物が拡散してなる埋め込み拡散領域で形成
されているので、ソース領域を埋め込み拡散領域で完全
に覆うことができ、寄生トランジスタの影響を無視でき
る構造とすることができる。したがって、リアクタンス
負荷におけるアバランシェ耐量の極めて高い絶縁ゲート
型半導体装置を提供できる。
ＳＦＥＴや絶縁ゲート型バイポーラトランジスタなどの
高耐圧の絶縁ゲート型半導体装置及びその製造方法に関
し、特にリアクタンス負荷で発生する逆起電力によるア
バランシェ破壊耐量の改善に関するものである。 【０００２】 【従来の技術】図６は、従来の絶縁ゲート型半導体装置
の構造の一例を示す。絶縁ゲート型半導体装置１００
は、不純物濃度（以下、「濃度」と略称する）が比較的
高い第１導電型半導体基体の主面に積層された低濃度の
第１導電型半導体層からなるドレイン１０２と、このド
レイン１０２の表面層に形成された高濃度の第２導電型
半導体領域であるＰドット拡散領域１０４及び前記領域
１０４の周辺部の低濃度の第２導電型半導体領域である
Ｐウェル１０５と、Ｐウェル１０５の表面層に形成され
た第１導電型半導体層からなるソース１０６と、ドレイ
ン１０２の上に絶縁膜を介して設けられた多結晶半導体
層からなるゲート電極１１６ａと、これらの上方に形成
された表面電極１２５とから主に構成される。 【０００３】図７〜図１０に基づいて図６の絶縁ゲート
型半導体装置１００の製造工程を説明する。まず、０．
０１８Ω・ｃｍのＮ型半導体基板１０１に比抵抗１７Ω
・ｃｍのエピタキシャル成長層１０２を４６μｍの厚み
で積層させ（図７〔ａ〕）、このウェハを酸化後、フォ
トエッチングを行い、選択的に酸化膜１０３を除去し、
ボロンを濃度４×１０14ｃｍ-2でイオン注入する（図７
〔ｂ〕）。 【０００４】次いで、ウェハを１１００℃で１００〜４
００分間の熱処理及び酸化を行ない、エピタキシャル成
長層１０２に周辺部のＰ+拡散領域１１２とその内側の
Ｐドット拡散領域１０４を形成する（図７〔ｃ〕）。次
に周辺部のＰ+拡散領域１１２とＰドット拡散領域１０
４の間及び隣接するＰドット拡散領域１０４の間の部分
をフォトエッチングで酸化膜１０３を除去した後、３０
ｎｍの酸化を行ない、酸化膜１０３を通してリンを濃度
７×１０11ｃｍ-2でイオン注入する（図８〔ｄ〕）。 【０００５】さらに、上記の酸化膜１０３を除去した
後、ウェハを８５０℃で８５分間の酸化を行い、ゲート
酸化膜１０９を形成し、ＬＰＣＶＤ装置でポリシリコン
１１６をデポジットする（図８〔ｅ〕）。さらに、、さ
らに、フォトエッチングでゲート酸化膜１０９上の一部
を残してポリシリコン１１６をエッチングし、レジスト
Ｒを残したままでチャンネル領域となるＰウェル１０５
を形成するためにボロンを濃度５×１０13ｃｍ-2でイオ
ン注入する（図８〔ｆ〕）。レジストＲを除去した後、
１１００℃で３００〜６００分間の熱処理を行い、Ｐウ
ェル１０５を拡散により形成する（図９〔ｇ〕）。その
後、ソース１０６となるヒ素を濃度５×１０15ｃｍ-2で
イオン注入する（図９〔ｈ〕）。 【０００６】次に１０００℃で９０分間のヒ素ドライブ
を施した後、ＮＳＧ、ＰＳＧ等の常圧ＣＶＤ膜１２０を
１μｍの厚みでデポジットし（図９〔ｉ〕）、ＡｌＳｉ
等で表面電極１２１を形成した（図１０〔ｊ〕）後、裏
面にハンダ用の電極１１１を蒸着して絶縁ゲート半導体
装置であるＮチャンネルパワーＭＯＳＦＥＴを得る（図
１０〔ｋ〕）。 【０００７】 【発明が解決しようとする課題】従来のＮチャンネルパ
ワーＭＯＳＦＥＴを図１１に示すようなリアクタンス負
荷で使用する場合、このパワーＭＯＳＦＥＴがオフ状態
になると、図１２に示すようにリアクタンス負荷による
逆起電力で電源電圧ＶDDより高い電圧がＭＯＳＦＥＴに
瞬間的に印加される。ＮチャンネルパワーＭＯＳＦＥＴ
には図６に示す寄生トランジスタ１５０があるため、こ
れがターンオンすると局所的に大電流が流れ、アバラン
シェ破壊を引き起こす。 【０００８】このアバランシェ耐量を向上するため、従
来のＮチャンネルパワーＭＯＳＦＥＴでは、チャンネル
領域を構成する低濃度の第２導電型半導体領域であるＰ
ウェル１０５の一部に高濃度の第２導電型半導体領域で
あるＰドット拡散領域１０４を形成し、寄生トランジス
タ１５０のベース抵抗、増幅率ｈFEを小さくし、ターン
オンが生じにくい構造にしている。 【０００９】しかし、従来のＮチャンネルパワーＭＯＳ
ＦＥＴは、Ｐドット拡散領域１０４とソース１０６を半
導体主表面から拡散しているため、これらの拡散パター
ンのエッジの形状は図１３のようになっている。もしＰ
ドット拡散領域１０４の幅を広げたり、あるいはフォト
エッチングがずれることにより、図１４に示すようにＰ
ドット拡散領域１０４の拡散パターンのエッジで規定さ
れる横方向の拡散領域がソース１０６を覆うと、ゲート
電極１１６ａによって反転させるＰウェル１０５の表面
濃度が高くなり、スレシュホルド電圧Ｖthが急激に大き
くなるので、ソース１０６の一部にＰドット拡散領域１
０４の横方向の拡散領域によって覆われない部分が形成
される。Ｐドット拡散領域１０４の横方向の拡散領域に
よって覆われないソース１０６部分の寄生トランジスタ
の増幅率ｈFEは、Ｐドット拡散領域１０４に覆われてい
る部分に比べて１０倍近く高いので、アバランシェ耐量
を改善する場合の障害となっている。 【００１０】本発明は、上記問題点に鑑みてなされたも
のであり、アバランシェ耐量に優れ、かつ作動時にチャ
ンネル領域の表面濃度が変わらない絶縁ゲート型半導体
装置を提供することを目的とする。 【００１１】 【課題を解決するための手段】本発明によれば、高濃度
の第１導電型の半導体基体と、この基体の主表面に低濃
度の第１導電型半導体を積層して形成されたドレイン領
域と、ドレイン領域の一部に第２導電型半導体で形成さ
れた高濃度第２導電型半導体領域及び低濃度第２導電型
半導体領域と、この低濃度第２導電型半導体領域の一部
に第１導電型半導体で拡散により形成されたソース領域
と、ソ−ス領域とドレイン領域との間の低濃度第２導電
型半導体領域上に絶縁膜を介して形成された多結晶半導
体層からなるゲート電極とを備え、ゲート電極に電圧を
印加し、前記低濃度第２導電型半導体領域の表面を反転
させることによってソース領域とドレイン領域との間の
電流を制御する絶縁ゲート型半導体装置において、高濃
度第２導電型半導体領域は、ソース領域となる第１導電
型半導体領域の直下で直接接触し、この第１導電型半導
体領域の下部をすべて覆うように形成されてなることを
特徴とする絶縁ゲート型半導体装置が提供される。 【００１２】 【００１３】この発明における「埋め込み拡散」とは、
一導電型半導体領域にフォトエッチングを行った後、他
導電型不純物をイオン注入し、レジスト除去後に一導電
型半導体をエピタキシャル成長させることで他導電型拡
散を一導電型半導体領域内に形成することをいう。 【００１４】 【発明の実施の形態】本発明の絶縁ゲート型半導体装置
は、その具体的な構成例として、高濃度第２導電型半導
体領域が、低濃度第２導電型半導体領域及びソース電極
と低濃度第２導電型半導体領域とのオーミックコンタク
トを得るために高濃度第２導電型半導体領域上に形成さ
れた他の高濃度第２導電型半導体領域とに接するものが
挙げられる。 【００１５】高濃度第２導電型半導体領域は、埋め込み
拡散で形成されるため、ソース領域となる第１導電型半
導体領域の直下に有り、この第１導電型半導体領域の下
部をすべて覆うように形成しても、スレシュホルド電圧
が急激に大きくなるのを阻止できる。高濃度第２導電型
半導体領域が、低濃度第２導電型半導体領域及び、他の
高濃度第２導電型半導体領域に接することで、寄生トラ
ンジスタのベース抵抗を低減することができ、リアクタ
ンス負荷時のアバランシェ耐量を向上させることができ
る。 【００１６】本発明の絶縁ゲート型半導体装置の製造方
法では、高濃度第１導電型半導体領域を第１エピタキシ
ャル成長層で形成し、その一部に第２導電型の不純物を
イオン注入した後、前記高濃度第１導電型半導体領域に
第２エピタキシャル成長層を形成し、これらを熱処理
し、該第１エピタキシャル成長層及び第２エピタキシャ
ル成長層の双方に不純物を拡散させてなる方法が挙げら
れる。第２エピタキシャル成長層に拡散された不純物の
濃度が、第１エピタキシャル成長層に拡散された不純物
の濃度より高くなるよう不純物の濃度を設定すれば、リ
アクタンス負荷時のアバランシェ耐量を向上させること
ができる。 【００１７】第２エピタキシャル成長層に拡散された不
純物の濃度は、第１エピタキシャル成長層に拡散された
不純物の濃度の１．２〜２倍であるのが好ましい。基体
に第２導電型の不純物を埋め込み、これを拡散させて高
濃度第２導電型半導体領域を形成する際、複数の高濃度
第２導電型半導体領域を横方向に隣接して形成し、同時
に、隣接する高濃度第２導電型半導体領域の間の低濃度
第１導電型半導体領域にこの領域の不純物濃度より高い
不純物濃度を有する第１導電型半導体領域を埋め込み拡
散で形成すれば、製造工程を増やすことなしに、オン抵
抗を下げることができる。埋め込み拡散で形成された第
１導電型半導体領域の不純物濃度は、該低濃度第１導電
型半導体領域の不純物濃度の４〜２０倍であるのが好ま
しい。 【００１８】以下、図１〜図５を参照して本発明の実施
例を説明する。実施例１ 図１に本発明の実施の一形態としてのＮチャンネルパワ
ーＭＯＳＦＥＴの断面構造図を示す。 【００１９】ＮチャンネルパワーＭＯＳＦＥＴ２０は、
半導体基板１と、低濃度第１導電型半導体基体である第
１エピタキシャル成長層２と、第１エピタキシャル成長
層２の主表面に低濃度の第１導電型半導体を積層して形
成されたドレイン領域としての第２エピタキシャル成長
層３と、第２エピタキシャル成長層３の一部に第２導電
型半導体で形成されたＰドット拡散領域４（高濃度第２
導電型半導体領域）及びＰウェル５（低濃度第２導電型
半導体領域）と、Ｐウェル５の一部に第１導電型半導体
で拡散により形成されたソース６と、ソ−ス６とドレイ
ン領域との間の低濃度第２導電型半導体領域上に絶縁膜
１５を介して形成された多結晶半導体層からなるゲート
電極１６ａと、補償拡散領域７と、ソース電極１０とか
ら主に構成される。ＮチャンネルパワーＭＯＳＦＥＴ２
０は、ゲート電極１６ａに電圧を印加し、Ｐウェル５に
よって形成されるチャンネル領域、すなわちソース６と
ドレイン領域との間の電流を制御することができる。 【００２０】図２〜図４によりＮチャンネルパワーＭＯ
ＳＦＥＴ２０の製造方法の一例を説明する。まず、０．
０１８Ω・ｃｍのＮ型半導体基板１に比抵抗１７Ω・ｃ
ｍの第１エピタキシャル成長層２を４２μｍの厚みで積
層させる（図２〔ａ〕）。次に、このウェハにフォトエ
ッチングを行い、レジストカバーを施した後、Ｐドット
拡散領域４を形成するためにボロンを濃度４×１０14ｃ
ｍ-2でイオン注入する（図２〔ｂ〕）。第１エピタキシ
ャル成長層２にＰドット拡散領域４を埋め込み拡散で形
成し、アニールを行った後、１５Ω・ｃｍの第２エピタ
キシャル成長層３を４μｍの厚みで積層し、１１００℃
で１００〜４００分間の熱処理を行った後、酸化する
（図２〔ｃ〕）。 【００２１】次に半導体素子を形成する部分のＳｉＯ2
膜（絶縁膜）１５をエッチングした後、８５０℃で８５
分間酸化し、ゲート酸化膜９を形成する。ゲート酸化膜
９の形成後、ＬＰＣＶＤ装置でポリシリコン１６をデポ
ジットする（図２〔ｄ〕）。ポリシリコン１６の酸化
後、フォトエッチングで酸化膜９及びポリシリコン１６
をエッチングし、Ｐウェルを形成するためにボロンを濃
度５×１０13ｃｍ-2でイオン注入する（図３〔ｅ〕）。 【００２２】さらに、第２エピタキシャル成長層３に周
辺部のＰ+拡散領域１２とその内側の補償拡散領域７を
形成するため、レジストＲによりカバーを施した後、ボ
ロンを濃度７×１０14ｃｍ-2でイオン注入する（図３
〔ｆ〕）。その後、１１００℃で１００〜４００分間の
熱処理を行い、第２エピタキシャル成長層３にその表面
よりＰ+ドット拡散領域１２と補償拡散領域７を形成し
Ｐウェル５を拡散する（図３〔ｇ〕）。なお、補償拡散
領域７は、ソース電極１０とＰウェル５とのオーミック
コンタクトが得られるようにＰウェル５と同一導電型の
高濃度拡散で濃度を補償するものである。 【００２３】次に、Ｐ+拡散領域１２と補償拡散領域７
をレジストＲでカバーし、ソース６となる砒素を濃度５
×１０15ｃｍ-2でイオン注入する（図３〔ｈ〕）。ソー
ス６が形成されると、１０００℃で９０分間の砒素ドラ
イブを行った後、ＮＳＧ、ＰＳＧなどの常圧ＣＶＤ膜１
７を１μｍの厚みでデポジットする（図４〔ｉ〕）。こ
れにより、Ｐウェル５の内部にソース６が拡散される。
次いで、ＡｌＳｉ等でソース電極１０を形成（図４
〔ｊ〕）した後、裏面にハンダ用の裏面電極１１を蒸着
する（図４〔ｋ〕）。 【００２４】上記したように、ＮチャンネルパワーＭＯ
ＳＦＥＴ２０は、第１エピタキシャル成長層２にＰドッ
ト拡散領域４を埋め込み拡散で形成し、第２エピタキシ
ャル成長層３にその表面よりＰウェル５及び補償拡散領
域７を形成し、Ｐウェル５の内部にソース６を拡散する
ことで、ソース６がＰドット拡散領域４に完全に覆われ
た構造を得ることができる。 【００２５】また、図２〔ｃ〕で示した、第２エピタキ
シャル成長層３を形成する工程で、第２エピタキシャル
成長層３の濃度を第１エピタキシャル成長層２の濃度よ
りも高くすることで、リアクタンス負荷におけるアバラ
ンシェ電圧を印加した時に、ブレークダウンが半導体素
子部より先に周辺部で起こるようにすることができるた
め、半導体素子部の寄生トランジスタのターンオンを防
ぎ、さらに高アバランシェ耐量の半導体素子を形成でき
る。第１エピタキシャル成長層２の不純物濃度が２．５
×１０14ｃｍ-2の場合、第２エピタキシャル成長層３の
不純物濃度は３×１０14〜５×１０14ｃｍ-2、すなわ
ち、第１エピタキシャル成長層に拡散された不純物の濃
度の１．２〜２倍であるのが好ましい。不純物濃度が上
記範囲より低いと十分な効果が得られないし、不純物濃
度が上記範囲より高いと周辺部での耐圧が急激に低下す
る。 【００２６】このように、ＮチャンネルパワーＭＯＳＦ
ＥＴ２０は、ソース６の下部がＰドット拡散領域４で完
全に覆われているため、寄生トランジスタの増幅率ｈFE
の大きな部分が形成されにくく、またソース６とソース
６との間にソース電極１０とＰウェル５のオーミックコ
ンタクトをとるための補償拡散領域７を有し、これがＰ
ドット拡散領域４と接する構造であるので、前述した図
６の寄生トランジスタ１５０に相当する寄生トランジス
タのベース抵抗を小さくすることができ、リアクタンス
負荷時のアバランシェ耐量を向上させることができる。 【００２７】実施例２ 図５に本発明の他の実施の形態としてのＮチャンネルパ
ワーＭＯＳＦＥＴ３０の断面構造図を示す。この実施例
２においてＮチャンネルパワーＭＯＳＦＥＴ３０は、Ｐ
ドット拡散領域４がソース６に接している点及びＰドッ
ト拡散領域４の間にオン抵抗を下げるためのＮ型埋め込
み拡散領域８が設けられた点で、前述した実施例１と異
なる。なお、この実施例の構成は、図１に拡散領域８を
付加した構成であるため、図５における他の構成要素の
説明は省略する。 【００２８】図５に示したように、Ｎチャンネルパワー
ＭＯＳＦＥＴ３０においてＰドット拡散領域４がソース
６に接する形態とするには、第２エピタキシャル成長層
３の厚み及び第２エピタキシャル成長層３を形成した後
の熱処理条件を調整すればよい。また、Ｎ型埋め込み拡
散領域８を設けるには、第１エピタキシャル成長層２を
形成した後、Ｐドット拡散領域４の形成のためにボロン
を選択的にイオン注入し、さらにフォトエッチングを行
い、Ｐドット拡散領域４とＰドット拡散領域４の間の部
分に選択的にリンをイオン注入する工程を追加すればよ
い。すなわち、図２〔ｂ〕で示したＰドット拡散領域４
の形成のためにボロンをイオン注入した後、ボロンをイ
オン注入した部分の間にリンを濃度４×１０11ｃｍ-2で
イオン注入することにより、Ｐドット拡散領域４の形成
と同時に、図５に示すＮ型埋め込み拡散領域８を形成す
ることができる。 【００２９】このＮ型埋め込み拡散領域層８の濃度は、
第１エピタキシャル成長層２の濃度が２．５×１０14ｃ
ｍ-2の場合、１×１０15〜５×１０15ｃｍ-2、すなわ
ち、第１エピタキシャル成長層２の不純物濃度の４〜２
０倍であるのが好ましい。不純物濃度が上記範囲より低
いとオン抵抗低減の効果が少なくなり、不純物濃度が上
記範囲より高いと耐圧が急激に低下する。 【発明の効果】 【００３０】本発明の絶縁ゲート型半導体装置では、高
濃度第２導電型半導体領域が、基体に埋め込まれた第２
導電型の不純物が拡散してなる埋め込み拡散領域で形成
されているので、ソース領域を埋め込み拡散領域で完全
に覆うことができ、寄生トランジスタの影響を無視でき
る構造とすることができる。したがって、リアクタンス
負荷におけるアバランシェ耐量の極めて高い絶縁ゲート
型半導体装置を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施例による絶縁ゲート型半導体装
置の概略断面図。 【図２】図１の絶縁ゲート型半導体装置の製造工程を説
明する図。 【図３】図１の絶縁ゲート型半導体装置の製造工程を説
明する図。 【図４】図１の絶縁ゲート型半導体装置の製造工程を説
明する図。 【図５】本発明の他の実施例による絶縁ゲート型半導体
装置の概略断面図。 【図６】従来の絶縁ゲート型半導体装置の一例を示す概
略断面図。 【図７】図６の従来の絶縁ゲート型半導体装置の製造工
程を説明する図。 【図８】図６の従来の絶縁ゲート型半導体装置の製造工
程を説明する図。 【図９】図６の従来の絶縁ゲート型半導体装置の製造工
程を説明する図。 【図１０】図６の従来の絶縁ゲート型半導体装置の製造
工程を説明する図。 【図１１】図６の従来の絶縁ゲート型半導体装置の特性
を説明する回路図。 【図１２】図１１を説明する波形図。 【図１３】図６の従来の絶縁ゲート型半導体装置の特性
を説明する断面図。 【図１４】従来の他の絶縁ゲート型半導体装置の特性を
説明する断面図。 【符号の説明】 １ 半導体基板 ２ 第１エピタキシャル成長層 ３ 第２エピタキシャル成長層 ４ Ｐドット拡散領域 ５ Ｐウェル ６ ソース ７ 補償拡散領域 ８ Ｎ型埋め込み拡散領域 ９ 酸化膜 １０ ソース電極 １１ 裏面電極 １２ 周辺部のＰ+拡散領域 １５ 絶縁膜 １６ａ ゲート電極 ２０ ＮチャンネルパワーＭＯＳＦＥＴ（絶縁ゲート型
半導体装置） ３０ ＮチャンネルパワーＭＯＳＦＥＴ（絶縁ゲート型
半導体装置）
置の概略断面図。 【図２】図１の絶縁ゲート型半導体装置の製造工程を説
明する図。 【図３】図１の絶縁ゲート型半導体装置の製造工程を説
明する図。 【図４】図１の絶縁ゲート型半導体装置の製造工程を説
明する図。 【図５】本発明の他の実施例による絶縁ゲート型半導体
装置の概略断面図。 【図６】従来の絶縁ゲート型半導体装置の一例を示す概
略断面図。 【図７】図６の従来の絶縁ゲート型半導体装置の製造工
程を説明する図。 【図８】図６の従来の絶縁ゲート型半導体装置の製造工
程を説明する図。 【図９】図６の従来の絶縁ゲート型半導体装置の製造工
程を説明する図。 【図１０】図６の従来の絶縁ゲート型半導体装置の製造
工程を説明する図。 【図１１】図６の従来の絶縁ゲート型半導体装置の特性
を説明する回路図。 【図１２】図１１を説明する波形図。 【図１３】図６の従来の絶縁ゲート型半導体装置の特性
を説明する断面図。 【図１４】従来の他の絶縁ゲート型半導体装置の特性を
説明する断面図。 【符号の説明】 １ 半導体基板 ２ 第１エピタキシャル成長層 ３ 第２エピタキシャル成長層 ４ Ｐドット拡散領域 ５ Ｐウェル ６ ソース ７ 補償拡散領域 ８ Ｎ型埋め込み拡散領域 ９ 酸化膜 １０ ソース電極 １１ 裏面電極 １２ 周辺部のＰ+拡散領域 １５ 絶縁膜 １６ａ ゲート電極 ２０ ＮチャンネルパワーＭＯＳＦＥＴ（絶縁ゲート型
半導体装置） ３０ ＮチャンネルパワーＭＯＳＦＥＴ（絶縁ゲート型
半導体装置）
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 高濃度の第１導電型の半導体基体と、こ
の基体の主表面に低濃度の第１導電型半導体を積層して
形成されたドレイン領域と、ドレイン領域の一部に第２
導電型半導体で形成された高濃度第２導電型半導体領域
及び低濃度第２導電型半導体領域と、この低濃度第２導
電型半導体領域の一部に第１導電型半導体で拡散により
形成されたソース領域と、ソ−ス領域とドレイン領域と
の間の低濃度第２導電型半導体領域上に絶縁膜を介して
形成された多結晶半導体層からなるゲート電極とを備
え、ゲート電極に電圧を印加し、前記低濃度第２導電型
半導体領域の表面を反転させることによってソース領域
とドレイン領域との間の電流を制御する絶縁ゲート型半
導体装置において、 高濃度第２導電型半導体領域は、ソース領域となる第１
導電型半導体領域の直下で直接接触し、この第１導電型
半導体領域の下部をすべて覆うように形成されてなるこ
とを特徴とする絶縁ゲート型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08635099A JP3485491B2 (ja) | 1999-03-29 | 1999-03-29 | 絶縁ゲート型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08635099A JP3485491B2 (ja) | 1999-03-29 | 1999-03-29 | 絶縁ゲート型半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000277734A JP2000277734A (ja) | 2000-10-06 |
| JP3485491B2 true JP3485491B2 (ja) | 2004-01-13 |
Family
ID=13884438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08635099A Expired - Fee Related JP3485491B2 (ja) | 1999-03-29 | 1999-03-29 | 絶縁ゲート型半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3485491B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7118970B2 (en) * | 2004-06-22 | 2006-10-10 | Cree, Inc. | Methods of fabricating silicon carbide devices with hybrid well regions |
| JP5272410B2 (ja) * | 2008-01-11 | 2013-08-28 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JP5213520B2 (ja) * | 2008-05-14 | 2013-06-19 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP2015073051A (ja) * | 2013-10-04 | 2015-04-16 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| DE102014117780B4 (de) * | 2014-12-03 | 2018-06-21 | Infineon Technologies Ag | Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung |
| DE102014119465B3 (de) | 2014-12-22 | 2016-05-25 | Infineon Technologies Ag | Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas |
| DE102018103973B4 (de) | 2018-02-22 | 2020-12-03 | Infineon Technologies Ag | Siliziumcarbid-halbleiterbauelement |
| DE102019111308A1 (de) | 2018-05-07 | 2019-11-07 | Infineon Technologies Ag | Siliziumcarbid halbleiterbauelement |
| DE102018124740A1 (de) | 2018-10-08 | 2020-04-09 | Infineon Technologies Ag | Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements |
| US10586845B1 (en) | 2018-11-16 | 2020-03-10 | Infineon Technologies Ag | SiC trench transistor device and methods of manufacturing thereof |
| US10985248B2 (en) | 2018-11-16 | 2021-04-20 | Infineon Technologies Ag | SiC power semiconductor device with integrated Schottky junction |
| US10903322B2 (en) | 2018-11-16 | 2021-01-26 | Infineon Technologies Ag | SiC power semiconductor device with integrated body diode |
-
1999
- 1999-03-29 JP JP08635099A patent/JP3485491B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000277734A (ja) | 2000-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2932429B2 (ja) | Ｍｏｓ電界効果トランジスタ及びその製造方法 | |
| JP3528420B2 (ja) | 半導体装置およびその製造方法 | |
| JP2701762B2 (ja) | 半導体装置及びその製造方法 | |
| US20090014814A1 (en) | Power semiconductor device having improved performance and method | |
| JP3831598B2 (ja) | 半導体装置とその製造方法 | |
| JP4063353B2 (ja) | トレンチゲート型ｍｏｓ電界効果トランジスタの製造方法 | |
| JP3485491B2 (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
| JP2009105374A (ja) | 半導体装置 | |
| JP2001077354A (ja) | 縦型絶縁ゲート半導体装置 | |
| JPH10223771A (ja) | 半導体装置とその製造方法 | |
| JP3831615B2 (ja) | 半導体装置とその製造方法 | |
| JPH08181321A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP3436220B2 (ja) | 縦型半導体装置 | |
| JPH09129868A (ja) | 半導体装置及びその製造方法 | |
| JPH0786580A (ja) | 高耐圧半導体装置 | |
| KR20010039931A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2834058B2 (ja) | 半導体装置の製造方法 | |
| JP3997886B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH0555594A (ja) | 縦型電界効果トランジスタ | |
| JP3369862B2 (ja) | 半導体装置の製造方法 | |
| JPH09260659A (ja) | 半導体素子およびその製造方法 | |
| JPH01132167A (ja) | 半導体装置 | |
| JP3332114B2 (ja) | 高耐圧電界効果トランジスタ | |
| JPH067556B2 (ja) | Ｍｉｓ型半導体装置 | |
| JP3714396B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |