JP2015073051A - 炭化珪素半導体装置およびその製造方法 - Google Patents

Abstract

【課題】オン抵抗の上昇を抑制しつつスイッチング特性を向上可能な炭化珪素半導体装置およびその製造方法を提供する。
【解決手段】炭化珪素半導体装置１は、炭化珪素基板１０と、第１の電極１６と、第２の電極２０と、ゲート絶縁膜１５と、ゲート電極２７とを備える。炭化珪素基板１０は、第１導電型を有するドリフト領域１２と、ドリフト領域１２と接し、かつ第２導電型を有するボディ領域１３と、第１導電型を有し、かつボディ領域１３によってドリフト領域１２と隔てられたソース領域１４とを含む。炭化珪素基板１０は、ボディ領域１３の第４の主面１３ｂの中心１３ｃと接しないように中心１３ｃよりも側面１３ｄ側の位置において第４の主面１３ｂと接し、第１の主面１０ａの法線方向に沿ってボディ領域１３の第４の主面１３ｂからドリフト領域１２に突出するように設けられ、かつ第２導電型を有する突出領域２をさらに含む。
【選択図】図１

Description

この発明は、炭化珪素半導体装置およびその製造方法に関し、特定的には、オン抵抗の上昇を抑制しつつスイッチング特性を向上可能な炭化珪素半導体装置およびその製造方法に関する。

近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。

炭化珪素を材料として用いた半導体装置の一種である縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）は、炭化珪素基板の一方の面に接してソース電極が設けられ、炭化珪素基板の他方の面に接してドレイン電極が設けられている。ゲート電極に印加するゲート電圧によりソース電極およびドレイン電極の間に流れる電流が制御される。

たとえば、特開平９−１９１１０９号公報（特許文献１）には、炭化珪素基板の一方面側にゲート電極が設けられ、炭化珪素基板の他方側にドレイン電極が設けられた縦型ＭＯＳＦＥＴが記載されている。当該縦型ＭＯＳＦＥＴによれば、ｎ型ベース層（ドリフト領域）内においてｐ型埋め込み層が設けられていることにより、高耐圧であってもオン状態での電圧降下を低下し得るとされている。

特開平９−１９１１０９号公報

当該縦型ＭＯＳＦＥＴによれば、ゲート電極とドレイン電極とが対向する位置におけるｎ型ドリフト領域内においてｐ型埋め込み層が設けられている。そのため、ドレイン電極からゲート電極に向かって伸びる電気力線がｐ型埋め込み層によって遮られるためゲート電極とドレイン電極との間の静電容量は低減し、結果としてスイッチング特性は向上すると考えられる。しかしながら、ソース電極とドレイン電極との間の電流経路に抵抗層としてのｐ型埋め込み層が存在するため、オン抵抗は高くなってしまう。

本発明は、上記の課題を解決するためになされたものであって、その目的は、オン抵抗の上昇を抑制しつつスイッチング特性を向上可能な炭化珪素半導体装置およびその製造方法を提供することである。

本発明に係る炭化珪素半導体装置は、炭化珪素基板と、第１の電極と、第２の電極と、ゲート絶縁膜と、ゲート電極とを備える。炭化珪素基板は、第１の主面と、第１の主面と反対側の第２の主面とを有する。第１の電極は、炭化珪素基板の第１の主面に接して設けられている。第２の電極は、炭化珪素基板の第２の主面に接して設けられている。炭化珪素基板は、第１導電型を有するドリフト領域と、ドリフト領域と接し、かつ第１導電型と異なる第２導電型を有するボディ領域と、第１導電型を有し、かつボディ領域によってドリフト領域と隔てられたソース領域とを含む。ゲート絶縁膜は、第１の主面においてボディ領域、ソース領域およびドリフト領域と接する。ゲート電極は、炭化珪素基板の第１の主面との間にゲート絶縁膜を挟むようにゲート絶縁膜上に設けられている。ボディ領域は、ゲート絶縁膜に接する第３の主面と、第３の主面と反対側の第４の主面と、第３の主面と第４の主面とを繋ぐ側面とを有する。炭化珪素基板は、ボディ領域の第４の主面の中心と接しないように中心よりも側面側の位置において第４の主面と接し、第１の主面の法線方向に沿ってボディ領域の第４の主面からドリフト領域に突出するように設けられ、かつ第２導電型を有する突出領域をさらに含む。

本発明に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。第１の主面と、第１の主面と反対側の第２の主面とを有する炭化珪素基板が準備される。炭化珪素基板の第１の主面に接して設けられた第１の電極が形成される。炭化珪素基板の第２の主面に接して設けられた第２の電極が形成される。炭化珪素基板は、第１導電型を有するドリフト領域と、ドリフト領域と接し、かつ第１導電型と異なる第２導電型を有するボディ領域と、第１導電型を有し、かつボディ領域によってドリフト領域と隔てられたソース領域とを含む。第１の主面においてボディ領域、ソース領域およびドリフト領域と接するゲート絶縁膜が形成される。炭化珪素基板の第１の主面との間にゲート絶縁膜を挟むようにゲート絶縁膜上にゲート電極が形成される。ボディ領域は、ゲート絶縁膜に接する第３の主面と、第３の主面と反対側の第４の主面と、第３の主面と第４の主面とを繋ぐ側面とを有する。炭化珪素基板は、ボディ領域の第４の主面の中心と接しないように中心よりも側面側の位置において第４の主面と接し、第１の主面の法線方向に沿ってボディ領域の第４の主面からドリフト領域に突出するように設けられ、かつ第２導電型を有する突出領域をさらに含む。

本発明によれば、オン抵抗の上昇を抑制しつつスイッチング特性を向上可能な炭化珪素半導体装置およびその製造方法を提供することができる。

本発明の一実施の形態に係る炭化珪素半導体装置の構造を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の突出領域の構造を概略的に説明するための平面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の突出領域の構造の変形例を概略的に説明するための平面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法を概略的に説明するためのフロー図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第１の工程を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第２の工程を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第３の工程を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第４の工程を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第５の工程を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第６の工程を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第７の工程を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の変形例を概略的に説明するための断面模式図である。 比較例に係る炭化珪素半導体装置の空乏層内における電気力線を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の空乏層内における電気力線を概略的に説明するための断面模式図である。

［本願発明の実施形態の説明］
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。また角度の記載には、全方位角を３６０度とする系を用いている。

発明者らは炭化珪素半導体装置のオン抵抗の上昇を抑制しつつスイッチング特性を向上する方策について鋭意研究の結果、以下の知見を得て本発明を見出した。まず、スイッチング特性を向上するためには炭化珪素半導体装置の静電容量を低減することが有効である。炭化珪素半導体装置の静電容量の中でも、ゲート電極とドレイン電極とに挟まれた静電容量は帰還容量とも呼ばれ、炭化珪素半導体装置のスイッチング特性に大きく影響する。そのため、炭化珪素半導体装置のスイッチング特性を向上するためには、ゲート電極とドレイン電極とに挟まれた静電容量を低減することが望ましい。

発明者らは鋭意研究の結果、平面視において、ボディ領域の底面の中心よりも側面側の位置においてボディ領域の底面に接し、断面視において、炭化珪素基板の主面の法線方向に沿ってボディ領域の底面からドリフト領域に突出し、かつ第２導電型を有する突出領域を設けることにより、ゲート電極とドレイン電極とに挟まれた静電容量を低減することができることを見出した。

図１３および図１４を参照して、オフ状態において空乏層が破線で記載したように広がると、空乏層内において電気力線が矢印のように伸長する。図１３を参照して、炭化珪素基板１０の第１の主面１０ａの法線方向に沿ってボディ領域１３の底面からドリフト領域１２に突出し、かつ第２導電型を有する突出領域２を有しない炭化珪素半導体装置の場合、ドレイン電極２０側からゲート電極２７に多数の電気力線が到達する。一方、図１４を参照して、炭化珪素基板１０の第１の主面１０ａの法線方向に沿ってボディ領域１３の底面からドリフト領域１２に突出し、かつ第２導電型を有する突出領域２を有する炭化珪素半導体装置の場合、突出領域２がドレイン電極２０からゲート電極２７に伸びる電気力線をボディ領域１３方向に引き寄せることができる。これにより、ドレイン電極２０からゲート電極２７に到達する電気力線の本数を低減することができる。結果として、ゲート電極２７とドレイン電極２０とに挟まれた静電容量を効果的に低減することできるので、炭化珪素半導体装置のスイッチング特性を向上することができる。また、突出領域２は、ボディ領域１３の底面に接して設けられているため、ソース電極１６からドレイン電極２０に向かって流れる電流の経路が突出領域２によって狭窄されることを効果的に抑制することができる。結果として、炭化珪素半導体装置のオン抵抗の上昇を抑制しつつスイッチング特性を向上することができる。

（１）実施の形態に係る炭化珪素半導体装置１は、炭化珪素基板１０と、第１の電極１６と、第２の電極２０と、ゲート絶縁膜１５と、ゲート電極２７とを備える。炭化珪素基板１０は、第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有する。第１の電極１６は、炭化珪素基板１０の第１の主面１０ａに接して設けられている。第２の電極２０は、炭化珪素基板１０の第２の主面１０ｂに接して設けられている。炭化珪素基板１０は、第１導電型を有するドリフト領域１２と、ドリフト領域１２と接し、かつ第１導電型と異なる第２導電型を有するボディ領域１３と、第１導電型を有し、かつボディ領域１３によってドリフト領域１２と隔てられたソース領域１４とを含む。ゲート絶縁膜１５は、第１の主面１０ａにおいてボディ領域１３、ソース領域１４およびドリフト領域１２と接する。ゲート電極２７は、炭化珪素基板１０の第１の主面１０ａとの間にゲート絶縁膜１５を挟むようにゲート絶縁膜１５上に設けられている。ボディ領域１３は、ゲート絶縁膜１５に接する第３の主面１３ａと、第３の主面１３ａと反対側の第４の主面１３ｂと、第３の主面１３ａと第４の主面１３ｂとを繋ぐ側面１３ｄとを有する。炭化珪素基板１０は、ボディ領域１３の第４の主面１３ｂの中心１３ｃと接しないように中心１３ｃよりも側面１３ｄ側の位置において第４の主面１３ｂと接し、第１の主面１０ａの法線方向に沿ってボディ領域１３の第４の主面１３ｂからドリフト領域１２に突出するように設けられ、かつ第２導電型を有する突出領域２をさらに含む。

上記実施の形態に係る炭化珪素半導体装置１によれば、炭化珪素基板１０は、ボディ領域１３の第４の主面１３ｂの中心１３ｃと接しないように中心１３ｃよりも側面１３ｄ側の位置において第４の主面１３ｂと接し、かつ第１の主面１０ａの法線方向に沿ってボディ領域１３の第４の主面１３ｂからドリフト領域１２に突出するように設けられ、かつ第２導電型を有する突出領域２をさらに含む。これにより、炭化珪素半導体装置のオン抵抗の上昇を抑制しつつスイッチング特性を向上することができる。また、突出領域２は、ボディ領域の第４の主面の中心１３ｃと接しないように中心よりも側面１３ｄ側の位置において第４の主面１３ｂと接しているので、炭化珪素半導体装置の耐圧が低下することを抑制することができる。

（２）上記（１）に係る炭化珪素半導体装置１において好ましくは、第１の主面１０ａと平行な方向に沿った突出領域２の幅ｂは、第１の主面１０ａと平行な方向に沿ったボディ領域１３の中心１３ｃから側面１３ｄまでの距離ｅの半分以下である。これにより、炭化珪素半導体装置の耐圧が低下することを効果的に抑制することができる。

（３）上記（１）または（２）に係る炭化珪素半導体装置１において好ましくは、断面視において、突出領域２は、ボディ領域１３の側面１３ｄに沿った面よりも第４の主面１３ｂの中心１３ｃ側に位置する。これにより、第１の電極から第２の電極に向かって流れる電流の経路が突出領域によって狭窄されることを効果的に抑制することができる。それゆえ、炭化珪素半導体装置のオン抵抗が上昇することを効果的に低減することができる。

（４）上記（１）〜（３）のいずれかに係る炭化珪素半導体装置１において好ましくは、突出領域２の不純物濃度は、ボディ領域１３の不純物濃度よりも低い。これにより、炭化珪素半導体装置の耐圧が低下することを効果的に抑制することができる。

（５）上記（１）〜（４）のいずれかに係る炭化珪素半導体装置１において好ましくは、第１の主面１０ａの法線方向に沿った突出領域２の高さｃは、０．１μｍ以上１．０μｍ以下である。突出領域の高さを０．１μｍ以上とすることにより、帰還容量を効果的に低減することができる。また突出領域の高さを１．０μｍ以下とすることにより、炭化珪素半導体装置の耐圧が低下することを効果的に抑制することができる。

（６）上記（１）〜（５）のいずれかに係る炭化珪素半導体装置１において好ましくは、平面視において、突出領域２は、仮想の六角形の辺に沿うように設けられている。これにより、帰還容量をより効果的に低減することができる。それゆえ、炭化珪素半導体装置のスイッチング特性を向上することができる。

（７）上記（１）〜（６）のいずれかに係る炭化珪素半導体装置１において好ましくは、第１導電型はｎ型であり、かつ第２導電型はｐ型である。これにより、ゲート電極により制御されるチャネルをｎ型とすることができる。それゆえ、チャネルのキャリアとして正孔よりも移動度の高い電子を用いることができる。

（８）実施の形態に係る炭化珪素半導体装置１の製造方法は以下の工程を備えている。第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有する炭化珪素基板１０が準備される。炭化珪素基板１０の第１の主面１０ａに接して設けられた第１の電極１６が形成される。炭化珪素基板１０の第２の主面１０ｂに接して設けられた第２の電極２０が形成される。炭化珪素基板１０は、第１導電型を有するドリフト領域１２と、ドリフト領域１２と接し、かつ第１導電型と異なる第２導電型を有するボディ領域１３と、第１導電型を有し、かつボディ領域１３によってドリフト領域１２と隔てられたソース領域１４とを含む。第１の主面１０ａにおいてボディ領域１３、ソース領域１４およびドリフト領域１２と接するゲート絶縁膜１５が形成される。炭化珪素基板１０の第１の主面１０ａとの間にゲート絶縁膜１５を挟むようにゲート絶縁膜１５上にゲート電極２７が形成される。ボディ領域１３は、ゲート絶縁膜１５に接する第３の主面１３ａと、第３の主面１３ａと反対側の第４の主面１３ｂと、第３の主面１３ａと第４の主面１３ｂとを繋ぐ側面１３ｄとを有する。炭化珪素基板１０は、ボディ領域１３の第４の主面１３ｂの中心１３ｃと接しないように中心１３ｃよりも側面１３ｄ側の位置において第４の主面１３ｂと接し、第１の主面１０ａの法線方向に沿ってボディ領域１３の第４の主面１３ｂからドリフト領域１２に突出するように設けられ、かつ第２導電型を有する突出領域２をさらに含む。

上記実施の形態に係る炭化珪素半導体装置１の製造方法によれば、炭化珪素基板１０は、ボディ領域１３の第４の主面１３ｂの中心１３ｃと接しないように中心１３ｃよりも側面１３ｄ側の位置において第４の主面１３ｂと接し、第１の主面１０ａの法線方向に沿ってボディ領域１３の第４の主面１３ｂからドリフト領域１２に突出するように設けられ、かつ第２導電型を有する突出領域２をさらに含む。これにより、炭化珪素半導体装置のオン抵抗の上昇を抑制しつつスイッチング特性を向上することができる。また、突出領域は、ボディ領域の第４の主面の中心と接しないように中心よりも側面側の位置において第４の主面と接しているので、炭化珪素半導体装置の耐圧が低下することを抑制することができる。

（９）上記（８）に係る炭化珪素半導体装置１の製造方法において好ましくは、ドリフト領域１２は、第１のドリフト領域１２ａと、第１のドリフト領域１２ａ上に設けられ、かつ第１の主面１０ａを構成する第２のドリフト領域１２ｂとを有する。炭化珪素基板１０を準備する工程は、第１のドリフト領域１２ａを形成する工程と、第１のドリフト領域１２ａの主面に対してイオン注入を行うことにより突出領域２を形成する工程と、第１のドリフト領域１２ａおよび突出領域２上に第２のドリフト領域１２ｂを形成する工程と、第２のドリフト領域１２ｂの第１の主面１０ａに対してイオン注入を行うことによりボディ領域１３を形成する工程とを含む。これにより、突出領域の高さおよび幅を精度よく制御することができる。

（１０）上記（８）に係る炭化珪素半導体装置１の製造方法において好ましくは、炭化珪素基板１０を準備する工程は、第１の主面１０ａを構成するドリフト領域１２を形成する工程と、ドリフト領域１２の第１の主面１０ａに対してイオン注入を行うことにより突出領域２を形成する工程と、ドリフト領域１２の第１の主面１０ａに対してイオン注入を行うことによりボディ領域１３を形成する工程とを含む。これにより、炭化珪素半導体装置の製造工程を簡素化することができる。

（１１）上記（８）〜（１０）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、第１の主面１０ａと平行な方向に沿った突出領域２の幅ｂは、第１の主面１０ａと平行な方向に沿ったボディ領域１３の中心１３ｃから側面１３ｄまでの距離ａの半分以下である。これにより、炭化珪素半導体装置の耐圧が低下することを効果的に抑制することができる。

（１２）上記（８）〜（１１）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、断面視において、突出領域２は、ボディ領域１３の側面１３ｄに沿った面よりも第４の主面１３ｂの中心１３ｃ側に位置する。これにより、第１の電極から第２の電極に向かって流れる電流の経路が突出領域によって狭窄されることを効果的に抑制することができる。それゆえ、炭化珪素半導体装置のオン抵抗が上昇することを効果的に低減することができる。

［本願発明の実施形態の詳細］
まず、本発明の一実施の形態に係る炭化珪素半導体装置としてのＭＯＳＦＥＴ１の構成について説明する。

図１を参照して、本実施の形態に係るＭＯＳＦＥＴ１は、炭化珪素基板１０と、ゲート電極２７と、ゲート絶縁膜１５と、層間絶縁膜２１と、ソース電極１６と、表面保護電極１９と、ドレイン電極２０と、裏面保護電極２３とを主に有している。炭化珪素基板１０は、第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有し、炭化珪素単結晶基板１１と、炭化珪素単結晶基板１１上に設けられた炭化珪素エピタキシャル層５とを主に含む。

炭化珪素単結晶基板１１は、たとえばポリタイプ４Ｈの六方晶炭化珪素単結晶からなる。炭化珪素基板１０の第１の主面１０ａの最大径は１００ｍｍより大きく、好ましくは１５０ｍｍ以上である。炭化珪素基板１０の第１の主面１０ａは、たとえば｛０００１｝面または｛０００１｝面から８°以下オフした面である。具体的には、第１の主面１０ａは、たとえば（０００１）面または（０００１）面から８°以下程度オフした面であり、第２の主面１０ｂは、（０００−１）面または（０００−１）面から８°以下程度オフした面である。炭化珪素基板１０の厚みは、たとえば７００μｍ以下であり、好ましくは６００μｍ以下である。炭化珪素基板１０の厚みは、好ましくは２５０μｍ以上６００μｍ未満であり、より好ましくは３００μｍ以上６００μｍ未満であり、さらに好ましくは２５０μｍ以上５００μｍ以下であり、さらに好ましくは３５０μｍ以上５００μｍ以下である。

炭化珪素エピタキシャル層５は、ドリフト領域１２と、ボディ領域１３と、ソース領域１４と、コンタクト領域１８と、突出領域２とを主に有している。ドリフト領域１２は、窒素などの不純物を含むｎ型（第１導電型）の領域である。ドリフト領域１２の一方の面は、炭化珪素単結晶基板１１と接しており、他方の面は炭化珪素基板１０の第１の主面１０ａを構成している。ドリフト領域１２における不純物濃度は、たとえば５．０×１０¹⁵ｃｍ^-3程度である。ドリフト領域１２は、炭化珪素単結晶基板１１と接する第１のドリフト領域１２ａと、第１のドリフト領域１２ａ上に設けられた第２のドリフト領域１２ｂとを含んでいる。第２のドリフト領域１２ｂは、炭化珪素基板１０の第１の主面１０ａを構成する。

ボディ領域１３はｐ型（第２導電型）を有する領域であり、ドリフト領域１２と接する。ボディ領域１３に含まれる不純物は、たとえばＡｌ（アルミニウム）またはＢ（ホウ素）などである。ボディ領域１３に含まれる不純物濃度は、たとえば１×１０¹⁷ｃｍ^-3程度である。隣接する２つのボディ領域１３の一方のボディ領域１３と他方のボディ領域１３との間に第２のドリフト領域１２ｂが設けられている。

ボディ領域１３は、ゲート絶縁膜１５に接する第３の主面１３ａと、第３の主面１３ａと反対側の第４の主面１３ｂと、第３の主面１３ａと第４の主面１３ｂとを繋ぐ側面１３ｄとを有する。ボディ領域１３の第３の主面１３ａは、炭化珪素基板１０の第１の主面１０ａを構成する。ボディ領域１３の側面１３ｄは第２のドリフト領域１２ｂと接し、ボディ領域１３の第４の主面１３ｂは、第１のドリフト領域１２ａと接する。

ソース領域１４は、リンなどの不純物を含むｎ型の領域である。ソース領域１４は、ボディ領域１３によってドリフト領域１２から隔てられている。ソース領域１４は、ボディ領域１３に取り囲まれるように、ボディ領域１３の内部に形成されている。ソース領域１４の不純物濃度は、ドリフト領域１２の不純物濃度よりも高い。ソース領域１４の不純物濃度はたとえば１×１０²⁰ｃｍ^-3である。ソース領域１４は、ボディ領域１３によりドリフト領域１２と隔てられている。

コンタクト領域１８はｐ型領域である。コンタクト領域１８は、ソース領域１４に囲まれて設けられており、ボディ領域１３に接して形成されている。コンタクト領域１８は、たとえばＡｌまたはＢなどの不純物をボディ領域１３に含まれる不純物よりも高い濃度で含んでいる。コンタクト領域１８におけるＡｌまたはＢなどの不純物濃度はたとえば１×１０²⁰ｃｍ^-3である。

ゲート絶縁膜１５は、一方のソース領域１４の上部表面から他方のソース領域１４の上部表面にまで延在するように炭化珪素基板１０の第１の主面１０ａに接して形成されている。ゲート絶縁膜１５は、炭化珪素基板１０の第１の主面１０ａにおいてソース領域１４、ボディ領域１３およびドリフト領域１２に接している。ゲート絶縁膜１５は、たとえば二酸化珪素からなっている。ゲート絶縁膜１５の厚みは、たとえば４５ｎｍである。

ゲート電極２７は、炭化珪素基板１０の第１の主面１０ａとの間にゲート絶縁膜１５を挟むようにゲート絶縁膜１５上に設けられている。ゲート電極２７は、一方のソース領域１４上から他方のソース領域１４上にまで延在するように、ゲート絶縁膜１５に接触して配置されている。ゲート電極２７は、ソース領域１４、ボディ領域１３およびドリフト領域１２の上方にゲート絶縁膜１５を介して形成されている。ゲート電極２７は、たとえば不純物がドーピングされたポリシリコンまたはＡｌなどの導電体からなっている。

ソース電極１６は、炭化珪素基板１０の第１の主面１０ａおよびゲート絶縁膜１５に接する。ソース電極１６は、炭化珪素基板１０の第１の主面１０ａにおいてソース領域１４およびコンタクト領域１８と接する。ソース電極１６は、たとえばＴｉＡｌＳｉを含み、炭化珪素基板１０とオーミック接合している。

層間絶縁膜２１は、ゲート電極２７およびゲート絶縁膜１５と接して設けられている。層間絶縁膜２１は、ゲート電極２７とソース電極１６とを電気的に絶縁している。層間絶縁膜２１は、ゲート電極２７を覆うように設けられている。表面保護電極１９は、ソース電極１６に接触して形成されており、Ａｌなどの導電体を含んでいる。表面保護電極１９は、一方のソース電極１６と他方のソース電極１６とを繋ぐように、層間絶縁膜２１を覆うように設けられている。表面保護電極１９は、ソース電極１６を介してソース領域１４と電気的に接続されている。

ドレイン電極２０は、炭化珪素基板１０の第２の主面１０ｂに接して設けられている。ドレイン電極２０は、ＮｉＳｉ（ニッケルシリサイド）またはＴｉＡｌＳｉなど、炭化珪素単結晶基板１１とオーミック接合可能な材料からなっていてもよい。ドレイン電極２０は炭化珪素単結晶基板１１と電気的に接続されている。裏面保護電極２３は、ドレイン電極２０の炭化珪素単結晶基板１１と接する主面は反対側の主面に接して形成されている。裏面保護電極２３は、たとえばＴｉ層と、Ｐｔ層と、Ａｕ層とからなる積層構造を有している。

突出領域２は、ｐ型を有し、ボディ領域１３の第４の主面１３ｂの中心１３ｃと接しないように第４の主面１３ｂの中心１３ｃよりもボディ領域１３の側面１３ｄ側の位置においてボディ領域１３の第４の主面１３ｂと接する。突出領域２は、炭化珪素基板１０の第１の主面１０ａの法線方向に沿ってボディ領域１３の第４の主面１３ｂからドリフト領域１２に突出するように設けられている。突出領域２は、ボディ領域１３の側面１３ｄに沿った面およびボディ領域１３の第４の主面１３ｂの各々に接して設けられていてもよい。

好ましくは、炭化珪素基板１０の第１の主面１０ａと平行な方向に沿った突出領域２の幅ｂは、炭化珪素基板１０の第１の主面１０ａと平行な方向に沿ったボディ領域１３の中心１３ｃから側面１３ｄまでの距離ｅの半分以下である。ボディ領域１３の中心１３ｃから側面１３ｄまでの距離ｅは、たとえば３．５μｍ以上４μｍ以下程度である。断面視（炭化珪素基板１０の第１の主面１０ａと平行な方向に沿った見た視野）において、突出領域２は、ボディ領域１３の側面１３ｄに沿った面よりもボディ領域１３の第４の主面１３ｂの中心１３ｃ側に位置することが好ましい。言い換えれば、突出領域２は、ボディ領域１３の第４の主面１３ｂの中心１３ｃよりも外側であって、かつボディ領域１３の側面１３ｄよりも内側に位置することが好ましい。断面視において、ボディ領域１３の側面１３ｄから突出領域２までの最短の距離ａは、好ましくは０．１μｍ以上０．５μｍ以下程度であり、たとえば０．３μｍである。

突出領域２の不純物濃度は、ボディ領域１３の不純物濃度と同じであってもよいし、ボディ領域１３の不純物濃度よりも低くてもよい。突出領域２の不純物濃度は、たとえば５×１０¹⁷ｃｍ^-3以上１×１０²⁰ｃｍ^-3以下である。炭化珪素基板１０の第１の主面１０ａの法線方向に沿った突出領域２の高さｃは、たとえば０．１μｍ以上１．０μｍ以下である。炭化珪素基板１０の第１の主面１０ａと平行な方向に沿った突出領域２の幅ｂは、たとえば１μｍ以上３μｍ以下である。

図２および図３を参照して、平面視（炭化珪素基板１０の第１の主面１０ａの法線方向に沿った見た視野）において、突出領域は、仮想の六角形の辺に沿うように設けられていることが好ましい。具体的には、平面視において、ボディ領域１３、ソース領域１４およびコンタクト領域１８の各々の外形は、多角形を有しており、好ましくは六角形を有しており、より好ましくは正六角形を有している。平面視において、コンタクト領域１８は、ソース領域１４に囲まれるように形成されており、ソース領域１４は、ボディ領域１３に囲まれるように形成されている。突出領域２は、ボディ領域１３の側面１３ｄとソース領域１４の側面との間に配置されていてもよい。好ましくは、突出領域２は、多角形のボディ領域１３が有する全ての側壁に対向するように設けられる。

炭化珪素基板１０は、平面視において、六角形のセルＣＬがハニカム状に配置されて構成されていてもよい。六角形のセルＣＬは、六角形のボディ領域１３を囲む仮想の六角形のドリフト領域１２と、六角形のボディ領域１３と、六角形のソース領域１４と、六角形のコンタクト領域１８とを含んでいてもよい。六角形のセルＣＬがハニカム状に配置されている場合、六角形のセルＣＬの頂点Ｏは、３つのセルＣＬの頂点Ｏが重なった三重点となる。当該三重点となるセルＣＬの頂点Ｏは、六角形のセルＣＬの隣り合う２つの頂点Ｏを繋ぐ辺上の位置よりも、ボディ領域１３から遠くに位置する。それゆえ、セルＣＬの頂点における静電容量の成分を低減することにより、帰還容量を効果的に低減することができる。

図３に示すように、平面視において、ボディ領域１３の側面１３ｄよりも内側に位置する仮想の六角形の各頂点上に突出領域２が設けられ、仮想の六角形の頂点のうち、隣り合う２つの頂点の中間位置において突出領域２が設けらないように、突出領域２が配置されてもよい。仮想の六角形の各頂点上に突出領域２が設けられることにより、帰還容量を効果的に低減することができる。また仮想の六角形の頂点のうち、隣り合う２つの頂点の中間位置において突出領域２が設けられていないので、ＭＯＳＦＥＴの耐圧が低下することを抑制することができる。

次に、本実施の形態に係る炭化珪素半導体装置としてのＭＯＳＦＥＴ１の製造方法について説明する。

まず、炭化珪素基板準備工程（Ｓ１０：図４）が実施される。たとえば、昇華法により形成されたポリタイプ４Ｈを有する六方晶炭化珪素単結晶からなるインゴットをスライスすることにより、炭化珪素単結晶基板１１が準備される。次に、炭化珪素単結晶基板１１上に第１のドリフト領域１２ａが形成される。具体的には、第１のドリフト領域１２ａは、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。たとえば、炭化珪素単結晶基板１１上に、水素（Ｈ₂）を含むキャリアガスと、モノシラン（ＳｉＨ₄）、プロパン（Ｃ₃Ｈ₈）および窒素（Ｎ₂）などを含む原料ガスとが供給され、炭化珪素単結晶基板１１がたとえば１５００℃以上１７００℃以下程度に加熱される。これにより、ｎ型を有する第１のドリフト領域１２ａが炭化珪素単結晶基板１１上に形成される（図５参照）。

次に、突出領域形成工程が実施される。図６を参照して、たとえば第１のドリフト領域１２ａの主面に対して、たとえばＡｌ（アルミニウム）イオンが部分的に注入されることにより、第１のドリフト領域１２ａから突出領域２が露出するようにｐ型を有する突出領域２が形成される。次に、図７を参照して、第１のドリフト領域１２ａおよび突出領域２上に第２のドリフト領域１２ｂが形成される。第２のドリフト領域１２ｂの形成は、第１のドリフト領域１２ａの形成と同様、たとえばＣＶＤ法により実施される。これにより、突出領域２は、第１のドリフト領域１２ａと第２のドリフト領域１２ｂとにより囲まれるように設けられる。第１のドリフト領域１２ａおよび第２のドリフト領域１２ｂは、ドリフト領域１２を構成する。第２のドリフト領域１２ｂは、炭化珪素基板１０の第１の主面１０ａを構成し、炭化珪素単結晶基板１１は、炭化珪素基板１０の第２の主面１０ｂを構成する。

次に、第２のドリフト領域１２ｂの第１の主面１０ａに対してイオン注入を行うことによりボディ領域１３が形成される。具体的には、図８を参照して、炭化珪素基板１０の第１の主面１０ａに対してイオン注入が実施される。たとえばＡｌ（アルミニウム）イオンが、炭化珪素基板１０の第１の主面１０ａに対して注入されることにより、ドリフト領域１２に接し、かつ導電型がｐ型のボディ領域１３が形成される。次に、たとえばＰ（リン）イオンが、上記Ａｌイオンの注入深さよりも浅い深さでボディ領域１３内に注入されることにより、導電型がｎ型のソース領域１４が形成される。次に、たとえばＡｌイオンが、ソース領域１４内において、ソース領域１４よりも深く、かつボディ領域１３よりも浅い深さで注入されることにより、ソース領域１４に囲まれ、かつ導電型がｐ型のコンタクト領域１８が形成される。炭化珪素エピタキシャル層５（図１参照）において、ボディ領域１３、ソース領域１４、コンタクト領域１８および突出領域２のいずれも形成されない領域は、ドリフト領域１２となる。ボディ領域１３は、突出領域２と接するように設けられる。

以上により、第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有する炭化珪素基板１０が準備される。炭化珪素基板１０は、ｎ型を有するドリフト領域１２と、ドリフト領域と接し、かつｐ型を有するボディ領域１３と、ｎ型を有し、かつボディ領域１３によってドリフト領域１２と隔てられたソース領域１４とを含む。ボディ領域１３は、炭化珪素基板１０の第１の主面１０ａを構成する第３の主面１３ａと、第３の主面１３ａと反対側の第４の主面１３ｂと、第３の主面１３ａと第４の主面１３ｂとを繋ぐ側面１３ｄとを有する。炭化珪素基板１０は、ボディ領域１３の第４の主面１３ｂの中心１３ｃと接しないように第４の主面１３ｂの中心１３ｃよりもボディ領域１３の側面１３ｄ側の位置において第４の主面１３ｂと接し、炭化珪素基板１０の第１の主面１０ａの法線方向に沿ってボディ領域１３の第４の主面１３ｂからドリフト領域１２に突出するように設けられ、かつｐ型を有する突出領域２をさらに含む（図８参照）。

次に、活性化アニール工程（Ｓ２０：図４）が実施される。具体的には、炭化珪素基板１０が、たとえば１６００℃以上２０００℃以下の温度で３０分間程度加熱される。これにより、上記イオン注入工程にて形成されたボディ領域１３、ソース領域１４、コンタクト領域１８および突出領域２における不純物が活性化されて所望のキャリアが生成する。

次に、ゲート絶縁膜形成工程（Ｓ３０：図４）が実施される。図９を参照して、たとえば、酸素を含む雰囲気中において炭化珪素基板１０を１３５０℃程度の温度下において１時間程度加熱することにより、炭化珪素基板１０の第１の主面１０ａを覆うように二酸化珪素からなるゲート絶縁膜１５が形成される。具体的には、ゲート絶縁膜１５は、一方のコンタクト領域１８から他方のコンタクト領域１８まで延在するように、第１の主面１０ａにおいてドリフト領域１２と、ボディ領域１３と、ソース領域１４と、コンタクト領域１８とに接して形成される。これにより、ボディ領域１３の第３の主面１３ａがゲート絶縁膜１５に接する。

次に、窒素アニール工程が実施される。具体的には、たとえば一酸化窒素、一酸化二窒素、二酸化窒素およびアンモニアなどの窒素を含む雰囲気ガス中において、ゲート絶縁膜１５が形成された炭化珪素基板１０が、１３００℃以上１５００℃以下の温度で、たとえば１時間程度保持される。この熱処理により、ゲート絶縁膜１５とドリフト領域１２との界面付近に存在するトラップに窒素原子が捕獲される。これにより、当該界面付近における界面準位の形成が抑制される。

次に、Ａｒアニール工程が実施される。具体的には、アルゴンガス中において、ゲート絶縁膜１５が形成された炭化珪素基板１０が、たとえば１１００℃以上１５００℃以下の温度で１時間程度保持される。好ましくは、ゲート絶縁膜１５が形成された炭化珪素基板１０は、１３００℃以上１５００℃以下の温度に保持される。この熱処理により、炭化珪素基板１０およびゲート絶縁膜１５の界面付近における余剰カーボンを低減することができる。結果として、当該界面付近におけるホールトラップを低減することができる。

次に、ゲート電極形成工程（Ｓ４０：図４）が実施される。たとえばＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、ゲート絶縁膜１５上に接触し、不純物を含むポリシリコンからなるゲート電極２７が形成される。ゲート電極２７は、ゲート絶縁膜１５を介してドリフト領域１２、ソース領域１４およびボディ領域１３に対向して形成される。

次に、層間絶縁膜形成工程（Ｓ５０：図４）が実施される。たとえば二酸化珪素からなる層間絶縁膜２１は、ゲート電極２７を覆い、かつゲート絶縁膜１５に接するように形成される。層間絶縁膜２１は、たとえばＬＰＣＶＤ法により形成される。

次に、ソース電極形成工程（Ｓ６０：図４）が実施される。図１０を参照して、ソース電極１６を形成すべき領域において層間絶縁膜２１およびゲート絶縁膜１５が除去され、ソース領域１４およびコンタクト領域１８が層間絶縁膜２１およびゲート絶縁膜１５から露出した領域が形成される。次に、たとえばスパッタリングにより、上記領域において、たとえばＮｉＳｉ、ＴｉＳｉ、ＴｉＡｌまたはＴｉＡｌＳｉ（チタンアルミニウムシリコン）を含むソース電極１６が形成される。ソース電極１６は、炭化珪素基板１０の第１の主面１０ａにおいて、ソース領域１４およびコンタクト領域１８の各々と接するように形成される。

次に、合金化アニール工程（Ｓ７０：図４）が実施される。具体的には、ソース電極１６が設けられた炭化珪素基板１０が、たとえば９００℃以上１１００℃以下で５分程度加熱される。これにより、ソース電極１６の少なくとも一部がシリサイド化し、ソース領域１４とオーミック接合するソース電極１６が形成される。好ましくは、ソース電極１６は、ソース領域１４およびコンタクト領域１８の各々とオーミック接合するように加熱される。

次に、ソース電極１６に接し、かつ層間絶縁膜２１を覆うように表面保護電極１９が形成される。表面保護電極１９は、好ましくはＡｌを含む材料からなり、たとえばＡｌＳｉＣｕである。表面保護電極１９形成後、ランプアニール工程が実施されてもよい。ランプアニール工程では、たとえば７００℃以上８００℃以下の温度下で、たとえば３０秒間程度、表面保護電極１９が設けられた炭化珪素基板１０が加熱される。

次に、炭化珪素基板１０の第２の主面１０ｂと接して、たとえばＮｉＳｉからなるドレイン電極２０が形成される。ドレイン電極２０は、たとえばＴｉＡｌＳｉなどであっても構わない。ドレイン電極２０の形成は、好ましくはスパッタリング法により実施されるが、蒸着により実施されても構わない。当該ドレイン電極２０が形成された後、当該ドレイン電極２０がたとえばレーザーアニールにより加熱される。これにより、当該ドレイン電極２０の少なくとも一部がシリサイド化し、炭化珪素単結晶基板１１とオーミック接合するドレイン電極２０が形成される。次に、ドレイン電極２０に接して裏面保護電極２３が形成される。裏面保護電極２３は、好ましくはＡｌを含む材料からなる。以上のように、図１に示すＭＯＳＦＥＴ１が製造される。

次に、炭化珪素基板準備工程（Ｓ１０：図４）の変形例について説明する。図１２を参照して、まず、炭化珪素単結晶基板１１上にドリフト領域１２が形成される。ドリフト領域１２は、炭化珪素基板１０の第１の主面１０ａを構成する。ドリフト領域１２は、上述した第１のドリフト領域１２ａおよび第２のドリフト領域１２ｂの形成と同様の方法により形成することができる。次に、ドリフト領域１２の第１の主面１０ａに対してイオン注入を行うことにより突出領域２およびボディ領域１３が形成される。ドリフト領域１２の第１の主面１０ａに対してＡｌなどをイオン注入することにより突出領域２が形成された後に、イオン注入エネルギーを変化させてドリフト領域１２の第１の主面１０ａに対して再度Ａｌなどをイオン注入することによりボディ領域１３が形成されてもよい。反対に、ドリフト領域１２の第１の主面１０ａに対してＡｌなどをイオン注入することによりボディ領域１３が形成された後に、イオン注入エネルギーを変化させてドリフト領域１２の第１の主面１０ａに対して再度Ａｌなどをイオン注入することにより突出領域２が形成されてもよい。

ボディ領域１３が形成された後、Ｐ（リン）イオンが、上記Ａｌイオンの注入深さよりも浅い深さでボディ領域１３内に注入されることにより、導電型がｎ型のソース領域１４が形成される。次に、たとえばＡｌイオンが、ソース領域１４内において、ソース領域１４よりも深く、かつボディ領域１３よりも浅い深さで注入されることにより、ソース領域１４に囲まれ、かつ導電型がｐ型のコンタクト領域１８が形成される。炭化珪素エピタキシャル層５（図１参照）において、ボディ領域１３、ソース領域１４、コンタクト領域１８および突出領域２のいずれも形成されない領域は、ドリフト領域１２となる。ボディ領域１３は、突出領域２と接するように設けられる。突出領域２は、ソース領域１４およびコンタクト領域１８の形成の後に形成されてもよい。

以上により、第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有する炭化珪素基板１０が準備される。炭化珪素基板１０は、ｎ型を有するドリフト領域１２と、ドリフト領域と接し、かつｐ型を有するボディ領域１３と、ｎ型を有し、かつボディ領域１３によってドリフト領域１２と隔てられたソース領域１４とを含む。ボディ領域１３は、炭化珪素基板１０の第１の主面１０ａを構成する第３の主面１３ａと、第３の主面１３ａと反対側の第４の主面１３ｂと、第３の主面１３ａと第４の主面１３ｂとを繋ぐ側面１３ｄとを有する。炭化珪素基板１０は、ボディ領域１３の第４の主面１３ｂの中心１３ｃと接しないように第４の主面１３ｂの中心１３ｃよりもボディ領域１３の側面１３ｄ側の位置において第４の主面１３ｂと接し、炭化珪素基板１０の第１の主面１０ａの法線方向に沿ってボディ領域１３の第４の主面１３ｂからドリフト領域１２に突出するように設けられ、かつｐ型を有する突出領域２をさらに含む（図８参照）。

なお上記実施の形態において、第１導電型をｎ型とし、かつ第２導電型をｐ型として説明したが、第１導電型をｐ型とし、かつ第２導電型をｎ型としてもよい。また上記実施の形態において、本発明の炭化珪素半導体装置の一例として、ＭＯＳＦＥＴについて説明したが、炭化珪素半導体装置は、たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）であってもよい。炭化珪素半導体装置がＩＧＢＴの場合、第１の電極１６がエミッタ電極に対応し、第２の電極２０がコレクタ電極に対応する。

次に、本実施の形態に係る炭化珪素半導体装置としてのＭＯＳＦＥＴの作用効果について説明する。

実施の形態に係るＭＯＳＦＥＴ１によれば、炭化珪素基板１０は、ボディ領域１３の第４の主面１３ｂの中心１３ｃと接しないように中心１３ｃよりも側面１３ｄ側の位置において第４の主面１３ｂと接し、第１の主面１０ａの法線方向に沿ってボディ領域１３の第４の主面１３ｂからドリフト領域１２に突出するように設けられ、かつｐ型を有する突出領域２をさらに含む。これにより、ＭＯＳＦＥＴ１のオン抵抗の上昇を抑制しつつスイッチング特性を向上することができる。また、突出領域２は、ボディ領域１３の第４の主面１３ｂの中心１３ｃと接しないように中心１３ｃよりも側面１３ｄ側の位置において第４の主面１３ｂと接しているので、ＭＯＳＦＥＴ１の耐圧が低下することを抑制することができる。

また実施の形態に係るＭＯＳＦＥＴ１によれば、第１の主面１０ａと平行な方向に沿った突出領域２の幅ｂは、第１の主面１０ａと平行な方向に沿ったボディ領域１３の中心１３ｃから側面１３ｄまでの距離ｅの半分以下である。これにより、ＭＯＳＦＥＴ１の耐圧が低下することを効果的に抑制することができる。

さらに実施の形態に係るＭＯＳＦＥＴ１によれば、断面視において、突出領域２は、ボディ領域１３の側面１３ｄに沿った面よりも第４の主面１３ｂの中心１３ｃ側に位置する。これにより、ソース電極１６からドレイン電極２０に向かって流れる電流の経路が突出領域によって狭窄されることを効果的に抑制することができる。それゆえ、ＭＯＳＦＥＴ１のオン抵抗が上昇することを効果的に低減することができる。

さらに実施の形態に係るＭＯＳＦＥＴ１によれば、突出領域２の不純物濃度は、ボディ領域１３の不純物濃度よりも低い。これにより、ＭＯＳＦＥＴ１の耐圧が低下することを効果的に抑制することができる。

さらに実施の形態に係るＭＯＳＦＥＴ１によれば、第１の主面１０ａの法線方向に沿った突出領域２の高さｃは、０．１μｍ以上１．０μｍ以下である。突出領域２の高さを０．１μｍ以上とすることにより、帰還容量を効果的に低減することができる。また突出領域２の高さを１．０μｍ以下とすることにより、ＭＯＳＦＥＴ１の耐圧が低下することを効果的に抑制することができる。

さらに実施の形態に係るＭＯＳＦＥＴ１によれば、平面視において、突出領域２は、仮想の六角形の辺に沿うように設けられている。これにより、帰還容量をより効果的に低減することができる。それゆえ、ＭＯＳＦＥＴ１のスイッチング特性を向上することができる。

さらに実施の形態に係るＭＯＳＦＥＴ１によれば、第１導電型はｎ型であり、かつ第２導電型はｐ型である。これにより、ゲート電極により制御されるチャネルをｎ型とすることができる。それゆえ、チャネルのキャリアとして正孔よりも移動度の高い電子を用いることができる。

本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、炭化珪素基板１０は、ボディ領域１３の第４の主面１３ｂの中心１３ｃと接しないように中心１３ｃよりも側面１３ｄ側の位置において第４の主面１３ｂと接し、第１の主面１０ａの法線方向に沿ってボディ領域１３の第４の主面１３ｂからドリフト領域１２に突出するように設けられ、かつｐ型を有する突出領域２をさらに含む。これにより、ＭＯＳＦＥＴ１のオン抵抗の上昇を抑制しつつスイッチング特性を向上することができる。また、突出領域２は、ボディ領域１３の第４の主面１３ｂの中心１３ｃと接しないように中心１３ｃよりも側面１３ｄ側の位置において第４の主面１３ｂと接しているので、ＭＯＳＦＥＴ１の耐圧が低下することを抑制することができる。

また本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、ドリフト領域１２は、第１のドリフト領域１２ａと、第１のドリフト領域１２ａ上に設けられ、かつ第１の主面１０ａを構成する第２のドリフト領域１２ｂとを有する。炭化珪素基板１０を準備する工程は、第１のドリフト領域１２ａを形成する工程と、第１のドリフト領域１２ａの主面に対してイオン注入を行うことにより突出領域２を形成する工程と、第１のドリフト領域１２ａおよび突出領域２上に第２のドリフト領域１２ｂを形成する工程と、第２のドリフト領域１２ｂの第１の主面１０ａに対してイオン注入を行うことによりボディ領域１３を形成する工程とを含む。これにより、突出領域２の高さおよび幅を精度よく制御することができる。

さらに本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、炭化珪素基板１０を準備する工程は、第１の主面１０ａを構成するドリフト領域１２を形成する工程と、ドリフト領域１２の第１の主面１０ａに対してイオン注入を行うことにより突出領域２を形成する工程と、ドリフト領域１２の第１の主面１０ａに対してイオン注入を行うことによりボディ領域１３を形成する工程とを含む。これにより、ＭＯＳＦＥＴ１の製造工程を簡素化することができる。

さらに本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、第１の主面１０ａと平行な方向に沿った突出領域２の幅ｂは、第１の主面１０ａと平行な方向に沿ったボディ領域１３の中心１３ｃから側面１３ｄまでの距離ａの半分以下である。これにより、ＭＯＳＦＥＴ１の耐圧が低下することを効果的に抑制することができる。

さらに本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、断面視において、突出領域２は、ボディ領域１３の側面１３ｄに沿った面よりも第４の主面１３ｂの中心１３ｃ側に位置する。これにより、ソース電極１６からドレイン電極２０に向かって流れる電流の経路が突出領域２によって狭窄されることを効果的に抑制することができる。それゆえ、ＭＯＳＦＥＴ１のオン抵抗が上昇することを効果的に低減することができる。

今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。

１ 炭化珪素半導体装置（ＭＯＳＦＥＴ）
２ 突出領域
５ 炭化珪素エピタキシャル層
１０ 炭化珪素基板
１０ａ 第１の主面
１０ｂ 第２の主面
１１ 炭化珪素単結晶基板
１２ ドリフト領域
１２ａ 第１のドリフト領域
１２ｂ 第２のドリフト領域
１３ ボディ領域
１３ａ 第３の主面
１３ｂ 第４の主面
１３ｃ 中心
１３ｄ 側面
１４ ソース領域
１５ ゲート絶縁膜
１６ 第１の電極（ソース電極）
１８ コンタクト領域
１９ 表面保護電極
２０ 第２の電極（ドレイン電極）
２１ 層間絶縁膜
２３ 裏面保護電極
２７ ゲート電極
ＣＬ セル
Ｏ 頂点

Claims (12)

1. 第１の主面と、前記第１の主面と反対側の第２の主面とを有する炭化珪素基板と、
   前記炭化珪素基板の前記第１の主面に接して設けられた第１の電極と、
   前記炭化珪素基板の前記第２の主面に接して設けられた第２の電極とを備え、
   前記炭化珪素基板は、第１導電型を有するドリフト領域と、前記ドリフト領域と接し、かつ前記第１導電型と異なる第２導電型を有するボディ領域と、前記第１導電型を有し、かつ前記ボディ領域によって前記ドリフト領域と隔てられたソース領域とを含み、さらに、
   前記第１の主面において前記ボディ領域、前記ソース領域および前記ドリフト領域と接するゲート絶縁膜と、
   前記炭化珪素基板の前記第１の主面との間に前記ゲート絶縁膜を挟むように前記ゲート絶縁膜上に設けられたゲート電極とを備え、
   前記ボディ領域は、前記ゲート絶縁膜に接する第３の主面と、前記第３の主面と反対側の第４の主面と、前記第３の主面と前記第４の主面とを繋ぐ側面とを有し、
   前記炭化珪素基板は、前記ボディ領域の前記第４の主面の中心と接しないように前記中心よりも前記側面側の位置において前記第４の主面と接し、前記第１の主面の法線方向に沿って前記ボディ領域の前記第４の主面から前記ドリフト領域に突出するように設けられ、かつ前記第２導電型を有する突出領域をさらに含む、炭化珪素半導体装置。
2. 前記第１の主面と平行な方向に沿った前記突出領域の幅は、前記第１の主面と平行な方向に沿った前記ボディ領域の前記中心から前記側面までの距離の半分以下である、請求項１に記載の炭化珪素半導体装置。
3. 断面視において、前記突出領域は、前記ボディ領域の前記側面に沿った面よりも前記第４の主面の前記中心側に位置する、請求項１または請求項２に記載の炭化珪素半導体装置。
4. 前記突出領域の不純物濃度は、前記ボディ領域の不純物濃度よりも低い、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置。
5. 前記第１の主面の法線方向に沿った前記突出領域の高さは、０．１μｍ以上１．０μｍ以下である、請求項１〜請求項４のいずれか１項に記載の炭化珪素半導体装置。
6. 平面視において、前記突出領域は、仮想の六角形の辺に沿うように設けられている、請求項１〜請求項５のいずれか１項に記載の炭化珪素半導体装置。
7. 前記第１導電型はｎ型であり、かつ前記第２導電型はｐ型である、請求項１〜請求項６のいずれか１項に記載の炭化珪素半導体装置。
8. 第１の主面と、前記第１の主面と反対側の第２の主面とを有する炭化珪素基板を準備する工程と、
   前記炭化珪素基板の前記第１の主面に接して設けられた第１の電極を形成する工程と、
   前記炭化珪素基板の前記第２の主面に接して設けられた第２の電極を形成する工程とを備え、
   前記炭化珪素基板は、第１導電型を有するドリフト領域と、前記ドリフト領域と接し、かつ前記第１導電型と異なる第２導電型を有するボディ領域と、前記第１導電型を有し、かつ前記ボディ領域によって前記ドリフト領域と隔てられたソース領域とを含み、さらに、
   前記第１の主面において前記ボディ領域、前記ソース領域および前記ドリフト領域と接するゲート絶縁膜を形成する工程と、
   前記炭化珪素基板の前記第１の主面との間に前記ゲート絶縁膜を挟むように前記ゲート絶縁膜上にゲート電極を形成する工程とを備え、
   前記ボディ領域は、前記ゲート絶縁膜に接する第３の主面と、前記第３の主面と反対側の第４の主面と、前記第３の主面と前記第４の主面とを繋ぐ側面とを有し、
   前記炭化珪素基板は、前記ボディ領域の前記第４の主面の中心と接しないように前記中心よりも前記側面側の位置において前記第４の主面と接し、前記第１の主面の法線方向に沿って前記ボディ領域の前記第４の主面から前記ドリフト領域に突出するように設けられ、かつ前記第２導電型を有する突出領域をさらに含む、炭化珪素半導体装置の製造方法。
9. 前記ドリフト領域は、第１のドリフト領域と、前記第１のドリフト領域上に設けられ、かつ前記第１の主面を構成する第２のドリフト領域とを有し、
   前記炭化珪素基板を準備する工程は、
   前記第１のドリフト領域を形成する工程と、
   前記第１のドリフト領域の主面に対してイオン注入を行うことにより前記突出領域を形成する工程と、
   前記第１のドリフト領域および前記突出領域上に前記第２のドリフト領域を形成する工程と、
   前記第２のドリフト領域の前記第１の主面に対してイオン注入を行うことにより前記ボディ領域を形成する工程とを含む、請求項８に記載の炭化珪素半導体装置の製造方法。
10. 前記炭化珪素基板を準備する工程は、
    前記第１の主面を構成する前記ドリフト領域を形成する工程と、
    前記ドリフト領域の前記第１の主面に対してイオン注入を行うことにより前記突出領域を形成する工程と、
    前記ドリフト領域の前記第１の主面に対してイオン注入を行うことにより前記ボディ領域を形成する工程とを含む、請求項８に記載の炭化珪素半導体装置の製造方法。
11. 前記第１の主面と平行な方向に沿った前記突出領域の幅は、前記第１の主面と平行な方向に沿った前記ボディ領域の前記中心から前記側面までの距離の半分以下である、請求項８〜請求項１０のいずれか１項に記載の炭化珪素半導体装置の製造方法。
12. 断面視において、前記突出領域は、前記ボディ領域の前記側面に沿った面よりも前記第４の主面の前記中心側に位置する、請求項８〜請求項１１のいずれか１項に記載の炭化珪素半導体装置の製造方法。

Images