JP6267624B2 - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP6267624B2
JP6267624B2 JP2014217534A JP2014217534A JP6267624B2 JP 6267624 B2 JP6267624 B2 JP 6267624B2 JP 2014217534 A JP2014217534 A JP 2014217534A JP 2014217534 A JP2014217534 A JP 2014217534A JP 6267624 B2 JP6267624 B2 JP 6267624B2
Authority
JP
Japan
Prior art keywords
insulating film
silicon carbide
atoms
semiconductor device
carbide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014217534A
Other languages
English (en)
Other versions
JP2016086064A (ja
Inventor
山田　俊介
俊介 山田
田中　聡
聡 田中
大輔 濱島
大輔 濱島
真二 木村
真二 木村
小林　正幸
正幸 小林
正貴 木島
正貴 木島
牧 濱田
牧 濱田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Renesas Electronics Corp
Original Assignee
Sumitomo Electric Industries Ltd
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd, Renesas Electronics Corp filed Critical Sumitomo Electric Industries Ltd
Priority to JP2014217534A priority Critical patent/JP6267624B2/ja
Priority to PCT/JP2015/074671 priority patent/WO2016063630A1/ja
Priority to CN201580051484.5A priority patent/CN106716609B/zh
Priority to DE112015004798.0T priority patent/DE112015004798B4/de
Priority to US15/512,916 priority patent/US10014258B2/en
Publication of JP2016086064A publication Critical patent/JP2016086064A/ja
Application granted granted Critical
Publication of JP6267624B2 publication Critical patent/JP6267624B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/043—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、炭化珪素半導体装置に関し、特定的には、層間絶縁膜を有する炭化珪素半導体装置に関する。
近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
炭化珪素を材料として用いた半導体装置のうち、たとえばＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などは、所定の閾値電圧を境にしてチャネル領域における反転層の形成の有無を制御することにより、２つの電極間を流れる電流の導通および遮断を制御することが可能である。
たとえば、岡本 光央、外７名，「４Ｈ−ＳｉＣカーボン面ＭＯＳＦＥＴにおけるＶｔｈ不安定性の低減」，第５９回応用物理学関連連合講演会，講演予稿集，２０１２年春，１５−３０９（非特許文献１）において、炭化珪素ＭＯＳＦＥＴは、ゲートバイアスストレスにより閾値電圧が変動することが指摘されている。上記文献には、当該閾値電圧の変動を低減するために、ゲート酸化膜が形成された炭化珪素基板を水素雰囲気下でアニールする方法が開示されている。
岡本 光央、外７名，「４Ｈ−ＳｉＣカーボン面ＭＯＳＦＥＴにおけるＶｔｈ不安定性の低減」，第５９回応用物理学関連連合講演会，講演予稿集，２０１２年春，１５−３０９
しかしながら、水素雰囲気下でアニールする場合、一旦は閾値電圧の変動が低減できたとしても、たとえばその後のオーミック電極形成工程などにおいて基板が高温にさらされると、閾値電圧の変動の低減効果は失われてしまうと考えられる。言い換えれば、基板上にゲート電極を形成した段階では閾値電圧の変動は低減されるが、最終的なデバイスになった段階では閾値電圧の変動が低減されないと考えられる。
本発明の一態様の目的は、閾値電圧の変動を低減可能な炭化珪素半導体装置を提供することである。
本発明の一態様に係る炭化珪素半導体装置は、炭化珪素基板と、ゲート絶縁膜と、ゲート電極と、層間絶縁膜とを備えている。炭化珪素基板は、主面を有する。ゲート絶縁膜は、炭化珪素基板の主面上に設けられている。ゲート電極は、ゲート絶縁膜上に設けられている。層間絶縁膜は、ゲート電極を覆うように設けられている。層間絶縁膜は、ゲート電極と接し、珪素原子を含み、かつリン原子およびホウ素原子のいずれも含まない第１絶縁膜と、第１絶縁膜上に設けられ、かつ珪素原子と、リン原子およびホウ素原子の少なくとも一方とを含む第２絶縁膜と、珪素原子を含み、かつリン原子およびホウ素原子のいずれも含まない第３絶縁膜とを含む。第２絶縁膜は、第１絶縁膜と接する第１の面と、第１の面の反対側の第２の面と、第１の面と第２の面とを繋ぐ第３の面とを有する。第３絶縁膜は、第２の面および第３の面の少なくとも一方に接している。
上記によれば、閾値電圧の変動を低減可能な炭化珪素半導体装置を提供することができる。
本発明の実施の形態１に係る炭化珪素半導体装置の構造を示す断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第１工程を示す断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第２工程を示す断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第３工程を示す断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第４工程を示す断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第５工程を示す断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第６工程を示す断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第７工程を示す断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第８工程を示す断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第９工程を示す断面模式図である。 本発明の実施の形態２に係る炭化珪素半導体装置の構造を示す断面模式図である。 本発明の実施の形態３に係る炭化珪素半導体装置の構造を示す断面模式図である。 本発明の実施の形態４に係る炭化珪素半導体装置の構造を示す断面模式図である。 本発明の実施の形態５に係る炭化珪素半導体装置の構造を示す断面模式図である。 本発明の実施の形態５に係る炭化珪素半導体装置の変形例の構造を示す断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の第１の閾値電圧および第２の閾値電圧を説明するための図である。 実施例に係るＭＯＳキャパシタの構造を示す断面模式図である。 比較例に係るＭＯＳキャパシタの構造を示す断面模式図である。 実施例に係るＭＯＳキャパシタの元素濃度と表面からの深さとの関係を示す図である。 比較例に係るＭＯＳキャパシタの元素濃度と表面からの深さとの関係を示す図である。 ナトリウム原子濃度を説明するための斜視模式図である。
[本発明の実施形態の説明]
最初に本発明の実施態様を列記して説明する。
（１）本発明の一態様に係る炭化珪素半導体装置１は、炭化珪素基板１０と、ゲート絶縁膜１５と、ゲート電極２７と、層間絶縁膜２とを備えている。炭化珪素基板１０は、主面１０ａを有する。ゲート絶縁膜１５は、炭化珪素基板１０の主面１０ａ上に設けられている。ゲート電極２７は、ゲート絶縁膜１５上に設けられている。層間絶縁膜２は、ゲート電極２７を覆うように設けられている。層間絶縁膜２は、ゲート電極２７と接し、珪素原子を含み、かつリン原子およびホウ素原子のいずれも含まない第１絶縁膜２ａと、第１絶縁膜２ａ上に設けられ、かつ珪素原子と、リン原子およびホウ素原子の少なくとも一方とを含む第２絶縁膜２ｂと、珪素原子を含み、かつリン原子およびホウ素原子のいずれも含まない第３絶縁膜２ｃとを含む。第２絶縁膜２ｂは、第１絶縁膜２ａと接する第１の面２ｂ１と、第１の面２ｂ１の反対側の第２の面２ｂ２と、第１の面２ｂ１と第２の面２ｂ２とを繋ぐ第３の面２ｂ３とを有する。第３絶縁膜２ｃは、第２の面２ｂ２および第３の面２ｂ３の少なくとも一方に接している。
発明者らは、ゲートバイアスストレスによる閾値電圧の変動を抑制する方策について鋭意検討を行なった結果、以下のような知見を得て本発明を見出した。
炭化珪素半導体装置の製造工程において、雰囲気中に存在するナトリウム（Ｎａ）およびカリウム（Ｋ）などのアルカリ金属の金属不純物が、ゲート電極上に設けられた層間絶縁膜の表面に付着する。ナトリウムなどの金属不純物は、ソース電極形成工程およびソース電極形成工程より後の工程の熱処理によって、層間絶縁膜の表面からゲート電極中に入りこみ、ゲート絶縁膜付近にまで拡散する。ナトリウムなどの金属不純物が、ＭＯＳＦＥＴの動作時に電荷を供給することにより、閾値電圧が低下して電流が流れやすい状態になる。結果として、ゲートバイアスストレスの前後において閾値電圧が変動すると考えられる。
発明者らは、まず層間絶縁膜の一部にたとえばＰＳＧ(Ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）またはＢＳＧ（Ｂｏｒｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などのリンまたはホウ素を含む絶縁膜を採用することを検討した。リンまたはホウ素は、ナトリウムなどのアルカリ金属との親和性が高いので、リンまたはホウ素を含む絶縁膜にナトリウムなどの金属不純物をトラップすることができる。そのため、層間絶縁膜の表面に付着した金属不純物が、ゲート絶縁膜付近にまで拡散することを抑制することができる。結果として、閾値電圧の変動を低減することができる。
一方で、層間絶縁膜の一部にリンまたはホウ素を含む絶縁膜を採用する場合、ソース電極が形成されるコンタクトホールが、リンもしくはホウ素またはリンもしくはホウ素を含む化合物で汚染されることにより、ソース電極と炭化珪素基板との間の接触抵抗が大きくなる危惧がある。より詳しくは、ドライエッチングあるいはウエットエッチング時に、リンまたはホウ素を含む絶縁膜からリンまたはホウ素が溶出又は蒸発し、コンタクトホール部に露出した炭化珪素基板の表面を汚染することが考えられる。あるいは、上記エッチング以降の工程で、成膜、プラズマ処理、熱処理をする際に、リンまたはホウ素を含む絶縁膜からリンまたはホウ素が蒸発、スパッタ、熱拡散し、炭化珪素基板の表面あるいは炭化珪素基板の結晶内部を汚染することが考えられる。なお、上記２つの組合せが発生する場合も想定される。発明者らは鋭意研究の結果、層間絶縁膜を、珪素原子を含み、かつリン原子およびホウ素原子のいずれも含まない第１絶縁膜と、第１絶縁膜上に設けられ、かつ珪素原子と、リン原子およびホウ素原子の少なくとも一方とを含む第２絶縁膜と、珪素原子を含み、かつリン原子およびホウ素原子のいずれも含まない第３絶縁膜とにより構成することにした。また第３絶縁膜は、第２絶縁膜の上面および側面の少なくとも一方に接するようにした。これにより、第２絶縁膜が含むリン原子またはホウ素原子によってコンタクトホールが汚染されることを抑制することができる。結果として、ソース電極と炭化珪素基板との間の接触抵抗が大きくなることを抑制することができる。
上記（１）に係る炭化珪素半導体装置１によれば、層間絶縁膜２は、ゲート電極２７と接し、珪素原子を含み、かつリン原子およびホウ素原子のいずれも含まない第１絶縁膜２ａと、第１絶縁膜２ａ上に設けられ、かつ珪素原子と、リン原子およびホウ素原子の少なくとも一方とを含む第２絶縁膜２ｂと、珪素原子を含み、かつリン原子およびホウ素原子のいずれも含まない第３絶縁膜２ｃとを含む。第２絶縁膜２ｂは、第１絶縁膜２ａと接する第１の面２ｂ１と、第１の面２ｂ１の反対側の第２の面２ｂ２と、第１の面２ｂ１と第２の面２ｂ２とを繋ぐ第３の面２ｂ３とを有する。第３絶縁膜２ｃは、第２の面２ｂ２および第３の面２ｂ３の少なくとも一方に接している。これにより、炭化珪素半導体装置１の閾値電圧の変動を低減することができる。また、ソース電極と炭化珪素基板１０との間の接触抵抗が大きくなることを抑制することができる。
（２）上記（１）に係る炭化珪素半導体装置１において好ましくは、第２絶縁膜２ｂは、第１絶縁膜２ａと第３絶縁膜２ｃとにより形成される空間に閉じ込められている。これにより、第２絶縁膜２ｂが含むリン原子またはホウ素原子によりコンタクトホールが汚染されることを抑制することができる。結果として、ソース電極と炭化珪素基板１０との間の接触抵抗が大きくなることを効果的に抑制することができる。
（３）上記（１）に係る炭化珪素半導体装置１において好ましくは、第３絶縁膜２ｃは、第２の面２ｂ２に接している。これにより、第２の面２ｂ２側からゲート絶縁膜１５に向かってナトリウムが拡散することを抑制することができる。
（４）上記（１）に係る炭化珪素半導体装置１において好ましくは、第１絶縁膜２ａは、ゲート絶縁膜１５と接する第４の面２ａ１と、第４の面２ａ１と反対側の第５の面２ａ２と、第４の面２ａ１と第５の面２ａ２とを繋ぐ第６の面２ａ３とを有している。第３絶縁膜２ｃは、第３の面２ｂ３と、第６の面２ａ３と、に接している。これにより、第３の面２ｂ３および第６の面２ａ３側からゲート絶縁膜１５に向かってナトリウムが拡散することを抑制することができる。
（５）上記（１）に係る炭化珪素半導体装置１において好ましくは、第２絶縁膜２ｂは、第３の面２ｂ３において主面１０ａに接する。第３絶縁膜２ｃは、第２の面２ｂ２に接し、かつ第２絶縁膜２ｂによって第１絶縁膜２ａから離間している。これにより、第２の面２ｂ２側からゲート絶縁膜１５に向かってナトリウムが拡散することを抑制することができる。
（６）上記（１）〜（５）のいずれかに係る炭化珪素半導体装置１において好ましくは、第１絶縁膜２ａは、ＳｉＯ2、ＳｉＮおよびＳｉＯＮのいずれかを含む。これにより、層間絶縁膜２の絶縁性を効果的に高めることができる。
（７）上記（１）〜（６）のいずれかに係る炭化珪素半導体装置１において好ましくは、第２絶縁膜２ｂは、ＰＳＧ、ＢＳＧおよびＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）のいずれかを含む。ＰＳＧとは、Ｐ（リン）の酸化膜であるＰ2Ｏ5またはＰ2Ｏ3が添加されたＳｉＯ2である。ＢＳＧとは、Ｂ（ホウ素）の酸化膜であるＢ2Ｏ5が添加されたＳｉＯ2である。ＢＰＳＧとは、Ｂ（ホウ素）の酸化膜であるＢ2Ｏ5と、Ｐ（リン）の酸化膜であるＰ2Ｏ5またはＰ2Ｏ3とが添加されたＳｉＯ2である。ＰＳＧ、ＢＳＧおよびＢＰＳＧの成膜には、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）に代表される水素化物を用いても良いし、ＴＥＯＳ(オルトケイ酸テトラエチル)に代表される有機原料を用いても良い。これにより、第２絶縁膜２ｂによりナトリウムを効果的にトラップすることができる。
（８）上記（１）〜（７）のいずれかに係る炭化珪素半導体装置１において好ましくは、第３絶縁膜２ｃは、ＳｉＯ2、ＳｉＮおよびＳｉＯＮのいずれかを含む。これにより、層間絶縁膜２の絶縁性を効果的に高めることができる。
（９）上記（１）〜（８）のいずれかに係る炭化珪素半導体装置１において好ましくは、ゲート絶縁膜１５におけるナトリウム原子の濃度の最大値は、１×１０16ａｔｏｍｓ／ｃｍ3以下である。これにより、炭化珪素半導体装置１の閾値電圧の変動を効果的に低減することができる。
（１０）上記（１）〜（９）のいずれかに係る炭化珪素半導体装置１において好ましくは、第２絶縁膜２ｂにおけるナトリウム原子の濃度の最大値は、第１絶縁膜２ａにおけるナトリウム原子の濃度の最大値よりも高い。第２絶縁膜２ｂが多量のナトリウム原子をトラップすることにより、ゲート絶縁膜１５にナトリウムが拡散することを抑制することができる。
（１１）上記（１）〜（１０）のいずれかに係る炭化珪素半導体装置１において好ましくは、第２絶縁膜２ｂにおけるナトリウム原子の濃度の最大値は、ゲート絶縁膜１５におけるナトリウム原子の濃度の最大値よりも高い。第２絶縁膜２ｂが多量のナトリウム原子をトラップすることにより、ゲート絶縁膜１５にナトリウムが拡散することを抑制することができる。
（１２）上記（１）〜（１１）のいずれかに係る炭化珪素半導体装置１において好ましくは、炭化珪素基板１０に接し、かつアルミニウムを含むソース電極１６と、ソース電極１６と層間絶縁膜２との間に設けられたバリア層１７とをさらに備える。これにより、ソース電極１６が含むアルミニウムが層間絶縁膜２に拡散することを抑制することができる。
（１３）上記（１２）に係る炭化珪素半導体装置１において好ましくは、バリア層１７は、ＴｉＮを含む。これにより、ソース電極１６が含むアルミニウムが層間絶縁膜２に拡散することを効果的に抑制することができる。
（１４）上記（１２）または（１３）に係る炭化珪素半導体装置１において好ましくは、ソース電極１６は、ＴｉＡｌＳｉを含む。これにより、ソース電極１６と炭化珪素基板１０との間の接触抵抗を低減することができる。
（１５）上記（１）〜（１４）のいずれかに係る炭化珪素半導体装置１において好ましくは、層間絶縁膜２において第１絶縁膜２ａと第２絶縁膜２ｂとが繰り返して積層されている。これにより、ナトリウムがゲート絶縁膜１５に拡散することを効果的に抑制することができる。結果として、炭化珪素半導体装置１の閾値電圧の変動を効果的に低減することができる。
（１６）上記（１）〜（１５）のいずれかに係る炭化珪素半導体装置１において好ましくは、１７５℃の温度下において、ゲート電極２７に対して−５Ｖのゲート電圧を１００時間印加する第１のストレス試験を行う場合に、第１のストレス試験を行う前の閾値電圧を第１の閾値電圧とし、第１のストレス試験を行った後の閾値電圧を第２の閾値電圧とした場合、第１の閾値電圧と第２の閾値電圧との差の絶対値は、０．５Ｖ以下である。これにより、炭化珪素半導体装置１の閾値電圧の変動を効果的に低減することができる。
[本発明の実施形態の詳細]
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
（実施の形態１）
まず、本発明の実施の形態１に係る炭化珪素半導体装置としてのＭＯＳＦＥＴ１の構成について説明する。
図１を参照して、実施の形態１に係るＭＯＳＦＥＴ１は、炭化珪素基板１０と、ゲート電極２７と、ゲート絶縁膜１５と、層間絶縁膜２と、バリア層１７と、ソース電極１６と、表面保護電極１９と、ドレイン電極２０と、裏面保護電極２３とを主に有している。炭化珪素基板１０は、第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有する。炭化珪素基板１０は、第２の主面１０ｂを構成する炭化珪素単結晶基板１１と、炭化珪素単結晶基板１１上に設けられ、かつ第１の主面１０ａを構成する炭化珪素エピタキシャル層５とを主に含む。
炭化珪素単結晶基板１１は、たとえばポリタイプ４Ｈの六方晶炭化珪素単結晶からなる。炭化珪素基板１０の第１の主面１０ａの最大径は１００ｍｍより大きく、好ましくは１５０ｍｍ以上であり、より好ましくは２００ｍｍ以上である。炭化珪素基板１０の第１の主面１０ａは、たとえば｛０００１｝面または｛０００１｝面から８°以下オフした面である。具体的には、第１の主面１０ａは、たとえば（０００１）面または（０００１）面から８°以下程度オフした面であり、第２の主面１０ｂは、（０００−１）面または（０００−１）面から８°以下程度オフした面である。炭化珪素基板１０の厚みは、たとえば７００μｍ以下であり、好ましくは２５０μｍ以上５００μｍ以下である。
炭化珪素エピタキシャル層５は、ドリフト領域１２と、ボディ領域１３と、ソース領域１４と、コンタクト領域１８とを有している。ドリフト領域１２は、窒素などのｎ型不純物を含み、ｎ型（第１導電型）を有する。ドリフト領域１２におけるｎ型不純物の濃度は、たとえば５．０×１０15ｃｍ-3程度である。ボディ領域１３は、たとえばアルミニウムまたはホウ素などのｐ型不純物を含み、ｐ型（第２導電型）を有する。ボディ領域１３に含まれるｐ型不純物の濃度は、たとえば１×１０17ｃｍ-3程度である。
ソース領域１４は、たとえばリンなどのｎ型不純物を含み、ｎ型を有する。ソース領域１４は、ボディ領域１３に取り囲まれるように、ボディ領域１３の内部に形成されている。ソース領域１４が含むｎ型不純物の濃度は、ドリフト領域１２が含むｎ型不純物の濃度よりも高い。ソース領域１４が含むｎ型不純物の濃度は、たとえば１×１０20ｃｍ-3である。ソース領域１４は、ボディ領域１３によりドリフト領域１２と隔てられている。
コンタクト領域１８は、アルミニウムなどのｐ型不純物を含み、ｐ型を有する。コンタクト領域１８の側面は、ソース領域１４に囲まれて設けられており、底面は、ボディ領域１３に接している。コンタクト領域１８が含むｐ型不純物の濃度は、ボディ領域１３が含むｐ型不純物の濃度よりも高い。コンタクト領域１８が含むｐ型不純物の濃度は、たとえば１×１０20ｃｍ-3である。
ゲート絶縁膜１５は、炭化珪素基板１０の第１の主面１０ａ上に設けられている。ゲート絶縁膜１５は、炭化珪素基板１０の第１の主面１０ａにおいてソース領域１４、ボディ領域１３およびドリフト領域１２に接している。ゲート絶縁膜１５は、たとえば二酸化珪素から構成されている。ゲート絶縁膜１５の厚みａは、たとえば４０ｎｍ以上６０ｎｍ以下である。好ましくは、ゲート絶縁膜１５におけるナトリウム原子の濃度の最大値は、１×１０16ａｔｏｍｓ／ｃｍ3以下である。
図１を参照して、ゲート絶縁膜１５とゲート電極２７との界面を第１の界面１５ｃとし、ゲート絶縁膜１５と炭化珪素基板１０との界面のうち、第１の界面１５ｃと対向する領域を第２の界面１５ｂとする。図１および図２１を参照して、第１の界面１５ｃの法線方向に沿って第１の界面１５ｃからゲート絶縁膜１５の厚みａだけゲート電極２７側に離れた第１仮想面４ｃと、第２の界面１５ｂの法線方向に沿って第２の界面１５ｂからゲート絶縁膜１５の厚みａだけ炭化珪素基板１０側に離れた第２仮想面４ｂとに挟まれた領域を界面領域とする。界面領域に含まれるナトリウムの総数を第１の界面１５ｃの面積で除した値（つまりナトリウム原子の面密度）は、たとえば１×１０10ａｔｏｍｓ／ｃｍ2以下である。図２１を参照して、ナトリウム原子の面密度は、第１の界面１５ｃの単位面積（１ｃｍ2）あたりの界面領域中におけるナトリウム原子の数である。言い換えれば、ナトリウム原子の面密度は、図２１に示す直方体に含まれるナトリウム原子の総数である。なお、ナトリウム原子の総数は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ−ｍｉｃｒｏｐｒｏｂｅ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｅｒ）により測定可能である。
ゲート電極２７は、ゲート絶縁膜１５上に設けられている。ゲート絶縁膜１５は、ゲート電極２７と炭化珪素基板１０の第１の主面１０ａとの間に挟まされている。ゲート電極２７は、ソース領域１４、ボディ領域１３およびドリフト領域１２の各々に対面するように設けられている。ゲート電極２７は、たとえば不純物がドーピングされたポリシリコンまたはアルミニウムなどの導電体から構成されている。
ソース電極１６は、炭化珪素基板１０に接する。ソース電極１６は、炭化珪素基板１０の第１の主面１０ａにおいて、ソース領域１４と接する。好ましくは、ソース電極１６は、第１の主面１０ａにおいてソース領域１４およびコンタクト領域１８の双方と接する。ソース電極１６は、たとえばアルミニウムを含み、好ましくはＴｉＡｌＳｉを含む。ソース電極１６は、ソース領域１４とオーミック接合している。好ましくは、ソース電極１６は、ソース領域１４およびコンタクト領域１８の双方とオーミック接合している。表面保護電極１９は、たとえばＡｌなどの導電体を含んでおり、ソース電極１６に接している。表面保護電極１９は、ソース電極１６を介してソース領域１４と電気的に接続されている。
層間絶縁膜２は、ゲート電極２７を覆うように設けられている。層間絶縁膜２は、第１絶縁膜２ａと、第２絶縁膜２ｂと、第３絶縁膜２ｃとを含む。第１絶縁膜２ａは、ゲート電極２７と接する。ゲート電極２７は、第１絶縁膜２ａとゲート絶縁膜１５とに挟まれている。第１絶縁膜２ａは、珪素原子を含み、かつリン原子およびホウ素原子のいずれも含まない材料により構成されている。好ましくは、第１絶縁膜２ａは、ＳｉＯ2、ＳｉＮおよびＳｉＯＮのいずれかを含む。第１絶縁膜２ａは、ゲート絶縁膜１５と接する第４の面２ａ１と、第４の面２ａ１と反対側の第５の面２ａ２と、第４の面２ａ１と第５の面２ａ２とを繋ぐ第６の面２ａ３とを有している。第４の面２ａ１は、たとえば第１絶縁膜２ａの下面である。第５の面２ａ２は、たとえば第１絶縁膜２ａの上面である。第６の面２ａ３は、たとえば第１絶縁膜２ａの側面である。第１絶縁膜２ａの第４の面２ａ１は、ゲート絶縁膜１５に接していてもよい。
第２絶縁膜２ｂは、第１絶縁膜２ａ上に設けられている。第２絶縁膜２ｂは、珪素原子と、リン原子およびホウ素原子の少なくとも一方とを含む材料により構成されている。つまり、第２絶縁膜２ｂは、珪素原子およびリン原子を含んでいてもよいし、珪素原子およびホウ素原子を含んでいてもよいし、珪素原子、リン原子およびホウ素原子を含んでいてもよい。好ましくは、第２絶縁膜２ｂは、ＰＳＧ、ＢＳＧおよびＢＰＳＧのいずれかを含む。好ましくは、第２絶縁膜２ｂが含むリン原子の濃度は、２ａｔｏｍ％以上２０ａｔｏｍ％以下である。第２絶縁膜２ｂが含むリン原子の濃度の典型値は、７．５ａｔｏｍ％である。好ましくは、第２絶縁膜２ｂが含むホウ素原子の濃度は、１ａｔｏｍ％以上１０ａｔｏｍ％以下である。第２絶縁膜２ｂが含むホウ素原子の濃度の典型値は、４ａｔｏｍ％である。第２絶縁膜２ｂは、第１絶縁膜２ａと接する第１の面２ｂ１と、第１の面２ｂ１の反対側の第２の面２ｂ２と、第１の面２ｂ１と第２の面２ｂ２とを繋ぐ第３の面２ｂ３とを有する。第１の面２ｂ１は、第１絶縁膜２ａと第２絶縁膜２ｂとの境界面である。第１の面２ｂ１は、たとえば第２絶縁膜２ｂの下面である。第２の面２ｂ２は、たとえば第２絶縁膜２ｂの上面である。第３の面２ｂ３は、たとえば第２絶縁膜２ｂの側面である。
後述するように、第１絶縁膜２ａおよび第２絶縁膜２ｂの成膜時において、第１絶縁膜２ａおよび第２絶縁膜２ｂの内部にはナトリウム原子が含まれていないが、ＭＯＳＦＥＴ１の製造完了後においては、第１絶縁膜２ａおよび第２絶縁膜２ｂの内部にナトリウム原子が含まれていてもよい。ＭＯＳＦＥＴ１の製造完了後において、第２絶縁膜２ｂにおけるナトリウム原子の濃度の最大値は、第１絶縁膜２ａにおけるナトリウム原子の濃度の最大値よりも高くてもよい。ＭＯＳＦＥＴ１の製造完了後において、第２絶縁膜２ｂにおけるナトリウム原子の濃度の最大値は、ゲート絶縁膜１５におけるナトリウム原子の濃度の最大値よりも高くてもよい。
第３絶縁膜２ｃは、珪素原子を含み、かつリン原子およびホウ素原子のいずれも含まない材料により構成されている。好ましくは、第３絶縁膜２ｃは、ＳｉＯ2、ＳｉＮおよびＳｉＯＮのいずれかを含む。第３絶縁膜２ｃは、第２絶縁膜２ｂの第２の面２ｂ２および第２絶縁膜２ｂの第３の面２ｂ３の少なくとも一方に接している。好ましくは、第３絶縁膜２ｃは、第２の面２ｂ２および第３の面２ｂ３の双方に接している。本実施の形態において、第３絶縁膜２ｃは、第２絶縁膜２ｂの第２の面２ｂ２および第３の面２ｂ３の双方に接し、第１絶縁膜２ａの第６の面２ａ３に接する。第３絶縁膜２ｃは、ゲート絶縁膜１５の側面１５ａに接していてもよいし、接していなくてもよい。第３絶縁膜２ｃは、第１の主面１０ａにおいてソース領域１４に接している。第２絶縁膜２ｂは、第１絶縁膜２ａと第３絶縁膜２ｃとにより形成される空間に閉じ込められている。つまり、第２絶縁膜２ｂの第２の面２ｂ２および第３の面２ｂ３の双方の全体が第３絶縁膜２ｃに接しており、かつ第２絶縁膜２ｂの第１の面２ｂ１の全体が第１絶縁膜２ａに接している。
バリア層１７は、ソース電極１６と層間絶縁膜２との間に設けられている。好ましくは、バリア層１７は、ＴｉＮを含む。バリア層１７は、炭化珪素基板１０の第１の主面１０ａに接する。好ましくは、バリア層１７は、層間絶縁膜２の第３絶縁膜２ｃの側面に接する。好ましくは、バリア層１７は、リン原子およびホウ素原子の少なくとも一方を含む第２絶縁膜２ｂに対面して設けられている。バリア層１７は、リン原子またはホウ素原子がコンタクトホールを汚染することを防止するように構成されている。バリア層１７は、第３絶縁膜２ｃと表面保護電極１９とに挟まれていてもよい。
ドレイン電極２０は、炭化珪素基板１０の第２の主面１０ｂに接して設けられている。ドレイン電極２０は、ＮｉＳｉ（ニッケルシリサイド）など、ｎ型を有する炭化珪素単結晶基板１１とオーミック接合可能な他の材料からなっていてもよい。ドレイン電極２０は、炭化珪素単結晶基板１１と電気的に接続されている。裏面保護電極２３は、ドレイン電極２０の炭化珪素単結晶基板１１とは反対側の主面に接して形成されている。裏面保護電極２３は、たとえばＴｉと、Ｐｔと、Ａｕとを含んでいる。
次に、炭化珪素半導体装置の閾値電圧（Ｖth）の定義について説明する。まずゲート電圧（つまりゲートソース間電圧Ｖgs）を変化させてドレイン電流（つまりソースドレイン間電流Ｉd）を測定する。ゲート電圧が閾値電圧より低い場合、ゲート絶縁膜１５直下に位置するボディ領域１３とドリフト領域１２との間のｐｎ接合が逆バイアスとなり非導通状態（オフ状態）となり、ソース電極１６（第１の電極）およびドレイン電極２０（第２の電極）間にはドレイン電流は、ほとんど流れない。一方、ゲート電極２７に閾値電圧以上の電圧を印加すると、ボディ領域１３のゲート絶縁膜１５と接触する付近であるチャネル領域ＣＨ（図１参照）において反転層が形成される。その結果、ソース領域１４とドリフト領域１２とが電気的に接続され、ソース電極１６とドレイン電極２０との間にドレイン電流が流れはじめる。つまり、閾値電圧は、ドレイン電流が流れ始めるゲート電圧のことである。より詳細には、閾値電圧は、ソースドレイン間の電圧（Ｖds）が１０Ｖのときに、ドレイン電流が３００μＡとなるゲート電圧のことである。
図１６を参照して、炭化珪素半導体装置の閾値電圧の変動について説明する。まず、炭化珪素半導体装置に印加されるゲート電圧を変化させてドレイン電流を測定し、ゲート電圧とドレイン電流の関係３ａをプロットする。ソースドレイン間の電圧が１０Ｖのときに、ドレイン電流が３００μＡとなるゲート電圧を第１の閾値電圧（Ｖth1）とする。次に、炭化珪素半導体装置のゲート電極２７に対して負電圧を一定時間印加するストレス試験が実施される。その後、炭化珪素半導体装置に印加されるゲート電圧を変化させてドレイン電流を測定し、ゲート電圧とドレイン電流の関係３ｂをプロットする。ソースドレイン間の電圧が１０Ｖのときに、ドレイン電流が３００μＡとなるゲート電圧を第２の閾値電圧（Ｖth2）とする。図１６に示すように、ストレス試験の後、閾値電圧が変動する場合がある。特に、閾値電圧が負側に変動すると、ノーマリオフ動作すべきスイッチ動作がオンとなってしまう場合がある。
本実施の形態に係るＭＯＳＦＥＴ１において、１７５℃の温度下において、ゲート電極２７に対して−５Ｖのゲート電圧を１００時間印加する第１のストレス試験を行う場合に、第１のストレス試験を行う前の閾値電圧を第１の閾値電圧とし、第１のストレス試験を行った後の閾値電圧を第２の閾値電圧とした場合、第１の閾値電圧と第２の閾値電圧との差の絶対値（言い換えれば、閾値電圧の変動量）は、０．５Ｖ以下であり、好ましくは０．３Ｖ以下であり、より好ましくは０．１Ｖ以下である。第２の閾値電圧は、第１の閾値電圧よりも高くなってもよいし、第１の閾値電圧よりも低くなってもよい。
好ましくは、１７５℃の温度下において、ゲート電極２７に対して−５Ｖのゲート電圧を３００時間印加する第１のストレス試験を行う場合に、第１のストレス試験を行う前の閾値電圧を第１の閾値電圧とし、第１のストレス試験を行った後の閾値電圧を第２の閾値電圧とした場合、第１の閾値電圧と第２の閾値電圧との差の絶対値は、０．５Ｖ以下であり、好ましくは０．３Ｖ以下であり、より好ましくは０．１Ｖ以下である。第２の閾値電圧は、第１の閾値電圧よりも高くなってもよいし、第１の閾値電圧よりも低くなってもよい。
好ましくは、１７５℃の温度下において、ゲート電極２７に対して絶対値で５Ｖ以上の負バイアスを３００時間印加する第１のストレス試験を行う場合に、第１のストレス試験を行う前の閾値電圧を第１の閾値電圧とし、第１のストレス試験を行った後の閾値電圧を第２の閾値電圧とした場合、第１の閾値電圧と第２の閾値電圧との差の絶対値は、０．５Ｖ以下であり、好ましくは０．３Ｖ以下であり、より好ましくは０．１Ｖ以下である。第２の閾値電圧は、第１の閾値電圧よりも高くなってもよいし、第１の閾値電圧よりも低くなってもよい。
好ましくは、１５０℃の温度下において、ゲート電極２７に対して−１０Ｖのゲート電圧を１００時間印加する第２のストレス試験を行う場合に、第２のストレス試験を行う前の閾値電圧を第３の閾値電圧とし、第２のストレス試験を行った後の閾値電圧を第４の閾値電圧とした場合、第３の閾値電圧と第４の閾値電圧との差の絶対値（言い換えれば、閾値電圧の変動量）は、０．１Ｖ以下である。第４の閾値電圧は、第３の閾値電圧よりも高くなってもよいし、第３の閾値電圧よりも低くなってもよい。
好ましくは、１５０℃の温度下において、ゲート電極２７に対して−１０Ｖのゲート電圧を３００時間印加する第２のストレス試験を行う場合に、第２のストレス試験を行う前の閾値電圧を第３の閾値電圧とし、第２のストレス試験を行った後の閾値電圧を第４の閾値電圧とした場合、第３の閾値電圧と第４の閾値電圧との差の絶対値は、０．１Ｖ以下である。第４の閾値電圧は、第３の閾値電圧よりも高くなってもよいし、第３の閾値電圧よりも低くなってもよい。
次に、実施の形態１に係る炭化珪素半導体装置としてのＭＯＳＦＥＴ１の製造方法について説明する。
まず、炭化珪素基板準備工程が実施される。たとえば、昇華法により形成されたポリタイプ４Ｈを有する六方晶炭化珪素単結晶からなるインゴットをスライスすることにより、炭化珪素単結晶基板１１が準備される。次に、炭化珪素単結晶基板１１上に炭化珪素エピタキシャル層１２を、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成する。具体的には、炭化珪素単結晶基板１１上に、水素（Ｈ2）を含むキャリアガスと、モノシラン（ＳｉＨ4）、プロパン（Ｃ3Ｈ8）および窒素（Ｎ2）などを含む原料ガスとが供給され、炭化珪素単結晶基板１１がたとえば１５００℃以上１７００℃以下程度に加熱される。これにより、図２に示すように、炭化珪素エピタキシャル層１２が炭化珪素単結晶基板１１上に形成される。炭化珪素エピタキシャル層１２は、窒素などのｎ型不純物を含み、ｎ型の導電型を有する。以上により、第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有し炭化珪素基板１０が準備される。炭化珪素基板１０は、第２の主面１０ｂを形成する炭化珪素単結晶基板１１と、炭化珪素単結晶基板１１上に設けられ、第１の主面１０ａを形成する炭化珪素エピタキシャル層１２とを含む。
次に、イオン注入工程が実施される。具体的には、図３を参照して、炭化珪素基板１０の第１の主面１０ａに対してイオン注入が実施される。たとえばＡｌ（アルミニウム）イオンが、炭化珪素基板１０の第１の主面１０ａに対して注入されることにより、炭化珪素エピタキシャル層５内に導電型がｐ型のボディ領域１３が形成される。次に、たとえばＰ（リン）イオンが、上記Ａｌイオンの注入深さよりも浅い深さでボディ領域１３内に注入されることにより、導電型がｎ型のソース領域１４が形成される。次に、たとえばＡｌイオンが、ソース領域１４およびボディ領域１３内にさらに注入されることにより、ソース領域１４を貫通してボディ領域１３に接し、かつ導電型がｐ型のコンタクト領域１８が形成される。炭化珪素エピタキシャル層５において、ボディ領域１３、ソース領域１４およびコンタクト領域１８のいずれも形成されない領域は、ドリフト領域１２となる。以上により、炭化珪素基板１０の第１の主面１０ａ側に、ボディ領域１３と、ソース領域１４と、コンタクト領域１８とが形成される。
次に、活性化アニール工程が実施される。具体的には、炭化珪素基板１０が、たとえば１６００℃以上２０００℃以下の温度で３０分間程度加熱される。これにより、上記イオン注入工程にて形成されたボディ領域１３、ソース領域１４およびコンタクト領域１８における不純物が活性化されて所望のキャリアが生成する。
次に、ゲート絶縁膜形成工程が実施される。図４を参照して、たとえば、酸素を含む雰囲気中において炭化珪素基板１０を１３５０℃程度の温度下において１時間程度加熱することにより、炭化珪素基板１０の第１の主面１０ａを覆うように二酸化珪素からなるゲート絶縁膜１５が形成される。具体的には、ゲート絶縁膜１５は、第１の主面１０ａにおいてドリフト領域１２と、ボディ領域１３と、ソース領域１４と、コンタクト領域１８とに接して形成される。
次に、窒化アニール工程が実施される。たとえば一酸化窒素、一酸化二窒素、二酸化窒素およびアンモニアなどの窒素を含む雰囲気ガス中において、ゲート絶縁膜１５が形成された炭化珪素基板１０が、１３００℃以上１５００℃以下の温度で、たとえば１時間程度保持される。これにより、ゲート絶縁膜１５とドリフト領域１２との界面付近に存在するトラップに窒素原子が捕獲される。結果として、当該界面付近における界面準位の形成が抑制される。
次に、Ａｒアニール工程が実施される。具体的には、アルゴンガス中において、ゲート絶縁膜１５が形成された炭化珪素基板１０が、たとえば１１００℃以上１５００℃以下の温度で１時間程度保持される。好ましくは、ゲート絶縁膜１５が形成された炭化珪素基板１０は、１３００℃以上１５００℃以下の温度に保持される。これにより、炭化珪素基板１０とゲート絶縁膜１５との界面付近における余剰カーボンを低減することができる。結果として、当該界面付近におけるホールトラップを低減することができる。
次に、ゲート電極形成工程が実施される。たとえばＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、ゲート絶縁膜１５上に接触し、不純物を含むポリシリコンからなるゲート電極２７が形成される。ゲート電極２７は、ゲート絶縁膜１５を介してドリフト領域１２、ソース領域１４およびボディ領域１３に対面して形成される。
次に、層間絶縁膜形成工程が実施される。図５を参照して、たとえばＣＶＤ法により、ゲート電極２７を覆いかつゲート電極２７およびゲート絶縁膜１５の双方に接する第１絶縁膜２ａが形成される。第１絶縁膜２ａは、珪素原子を含み、かつリン原子およびホウ素原子のいずれも含まない。好ましくは、第１絶縁膜２ａは、ＳｉＯ2、ＳｉＮおよびＳｉＯＮのいずれかを含む。次に、たとえばＣＶＤ法により、第１絶縁膜２ａ上に第２絶縁膜２ｂが形成される。第１絶縁膜２ａおよび第２絶縁膜２ｂは、たとえば６００℃以上８００℃以上の温度で形成される。典型的には、第１絶縁膜２ａおよび第２絶縁膜２ｂの形成温度は７００℃である。第２絶縁膜２ｂは、珪素原子と、リン原子およびホウ素原子の少なくとも一方とを含む。つまり、第２絶縁膜２ｂは、珪素原子およびリン原子を含んでいてもよいし、珪素原子およびホウ素原子を含んでいてもよいし、珪素原子、リン原子およびホウ素原子を含んでいてもよい。好ましくは、第２絶縁膜２ｂは、ＰＳＧ、ＢＳＧおよびＢＰＳＧのいずれかを含む。第２絶縁膜２ｂを形成した後に、第２絶縁膜２ｂに対して焼き締めが実施されてもよい。第２絶縁膜２ｂの焼き締めは、たとえば６５０℃以上１１００℃以下の温度で実施される。典型的には、９００℃の温度で３０分間、第２絶縁膜２ｂの焼き締めが行われる。第２絶縁膜２ｂに対して焼き締めを実施することにより、第２絶縁膜２ｂの上面の角部を丸くすることができる。なお、第２絶縁膜２ｂの焼き締めは省略されてもよい。第２絶縁膜２ｂの成膜直後であって、かつ第２絶縁膜２ｂに対して熱処理が実施される前には、第２絶縁膜２ｂの内部にナトリウム原子は拡散されていない。第２絶縁膜２ｂに対して熱処理が実施されることにより、第２絶縁膜２ｂの外部に存在していたナトリウム原子が第２絶縁膜２ｂの内部に拡散する。
次に、第１の開口が形成される。たとえば、第２絶縁膜２ｂ上にエッチングマスク５ａが形成される。エッチングマスク５ａは、ソース領域１４およびコンタクト領域１８に対面する位置に開口を有する。エッチングマスク５ａは、たとえばレジストから構成される。当該エッチングマスク５ａを用いて、第２絶縁膜２ｂ、第１絶縁膜２ａおよびゲート絶縁膜１５の一部が除去されることにより、第１の主面１０ａ上に第１の開口Ｃ１が形成される（図６参照）。次に、エッチングマスク５ａが第２絶縁膜２ｂ上から除去される。
次に、たとえばＣＶＤ法により、第３絶縁膜２ｃが形成される。図７を参照して、第３絶縁膜２ｃは、炭化珪素基板１０と、ゲート絶縁膜１５と、第１絶縁膜２ａと、第２絶縁膜２ｂとに接するように形成される。第３絶縁膜２ｃは、炭化珪素基板１０の第１の主面１０ａにおいて、ソース領域１４およびコンタクト領域１８の双方に接する。第３絶縁膜２ｃは、第１の開口Ｃ１において、ゲート絶縁膜１５と、第１絶縁膜２ａと、第２絶縁膜２ｂとに接する。第３絶縁膜２ｃは、珪素原子を含み、リン原子およびホウ素原子のいずれも含まない。好ましくは、第３絶縁膜２ｃは、ＳｉＯ2、ＳｉＮおよびＳｉＯＮのいずれかを含む。
次に、第２の開口が形成される。たとえば、第３絶縁膜２ｃ上にエッチングマスク５ｂが形成される。エッチングマスク５ｂは、ソース領域１４およびコンタクト領域１８に対面する位置に開口を有する。エッチングマスク５ｂは、たとえばレジストから構成される。当該エッチングマスク５ｂを用いて、第３絶縁膜２ｃの一部が除去されることにより、第１の主面１０ａ上に第２の開口Ｃ２が形成される（図８参照）。次に、エッチングマスク５ｂが第３絶縁膜２ｃ上から除去される。なお、第２の開口Ｃ２を形成する方法としては、上記以外にも、垂直方向に異方性が高い酸化膜のエッチング方法を用いることにより、エッチングマスク５ｂを用いずに開口部を形成することも可能である。
次に、バリア層が形成される。たとえば第３絶縁膜２ｃの上面および側面と、炭化珪素基板１０の第１の主面１０ａとに接するバリア層が形成される。次に、第１の主面１０ａに対して垂直な方向に沿ってバリア層がエッチングされることにより、第３絶縁膜２ｃ上のバリア層の部分と、第１の主面１０ａ上のバリア層の部分とが除去される。これにより、第３絶縁膜２ｃの側面と第１の主面１０ａとに接するバリア層１７が残される。
次に、ソース電極形成工程が実施される。たとえばスパッタリング法により、ソース電極１６が、第１の主面１０ａにおいてコンタクト領域１８およびソース領域１４の双方に接するように形成される。ソース電極１６は、たとえばアルミニウムを含む材料から構成される。好ましくは、ソース電極１６は、ＴｉＡｌＳｉを含む。図９に示すように、ソース電極１６は、バリア層１７によって第３絶縁膜２ｃから離間されるように形成される。次に、合金化アニールが実際される。ソース電極１６が形成された炭化珪素基板１０が、たとえば９００℃以上１１００℃以下で１５分程度加熱される。典型的には、合金化アニールの温度は１０００℃である。これにより、ソース電極１６の少なくとも一部がシリサイド化し、ソース領域１４とオーミック接合するソース電極１６が形成される。好ましくは、ソース電極１６は、コンタクト領域１８ともオーミック接合する。
次に、ソース電極１６と接するように表面保護電極１９が形成される。図１０に示すように、表面保護電極１９は、第３絶縁膜２ｃを覆うように形成される。表面保護電極１９はＡｌを含む配線である。表面保護電極１９を形成した後、３００℃以上５００℃以下の温度でシンター処理が行われる。典型的には、シンター処理の温度は４００℃である。次に、ドレイン電極２０が、炭化珪素基板１０の第２の主面１０ｂに接するように形成される。ドレイン電極２０は、たとえばＮｉＳｉを含む材料により構成されている。次に、裏面保護電極２３が、ドレイン電極２０に接して形成される。以上のようにして、実施の形態１に係るＭＯＳＦＥＴ１が形成される（図１参照）。
次に、実施の形態１に係る炭化珪素半導体装置としてのＭＯＳＦＥＴの作用効果について説明する。
実施の形態１に係るＭＯＳＦＥＴ１によれば、層間絶縁膜２は、ゲート電極２７と接し、珪素原子を含み、かつリン原子およびホウ素原子のいずれも含まない第１絶縁膜２ａと、第１絶縁膜２ａ上に設けられ、かつ珪素原子と、リン原子およびホウ素原子の少なくとも一方とを含む第２絶縁膜２ｂと、珪素原子を含み、かつリン原子およびホウ素原子のいずれも含まない第３絶縁膜２ｃとを含む。第２絶縁膜２ｂは、第１絶縁膜２ａと接する第１の面２ｂ１と、第１の面２ｂ１の反対側の第２の面２ｂ２と、第１の面２ｂ１と第２の面２ｂ２とを繋ぐ第３の面２ｂ３とを有する。第３絶縁膜２ｃは、第２の面２ｂ２および第３の面２ｂ３の少なくとも一方に接している。これにより、炭化珪素半導体装置１の閾値電圧の変動を低減することができる。また、ソース電極１６と炭化珪素基板１０との間の接触抵抗が大きくなることを抑制することができる。
また実施の形態１に係るＭＯＳＦＥＴ１によれば、第２絶縁膜２ｂは、第１絶縁膜２ａと第３絶縁膜２ｃとにより形成される空間に閉じ込められている。第２絶縁膜２ｂが含むリン原子またはホウ素原子によりコンタクトホールが汚染されることを抑制することができる。結果として、ソース電極１６と炭化珪素基板１０との間の接触抵抗が大きくなることを効果的に抑制することができる。
さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、第１絶縁膜２ａは、ＳｉＯ2、ＳｉＮおよびＳｉＯＮのいずれかを含む。これにより、層間絶縁膜２の絶縁性を効果的に高めることができる。
さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、第２絶縁膜２ｂは、ＰＳＧ、ＢＳＧおよびＢＰＳＧのいずれかを含む。これにより、第２絶縁膜２ｂによりナトリウムを効果的にトラップすることができる。
さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、第３絶縁膜２ｃは、ＳｉＯ2、ＳｉＮおよびＳｉＯＮのいずれかを含む。これにより、層間絶縁膜２の絶縁性を効果的に高めることができる。
さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、ゲート絶縁膜１５におけるナトリウム原子の濃度の最大値は、１×１０16ａｔｏｍｓ／ｃｍ3以下である。これにより、炭化珪素半導体装置１の閾値電圧の変動を効果的に低減することができる。
さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、第２絶縁膜２ｂにおけるナトリウム原子の濃度の最大値は、第１絶縁膜２ａにおけるナトリウム原子の濃度の最大値よりも高い。第２絶縁膜２ｂが多量のナトリウム原子をトラップすることにより、ゲート絶縁膜１５にナトリウムが拡散することを抑制することができる。
さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、第２絶縁膜２ｂにおけるナトリウム原子の濃度の最大値は、ゲート絶縁膜１５におけるナトリウム原子の濃度の最大値よりも高い。第２絶縁膜２ｂが多量のナトリウム原子をトラップすることにより、ゲート絶縁膜１５にナトリウムが拡散することを抑制することができる。
さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、炭化珪素基板１０に接し、かつアルミニウムを含むソース電極１６と、ソース電極１６と層間絶縁膜２との間に設けられたバリア層１７とをさらに備える。これにより、ソース電極１６が含むアルミニウムが層間絶縁膜２に拡散することを抑制することができる。
さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、バリア層１７は、ＴｉＮを含む。これにより、ソース電極１６が含むアルミニウムが層間絶縁膜２に拡散することを効果的に抑制することができる。
さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、ソース電極１６は、ＴｉＡｌＳｉを含む。これにより、ソース電極１６と炭化珪素基板１０との間の接触抵抗を低減することができる。
さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、１７５℃の温度下において、ゲート電極２７に対して−５Ｖのゲート電圧を１００時間印加する第１のストレス試験を行う場合に、第１のストレス試験を行う前の閾値電圧を第１の閾値電圧とし、第１のストレス試験を行った後の閾値電圧を第２の閾値電圧とした場合、第１の閾値電圧と第２の閾値電圧との差の絶対値は、０．５Ｖ以下である。これにより、炭化珪素半導体装置１の閾値電圧の変動を効果的に低減することができる。
（実施の形態２）
次に、本発明の実施の形態２に係る炭化珪素半導体装置としてのＭＯＳＦＥＴの構成について説明する。実施の形態２に係るＭＯＳＦＥＴ１は、第３絶縁膜２ｃが、第２絶縁膜２ｂの第３の面２ｂ３に接していない点において実施の形態１に係るＭＯＳＦＥＴと異なっており、他の構成は、実施の形態１に係るＭＯＳＦＥＴとほぼ同様である。そのため、同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
図１１を参照して、第３絶縁膜２ｃは、第２絶縁膜２ｂの第２の面２ｂ２に接しており、かつ第３の面２ｂ３に接していなくてもよい。つまり、第３絶縁膜２ｃは、第２絶縁膜２ｂの上面側にのみ設けられており、第２絶縁膜２ｂの側面側には設けられていない。バリア層１７は、ゲート絶縁膜１５の側面１５ａと、第１絶縁膜２ａの第６の面２ａ３と、第２絶縁膜２ｂの第３の面２ｂ３と、第３絶縁膜２ｃの側面とに接している。第２絶縁膜２ｂは、第１絶縁膜２ａと、第３絶縁膜２ｃと、バリア層１７とにより取り囲まれている。これにより、第２絶縁膜２ｂが含むリンまたはホウ素によりコンタクトホールが汚染されることを防止している。
実施の形態２に係るＭＯＳＦＥＴ１によれば、第３絶縁膜２ｃは、第２の面２ｂ２に接している。これにより、第２の面２ｂ２側からゲート絶縁膜１５に向かってナトリウムが拡散することを抑制することができる。
（実施の形態３）
次に、本発明の実施の形態３に係る炭化珪素半導体装置としてのＭＯＳＦＥＴの構成について説明する。実施の形態３に係るＭＯＳＦＥＴ１は、第３絶縁膜２ｃが、第２絶縁膜２ｂの第２の面２ｂ２に接していない点において実施の形態１に係るＭＯＳＦＥＴと異なっており、他の構成は、実施の形態１に係るＭＯＳＦＥＴとほぼ同様である。そのため、同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
図１２を参照して、第３絶縁膜２ｃは、第２絶縁膜２ｂの第３の面２ｂ３に接しており、かつ第２の面２ｂ２に接していなくてもよい。つまり、第３絶縁膜２ｃは、第２絶縁膜２ｂの側面側にのみ設けられており、第２絶縁膜２ｂの上面側には設けられていない。第１絶縁膜２ａは、ゲート絶縁膜１５と接する第４の面２ａ１と、第４の面２ａ１と反対側の第５の面２ａ２と、第４の面２ａ１と第５の面２ａ２とを繋ぐ第６の面２ａ３とを有している。第３絶縁膜２ｃは、第２絶縁膜２ｂの第３の面２ｂ３と、第１絶縁膜２ａの第６の面２ａ３とに接している。第３絶縁膜２ｃは、ゲート絶縁膜１５の側面１５ａに接していてもよいし、接していなくてもよい。表面保護電極１９は、第２絶縁膜２ｂの第２の面２ｂ２に接して設けられる。第３絶縁膜２ｃと、ソース電極１６との間に、バリア層１７が設けられていなくてもよい。
実施の形態３に係るＭＯＳＦＥＴ１によれば、第１絶縁膜２ａは、ゲート絶縁膜１５と接する第４の面２ａ１と、第４の面２ａ１と反対側の第５の面２ａ２と、第４の面２ａ１と第５の面２ａ２とを繋ぐ第６の面２ａ３とを有している。第３絶縁膜２ｃは、第３の面２ｂ３と、第６の面２ａ３とに接している。これにより、第３の面２ｂ３および第６の面２ａ３側からゲート絶縁膜１５に向かってナトリウムが拡散することを抑制することができる。
（実施の形態４）
次に、本発明の実施の形態４に係る炭化珪素半導体装置としてのＭＯＳＦＥＴの構成について説明する。実施の形態４に係るＭＯＳＦＥＴ１は、第２絶縁膜２ｂは、第３の面２ｂ３において第１の主面１０ａに接する点において実施の形態１に係るＭＯＳＦＥＴと異なっており、他の構成は、実施の形態１に係るＭＯＳＦＥＴとほぼ同様である。そのため、同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
図１３を参照して、第２絶縁膜２ｂは、第３の面２ｂ３において第１の主面１０ａに接していてもよい。第２絶縁膜２ｂの第１の面２ｂ１は、第１絶縁膜２ａおよびゲート絶縁膜１５に接する面である。第２絶縁膜２ｂの第３の面２ｂ３は、第３絶縁膜２ｃに接する面である。第３絶縁膜２ｃは、第２の面２ｂ２に接し、かつ第２絶縁膜２ｂによって第１絶縁膜２ａから離間している。第２絶縁膜２ｂは、第１の主面１０ａにおいてソース領域１４に接している。第３絶縁膜２ｃと、ソース電極１６との間に、バリア層１７が設けられていなくてもよい。第２絶縁膜２ｂは、第１絶縁膜２ａと、第３絶縁膜２ｃと、第１の主面１０ａとにより取り囲まれている。
実施の形態４に係るＭＯＳＦＥＴ１によれば、第２絶縁膜２ｂは、第３の面２ｂ３において主面１０ａに接する。第３絶縁膜２ｃは、第２の面２ｂ２に接し、かつ第２絶縁膜２ｂによって第１絶縁膜２ａから離間している。これにより、第２の面２ｂ２側からゲート絶縁膜１５に向かってナトリウムが拡散することを抑制することができる。
（実施の形態５）
次に、本発明の実施の形態５に係る炭化珪素半導体装置としてのＭＯＳＦＥＴの構成について説明する。実施の形態５に係るＭＯＳＦＥＴ１は、層間絶縁膜２が、第４絶縁膜２ｄおよび第５絶縁膜２ｅを有する点において実施の形態１に係るＭＯＳＦＥＴと異なっており、他の構成は、実施の形態１に係るＭＯＳＦＥＴとほぼ同様である。そのため、同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
図１４を参照して、層間絶縁膜２は、第４絶縁膜２ｄおよび第５絶縁膜２ｅをさらに有していてもよい。第４絶縁膜２ｄは、珪素原子と、リン原子およびホウ素原子の少なくとも一方とを含む。好ましくは、第４絶縁膜２ｄは、第２絶縁膜２ｂと同じ材料により構成されている。第５絶縁膜２ｅは、珪素原子を含み、かつリン原子およびホウ素原子のいずれも含まない。好ましくは、第５絶縁膜２ｅは、第３絶縁膜２ｃと同じ材料により構成されている。第４絶縁膜２ｄは、第３絶縁膜２ｃの上面および側面の双方に接している。第４絶縁膜２ｄは、第１の主面１０ａにおいてソース領域１４と接していてもよい。第５絶縁膜２ｅは、第４絶縁膜２ｄの上面および側面の双方に接している。第５絶縁膜２ｅは、第１の主面１０ａにおいてソース領域１４と接していてもよい。
図１５を参照して、第４絶縁膜２ｄは、第３絶縁膜２ｃによって第２絶縁膜２ｂから離間して設けられ、かつ第３絶縁膜２ｃは、第２絶縁膜２ｂによって第１絶縁膜２ａから離間して設けられていてもよい。第５絶縁膜２ｅは、第１絶縁膜２ａ、第２絶縁膜２ｂ、第３絶縁膜２ｃおよび第４絶縁膜２ｄの全体を覆うように設けられてもよい。第５絶縁膜２ｅは、第１絶縁膜２ａの側面２ａ３と、第２絶縁膜２ｂの側面２ｂ３と、第３絶縁膜２ｃの側面と、第４絶縁膜２ｄの側面とに接している。第３絶縁膜２ｃの材料は、第１絶縁膜２ａの材料と同じであり、第４絶縁膜２ｄの材料は、第２絶縁膜２ｂの材料と同じであり、かつ第５絶縁膜２ｅの材料は、第３絶縁膜２ｃの材料と同じであってもよい。つまり、炭化珪素基板１０の第１の主面１０ａに垂直な方向に沿って、第１絶縁膜２ａと第２絶縁膜２ｂとが交互に繰り返して積層され、最後に第３絶縁膜２ｃが積層膜を覆うように設けられていてもよい。このように、第１絶縁膜２ａと第２絶縁膜２ｂとが交互に繰り返して積層されている場合、異なる第２絶縁膜２ｂの材質、組成、厚みは同じあっても良いし、異なっていても良い。たとえば、下層側の第２絶縁膜２ｂの材質がＰＳＧであり、上層側の第２絶縁膜（つまり第４絶縁膜２ｄ）の材質がＢＰＳＧであってもよい。
以上のように、層間絶縁膜２において、第２絶縁膜２ｂと第３絶縁膜２ｃとが繰り返して積層されていてもよいし、第１絶縁膜２ａと第２絶縁膜２ｂとが繰り返して積層されていてもよい。第２絶縁膜２ｂと第３絶縁膜２ｃとは、第１の主面１０ａに対して垂直な方向に沿って繰り返して積層されていてもよいし、第１の主面１０ａに平行な方向に沿って繰り返して積層されていてもよい。同様に、第１絶縁膜２ａと第２絶縁膜２ｂとは、第１の主面１０ａに対して垂直な方向に沿って繰り返して積層されていてもよいし、第１の主面１０ａに平行な方向に沿って繰り返して積層されていてもよい。好ましくは、繰り返しの回数は、２以上である。層間絶縁膜２は、５層構造以上であってもよい。
実施の形態５に係るＭＯＳＦＥＴ１によれば、層間絶縁膜２において第１絶縁膜２ａと第２絶縁膜２ｂとが繰り返して積層されている。これにより、ナトリウムがゲート絶縁膜１５に拡散することを効果的に抑制することができる。結果として、炭化珪素半導体装置１の閾値電圧の変動を効果的に低減することができる。
なお上記各実施の形態において、第１導電型がｎ型であり、かつ第２導電型がｐ型であるとして説明したが、第１導電型がｐ型であり、かつ第２導電型がｎ型であってもよい。また上記においては、炭化珪素半導体装置は、ＭＯＳＦＥＴであるとして説明したが、炭化珪素半導体装置は、たとえばＩＧＢＴなどであっても構わない。さらに上記において、炭化珪素半導体装置が平面型である場合について説明したが、炭化珪素半導体装置はトレンチ型であっても構わない。
まず、実施例に係るＭＯＳキャパシタ（図１７参照）を作製した。図１７を参照して、炭化珪素基板１０の第１の主面１０ａを熱酸化することにより、ゲート酸化膜１５を形成した。ゲート酸化膜１５の厚みを５０ｎｍとした。ゲート酸化膜１５上にポリシリコンからなるゲート電極２７を形成した。ゲート電極２７の厚みを３００ｎｍとした。ゲート電極２７上に、二酸化珪素からなる第１絶縁膜２ａを形成した。第１絶縁膜２ａの厚みを２５０ｎｍとした。第１絶縁膜２ａ上に、ＰＳＧからなる第２絶縁膜２ｂを形成した。ＰＳＧの厚みを２５０ｎｍとした。第２絶縁膜２ｂ上に二酸化珪素からなる第３絶縁膜２ｃを形成した。第３絶縁膜２ｃの厚みを３００ｎｍとした。
次に、比較例に係るＭＯＳキャパシタ（図１８参照）を作製した。図１８を参照して、炭化珪素基板１０の第１の主面１０ａを熱酸化することにより、ゲート酸化膜１５を形成した。ゲート酸化膜１５の厚みを５０ｎｍとした。ゲート酸化膜１５上にポリシリコンからなるゲート電極２７を形成した。ゲート電極２７の厚みを３００ｎｍとした。ゲート電極２７上に、二酸化珪素からなる層間絶縁膜２を形成した。層間絶縁膜２の厚みを９００ｎｍとした。
次に、実施例に係るＭＯＳキャパシタおよび比較例に係るＭＯＳキャパシタの双方に対して、窒素雰囲気下においてアニールが実施された。具体的には、各ＭＯＳキャパシタは、４００℃の条件において４５分間アニールされた。なお、このアニール条件は、上記実施の形態で説明した裏面保護電極を形成する工程におけるシンター処理工程またはゲート酸化膜１５形成後に実施する熱処理工程の内比較的緩い条件に相当する。このアニールにより、ウエハの作業中および保管環境中、あるいは前工程完了までに層間絶縁膜２上に付着したＮａがゲート絶縁膜１５に向かって拡散する。
実施例および比較例の各々に係るＭＯＳキャパシタの各材料が含むＮａ原子、カリウム原子およびシリコン原子の濃度および強度をＳＩＭＳにより測定した。図１９および図２０は、それぞれ実施例および比較例に係るＭＯＳＦＥＴの測定結果である。図１９および図２０において、横軸は、層間絶縁膜２の上面からの深さ（ｎｍ）を示している。左側の縦軸は、各原子の濃度を示している。右側の縦軸は、各原子の強度を示している。各図の上側には、ＭＯＳキャパシタを構成する材料の位置が示されている。
図２０を参照して、比較例に係るＭＯＳキャパシタのゲート電極２７におけるＮａ原子の濃度の最大値は、１×１０17ａｔｏｍｓ／ｃｃ程度であった。比較例に係るＭＯＳキャパシタのゲート電極２７におけるＫ原子の濃度の最大値は、１×１０17ａｔｏｍｓ／ｃｃ程度であった。
図１９を参照して、実施例に係るＭＯＳキャパシタのゲート電極２７におけるＮａ原子の濃度の最大値は、１×１０16ａｔｏｍｓ／ｃｃ以上２×１０16ａｔｏｍｓ／ｃｃ以下程度であった。実施例に係るＭＯＳキャパシタのゲート電極２７におけるＫ原子の濃度の最大値は、１×１０16ａｔｏｍｓ／ｃｃ以上２×１０16ａｔｏｍｓ／ｃｃ以下程度であった。一方、実施例に係るＭＯＳキャパシタの第２絶縁膜２ｂ（ＰＳＧ）におけるＮａ原子の濃度の最大値は、１×１０16ａｔｏｍｓ／ｃｃ以上２×１０16ａｔｏｍｓ／ｃｃ以下程度であった。実施例に係るＭＯＳキャパシタの第２絶縁膜２ｂ（ＰＳＧ）におけるＫ原子の濃度の最大値は、２×１０16ａｔｏｍｓ／ｃｃ以上３×１０16ａｔｏｍｓ／ｃｃ以下程度であった。
以上の結果より、ゲート電極２７上にＰＳＧからなる第２絶縁膜２ｂを含む層間絶縁膜２を形成することにより、ゲート電極２７におけるＮａ原子およびＫ原子の濃度を低減することが確認された。また図１９に示すように、Ｎａ原子およびＫ原子の双方は、ＰＳＧからなる第２絶縁膜２ｂにトラップされていることが確認された。
次に、比較例および実施例の各々に係るＭＯＳキャパシタに対して、１０００℃の温度で１５分間、追加の熱処理を実施した。追加の熱処理の条件は、上記実施の形態で説明したソース電極の合金化アニールの条件に相当する。追加の熱処理を実施した後、実施例および比較例の各々に係るＭＯＳキャパシタの各材料が含むＮａ原子の濃度をＳＩＭＳにより測定した。
ＳＩＭＳによる測定の結果、比較例に係るＭＯＳキャパシタの層間絶縁膜２およびゲート絶縁膜１５が含むＮａ原子濃度の最大値は、それぞれ１×１０15ａｔｏｍｓ／ｃｃ程度および１×１０17ａｔｏｍｓ／ｃｃ程度であった。また、Ｋ原子濃度の最大値は、それぞれ１×１０16ａｔｏｍｓ／ｃｃ未満および５×１０16ａｔｏｍｓ／ｃｃ程度であった。一方、実施例に係るＭＯＳキャパシタの第２絶縁膜２ｂ、第１絶縁膜２ａおよびゲート絶縁膜１５が含むＮａ原子濃度の最大値は、それぞれ３×１０16ａｔｏｍｓ／ｃｃ程度、５×１０15ａｔｏｍｓ／ｃｃ程度、および１×１０15ａｔｏｍｓ／ｃｃ程度であった。また、Ｋ原子濃度の最大値は、それぞれ４×１０16ａｔｏｍｓ／ｃｃ程度、２×１０16ａｔｏｍｓ／ｃｃ程度、および１×１０16ａｔｏｍｓ／ｃｃ未満であった。以上の結果より、ＰＳＧからなる第２絶縁膜２ｂを有しない比較例のＭＯＳキャパシタの場合、ゲート絶縁膜１５に多量のＮａ原子およびＫ原子が拡散することが確認された。一方、ＰＳＧからなる第２絶縁膜２ｂを有する実施例のＭＯＳキャパシタの場合、Ｎａ原子がＰＳＧからなる第２絶縁膜２ｂでトラップされるので、ゲート絶縁膜１５におけるＮａ原子濃度を低く維持可能であることが確認された。
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１ 炭化珪素半導体装置（ＭＯＳＦＥＴ）
２ 層間絶縁膜
２ａ 第１絶縁膜
２ａ１ 第４の面
２ａ２ 第５の面
２ａ３ 第６の面
２ｂ 第２絶縁膜
２ｂ１ 第１の面
２ｂ２ 第２の面
２ｂ３ 第３の面
２ｃ 第３絶縁膜
２ｄ 第４絶縁膜
２ｅ 第５絶縁膜
５ 炭化珪素エピタキシャル層
５ａ，５ｂ エッチングマスク
１０ 炭化珪素基板
１０ａ 第１の主面（主面）
１０ｂ 第２の主面
１１ 炭化珪素単結晶基板
１２ ドリフト領域（炭化珪素エピタキシャル層）
１３ ボディ領域
１４ ソース領域
１５ ゲート絶縁膜（ゲート酸化膜）
１５ａ 側面
１６ ソース電極
１７ バリア層
１８ コンタクト領域
１９ 表面保護電極
２０ ドレイン電極
２３ 裏面保護電極
２７ ゲート電極
Ｃ１ 第１の開口
Ｃ２ 第２の開口
ＣＨ チャネル領域

Claims (26)

  1. 主面を有する炭化珪素基板と、
    前記炭化珪素基板の前記主面上に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられたゲート電極と、
    前記ゲート電極を覆うように設けられた層間絶縁膜とを備え、
    前記層間絶縁膜は、前記ゲート電極と接し、珪素原子を含み、かつリン原子およびホウ素原子のいずれも含まない第１絶縁膜と、
    前記第１絶縁膜上に設けられ、かつ珪素原子と、リン原子およびホウ素原子の少なくとも一方とを含む第２絶縁膜と、
    珪素原子を含み、かつリン原子およびホウ素原子のいずれも含まない第３絶縁膜とを含み、
    前記第２絶縁膜は、前記第１絶縁膜と接する第１の面と、前記第１の面の反対側の第２の面と、前記第１の面と前記第２の面とを繋ぐ第３の面とを有し、
    前記第３絶縁膜は、前記第２の面および前記第３の面の少なくとも一方に接しており、
    前記層間絶縁膜において前記第１絶縁膜と前記第２絶縁膜とが繰り返して積層されている、炭化珪素半導体装置。
  2. 前記第２絶縁膜は、前記第１絶縁膜と前記第３絶縁膜とにより形成される空間に閉じ込められている、請求項１に記載の炭化珪素半導体装置。
  3. 前記第３絶縁膜は、前記第２の面に接している、請求項１に記載の炭化珪素半導体装置。
  4. 前記第１絶縁膜は、前記ゲート絶縁膜と接する第４の面と、前記第４の面と反対側の第５の面と、前記第４の面と前記第５の面とを繋ぐ第６の面とを有しており、
    前記第３絶縁膜は、前記第３の面と、前記第６の面とに接している、請求項１に記載の炭化珪素半導体装置。
  5. 前記第２絶縁膜は、前記第３の面において前記主面に接し、
    前記第３絶縁膜は、前記第２の面に接し、かつ前記第２絶縁膜によって前記第１絶縁膜から離間している、請求項１に記載の炭化珪素半導体装置。
  6. 前記第１絶縁膜は、ＳｉＯ2、ＳｉＮおよびＳｉＯＮのいずれかを含む、請求項１〜請求項５のいずれか１項に記載の炭化珪素半導体装置。
  7. 前記第２絶縁膜は、ＰＳＧ、ＢＳＧおよびＢＰＳＧのいずれかを含む、請求項１〜請求項６のいずれか１項に記載の炭化珪素半導体装置。
  8. 前記第３絶縁膜は、ＳｉＯ2、ＳｉＮおよびＳｉＯＮのいずれかを含む、請求項１〜請求項７のいずれか１項に記載の炭化珪素半導体装置。
  9. 前記ゲート絶縁膜におけるナトリウム原子の濃度の最大値は、１×１０16ａｔｏｍｓ／ｃｍ3以下である、請求項１〜請求項８のいずれか１項に記載の炭化珪素半導体装置。
  10. 前記第２絶縁膜におけるナトリウム原子の濃度の最大値は、前記第１絶縁膜におけるナトリウム原子の濃度の最大値よりも高い、請求項１〜請求項９のいずれか１項に記載の炭化珪素半導体装置。
  11. 前記第２絶縁膜におけるナトリウム原子の濃度の最大値は、前記ゲート絶縁膜におけるナトリウム原子の濃度の最大値よりも高い、請求項１〜請求項１０のいずれか１項に記載の炭化珪素半導体装置。
  12. 前記炭化珪素基板に接し、かつアルミニウムを含むソース電極と、
    前記ソース電極と前記層間絶縁膜との間に設けられたバリア層とをさらに備えた、請求項１〜請求項１１のいずれか１項に記載の炭化珪素半導体装置。
  13. 前記バリア層は、ＴｉＮを含む、請求項１２に記載の炭化珪素半導体装置。
  14. 前記ソース電極は、ＴｉＡｌＳｉを含む、請求項１２または請求項１３に記載の炭化珪素半導体装置。
  15. １７５℃の温度下において、前記ゲート電極に対して−５Ｖのゲート電圧を１００時間印加する第１のストレス試験を行う場合に、前記第１のストレス試験を行う前の閾値電圧を第１の閾値電圧とし、前記第１のストレス試験を行った後の閾値電圧を第２の閾値電圧とした場合、前記第１の閾値電圧と前記第２の閾値電圧との差の絶対値は、０．５Ｖ以下である、請求項１〜請求項１４のいずれか１項に記載の炭化珪素半導体装置。
  16. 主面を有する炭化珪素基板と、
    前記炭化珪素基板の前記主面上に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられたゲート電極と、
    前記ゲート電極を覆うように設けられた層間絶縁膜とを備え、
    前記層間絶縁膜は、前記ゲート電極と接し、珪素原子を含み、かつリン原子およびホウ素原子のいずれも含まない第１絶縁膜と、
    前記第１絶縁膜上に設けられ、かつ珪素原子と、リン原子およびホウ素原子の少なくとも一方とを含む第２絶縁膜と、
    珪素原子を含み、かつリン原子およびホウ素原子のいずれも含まない第３絶縁膜とを含み、
    前記第２絶縁膜は、前記第１絶縁膜と接する第１の面と、前記第１の面の反対側の第２の面と、前記第１の面と前記第２の面とを繋ぐ第３の面とを有し、
    前記第３絶縁膜は、前記第２の面および前記第３の面の少なくとも一方に接しており、
    前記第１絶縁膜は、前記ゲート絶縁膜と接する第４の面と、前記第４の面と反対側の第５の面と、前記第４の面と前記第５の面とを繋ぐ第６の面とを有しており、
    前記第３絶縁膜は、前記第３の面と、前記第６の面とに接している、炭化珪素半導体装置。
  17. 前記第１絶縁膜は、ＳｉＯ 2 、ＳｉＮおよびＳｉＯＮのいずれかを含む、請求項１６に記載の炭化珪素半導体装置。
  18. 前記第２絶縁膜は、ＰＳＧ、ＢＳＧおよびＢＰＳＧのいずれかを含む、請求項１６または請求項１７に記載の炭化珪素半導体装置。
  19. 前記第３絶縁膜は、ＳｉＯ 2 、ＳｉＮおよびＳｉＯＮのいずれかを含む、請求項１６〜請求項１８のいずれか１項に記載の炭化珪素半導体装置。
  20. 前記ゲート絶縁膜におけるナトリウム原子の濃度の最大値は、１×１０ 16 ａｔｏｍｓ／ｃｍ 3 以下である、請求項１６〜請求項１９のいずれか１項に記載の炭化珪素半導体装置。
  21. 前記第２絶縁膜におけるナトリウム原子の濃度の最大値は、前記第１絶縁膜におけるナトリウム原子の濃度の最大値よりも高い、請求項１６〜請求項２０のいずれか１項に記載の炭化珪素半導体装置。
  22. 前記第２絶縁膜におけるナトリウム原子の濃度の最大値は、前記ゲート絶縁膜におけるナトリウム原子の濃度の最大値よりも高い、請求項１６〜請求項２１のいずれか１項に記載の炭化珪素半導体装置。
  23. 前記炭化珪素基板に接し、かつアルミニウムを含むソース電極と、
    前記ソース電極と前記層間絶縁膜との間に設けられたバリア層とをさらに備えた、請求項１６〜請求項２２のいずれか１項に記載の炭化珪素半導体装置。
  24. 前記バリア層は、ＴｉＮを含む、請求項２３に記載の炭化珪素半導体装置。
  25. 前記ソース電極は、ＴｉＡｌＳｉを含む、請求項２３または請求項２４に記載の炭化珪素半導体装置。
  26. １７５℃の温度下において、前記ゲート電極に対して−５Ｖのゲート電圧を１００時間印加する第１のストレス試験を行う場合に、前記第１のストレス試験を行う前の閾値電圧を第１の閾値電圧とし、前記第１のストレス試験を行った後の閾値電圧を第２の閾値電圧とした場合、前記第１の閾値電圧と前記第２の閾値電圧との差の絶対値は、０．５Ｖ以下である、請求項１６〜請求項２５のいずれか１項に記載の炭化珪素半導体装置。
JP2014217534A 2014-10-24 2014-10-24 炭化珪素半導体装置 Active JP6267624B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014217534A JP6267624B2 (ja) 2014-10-24 2014-10-24 炭化珪素半導体装置
PCT/JP2015/074671 WO2016063630A1 (ja) 2014-10-24 2015-08-31 炭化珪素半導体装置
CN201580051484.5A CN106716609B (zh) 2014-10-24 2015-08-31 碳化硅半导体装置
DE112015004798.0T DE112015004798B4 (de) 2014-10-24 2015-08-31 Siliziumkarbid-Halbleitervorrichtung
US15/512,916 US10014258B2 (en) 2014-10-24 2015-08-31 Silicon carbide semiconductor device having gate electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014217534A JP6267624B2 (ja) 2014-10-24 2014-10-24 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2016086064A JP2016086064A (ja) 2016-05-19
JP6267624B2 true JP6267624B2 (ja) 2018-01-24

Family

ID=55760677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014217534A Active JP6267624B2 (ja) 2014-10-24 2014-10-24 炭化珪素半導体装置

Country Status (5)

Country Link
US (1) US10014258B2 (ja)
JP (1) JP6267624B2 (ja)
CN (1) CN106716609B (ja)
DE (1) DE112015004798B4 (ja)
WO (1) WO2016063630A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108010881B (zh) 2016-10-31 2021-03-16 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法
JP6822089B2 (ja) * 2016-11-16 2021-01-27 富士電機株式会社 炭化珪素半導体装置の製造方法、および炭化珪素半導体装置
KR20180104236A (ko) * 2017-03-10 2018-09-20 매그나칩 반도체 유한회사 전력 반도체 소자의 제조 방법
JP6785202B2 (ja) * 2017-09-11 2020-11-18 株式会社豊田中央研究所 炭化珪素半導体装置
JP7006118B2 (ja) 2017-10-17 2022-01-24 富士電機株式会社 半導体装置及びその製造方法
JP7155634B2 (ja) * 2018-06-12 2022-10-19 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN109742020B (zh) * 2018-12-26 2021-09-28 芜湖启迪半导体有限公司 一种碳化硅器件的栅氧结构及其制备方法
JP7180425B2 (ja) 2019-02-06 2022-11-30 住友電気工業株式会社 炭化珪素半導体装置
US10998418B2 (en) * 2019-05-16 2021-05-04 Cree, Inc. Power semiconductor devices having reflowed inter-metal dielectric layers
US11342422B2 (en) * 2020-07-30 2022-05-24 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacturing semiconductor device and associated memory device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893324A (ja) * 1981-11-30 1983-06-03 Nec Corp 半導体装置
US5559052A (en) 1994-12-29 1996-09-24 Lucent Technologies Inc. Integrated circuit fabrication with interlevel dielectric
JPH11345964A (ja) * 1998-05-29 1999-12-14 Rohm Co Ltd Ｍｏｓｆｅｔおよびその製造方法
JP2001007342A (ja) * 1999-04-20 2001-01-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2004214610A (ja) * 2002-12-20 2004-07-29 Renesas Technology Corp 半導体装置の製造方法
US7365009B2 (en) * 2006-01-04 2008-04-29 United Microelectronics Corp. Structure of metal interconnect and fabrication method thereof
JP4539684B2 (ja) * 2007-06-21 2010-09-08 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US8350293B2 (en) * 2008-06-11 2013-01-08 Furukawa Electric Co., Ltd. Field effect transistor and method of manufacturing the same
JP5860580B2 (ja) * 2009-05-25 2016-02-16 日産自動車株式会社 半導体装置及びその製造方法
JP5893324B2 (ja) * 2011-09-30 2016-03-23 サンスター株式会社 メチルメルカプタン抑制剤
JP6297783B2 (ja) 2013-03-08 2018-03-20 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2016063630A1 (ja) 2016-04-28
US10014258B2 (en) 2018-07-03
CN106716609A (zh) 2017-05-24
US20170309574A1 (en) 2017-10-26
DE112015004798T5 (de) 2017-07-20
JP2016086064A (ja) 2016-05-19
CN106716609B (zh) 2020-09-01
DE112015004798B4 (de) 2022-05-05

Similar Documents

Publication Publication Date Title
JP6267624B2 (ja) 炭化珪素半導体装置
US9024330B2 (en) Semiconductor device and manufacturing method thereof
CN105940498B (zh) 碳化硅半导体装置的制造方法及碳化硅半导体装置
JP2012253108A (ja) 炭化珪素半導体装置およびその製造方法
WO2015015926A1 (ja) 炭化珪素半導体装置およびその製造方法
JP5834801B2 (ja) 半導体装置の製造方法および半導体装置
JP6068042B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5751146B2 (ja) 半導体装置およびその製造方法
JP2015115569A (ja) 炭化珪素半導体装置およびその製造方法
WO2017051616A1 (ja) 炭化珪素半導体装置およびその製造方法
US10340344B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
WO2016181862A1 (ja) 炭化珪素半導体装置
US9806167B2 (en) Method for manufacturing silicon carbide semiconductor device
JP6041311B2 (ja) 炭化珪素半導体装置の製造方法
WO2012120730A1 (ja) 半導体装置の製造方法
JP6500912B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2015204409A (ja) 炭化珪素半導体装置およびその製造方法
JP6582537B2 (ja) 半導体装置および半導体装置の製造方法
JP7156313B2 (ja) 炭化珪素半導体装置
JP6070790B2 (ja) 半導体装置の製造方法および半導体装置
JP2015073051A (ja) 炭化珪素半導体装置およびその製造方法
JP2015115570A (ja) 炭化珪素半導体装置およびその製造方法
JP2018101796A (ja) 炭化珪素半導体装置
JP6155553B2 (ja) 炭化珪素半導体装置の製造方法
JP2017168603A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

R150 Certificate of patent or registration of utility model

Ref document number: 6267624

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250