JPH11345964A - Ｍｏｓｆｅｔおよびその製造方法 - Google Patents
Ｍｏｓｆｅｔおよびその製造方法Info
- Publication number
- JPH11345964A JPH11345964A JP10149989A JP14998998A JPH11345964A JP H11345964 A JPH11345964 A JP H11345964A JP 10149989 A JP10149989 A JP 10149989A JP 14998998 A JP14998998 A JP 14998998A JP H11345964 A JPH11345964 A JP H11345964A
- Authority
- JP
- Japan
- Prior art keywords
- ions
- gate electrode
- nitride film
- mosfet
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 150000004767 nitrides Chemical class 0.000 claims abstract description 28
- 229910052731 fluorine Inorganic materials 0.000 claims description 19
- 239000011737 fluorine Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 18
- -1 fluorine ions Chemical class 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 abstract description 16
- 229910001415 sodium ion Inorganic materials 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000011734 sodium Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【構成】 ゲート電極２２とゲート酸化膜１８との間に
介挿された窒化膜２０の膜構造が緻密なため、フッ素イ
オンやナトリウムイオンが窒化膜２０中に入ることはな
い。したがって、たとえばゲート電極２２に注入される
フッ素イオンの注入エネルギーが大き過ぎる場合でも、
そのフッ素イオンが窒化膜２０を貫通してチャネル領域
に入ることはない。また、製造工程またはその後の使用
環境においてナトリウムイオンが窒化膜２０を貫通して
チャネル領域に入ることもない。 【効果】 フッ素イオンまたはナトリウムイオンがチャ
ネル領域に混入するのを防止でき、ＭＯＳＦＥＴの特性
変動を確実に防止できる。
介挿された窒化膜２０の膜構造が緻密なため、フッ素イ
オンやナトリウムイオンが窒化膜２０中に入ることはな
い。したがって、たとえばゲート電極２２に注入される
フッ素イオンの注入エネルギーが大き過ぎる場合でも、
そのフッ素イオンが窒化膜２０を貫通してチャネル領域
に入ることはない。また、製造工程またはその後の使用
環境においてナトリウムイオンが窒化膜２０を貫通して
チャネル領域に入ることもない。 【効果】 フッ素イオンまたはナトリウムイオンがチャ
ネル領域に混入するのを防止でき、ＭＯＳＦＥＴの特性
変動を確実に防止できる。
Description
【０００１】
【産業上の利用分野】この発明はＭＯＳＦＥＴおよびそ
の製造方法に関し、特にたとえば、スイッチング電源，
ＡＣアダプタ，バッテリチャージャ，モータ制御回路，
インバータ照明またはＤＣ／ＤＣコンバータ等に適用さ
れる、ＭＯＳＦＥＴおよびその製造方法に関する。
の製造方法に関し、特にたとえば、スイッチング電源，
ＡＣアダプタ，バッテリチャージャ，モータ制御回路，
インバータ照明またはＤＣ／ＤＣコンバータ等に適用さ
れる、ＭＯＳＦＥＴおよびその製造方法に関する。
【０００２】
【従来の技術】この種の従来のＭＯＳＦＥＴの一例が特
開平７−１８３５１０号に開示されている。この従来技
術は、Ｐ型ポリシリコンゲート電極にフッ素（Ｆ）イオ
ンを注入して電極中の水素（Ｈ）をトラップし、それに
よって、水素の影響によるＭＯＳＦＥＴの特性劣化、す
なわち界面準位の増大およびそれに伴うゲート閾値電圧
の変動を防止するようにしたものである。そして、この
ＭＯＳＦＥＴを形成する際には、半導体基板の上にゲー
ト酸化膜を介してＰ型ポリシリコンゲート電極を形成し
た後、ゲート電極にフッ素イオンを所定条件で注入する
ようにしていた。
開平７−１８３５１０号に開示されている。この従来技
術は、Ｐ型ポリシリコンゲート電極にフッ素（Ｆ）イオ
ンを注入して電極中の水素（Ｈ）をトラップし、それに
よって、水素の影響によるＭＯＳＦＥＴの特性劣化、す
なわち界面準位の増大およびそれに伴うゲート閾値電圧
の変動を防止するようにしたものである。そして、この
ＭＯＳＦＥＴを形成する際には、半導体基板の上にゲー
ト酸化膜を介してＰ型ポリシリコンゲート電極を形成し
た後、ゲート電極にフッ素イオンを所定条件で注入する
ようにしていた。
【０００３】
【発明が解決しようとする課題】一般に、ＭＯＳＦＥＴ
では、ゲート電極の直下の半導体基板にチャネル領域が
形成され、チャネル領域の不純物濃度を調整することに
よってその電気的特性が決定される。したがって、チャ
ネル領域の不純物濃度は、常に一定に保持されなければ
ならない。しかしながら、上述の従来技術では、フッ素
イオンの注入条件（注入エネルギー，ドーズ量，温度お
よび圧力等）を厳密に制御するのが困難なため、ゲート
電極に注入すべきフッ素イオンがゲート酸化膜を貫通し
てチャネル領域にまで達する恐れがあった。また、Ｐ型
ポリシリコンゲート電極に含まれるボロン（Ｂ）にはナ
トリウム（Ｎａ）イオンをトラップする機能がないた
め、製造工程またはその後の使用環境においてナトリウ
ムイオンがゲート電極およびゲート酸化膜を通してチャ
ネル領域に混入される恐れがあった。したがって、従来
技術では、ＭＯＳＦＥＴの特性変動を防止することがで
きなかった。
では、ゲート電極の直下の半導体基板にチャネル領域が
形成され、チャネル領域の不純物濃度を調整することに
よってその電気的特性が決定される。したがって、チャ
ネル領域の不純物濃度は、常に一定に保持されなければ
ならない。しかしながら、上述の従来技術では、フッ素
イオンの注入条件（注入エネルギー，ドーズ量，温度お
よび圧力等）を厳密に制御するのが困難なため、ゲート
電極に注入すべきフッ素イオンがゲート酸化膜を貫通し
てチャネル領域にまで達する恐れがあった。また、Ｐ型
ポリシリコンゲート電極に含まれるボロン（Ｂ）にはナ
トリウム（Ｎａ）イオンをトラップする機能がないた
め、製造工程またはその後の使用環境においてナトリウ
ムイオンがゲート電極およびゲート酸化膜を通してチャ
ネル領域に混入される恐れがあった。したがって、従来
技術では、ＭＯＳＦＥＴの特性変動を防止することがで
きなかった。
【０００４】それゆえに、この発明の主たる目的は、フ
ッ素イオンまたはナトリウムイオンの影響による電気的
特性の変動を確実に防止できるＭＯＳＦＥＴを提供する
ことである。
ッ素イオンまたはナトリウムイオンの影響による電気的
特性の変動を確実に防止できるＭＯＳＦＥＴを提供する
ことである。
【０００５】
【課題を解決するための手段】第１の発明は、ゲート酸
化膜の上のゲート電極にフッ素イオンを注入したＭＯＳ
ＦＥＴにおいて、ゲート電極とゲート酸化膜との間に窒
化膜を介挿したことを特徴とする、ＭＯＳＦＥＴであ
る。第２の発明は、基板の上にゲート酸化膜を形成し、
ゲート酸化膜の上に窒化膜を形成し、窒化膜の上にゲー
ト電極を形成し、ゲート電極における窒化膜との界面近
傍にフッ素イオンを注入する、ＭＯＳＦＥＴの製造方法
である。
化膜の上のゲート電極にフッ素イオンを注入したＭＯＳ
ＦＥＴにおいて、ゲート電極とゲート酸化膜との間に窒
化膜を介挿したことを特徴とする、ＭＯＳＦＥＴであ
る。第２の発明は、基板の上にゲート酸化膜を形成し、
ゲート酸化膜の上に窒化膜を形成し、窒化膜の上にゲー
ト電極を形成し、ゲート電極における窒化膜との界面近
傍にフッ素イオンを注入する、ＭＯＳＦＥＴの製造方法
である。
【０００６】
【作用】ゲート電極とゲート酸化膜との間に介挿された
窒化膜の膜構造が緻密なため、フッ素イオンやナトリウ
ムイオンが窒化膜中に入ることは物理的に不可能であ
る。したがって、たとえばゲート電極に注入されるフッ
素イオンの注入エネルギーが大き過ぎる場合でも、その
フッ素イオンが窒化膜を貫通してチャネル領域に入るこ
とはない。また、製造工程またはその後の使用環境にお
いてナトリウムイオンが窒化膜を貫通してチャネル領域
に入ることもない。
窒化膜の膜構造が緻密なため、フッ素イオンやナトリウ
ムイオンが窒化膜中に入ることは物理的に不可能であ
る。したがって、たとえばゲート電極に注入されるフッ
素イオンの注入エネルギーが大き過ぎる場合でも、その
フッ素イオンが窒化膜を貫通してチャネル領域に入るこ
とはない。また、製造工程またはその後の使用環境にお
いてナトリウムイオンが窒化膜を貫通してチャネル領域
に入ることもない。
【０００７】
【発明の効果】この発明によれば、フッ素イオンまたは
ナトリウムイオンを窒化膜により遮断できるので、これ
らのイオンがチャネル領域に混入するのを防止でき、こ
れらのイオンの影響による電気的特性の変動を確実に防
止できる。この発明の上述の目的，その他の目的，特徴
および利点は、図面を参照して行う以下の実施例の詳細
な説明から一層明らかとなろう。
ナトリウムイオンを窒化膜により遮断できるので、これ
らのイオンがチャネル領域に混入するのを防止でき、こ
れらのイオンの影響による電気的特性の変動を確実に防
止できる。この発明の上述の目的，その他の目的，特徴
および利点は、図面を参照して行う以下の実施例の詳細
な説明から一層明らかとなろう。
【０００８】
【実施例】図１に示すこの実施例のＭＯＳＦＥＴ１０
は、第１導電型（以下、「ｐ型」という。）の本体部１
２ａとｐ- 型のエピタキシャル層１２ｂとを有する半導
体基板１２を含み、半導体基板１２の下面にはドレイン
電極１４が形成され、半導体基板１２の上部には第２導
電型（以下、「ｎ型」という。）の主拡散領域１６が形
成される。また、半導体基板１２の上面にはゲート酸化
膜１８および窒化膜２０を介して、少なくとも一つの窓
２２ａを有するゲート電極２２が形成される。ゲート電
極２２には、これを所定の電気抵抗値でｐ型化するため
のボロン（Ｂ）イオンが混入され、また、ゲート電極２
２における窒化膜２０との界面近傍には、水素（Ｈ）を
トラップするためのフッ素（Ｆ）イオンが注入される。
そして、半導体基板１２の上部には窓２２ａの周縁部に
おけるゲート電極２２に関連してｎ- 型チャネル拡散領
域２４およびｎ型ソース拡散領域２６が形成され、ゲー
ト電極２２の上には絶縁膜２８が形成され、絶縁膜２８
の上にはコンタクトホール３０を通してソース拡散領域
２６に導通する金属配線層（ソース電極）３２が形成さ
れる。
は、第１導電型（以下、「ｐ型」という。）の本体部１
２ａとｐ- 型のエピタキシャル層１２ｂとを有する半導
体基板１２を含み、半導体基板１２の下面にはドレイン
電極１４が形成され、半導体基板１２の上部には第２導
電型（以下、「ｎ型」という。）の主拡散領域１６が形
成される。また、半導体基板１２の上面にはゲート酸化
膜１８および窒化膜２０を介して、少なくとも一つの窓
２２ａを有するゲート電極２２が形成される。ゲート電
極２２には、これを所定の電気抵抗値でｐ型化するため
のボロン（Ｂ）イオンが混入され、また、ゲート電極２
２における窒化膜２０との界面近傍には、水素（Ｈ）を
トラップするためのフッ素（Ｆ）イオンが注入される。
そして、半導体基板１２の上部には窓２２ａの周縁部に
おけるゲート電極２２に関連してｎ- 型チャネル拡散領
域２４およびｎ型ソース拡散領域２６が形成され、ゲー
ト電極２２の上には絶縁膜２８が形成され、絶縁膜２８
の上にはコンタクトホール３０を通してソース拡散領域
２６に導通する金属配線層（ソース電極）３２が形成さ
れる。
【０００９】なお、図１はＭＯＳＦＥＴ１０を構成する
最小単位を図示したものであり、実際には、この構造が
水平方向に連続して形成され、ゲート電極２２が素子全
体に連続して形成される。以下には、図２〜図４に従っ
て、ＭＯＳＦＥＴ１０の製造方法を説明する。まず、図
２（Ａ）に示すように、シリコン（Ｓｉ）からなるｐ型
本体部１２ａの上にｐ- 型エピタキシャル層１２ｂをＣ
ＶＤ法により形成し、その上に酸化膜３４を熱酸化法に
より形成し、酸化膜３４の一部をエッチングにより除去
して窓３６を形成する。そして、この窓３６から半導体
基板１２の上部にリン（Ｐ）イオンを注入する。続い
て、図２（Ｂ）に示すように、リンを熱拡散させて主拡
散領域１６を形成する。そして、半導体基板１２の上面
の不要な熱酸化膜３８をエッチングにより除去した後、
図２（Ｃ）に示すように、半導体基板１２の上面に厚さ
３００〜１０００Å程度の酸化膜（ＳｉＯ2 ）１８を熱
酸化法により形成し、その上に厚さ５００〜７００Å程
度の窒化膜（ＳｉＮ）２０をＣＶＤ法により形成し、さ
らにその上に厚さ３０００〜１００００Å程度のポリシ
リコン膜（ｐｏｌｙ−Ｓｉ）４０をＣＶＤ法により形成
する。
最小単位を図示したものであり、実際には、この構造が
水平方向に連続して形成され、ゲート電極２２が素子全
体に連続して形成される。以下には、図２〜図４に従っ
て、ＭＯＳＦＥＴ１０の製造方法を説明する。まず、図
２（Ａ）に示すように、シリコン（Ｓｉ）からなるｐ型
本体部１２ａの上にｐ- 型エピタキシャル層１２ｂをＣ
ＶＤ法により形成し、その上に酸化膜３４を熱酸化法に
より形成し、酸化膜３４の一部をエッチングにより除去
して窓３６を形成する。そして、この窓３６から半導体
基板１２の上部にリン（Ｐ）イオンを注入する。続い
て、図２（Ｂ）に示すように、リンを熱拡散させて主拡
散領域１６を形成する。そして、半導体基板１２の上面
の不要な熱酸化膜３８をエッチングにより除去した後、
図２（Ｃ）に示すように、半導体基板１２の上面に厚さ
３００〜１０００Å程度の酸化膜（ＳｉＯ2 ）１８を熱
酸化法により形成し、その上に厚さ５００〜７００Å程
度の窒化膜（ＳｉＮ）２０をＣＶＤ法により形成し、さ
らにその上に厚さ３０００〜１００００Å程度のポリシ
リコン膜（ｐｏｌｙ−Ｓｉ）４０をＣＶＤ法により形成
する。
【００１０】そして、図３（Ｄ）に示すように、ポリシ
リコン膜４０にボロン（Ｂ）イオンを所定条件で注入す
るとともにボロンを熱拡散させることによって、所定の
電気抵抗を有するｐ型ポリシリコンゲート電極２２を形
成する。続いて、図３（Ｅ）に示すように、ゲート電極
２２における窒化膜２０との界面近傍にフッ素（Ｆ）イ
オンを所定条件（たとえば、加速エネルギー：５０〜１
００ＫｅＶ、ドーズ量：１×１０13〜１×１０15atoms/
cm2 ）で注入する。このとき、加速エネルギーが大き過
ぎた場合でも、膜構造が緻密な窒化膜２０によってフッ
素イオンが物理的に遮断されるので、フッ素イオンが半
導体基板１２に混入することはない。そして、図３
（Ｆ）に示すように、ゲート電極２２の一部をエッチン
グにより除去して窓２２ａを形成し、この窓２２ａから
半導体基板１２の上部にリン（Ｐ）イオンを所定条件で
注入する。
リコン膜４０にボロン（Ｂ）イオンを所定条件で注入す
るとともにボロンを熱拡散させることによって、所定の
電気抵抗を有するｐ型ポリシリコンゲート電極２２を形
成する。続いて、図３（Ｅ）に示すように、ゲート電極
２２における窒化膜２０との界面近傍にフッ素（Ｆ）イ
オンを所定条件（たとえば、加速エネルギー：５０〜１
００ＫｅＶ、ドーズ量：１×１０13〜１×１０15atoms/
cm2 ）で注入する。このとき、加速エネルギーが大き過
ぎた場合でも、膜構造が緻密な窒化膜２０によってフッ
素イオンが物理的に遮断されるので、フッ素イオンが半
導体基板１２に混入することはない。そして、図３
（Ｆ）に示すように、ゲート電極２２の一部をエッチン
グにより除去して窓２２ａを形成し、この窓２２ａから
半導体基板１２の上部にリン（Ｐ）イオンを所定条件で
注入する。
【００１１】その後、図４（Ｇ）に示すように、リンを
熱拡散させてチャネル拡散領域２４を形成する。この工
程では、ゲート電極２２の表面に不要な熱酸化膜４２が
形成されるため、次工程では、この熱酸化膜４２をエッ
チングにより除去する。なお、チャネル拡散領域２４の
一部がチャネル領域となるため、チャネル拡散領域２４
の不純物濃度はＭＯＳＦＥＴ１０（図１）の電気的特性
を決定する重要な要因となる。したがって、チャネル拡
散領域２４を形成する工程では、チャネル領域の不純物
濃度を厳密に調整する必要がある。そして、図４（Ｈ）
に示すように、窒化膜２０およびゲート電極２２の上に
酸化膜４４を形成し、続いて、図４（Ｉ）に示すよう
に、酸化膜４４をエッチングして窓２２ａの中央にマス
ク４４ａを形成し、ゲート電極２２とマスク４４ａとの
間から半導体基板１２の上部にボロン（Ｂ）イオンを所
定条件で注入する。
熱拡散させてチャネル拡散領域２４を形成する。この工
程では、ゲート電極２２の表面に不要な熱酸化膜４２が
形成されるため、次工程では、この熱酸化膜４２をエッ
チングにより除去する。なお、チャネル拡散領域２４の
一部がチャネル領域となるため、チャネル拡散領域２４
の不純物濃度はＭＯＳＦＥＴ１０（図１）の電気的特性
を決定する重要な要因となる。したがって、チャネル拡
散領域２４を形成する工程では、チャネル領域の不純物
濃度を厳密に調整する必要がある。そして、図４（Ｈ）
に示すように、窒化膜２０およびゲート電極２２の上に
酸化膜４４を形成し、続いて、図４（Ｉ）に示すよう
に、酸化膜４４をエッチングして窓２２ａの中央にマス
ク４４ａを形成し、ゲート電極２２とマスク４４ａとの
間から半導体基板１２の上部にボロン（Ｂ）イオンを所
定条件で注入する。
【００１２】続いて、図５（Ｊ）に示すように、ボロン
を熱拡散させてソース拡散領域２６を形成する。そし
て、マスク４４ａをエッチングにより除去した後、図５
（Ｋ）に示すように、窒化膜２０およびゲート電極２２
の上にリン含有酸化シリコン（ＰＳＧ）からなる絶縁膜
２８を形成し、絶縁膜２８，窒化膜２０および酸化膜１
８の一部をエッチングにより除去してコンタクトホール
３０を形成する。そして、図１に示すように、絶縁膜２
８の上にソース拡散領域２６に導通する金属配線層３２
をアルミニウム（Ａｌ）を主成分とする金属のスパッタ
リングによって形成し、半導体基板１２の下面にドレイ
ン電極１４をアルミニウム（Ａｌ）を主成分とする金属
のスパッタリングによって形成する。
を熱拡散させてソース拡散領域２６を形成する。そし
て、マスク４４ａをエッチングにより除去した後、図５
（Ｋ）に示すように、窒化膜２０およびゲート電極２２
の上にリン含有酸化シリコン（ＰＳＧ）からなる絶縁膜
２８を形成し、絶縁膜２８，窒化膜２０および酸化膜１
８の一部をエッチングにより除去してコンタクトホール
３０を形成する。そして、図１に示すように、絶縁膜２
８の上にソース拡散領域２６に導通する金属配線層３２
をアルミニウム（Ａｌ）を主成分とする金属のスパッタ
リングによって形成し、半導体基板１２の下面にドレイ
ン電極１４をアルミニウム（Ａｌ）を主成分とする金属
のスパッタリングによって形成する。
【００１３】この実施例によれば、膜構造が緻密な窒化
膜２０によってフッ素イオンやナトリウムイオンを物理
的に遮断できる。したがって、製造工程やその後の使用
環境において、これらのイオンがゲート電極２２側から
窒化膜２０を通ってチャネル領域に浸入するのを防止で
き、ＭＯＳＦＥＴ１０の特性変動を防止できる。また、
ゲート電極２２に注入したフッ素イオンによってゲート
電極２２中の水素をトラップできるので、水素の影響に
よるＭＯＳＦＥＴ１０の特性劣化（ゲート閾値電圧の変
動等）を防止できる。
膜２０によってフッ素イオンやナトリウムイオンを物理
的に遮断できる。したがって、製造工程やその後の使用
環境において、これらのイオンがゲート電極２２側から
窒化膜２０を通ってチャネル領域に浸入するのを防止で
き、ＭＯＳＦＥＴ１０の特性変動を防止できる。また、
ゲート電極２２に注入したフッ素イオンによってゲート
電極２２中の水素をトラップできるので、水素の影響に
よるＭＯＳＦＥＴ１０の特性劣化（ゲート閾値電圧の変
動等）を防止できる。
【図１】この発明の一実施例を示す図解図である。
【図２】図１実施例の製造方法を示す工程図である。
【図３】図１実施例の製造方法を示す工程図である。
【図４】図１実施例の製造方法を示す工程図である。
【図５】図１実施例の製造方法を示す工程図である。
１０ …ＭＯＳＦＥＴ １２ …半導体基板 １４ …ドレイン電極 １６ …主拡散領域 １８ …ゲート酸化膜 ２０ …窒化膜 ２２ …ゲート電極 ２４ …チャネル拡散領域 ２６ …ソース拡散領域 ２８ …絶縁膜 ３２ …金属配線層
Claims (3)
- 【請求項１】ゲート酸化膜の上のゲート電極にフッ素イ
オンを注入したＭＯＳＦＥＴにおいて、 前記ゲート電極と前記ゲート酸化膜との間に窒化膜を介
挿したことを特徴とする、ＭＯＳＦＥＴ。 - 【請求項２】前記窒化膜は５００Å以上の膜厚を有す
る、請求項１記載のＭＯＳＦＥＴ。 - 【請求項３】基板の上にゲート酸化膜を形成し、 前記ゲート酸化膜の上に窒化膜を形成し、 前記窒化膜の上にゲート電極を形成し、 前記ゲート電極における前記窒化膜との界面近傍にフッ
素イオンを注入する、ＭＯＳＦＥＴの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10149989A JPH11345964A (ja) | 1998-05-29 | 1998-05-29 | Ｍｏｓｆｅｔおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10149989A JPH11345964A (ja) | 1998-05-29 | 1998-05-29 | Ｍｏｓｆｅｔおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11345964A true JPH11345964A (ja) | 1999-12-14 |
Family
ID=15487042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10149989A Withdrawn JPH11345964A (ja) | 1998-05-29 | 1998-05-29 | Ｍｏｓｆｅｔおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11345964A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103443926A (zh) * | 2011-02-12 | 2013-12-11 | 飞思卡尔半导体公司 | 半导体器件及相关制造方法 |
| CN104952917A (zh) * | 2015-07-03 | 2015-09-30 | 电子科技大学 | 一种碳化硅vdmos器件 |
| WO2016063630A1 (ja) * | 2014-10-24 | 2016-04-28 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| JP2018101796A (ja) * | 2013-11-08 | 2018-06-28 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| US10340344B2 (en) | 2013-11-08 | 2019-07-02 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method for manufacturing the same |
-
1998
- 1998-05-29 JP JP10149989A patent/JPH11345964A/ja not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103443926A (zh) * | 2011-02-12 | 2013-12-11 | 飞思卡尔半导体公司 | 半导体器件及相关制造方法 |
| JP2014508409A (ja) * | 2011-02-12 | 2014-04-03 | フリースケール セミコンダクター インコーポレイテッド | 半導体素子及び関連する形成方法 |
| US9105495B2 (en) | 2011-02-12 | 2015-08-11 | Freescale Semiconductor, Inc. | Semiconductor device and related fabrication methods |
| JP2018101796A (ja) * | 2013-11-08 | 2018-06-28 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| US10340344B2 (en) | 2013-11-08 | 2019-07-02 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method for manufacturing the same |
| WO2016063630A1 (ja) * | 2014-10-24 | 2016-04-28 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| JP2016086064A (ja) * | 2014-10-24 | 2016-05-19 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| CN106716609A (zh) * | 2014-10-24 | 2017-05-24 | 住友电气工业株式会社 | 碳化硅半导体装置 |
| US10014258B2 (en) | 2014-10-24 | 2018-07-03 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device having gate electrode |
| CN104952917A (zh) * | 2015-07-03 | 2015-09-30 | 电子科技大学 | 一种碳化硅vdmos器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3383377B2 (ja) | トレンチ構造の縦型のノーマリーオン型のパワーｍｏｓｆｅｔおよびその製造方法 | |
| KR100328133B1 (ko) | 전계효과에의해제어가능한수직반도체소자 | |
| US6872611B2 (en) | Method of manufacturing transistor | |
| EP0918353A1 (en) | A method of manufacturing a recessed insulated gate field-effect semiconductor device | |
| US5981997A (en) | Horizontal field effect transistor and method of manufacturing the same | |
| US4841347A (en) | MOS VLSI device having shallow junctions and method of making same | |
| JPS61156882A (ja) | 二重拡散形絶縁ゲ−ト電界効果トランジスタ及びその製造方法 | |
| JPH11191559A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| US4507846A (en) | Method for making complementary MOS semiconductor devices | |
| US6146947A (en) | Insulated gate type field effect transistor and method of manufacturing the same | |
| EP0273047B1 (en) | Bidirectional vertical power mos device and fabrication method | |
| US20020081784A1 (en) | Semiconductor device | |
| JPH11345964A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| US5118638A (en) | Method for manufacturing MOS type semiconductor devices | |
| US6451645B1 (en) | Method for manufacturing semiconductor device with power semiconductor element and diode | |
| JP3464382B2 (ja) | 縦型二重拡散ｍｏｓｆｅｔの製造方法 | |
| US4700460A (en) | Method for fabricating bidirectional vertical power MOS device | |
| JPH09223797A (ja) | 半導体装置の製造方法 | |
| JPH0656855B2 (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
| US5215936A (en) | Method of fabricating a semiconductor device having a lightly-doped drain structure | |
| JPH0613606A (ja) | 半導体装置 | |
| JPS5868979A (ja) | 半導体装置 | |
| JP2757491B2 (ja) | 半導体装置の製造方法 | |
| JPH11168210A (ja) | 半導体装置の製造方法 | |
| JP3620475B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050802 |