JP4539684B2 - 炭化珪素半導体装置およびその製造方法 - Google Patents
炭化珪素半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4539684B2 JP4539684B2 JP2007164093A JP2007164093A JP4539684B2 JP 4539684 B2 JP4539684 B2 JP 4539684B2 JP 2007164093 A JP2007164093 A JP 2007164093A JP 2007164093 A JP2007164093 A JP 2007164093A JP 4539684 B2 JP4539684 B2 JP 4539684B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- type
- electrode
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 39
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010410 layer Substances 0.000 claims description 95
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 60
- 239000011229 interlayer Substances 0.000 claims description 29
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 27
- 238000009792 diffusion process Methods 0.000 claims description 23
- 239000012535 impurity Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 22
- 230000004888 barrier function Effects 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 7
- 239000002344 surface layer Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 108091006146 Channels Proteins 0.000 claims 10
- 102000004129 N-Type Calcium Channels Human genes 0.000 claims 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 claims 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 35
- 239000007772 electrode material Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004883 computer application Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000001698 pyrogenic effect Effects 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0485—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31608—Deposition of SiO2
- H01L21/31612—Deposition of SiO2 on a silicon body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
- H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
本発明の第1実施形態について説明する。本実施形態は、蓄積型のプレーナ型MOSFETを備えたSiC半導体装置に対して本発明の一実施形態を適用したものである。図1に、SiC半導体装置に備えられたプレーナ型MOSFETの断面構成を示し、この図を参照して、本実施形態のSiC半導体装置の構造について説明する。
まず、n+型の基板1を用意したのち、基板1の主表面にn型ドリフト層2を不純物濃度が1×1016cm-3程度、厚さが10μmとなるようにエピタキシャル成長させる。次に、n型ドリフト層2の表面に、p型ベース領域3の形成予定領域が開口するLTO等で構成されるマスク20を配置したのち、マスク20上からp型不純物(例えばAl)のイオン注入を行う。
p型ベース領域3の上に、例えば、1×1016cm-3程度の濃度、膜厚(深さ)を0.3μmとした表面チャネル層4をエピタキシャル成長させる。
次いで、例えばLTO等のマスクを成膜したのち、フォトリソグラフィ工程を経て、ボディp型層5の形成予定領域においてマスクを開口させる。そして、マスク上からAlをイオン注入する。また、マスクを除去した後、例えばLTO等のマスクを成膜し、基板表面を保護した後、基板1の裏面からPをイオン注入する。さらに、マスクを除去後、例えばLTO等のマスクをもう一度成膜し、フォトリソグラフィ工程を経て、n+型ソース領域6、7の形成予定領域上においてマスクを開口させる。その後、n型不純物として例えばPをイオン注入する。そして、マスクを除去したのち、例えば、1600℃、30分間の活性化アニールを行うことで、注入されたp型不純物およびn型不純物を活性化させる。これにより、ボディp型層5やn+型ソース領域6、7さらにはドレインコンタクト領域13が形成される。
ゲート酸化膜形成工程を行い、ゲート酸化膜8を形成する。具体的には、ウェット雰囲気を用いたパイロジェニック法によるゲート酸化によりゲート酸化膜8を形成している。
ゲート酸化膜8の表面にn型不純物をドーピングしたポリシリコン層を例えば600℃の温度下で440nm程度成膜したのち、フォトリソグラフィ・エッチングにて形成されたレジストをマスクとして用いてポリシリコン層およびゲート酸化膜8をパターニングする。これにより、ゲート電極9が形成される。
ウェハ表面全面に、例えばプラズマCVDにより、420℃でBPSG絶縁膜10aを100〜500nm程度成膜し、その後、例えば、930℃、20分間、ウェット雰囲気中でのリフロー処理を行う。
BPSG絶縁膜10aの表面にレジスト22を配置し、フォトリソグラフィ・エッチングにてレジスト22をパターニングする。そして、このレジスト22をマスクとしてBPSG絶縁膜10aをエッチングすることで、ボディp型層5やn+型ソース領域6、7に繋がるコンタクトホール11aを形成すると共に、ゲート電極9に繋がるコンタクトホール11bを本図とは別断面に形成する。
レジスト22を除去した後、コンタクトホール11a、11b内を含めてBPSG絶縁膜10aをすべて覆うように、CVD法等により、Ni拡散のバリア層となるTEOS膜10bを10〜数十nm程度成膜する。
TEOS膜10bの表面にレジスト23を配置し、フォトリソグラフィ・エッチングにてレジスト23をパターニングする。そして、このレジスト23をマスクとしてTEOS膜10bをエッチングすることで、TEOS膜10bに再びコンタクトホール11a、11bを形成する。これにより、BPSG絶縁膜10aの表面は、コンタクトホール11a、11bの側壁を構成する部分まですべてTEOS膜10bにて覆われた状態となり、後工程でソース電極12を形成しても、ソース電極12の下地配線電極12aとBPSG絶縁膜10aとが殆ど接触しないようにできる。
そして、コンタクトホール11a、11b内を埋め込むようにNiまたはTi/Niからなるコンタクト金属層(図示せず)を成膜したのち、コンタクト金属層をパターニングすることで、ボディp型層5およびn+型ソース領域6、7やゲート電極9に電気的に接続されたコンタクト部5a〜7a、9aが形成される。
また、ドレインコンタクト領域13と接するように、基板1の裏面側にNiによるドレイン電極14を形成する。そして、例えばAr雰囲気下での700℃以下の熱処理により電極シンタ処理を行うことで、各コンタクト部5a〜7a、9aおよびドレイン電極14をオーミック接触とする。このとき、ボディp型層5、n+型ソース領域6、7、ゲート電極9およびドレインコンタクト領域13が上記のように高濃度とされているため、高温の熱処理工程などを行わなくても、十分に各種コンタクト部5a〜7aやドレイン電極14がオーミック接触となる。
上記第1実施形態では、BPSG絶縁膜10aのバリア膜としてTEOS膜10bを例に挙げたが、TEOS膜10bに限らず、熱酸化膜等の酸化膜や窒化膜のような絶縁膜であっても、BPSG絶縁膜10aへのNi拡散の防止効果を得ることができるため、他の絶縁膜であっても構わない。
Claims (8)
- 炭化珪素からなる基板(1)と、
前記基板(1)の上に形成されたn型の炭化珪素からなるドリフト層(2)と、
前記ドリフト層(2)内における該ドリフト層(2)の表層部に形成されたp型のベース領域(3)と、
前記ベース領域(3)内に形成され、かつ、前記ドリフト層(2)よりも高不純物濃度の炭化珪素にて構成されたn型のソース領域(6、7)と、
前記ベース領域(3)および前記ドリフト層(2)の表面上に形成され、前記ドリフト層(2)と前記ソース領域(6、7)との間を繋ぐように形成された炭化珪素からなるn型のチャネル層(4)と、
前記チャネル層(4)および前記ソース領域(6、7)の表面に形成されたゲート酸化膜(8)と、
前記ゲート酸化膜(8)の上に形成されたゲート電極(9)と、
前記ゲート電極(9)上に形成され、かつ、前記ベース領域(3)および前記ソース領域(6、7)に繋がるコンタクトホール(11a)が形成された層間絶縁膜(10)と、
前記コンタクトホール(11a)を通じて前記ベース領域(3)および前記ソース領域(6、7)に電気的に接続されたソース電極(12)と、
前記基板(1)の裏面側に形成されたドレイン電極(14)とを備え、
前記ゲート電極(9)への印加電圧を制御することで前記チャネル層(4)に形成されるチャネルを制御し、前記ソース領域(6、7)および前記ドリフト層(2)を介して、前記ソース電極(12)および前記ドレイン電極(14)の間に電流を流すMOS構造の半導体素子が構成された炭化珪素半導体装置において、
前記ソース電極(12)は、Niを含むn型半導体に対するオーミック材料で構成され、前記層間絶縁膜(10)の表面上に形成されると共に、前記ソース領域(6、7)と電気的に接続される下地配線電極(12a)と、前記下地配線電極(12a)の上に形成され、前記ベース領域と電気的に接続されるp型半導体に対するオーミック材料で構成された上層配線電極(12b)とを有し、
前記層間絶縁膜(10)は、前記ゲート電極(9)の表面に形成されたBPSG絶縁膜(10a)と、前記BPSG絶縁膜(10a)の表面および該BPSG絶縁膜(10a)のうち前記コンタクトホール(11a)の側壁となる部分の表面を覆うように形成され、前記下地配線電極(12a)に含まれるNiの拡散を抑制するバリア層(10b)とを有した構成とされていることを特徴とする炭化珪素半導体装置。 - 炭化珪素からなる基板(1)と、
前記基板(1)の上に形成されたn型の炭化珪素からなるドリフト層(2)と、
前記ドリフト層(2)内における該ドリフト層(2)の表層部に形成されたp型のベース領域(3)と、
前記ベース領域(3)内に形成され、かつ、前記ドリフト層(2)よりも高不純物濃度の炭化珪素にて構成されたn型のソース領域(6、7)と、
前記ドリフト層(2)、前記ベース領域(3)および前記ソース領域(6、7)の表面上に形成されたゲート酸化膜(8)と、
前記ゲート酸化膜(8)の上に形成されたゲート電極(9)と、
前記ゲート電極(9)上に形成され、かつ、前記ベース領域(3)および前記ソース領域(6、7)に繋がるコンタクトホール(11a)が形成された層間絶縁膜(10)と、
前記コンタクトホール(11a)を通じて前記ベース領域(3)および前記ソース領域(6、7)に電気的に接続されたソース電極(12)と、
前記基板(1)の裏面側に形成されたドレイン電極(14)とを備え、
前記ゲート電極(9)への印加電圧を制御することで前記ベース領域(3)のうち前記ゲート絶縁膜(8)を挟んで前記ゲート電極(9)と対向する部分に形成されるチャネルを制御し、前記ソース領域(6、7)および前記ドリフト層(2)を介して、前記ソース電極(12)および前記ドレイン電極(14)の間に電流を流すMOS構造の半導体素子が構成された炭化珪素半導体装置において、
前記ソース電極(12)は、Niを含むn型半導体に対するオーミック材料で構成され、前記層間絶縁膜(10)の表面上に形成されると共に、前記ソース領域(6、7)と電気的に接続される下地配線電極(12a)と、前記下地配線電極(12a)の上に形成され、前記ベース領域と電気的に接続される上層配線電極(12b)とを有し、
前記層間絶縁膜(10)は、前記ゲート電極(9)の表面に形成されたBPSG絶縁膜(10a)と、前記BPSG絶縁膜(10a)の表面および該BPSG絶縁膜(10a)のうち前記コンタクトホール(11a)の側壁となる部分の表面を覆うように形成され、前記下地配線電極(12a)に含まれるNiの拡散を抑制するバリア層(10b)とを有した構成とされていることを特徴とする炭化珪素半導体装置。 - 前記バリア層(10b)は酸化膜もしくは窒化膜であることを特徴とする請求項1または2に記載の炭化珪素半導体装置。
- 前記バリア層(10b)はTEOS膜であることを特徴とする請求項3に記載の炭化珪素半導体装置。
- 前記バリア層(10b)は10〜数十nmの厚みであることを特徴とする請求項1ないし4のいずれか1つに記載の炭化珪素半導体装置。
- 前記BPSG絶縁膜(10a)は100〜500nmの厚みであることを特徴とする請求項1ないし5のいずれか1つに記載の炭化珪素半導体装置。
- 炭化珪素からなる基板(1)の上にn型の炭化珪素からなるドリフト層(2)を形成する工程と、
前記ドリフト層(2)内における該ドリフト層(2)の表層部にp型のベース領域(3)を形成する工程と、
前記ベース領域(3)および前記ドリフト層(2)の表面上に炭化珪素からなるn型のチャネル層(4)を形成する工程と、
前記チャネル層(4)および前記ベース領域(3)に対して、p型不純物をイオン注入することで前記チャネル層(4)および前記ベース領域(3)内に前記ベース領域(3)よりも高不純物濃度となるp型のボディ層(5)を形成すると共に、n型不純物をイオン注入することで、前記チャネル層(4)および前記ベース領域(3)内に前記ドリフト層(2)よりも高不純物濃度となるn型のソース領域(6、7)を形成する工程と、
前記チャネル層(4)および前記ソース領域(6、7)の表面にゲート酸化膜(8)を形成する工程と、
前記ゲート酸化膜(8)の上にゲート電極(9)を形成する工程と、
前記ゲート電極(9)上に層間絶縁膜(10)の一部となるBPSG膜(10a)を形成する工程と、
前記BPSG膜(10a)に対して前記ベース領域(3)および前記ソース領域(6、7)に繋がるコンタクトホール(11a)を形成する工程と、
前記コンタクトホール(11a)内を含めて前記BPSG膜(10a)の表面に、前記層間絶縁膜(10)の一部となる絶縁膜で構成されたNiの拡散を抑制するバリア層(10b)を形成する工程と、
前記バリア層(10b)のうち前記コンタクトホール(11a)と対応する場所を除去する工程と、
前記基板(1)の裏面側にドレイン電極(14)を形成する工程と、
前記コンタクトホール(11a)内を含めた前記層間絶縁膜(10)の表面に、n型半導体に対するオーミック材料で構成され、前記ソース領域(6、7)に電気的に接続されるソース電極(12)の一部となる下地配線電極(12a)を形成する工程と、
前記下地配線電極(12a)の上に前記ベース領域(3)と電気的に接続されるp型半導体に対するオーミック材料で構成された上層配線電極(12b)を形成する工程と、を有していることを特徴とする炭化珪素半導体装置の製造方法。 - 炭化珪素からなる基板(1)の上にn型の炭化珪素からなるドリフト層(2)を形成する工程と、
前記ドリフト層(2)内における該ドリフト層(2)の表層部にp型のベース領域(3)を形成する工程と、
前記ベース領域(3)に対してn型不純物をイオン注入することで、前記ベース領域(3)内に前記ドリフト層(2)よりも高不純物濃度となるn型のソース領域(6、7)を形成する工程と、
前記ドリフト層(2)、前記ベース領域(3)および前記ソース領域(6、7)の表面にゲート酸化膜(8)を形成する工程と、
前記ゲート酸化膜(8)の上にゲート電極(9)を形成する工程と、
前記ゲート電極(9)上に層間絶縁膜(10)の一部となるBPSG膜(10a)を形成する工程と、
前記BPSG膜(10a)に対して前記ベース領域(3)および前記ソース領域(6、7)に繋がるコンタクトホール(11a)を形成する工程と、
前記コンタクトホール(11a)内を含めて前記BPSG膜(10a)の表面に、前記層間絶縁膜(10)の一部となる絶縁膜で構成されたNiの拡散を抑制するバリア層(10b)を形成する工程と、
前記バリア層(10b)のうち前記コンタクトホール(11a)と対応する場所を除去する工程と、
前記基板(1)の裏面側にドレイン電極(14)を形成する工程と、
前記コンタクトホール(11a)内を含めた前記層間絶縁膜(10)の表面に、n型半導体に対するオーミック材料で構成され、前記ソース領域(6、7)に電気的に接続されるソース電極(12)の一部となる下地配線電極(12a)を形成する工程と、
前記下地配線電極(12a)の上に前記ベース領域(3)と電気的に接続されるp型半導体に対するオーミック材料で構成された上層配線電極(12b)を形成する工程と、を有していることを特徴とする炭化珪素半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007164093A JP4539684B2 (ja) | 2007-06-21 | 2007-06-21 | 炭化珪素半導体装置およびその製造方法 |
US12/153,031 US8212261B2 (en) | 2007-06-21 | 2008-05-13 | SiC semiconductor device with BPSG insulation film |
EP08009285.1A EP2015364B1 (en) | 2007-06-21 | 2008-05-20 | SiC semiconductor device with BPSG insulation film and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007164093A JP4539684B2 (ja) | 2007-06-21 | 2007-06-21 | 炭化珪素半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009004573A JP2009004573A (ja) | 2009-01-08 |
JP4539684B2 true JP4539684B2 (ja) | 2010-09-08 |
Family
ID=39713962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007164093A Expired - Fee Related JP4539684B2 (ja) | 2007-06-21 | 2007-06-21 | 炭化珪素半導体装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8212261B2 (ja) |
EP (1) | EP2015364B1 (ja) |
JP (1) | JP4539684B2 (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8432012B2 (en) | 2006-08-01 | 2013-04-30 | Cree, Inc. | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
US7728402B2 (en) | 2006-08-01 | 2010-06-01 | Cree, Inc. | Semiconductor devices including schottky diodes with controlled breakdown |
CN101501859B (zh) | 2006-08-17 | 2011-05-25 | 克里公司 | 高功率绝缘栅双极晶体管 |
US8835987B2 (en) | 2007-02-27 | 2014-09-16 | Cree, Inc. | Insulated gate bipolar transistors including current suppressing layers |
US8232558B2 (en) | 2008-05-21 | 2012-07-31 | Cree, Inc. | Junction barrier Schottky diodes with current surge capability |
US8288220B2 (en) * | 2009-03-27 | 2012-10-16 | Cree, Inc. | Methods of forming semiconductor devices including epitaxial layers and related structures |
US8294507B2 (en) | 2009-05-08 | 2012-10-23 | Cree, Inc. | Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits |
US8193848B2 (en) | 2009-06-02 | 2012-06-05 | Cree, Inc. | Power switching devices having controllable surge current capabilities |
US8629509B2 (en) | 2009-06-02 | 2014-01-14 | Cree, Inc. | High voltage insulated gate bipolar transistors with minority carrier diverter |
US8541787B2 (en) | 2009-07-15 | 2013-09-24 | Cree, Inc. | High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability |
US8354690B2 (en) | 2009-08-31 | 2013-01-15 | Cree, Inc. | Solid-state pinch off thyristor circuits |
US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
US8415671B2 (en) | 2010-04-16 | 2013-04-09 | Cree, Inc. | Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices |
US10367089B2 (en) * | 2011-03-28 | 2019-07-30 | General Electric Company | Semiconductor device and method for reduced bias threshold instability |
US9142662B2 (en) | 2011-05-06 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with low source resistance |
US9029945B2 (en) | 2011-05-06 | 2015-05-12 | Cree, Inc. | Field effect transistor devices with low source resistance |
JP5720478B2 (ja) * | 2011-08-05 | 2015-05-20 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
US9373617B2 (en) | 2011-09-11 | 2016-06-21 | Cree, Inc. | High current, low switching loss SiC power module |
JP2014531752A (ja) | 2011-09-11 | 2014-11-27 | クリー インコーポレイテッドCree Inc. | 改善したレイアウトを有するトランジスタを備える高電流密度電力モジュール |
US8618582B2 (en) | 2011-09-11 | 2013-12-31 | Cree, Inc. | Edge termination structure employing recesses for edge termination elements |
US9640617B2 (en) | 2011-09-11 | 2017-05-02 | Cree, Inc. | High performance power module |
US8680587B2 (en) | 2011-09-11 | 2014-03-25 | Cree, Inc. | Schottky diode |
US8664665B2 (en) | 2011-09-11 | 2014-03-04 | Cree, Inc. | Schottky diode employing recesses for elements of junction barrier array |
JP6278549B2 (ja) * | 2012-03-30 | 2018-02-14 | 富士電機株式会社 | 半導体装置 |
JP6007771B2 (ja) * | 2012-12-14 | 2016-10-12 | 豊田合成株式会社 | 半導体装置 |
US9230807B2 (en) * | 2012-12-18 | 2016-01-05 | General Electric Company | Systems and methods for ohmic contacts in silicon carbide devices |
DE112013007095T5 (de) * | 2013-06-17 | 2016-02-25 | Hitachi, Ltd. | Halbleitervorrichtung und Herstellungsverfahren dafür sowie Leistungsumsetzungsvorrichtung |
JP2015046502A (ja) | 2013-08-28 | 2015-03-12 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
JP6588447B2 (ja) | 2014-09-09 | 2019-10-09 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP6267624B2 (ja) * | 2014-10-24 | 2018-01-24 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
CN106796956B (zh) * | 2015-01-16 | 2020-11-27 | 富士电机株式会社 | 碳化硅半导体装置及碳化硅半导体装置的制造方法 |
CN112151600B (zh) * | 2020-10-29 | 2023-04-28 | 湖南国芯半导体科技有限公司 | 一种功率半导体器件的元胞结构及其制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63236317A (ja) * | 1987-03-25 | 1988-10-03 | Toshiba Corp | 半導体装置の製造方法 |
JP2000012846A (ja) * | 1998-06-22 | 2000-01-14 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
JP2005012099A (ja) * | 2003-06-20 | 2005-01-13 | Nissan Motor Co Ltd | 炭化珪素半導体装置の製造方法 |
JP2007096263A (ja) * | 2005-08-31 | 2007-04-12 | Denso Corp | 炭化珪素半導体装置およびその製造方法。 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW280943B (ja) * | 1994-07-15 | 1996-07-11 | Sharp Kk | |
US5510281A (en) * | 1995-03-20 | 1996-04-23 | General Electric Company | Method of fabricating a self-aligned DMOS transistor device using SiC and spacers |
US6218254B1 (en) * | 1999-09-22 | 2001-04-17 | Cree Research, Inc. | Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices |
US6468859B1 (en) * | 1999-09-20 | 2002-10-22 | Micron Technology, Inc. | Method of reducing electrical shorts from the bit line to the cell plate |
JP3878452B2 (ja) * | 2001-10-31 | 2007-02-07 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
JP3559971B2 (ja) | 2001-12-11 | 2004-09-02 | 日産自動車株式会社 | 炭化珪素半導体装置およびその製造方法 |
DE10161125C1 (de) * | 2001-12-12 | 2003-07-31 | Infineon Technologies Ag | Halbleiterbauelement mit optimierter Stromdichte |
KR100481181B1 (ko) * | 2002-11-08 | 2005-04-07 | 삼성전자주식회사 | 반도체소자의 다공성 물질막을 형성하는 방법 |
JP2005038971A (ja) * | 2003-07-17 | 2005-02-10 | Ebara Corp | 半導体装置及びその製造方法 |
US6919636B1 (en) * | 2003-07-31 | 2005-07-19 | Advanced Micro Devices, Inc. | Interconnects with a dielectric sealant layer |
JP2005276978A (ja) | 2004-03-24 | 2005-10-06 | Nissan Motor Co Ltd | オーミック電極構造体の製造方法、オーミック電極構造体、半導体装置の製造方法および半導体装置 |
US7015150B2 (en) * | 2004-05-26 | 2006-03-21 | International Business Machines Corporation | Exposed pore sealing post patterning |
US7564136B2 (en) * | 2006-02-24 | 2009-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integration scheme for Cu/low-k interconnects |
-
2007
- 2007-06-21 JP JP2007164093A patent/JP4539684B2/ja not_active Expired - Fee Related
-
2008
- 2008-05-13 US US12/153,031 patent/US8212261B2/en not_active Expired - Fee Related
- 2008-05-20 EP EP08009285.1A patent/EP2015364B1/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63236317A (ja) * | 1987-03-25 | 1988-10-03 | Toshiba Corp | 半導体装置の製造方法 |
JP2000012846A (ja) * | 1998-06-22 | 2000-01-14 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
JP2005012099A (ja) * | 2003-06-20 | 2005-01-13 | Nissan Motor Co Ltd | 炭化珪素半導体装置の製造方法 |
JP2007096263A (ja) * | 2005-08-31 | 2007-04-12 | Denso Corp | 炭化珪素半導体装置およびその製造方法。 |
Also Published As
Publication number | Publication date |
---|---|
EP2015364A2 (en) | 2009-01-14 |
US20080315211A1 (en) | 2008-12-25 |
EP2015364A3 (en) | 2009-06-03 |
US8212261B2 (en) | 2012-07-03 |
JP2009004573A (ja) | 2009-01-08 |
EP2015364B1 (en) | 2015-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4539684B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP4412335B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP6572423B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5776610B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
US9673288B2 (en) | Silicon carbide semiconductor device including conductivity layer in trench | |
JP2017092368A (ja) | 半導体装置および半導体装置の製造方法 | |
JPWO2017064949A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4751308B2 (ja) | 横型接合型電界効果トランジスタ | |
JP4802542B2 (ja) | 炭化珪素半導体装置 | |
JP2014236189A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2009283540A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP5668414B2 (ja) | 半導体装置の製造方法 | |
JPH11163341A (ja) | 炭化珪素半導体装置 | |
CN111149213A (zh) | 碳化硅半导体装置及其制造方法 | |
JP2011060901A (ja) | 半導体装置および半導体装置の製造方法 | |
KR100813390B1 (ko) | 반도체 장치 및 그 제조 방법 | |
WO2012105170A1 (ja) | 半導体装置およびその製造方法 | |
JP5181545B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
TW200910592A (en) | Semiconductor device | |
WO2014027518A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2018206872A (ja) | 半導体装置 | |
TWI591828B (zh) | Semiconductor device and method of manufacturing the same | |
JP5949305B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP4792645B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP5077185B2 (ja) | 横型接合型電界効果トランジスタおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100614 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4539684 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |