JP4792645B2 - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4792645B2 JP4792645B2 JP2001069186A JP2001069186A JP4792645B2 JP 4792645 B2 JP4792645 B2 JP 4792645B2 JP 2001069186 A JP2001069186 A JP 2001069186A JP 2001069186 A JP2001069186 A JP 2001069186A JP 4792645 B2 JP4792645 B2 JP 4792645B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- region
- layer
- base region
- source region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 23
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 23
- 238000000034 method Methods 0.000 title claims description 14
- 239000010410 layer Substances 0.000 claims description 169
- 230000003647 oxidation Effects 0.000 claims description 49
- 238000007254 oxidation reaction Methods 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 31
- 238000005468 ion implantation Methods 0.000 claims description 30
- 239000002344 surface layer Substances 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 15
- 238000005530 etching Methods 0.000 description 14
- 230000006866 deterioration Effects 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
Description
【０００１】
【発明の属する技術分野】
本発明は炭化珪素半導体装置の製造方法に関し、特に絶縁ゲート型電界効果トランジスタ、とりわけ大電力用の縦型パワーＭＯＳＦＥＴに関するものである。
【０００２】
【従来の技術】
従来、蓄積型の炭化珪素半導体装置として、例えば、特開平１０−３０８５１０号公報に示される縦型パワーＭＯＳＦＥＴが挙げられる。この炭化珪素半導体装置の断面構成を図１２に示す。
【０００３】
この縦型パワーＭＯＳＦＥＴは、主表面及び裏面を有する炭化珪素からなるｎ+型基板１と、このｎ+型基板１の上にエピタキシャル成長されたｎ-型エピ層２と、ｎ-型エピ層２の表層部に形成されたｐ型ベース領域３及びｎ+型ソース領域４と、ｐ型ベース領域３の表面上において隣り同士のｎ+型ソース領域４をつなぐように形成されたｎ-型層からなる表面チャネル層５と、この表面チャネル層５の上にゲート酸化膜６を介して形成されたゲート電極７と、層間絶縁膜８を介してｎ+型ソース領域４及びｐ型ベース領域３に電気的に接続されたソース電極９と、ｎ+型基板１の裏面に電気的に接続されたドレイン電極１０とを有して構成されている。
【０００４】
そして、このような構成の縦型パワーＭＯＳＦＥＴは、以下の工程によって製造される。図１３に、従来の縦型パワーＭＯＳＦＥＴの製造工程を示し、この図に従って従来の縦型パワーＭＯＳＦＥＴの製造方法について説明する。
【０００５】
まず、図１３（ａ）に示すようにｎ+型基板１の上にｎ-型エピ層２をエピタキシャル成長させ、その後、イオン注入等により、ｎ-型エピ層２の表層部にｐ型ベース領域３を形成する。続いて、図１３（ｂ）に示すようにｐ型ベース領域３を含むｎ-型エピ層２の表面にｎ-型層からなる表面チャネル層５を形成したのち、イオン注入により、図１３（ｃ）に示すようにｎ+型ソース領域４を形成する。そして、図１３（ｄ）に示すように熱酸化（ゲート酸化）によってゲート酸化膜６を形成したのち、ゲート酸化膜６の上にゲート電極７を形成し、さらに、ゲート電極７の上に層間絶縁膜８を介してソース電極９を形成すると共に、ｎ+型基板１の裏面側にドレイン電極１０を形成することで、縦型パワーＭＯＳＦＥＴが完成する。
【０００６】
【発明が解決しようとする課題】
上記縦型パワーＭＯＳＦＥＴを製造するに際し、ｐ型ベース領域３やｎ+型ソース領域４を形成する際にイオン注入を行った場合、活性化アニール時に形成されるＣ（カーボン）層を除去する必要があり、そのため犠牲酸化やゲート酸化を行うと、イオン注入層の注入ダメージによって増速酸化がおき、以下のような問題が生じた。
【０００７】
まず、ｐ型ベース領域３の形成に起因する問題点について、図１４を参照して説明する。図１４（ａ）に示すように、イオン注入によってｐ型ベース領域３を形成した後に犠牲酸化を行うと、図１４（ｂ）に示すように、増速酸化によってｐ型ベース領域３上の犠牲酸化膜１００が厚く形成される。このため、犠牲酸化膜１００を除去した後にｐ型ベース領域３の表面とｎ-型エピ層２の表面との間に段差（傾斜）が残り、図１４（ｃ）に示すように、後工程で形成される表面チャネル層５に段差が受け継がれてしまう。
【０００８】
このように表面チャネル層５の表面に段差が残っていると、酸化速度の面方位依存性があることから、段差部分とその他の部分とにおいて酸化速度が相違することになる。そして、酸化速度がＳｉ面において一番遅く、Ｃ面に近づくに連れて早くなってくることから、ゲート酸化を行った時には、図１４（ｄ）に示すように、ゲート酸化膜６が表面チャネル層５のうち平坦部分上に形成された箇所よりも段差部分（傾斜部分）上に形成された箇所の方が厚くなる。このため、ゲート酸化膜６が厚くなった箇所では酸化膜直下に十分な蓄積状態を形成することができず、チャネル抵抗が増大してしまうという問題が生じる。
【０００９】
次に、ｎ+型ソース領域４の形成に起因する問題点について、図１５を参照して説明する。なお、図１５では簡略化のため、上述したｐ型ベース領域３の増速酸化に起因する表面チャネル層５の段差については記載していないものとする。
【００１０】
図１５（ａ）に示すように、表面チャネル層５を形成したのち、イオン注入によってｎ+型ソース領域４を形成する。この後、犠牲酸化を行うと、図１５（ｂ）に示すように、増速酸化によってｎ+型ソース領域４上の犠牲酸化膜１０１が厚く形成される。このため、犠牲酸化膜１０１を除去した後に段差が残り、その後、ゲート酸化膜６を形成する際に、上述したｐ型ベース領域３の形成に起因する問題点と同様の問題が生じる。また、増速酸化によってｎ+型ソース領域４が薄くなることから、表面チャネル層５との接触部におけるシート抵抗が高くなるという問題も生じる。
【００１１】
本発明は上記点に鑑みて、イオン注入によって形成される不純物領域の増速酸化の影響によるデバイス特性の悪化を防止することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、表面チャネル層（５）及びソース領域（４）の表面上に、エピタキシャル成長によって炭化珪素からなる酸化用膜（２０）を備える。このように、エピタキシャル成長によって酸化用膜を形成しておき、この酸化用膜を用いてゲート酸化膜を形成すれば、ソース領域が増速酸化されることによる影響を無くすことができ、ソース領域と表面チャネル層との接触部におけるシート抵抗が高くなる等のデバイス特性の悪化を防止することができる。
【００１３】
また、酸化用膜を表面チャネル層よりも低濃度で構成する。このようにすれば、酸化用膜が形成されたことによって実質的に厚くなった表面チャネル層をピンチオフさせ易くなり、ノーマリオフ型の炭化珪素半導体装置にし易くなる。
【００１４】
また、ソース領域（４）のうち、表面チャネル層（５）側の端部は、表面チャネル層の下方まで入り込んだ構成となるようにする。このような構成とすれば、ソース領域を部分的に表面チャネル層の下方にまで入り込ませた位置では増速酸化が成されない。このため、ソース領域と表面チャネル層との接触部におけるシート抵抗の低抵抗化を図ることができ、デバイス特性の悪化を防止することができる。
【００１５】
また、ソース領域（４）のうち、表面チャネル層（５）側の端部は、表面チャネル層と同じ高さになり、ソース領域のうち表面チャネル層から離れる部位は、表面チャネル層よりも凹んだ構成となるようにする。このような構成は、ソース領域を熱拡散させることによって形成される。このようにすると、ソース領域のうち熱拡散によって拡大した領域が増速酸化されないようにできるため、上記と同様の効果を得ることができる。なお、このような構成の炭化珪素半導体装置を反転型にしたものについても、同様の効果を得ることができる。
【００１９】
請求項１に記載の発明では、ソース領域（４）を形成する工程では、イオン注入を行った後に、注入されたイオンを熱拡散させ、イオン注入が成された領域よりも表面チャネル層（５）側にソース領域を拡大させることを特徴としている。このように、ソース領域を熱拡散させることによって拡大させた場合、その拡大された領域においてはイオン注入によるダメージがないため、増速酸化が行われず、ソース領域と表面チャネル層との接触部におけるシート抵抗の低抵抗化を図ることができ、デバイス特性の悪化を防止することができる。なお、請求項２に記載の発明は、請求項１に記載の炭化珪素半導体装置を反転型にしたものに相当し、請求項１と同様の効果を得ることができる。
【００２０】
さらに、請求項１に記載の発明では、ソース領域を形成する工程では、イオン注入を行った後、少なくとも該イオン注入が成された領域（４２）の表面にキャップ層（４３）を配置し、この状態で熱拡散を行うことを特徴としている。このように、キャップ層を配置した状態で熱拡散を行うようにすれば、熱拡散時にイオンが外方拡散することを防止することができる。
【００２１】
請求項３に記載の発明では、ベース領域（３）を形成する工程では、半導体層（２）の所定領域に凹部を形成した後、該凹部内に選択的にエピタキシャル成長を行うことでベース領域を形成し、ソース領域（４）を形成する工程では、表面チャネル層およびベース領域の所定領域に凹部を形成した後、該凹部内に選択的にエピタキシャル成長を行うことでソース領域を形成することを特徴としている。このように、選択的エピタキシャル成長によってベース領域やソース領域を形成するようにすれば、イオン注入によるダメージがないため、増速酸化による影響を受けず、増速酸化に起因するデバイス特性の悪化を防止することができる。なお、請求項４に記載の発明は、請求項３に記載の炭化珪素半導体装置を反転型にしたものに相当し、請求項３と同様の効果を得ることができる。
【００２４】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００２５】
【発明の実施の形態】
（第１実施形態）
図１に、本発明の第１実施形態における縦型パワーＭＯＳＦＥＴの断面構成を示す。以下、この図に基づいて本実施形態における縦型パワーＭＯＳＦＥＴの構成についての説明を行うが、図１２に示した従来の縦型パワーＭＯＳＦＥＴと同様の部分については説明を省略し、従来と異なる部分についてのみ説明する。
【００２６】
本実施形態では、従来に対して、表面チャネル層５およびｎ+型ソース領域４の上面に、表面チャネル層５よりも低濃度で構成されたｎ--型エピ層２０が形成された構成となっており、このｎ--型エピ層２０を熱酸化することによってゲート酸化膜６が形成されているていう点が異なる。
【００２７】
図２および図３に、図１に示す縦型パワーＭＯＳＦＥＴの製造工程を示し、これらの図に従って縦型パワーＭＯＳＦＥＴの製造方法について説明する。
【００２８】
〔図２（ａ）に示す工程〕
まず、ｎ+型基板１を用意したのち、ｎ+型基板１の上にエピタキシャル成長によりｎ-型エピ層２を形成する。続いて、ｎ-型エピ層２の表層部にｐ型ベース領域３を形成したのち、さらに、ｐ型ベース領域３の表面を含む、ｎ-型エピ層２の表面上にｎ-型層からなる表面チャネル層５をエピタキシャル成長させる。
【００２９】
〔図２（ｂ）に示す工程〕
表面チャネル層５の所定領域にＬＴＯからなるマスク層２１を配置したのち、マスク層２１をマスクとしたイオン注入を行うことにより、ｎ-型エピ層２およびｐ型ベース領域３の所定領域に、ｐ型ベース領域３よりも浅いｎ+型ソース領域４を形成する。
【００３０】
〔図２（ｃ）に示す工程〕
マスク層２１を除去したのち、ｎ+型ソース領域４および表面チャネル層５の上に、表面チャネル層５よりも低濃度となるｎ--型エピ層２０をエピタキシャル成長させる。このｎ--型エピ層２０が、本発明でいう酸化用膜となる。
【００３１】
〔図２（ｄ）、図３（ａ）に示す工程〕
ｎ--型エピ層２０の上に、ＬＴＯからなるマスク層２２を配置する。そして、マスク層２２の所定領域を開口させたのち、マスク層２２をマスクとしたエッチングを行い、ｎ+型ソース領域４を貫通し、ｐ型ベース領域３まで達する凹部を形成する。
【００３２】
〔図３（ｂ）に示す工程〕
マスク層２２を除去したのち、熱酸化を行ってゲート酸化膜６を形成する。このとき、表面チャネル層５およびｎ+型ソース領域４の上にｎ--型エピ層２０が形成されていることから、この領域においてはｎ--型エピ層２０が消費されてゲート酸化膜６が形成される。このため、表面チャネル層５およびｎ+型ソース領域４の上の領域、すなわち、次の工程で形成されるゲート電極７の下層に位置する領域においては、ｎ+型ソース領域４の増速酸化の影響を受けることなく、均一な膜厚かつ平坦なゲート酸化膜６を形成することができる。
【００３３】
〔図３（ｃ）に示す工程〕
ゲート酸化膜６の上にポリシリコン層を形成したのち、ポリシリコン層をパターニングすることで、少なくとも表面チャネル層５の上にゲート電極７を形成する。
【００３４】
この後、製造工程については図示しないが、ゲート電極７を覆うように層間絶縁膜８を形成したのち、層間絶縁膜８に対してコンタクトホールを形成し、さらに、層間絶縁膜８の上にソース電極９を形成すると共に、ｎ+型基板１の裏面側にドレイン電極１０を形成することで、図１に示した縦型パワーＭＯＳＦＥＴが完成する。
【００３５】
以上説明した縦型パワーＭＯＳＦＥＴにおいては、ｎ+型ソース領域４および表面チャネル層５の上にｎ--型エピ層２０を形成し、このｎ--型エピ層２０によってゲート酸化膜６を形成しているため、ゲート酸化膜６を均一な膜厚かつ平坦に形成することができる。このため、ｎ+型ソース領域４が増速酸化されることによる影響を無くすことができ、ｎ+型ソース領域４と表面チャネル層５との接触部におけるシート抵抗が高くなる等のデバイス特性の悪化を防止することができる。
【００３６】
また、本実施形態に示す図３（ａ）では、ｐ型ベース領域３の表面電位を固定するために、表面のｎ-型層をエッチングする例を示したが、マスク材２２を用いてエッチングを行わず、ｎ-型層を貫通するようにｐ+型層へ反転するためのイオン注入を行う方法を用いることもできる。
【００３７】
また、ｎ--型エピ層２０を加えた場合、実質的に表面チャネル層５が厚くなったのと同様となるため、ゲート電圧を印加してない時に表面チャネル層５をピンチオフすることが難しくなると考えられるが、ｎ--型エピ層２０を表面チャネル層５よりも低濃度で形成していることから、厚くなった影響は小さくピンチオフさせ易くなり、ノーマリオフ型の縦型パワーＭＯＳＦＥＴとすることが可能となる。
【００３８】
なお、ここではｎ--型エピ層２０が残るようにした例を挙げているが、実際には、ｎ--型エピ層２０の膜厚と熱酸化時間との調整により、ゲート酸化膜６の完成時にｎ--型エピ層２０がちょうど無くなるようにしてもよい。このようにすれば、より容易にノーマリオフ型の縦型パワーＭＯＳＦＥＴとすることができる。
【００３９】
（第２実施形態）
図４に、本発明の第２実施形態における縦型パワーＭＯＳＦＥＴの断面構成を示す。なお、本実施形態の縦型パワーＭＯＳＦＥＴの構成は、図１２に示す従来のものとほぼ同様であるため、異なる部分についてのみ説明する。
【００４０】
図４に示すように、本実施形態の縦型パワーＭＯＳＦＥＴは、従来に対して、ｎ+型ソース領域４のうち表面チャネル層５側の端部が傾斜しており、この傾斜した領域が表面チャネル層５の下方に入り込んでいる点が異なる。
【００４１】
図５に、図４に示す縦型パワーＭＯＳＦＥＴの製造工程を示し、これらの図に従って縦型パワーＭＯＳＦＥＴの製造方法について説明する。
【００４２】
まず、図５（ａ）に示す工程では、上述した第１実施形態における図２（ａ）と同様の工程を行い、ｎ+型基板１の上にｎ-型エピ層２を形成すると共に、ｎ-型エピ層２の表層部にｐ型ベース領域３を形成し、さらに、表面チャネル層５を形成する。
【００４３】
続いて、図５（ｂ）に示す工程では、表面チャネル層５の所定領域にＬＴＯからなるマスク層３１を配置したのち、マスク層３１をマスクとしたイオン注入を行うことにより、ｎ-型エピ層２およびｐ型ベース領域３の所定領域に、ｐ型ベース領域３よりも浅いｎ+型ソース領域４を形成する。このとき、イオン注入を傾斜させて行い、表面チャネル層５の下方にまでｎ+型ソース領域４が部分的に入り込むようにする。
【００４４】
そして、マスク層３１を除去した後に熱酸化を行い、図５（ｃ）に示すように、ゲート酸化膜６を形成する。このとき、ｎ+型ソース領域４において増速酸化が成されることになるが、ｎ+型ソース領域４を部分的に表面チャネル層５の下方にまで入り込ませた位置では増速酸化が成されない。このため、ｎ+型ソース領域４と表面チャネル層５との接触部におけるシート抵抗の低抵抗化を図ることができ、デバイス特性の悪化を防止することができる。
【００４５】
なお、この後は、上記第１実施形態に示す図３（ｃ）の工程以降を同様に行うことで、図４に示す縦型パワーＭＯＳＦＥＴが完成する。
【００４６】
（第３実施形態）
図６に、本発明の第２実施形態における縦型パワーＭＯＳＦＥＴの断面構成を示す。なお、本実施形態の縦型パワーＭＯＳＦＥＴの構成は、図１２に示す従来のものとほぼ同様であるため、異なる部分についてのみ説明する。
【００４７】
図６に示すように、本実施形態の縦型パワーＭＯＳＦＥＴは、従来に対して、ｎ+型ソース領域４を形成するための不純物を熱拡散させることで、ｎ+型ソース領域４のうち熱拡散によって拡大した領域が増速酸化されないようにした点が異なる。このため、ｎ+型ソース領域４のうち、表面チャネル層５側の端部は、表面チャネル層５と同じ高さになっており、ｎ+型ソース領域４のうち表面チャネル層５から離れる部位は、表面チャネル層５よりも凹んだ構成となっている。
【００４８】
図７および図８に、図６に示す縦型パワーＭＯＳＦＥＴの製造工程を示し、これらの図に従って縦型パワーＭＯＳＦＥＴの製造方法について説明する。
【００４９】
まず、図７（ａ）に示す工程では、上述した第１実施形態における図２（ａ）と同様の工程を行い、ｎ+型基板１の上にｎ-型エピ層２を形成すると共に、ｎ-型エピ層２の表層部にｐ型ベース領域３を形成し、さらに、表面チャネル層５を形成する。続いて、図７（ｂ）に示す工程では、表面チャネル層５の所定領域にＬＴＯからなるマスク層４１を配置したのち、マスク層３１をマスクとしたイオン注入を行うことにより、ｎ-型エピ層２およびｐ型ベース領域３の所定領域にｐ型ベース領域３よりも浅いｎ+型層４２を形成する。
【００５０】
また、図７（ｃ）に示す工程では、ｎ+型層４２および表面チャネル層５の上に外方拡散防止用のＣキャップ層４３を形成したのち、例えば１９００℃程度で熱処理することで、ｎ+型層４２内の不純物を熱拡散させる。これにより、ｎ+型ソース領域４が形成される。
【００５１】
そして、Ｃキャップ層４３を除去したのち、図８（ａ）に示すように、フォトエッチングによって表面チャネル層５のうちの不要部分を選択的に除去し、その後、図８（ｂ）に示されるように、熱酸化によってゲート酸化膜６を形成する。このとき、ｎ+型ソース領域４において増速酸化が成されることになるが、ｎ+型ソース領域４を熱拡散によって形成し、熱拡散によって広がった部分においてイオン注入ダメージが無い状態とされていることから、この位置では増速酸化が成されない。このため、ｎ+型ソース領域４と表面チャネル層５との接触部におけるシート抵抗の低抵抗化を図ることができ、デバイス特性の悪化を防止することができる。
【００５２】
なお、この後は、上記第１実施形態に示す図３（ｃ）の工程以降を同様に行うことで、図６に示す縦型パワーＭＯＳＦＥＴが完成する。
【００５３】
（第４実施形態）
本実施形態では、ｐ型ベース領域３やｎ+型ソース領域４をイオン注入によらずに形成することで、増速酸化の影響によるデバイス特性の悪化を防止する。図９〜図１１に、本実施形態における縦型パワーＭＯＳＦＥＴの製造工程を示し、この図に基づき本実施形態における縦型パワーＭＯＳＦＥＴの製造方法を説明する。なお、本実施形態における縦型パワーＭＯＳＦＥＴの全体構成としては、図１に示す縦型パワーＭＯＳＦＥＴと同様であるため、ここでは製造方法についてのみ説明する。
【００５４】
〔図９（ａ）に示す工程〕
まず、ｎ+型基板１を用意したのち、ｎ+型基板１の上にエピタキシャル成長によりｎ-型エピ層２を形成する。続いて、ｎ-型エピ層２の上に、第１のマスク材となるＣ層５１、第２のマスク材となるＬＴＯ膜５２、およびレジスト５３を順に成膜する。
【００５５】
〔図９（ｂ）に示す工程〕
フォトリソグラフィによってレジスト５３の所定領域を開口させた後、レジスト５３をマスクとしたエッチングを施すことで、ＬＴＯ膜５２およびＣ層５１の所定領域を開口させる。
【００５６】
〔図９（ｃ）に示す工程〕
レジスト５３を除去したのち、ＬＴＯ膜５２をマスクとしたエッチング、例えばＣＦ4＋Ｏ2を用いたエッチングにより、ｎ-型エピ層２のうちｐ型ベース領域３の形成予定領域に凹部を形成する。
【００５７】
〔図１０（ａ）に示す工程〕
ＬＴＯ膜５２を除去したのち、Ｃ層５１をマスクとした選択的エピタキシャル成長を行い、ｎ-型エピ層２の凹部内にｐ型ベース領域３を形成する。
【００５８】
〔図１０（ｂ）に示す工程〕
例えば、Ｈ2雰囲気でのエッチングによってＣ層５１を除去したのち、ｐ型ベース領域３の表面を含む、ｎ-型エピ層２の表面上にｎ-型層からなる表面チャネル層５をエピタキシャル成長させる。
【００５９】
〔図１０（ｃ）に示す工程〕
表面チャネル層５の所定領域に、第３のマスク材となるＣ層５４、第４のマスク材となるＬＴＯ膜５５、およびレジスト５６を順に成膜する。
【００６０】
〔図１１（ａ）に示す工程〕
フォトリソグラフィによってレジスト５３の所定領域を開口させた後、レジスト５６をマスクとしたエッチングを施すことで、ＬＴＯ膜５５およびＣ層５４の所定領域を開口させる。
【００６１】
〔図１１（ｂ）に示す工程〕
レジスト５３を除去したのち、ＬＴＯ膜５５をマスクとしたエッチング、例えばＣＦ4＋Ｏ2を用いたエッチングにより、表面チャネル層５およびｐ型ベース領域３のうちｎ+型ソース領域４の形成予定領域に凹部を形成する。
【００６２】
〔図１１（ｃ）に示す工程〕
ＬＴＯ膜５５を除去したのち、Ｃ層５４をマスクとした選択的エピタキシャル成長を行い、表面チャネル層５およびｐ型ベース領域３の凹部内にｎ+型ソース領域４を形成する。
【００６３】
この後、製造工程については図示しないが、熱酸化によってゲート酸化膜６を形成すると共に、ゲート酸化膜６の上にゲート電極７を形成する。そして、ゲート電極７を覆うように層間絶縁膜８を形成したのち、層間絶縁膜８に対してコンタクトホールを形成し、さらに、層間絶縁膜８の上にソース電極９を形成すると共に、ｎ+型基板１の裏面側にドレイン電極１０を形成することで、本実施形態における縦型パワーＭＯＳＦＥＴが完成する。
【００６４】
このような縦型パワーＭＯＳＦＥＴにおいては、ｐ型ベース領域３とｎ+型ソース領域４を共に選択的エピタキシャル成長によって形成しているため、これらの表面にダメージ層が形成されない。このため、犠牲酸化を行う必要がなく、増速酸化による影響を受けない。従って、ｎ+型ソース領域４と表面チャネル層５との接触部におけるシート抵抗の低抵抗化を図ることができ、デバイス特性の悪化を防止することができる。
【００６５】
（第５実施形態）
上記各実施形態では、縦型パワーＭＯＳＦＥＴの構成やｐ型ベース領域３およびｎ+型ソース領域の形成方法に基づいて増速酸化の影響を無くしているが、ｐ型ベース領域３やｎ+型ソース領域４を形成した後におけるＣ層の除去方法を変更することによっても同様の効果を得ることができる。
【００６６】
すなわち、従来の製造工程に対して、ｐ型ベース領域３やｎ+型ソース領域４の形成後のＣ層の除去をエッチングによって行うようにする。このように、Ｃ層の除去を犠牲酸化ではなくエッチングによって行うことで、犠牲酸化の際に生じる増速酸化の問題をなくすことができ、良好なデバイス特性の縦型パワーＭＯＳＦＥＴを得ることができる。
【００６７】
具体的には、ｐ型ベース領域３やｎ+型ソース領域４を形成した後、Ｈ2雰囲気中もしくはＨＣｌ雰囲気中に基板を入れることにより、または、ＳＣ１を用いることにより、Ｃ層除去のためのエッチングを行うことができる。このように、Ｈ2雰囲気やＨＣｌ雰囲気に曝したり、ＳＣ１を用いたエッチングを行うことにより、化学反応を用いてエッチングを行えるため、Ｃ層除去時のダメージを少なすることができる。
【００６８】
また、反応性イオンエッチング（ＲＩＥ）法によってＣ層除去のためのエッチングを行うことも可能である。このようにすると、熱処理装置を用いないでＣ層除去が行えるため、製造工程の簡略化を図ることができる。
【００６９】
（他の実施形態）
上記各実施形態においては蓄積型の縦型パワーＭＯＳＦＥＴに関して、本発明を適用した場合について説明したが、第３〜第５実施形態に関しては、反転型の縦型パワーＭＯＳＦＥＴに適用することも可能である。この場合、第３〜第５実施形態における表面チャネル層５を無くした構成となる。
【００７０】
なお、反転型の縦型パワーＭＯＳＦＥＴにおいて第４実施形態を適用した場合には、ｎ+型ソース領域４のうち、ｐ型ベース領域３側の端部は、ｐ型ベース領域３と同じ高さになり、ｎ+型ソース領域４のうちｐ型ベース領域３から離れる部位は、ｐ型ベース領域３よりも凹んだ構成となる。
【図面の簡単な説明】
【図１】本発明の第１実施形態における縦型パワーＭＯＳＦＥＴの断面構成を示す図である。
【図２】図１に示す縦型パワーＭＯＳＦＥＴの製造工程を示す図である。
【図３】図２に続く縦型パワーＭＯＳＦＥＴの製造工程を示す図である。
【図４】本発明の第２実施形態における縦型パワーＭＯＳＦＥＴの断面構成を示す図である。
【図５】図４に示す縦型パワーＭＯＳＦＥＴの製造工程を示す図である。
【図６】本発明の第３実施形態における縦型パワーＭＯＳＦＥＴの断面構成を示す図である。
【図７】図６に示す縦型パワーＭＯＳＦＥＴの製造工程を示す図である。
【図８】図７に続く縦型パワーＭＯＳＦＥＴの製造工程を示す図である。
【図９】本発明の第４実施形態における縦型パワーＭＯＳＦＥＴの製造工程を示す図である。
【図１０】図９に続く縦型パワーＭＯＳＦＥＴの製造工程を示す図である。
【図１１】図１０に続く縦型パワーＭＯＳＦＥＴの製造工程を示す図である。
【図１２】従来の縦型パワーＭＯＳＦＥＴの断面構成を示す図である。
【図１３】図１２に示す縦型パワーＭＯＳＦＥＴの製造工程を示す図である。
【図１４】図１２に示す縦型パワーＭＯＳＦＥＴの製造工程の詳細を示した図である。
【図１５】図１２に示す縦型パワーＭＯＳＦＥＴの製造工程の詳細を示した図である。
【符号の説明】
１…ｎ+型基板、２…ｎ-型エピ層、３…ｐ型ベース領域、
４…ｎ+型ソース領域、５…表面チャネル層、６…ゲート酸化膜、
７…ゲート電極、９…ソース電極、１０…ドレイン電極、
２０…ｎ--型エピ層。
【発明の属する技術分野】
本発明は炭化珪素半導体装置の製造方法に関し、特に絶縁ゲート型電界効果トランジスタ、とりわけ大電力用の縦型パワーＭＯＳＦＥＴに関するものである。
【０００２】
【従来の技術】
従来、蓄積型の炭化珪素半導体装置として、例えば、特開平１０−３０８５１０号公報に示される縦型パワーＭＯＳＦＥＴが挙げられる。この炭化珪素半導体装置の断面構成を図１２に示す。
【０００３】
この縦型パワーＭＯＳＦＥＴは、主表面及び裏面を有する炭化珪素からなるｎ+型基板１と、このｎ+型基板１の上にエピタキシャル成長されたｎ-型エピ層２と、ｎ-型エピ層２の表層部に形成されたｐ型ベース領域３及びｎ+型ソース領域４と、ｐ型ベース領域３の表面上において隣り同士のｎ+型ソース領域４をつなぐように形成されたｎ-型層からなる表面チャネル層５と、この表面チャネル層５の上にゲート酸化膜６を介して形成されたゲート電極７と、層間絶縁膜８を介してｎ+型ソース領域４及びｐ型ベース領域３に電気的に接続されたソース電極９と、ｎ+型基板１の裏面に電気的に接続されたドレイン電極１０とを有して構成されている。
【０００４】
そして、このような構成の縦型パワーＭＯＳＦＥＴは、以下の工程によって製造される。図１３に、従来の縦型パワーＭＯＳＦＥＴの製造工程を示し、この図に従って従来の縦型パワーＭＯＳＦＥＴの製造方法について説明する。
【０００５】
まず、図１３（ａ）に示すようにｎ+型基板１の上にｎ-型エピ層２をエピタキシャル成長させ、その後、イオン注入等により、ｎ-型エピ層２の表層部にｐ型ベース領域３を形成する。続いて、図１３（ｂ）に示すようにｐ型ベース領域３を含むｎ-型エピ層２の表面にｎ-型層からなる表面チャネル層５を形成したのち、イオン注入により、図１３（ｃ）に示すようにｎ+型ソース領域４を形成する。そして、図１３（ｄ）に示すように熱酸化（ゲート酸化）によってゲート酸化膜６を形成したのち、ゲート酸化膜６の上にゲート電極７を形成し、さらに、ゲート電極７の上に層間絶縁膜８を介してソース電極９を形成すると共に、ｎ+型基板１の裏面側にドレイン電極１０を形成することで、縦型パワーＭＯＳＦＥＴが完成する。
【０００６】
【発明が解決しようとする課題】
上記縦型パワーＭＯＳＦＥＴを製造するに際し、ｐ型ベース領域３やｎ+型ソース領域４を形成する際にイオン注入を行った場合、活性化アニール時に形成されるＣ（カーボン）層を除去する必要があり、そのため犠牲酸化やゲート酸化を行うと、イオン注入層の注入ダメージによって増速酸化がおき、以下のような問題が生じた。
【０００７】
まず、ｐ型ベース領域３の形成に起因する問題点について、図１４を参照して説明する。図１４（ａ）に示すように、イオン注入によってｐ型ベース領域３を形成した後に犠牲酸化を行うと、図１４（ｂ）に示すように、増速酸化によってｐ型ベース領域３上の犠牲酸化膜１００が厚く形成される。このため、犠牲酸化膜１００を除去した後にｐ型ベース領域３の表面とｎ-型エピ層２の表面との間に段差（傾斜）が残り、図１４（ｃ）に示すように、後工程で形成される表面チャネル層５に段差が受け継がれてしまう。
【０００８】
このように表面チャネル層５の表面に段差が残っていると、酸化速度の面方位依存性があることから、段差部分とその他の部分とにおいて酸化速度が相違することになる。そして、酸化速度がＳｉ面において一番遅く、Ｃ面に近づくに連れて早くなってくることから、ゲート酸化を行った時には、図１４（ｄ）に示すように、ゲート酸化膜６が表面チャネル層５のうち平坦部分上に形成された箇所よりも段差部分（傾斜部分）上に形成された箇所の方が厚くなる。このため、ゲート酸化膜６が厚くなった箇所では酸化膜直下に十分な蓄積状態を形成することができず、チャネル抵抗が増大してしまうという問題が生じる。
【０００９】
次に、ｎ+型ソース領域４の形成に起因する問題点について、図１５を参照して説明する。なお、図１５では簡略化のため、上述したｐ型ベース領域３の増速酸化に起因する表面チャネル層５の段差については記載していないものとする。
【００１０】
図１５（ａ）に示すように、表面チャネル層５を形成したのち、イオン注入によってｎ+型ソース領域４を形成する。この後、犠牲酸化を行うと、図１５（ｂ）に示すように、増速酸化によってｎ+型ソース領域４上の犠牲酸化膜１０１が厚く形成される。このため、犠牲酸化膜１０１を除去した後に段差が残り、その後、ゲート酸化膜６を形成する際に、上述したｐ型ベース領域３の形成に起因する問題点と同様の問題が生じる。また、増速酸化によってｎ+型ソース領域４が薄くなることから、表面チャネル層５との接触部におけるシート抵抗が高くなるという問題も生じる。
【００１１】
本発明は上記点に鑑みて、イオン注入によって形成される不純物領域の増速酸化の影響によるデバイス特性の悪化を防止することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、表面チャネル層（５）及びソース領域（４）の表面上に、エピタキシャル成長によって炭化珪素からなる酸化用膜（２０）を備える。このように、エピタキシャル成長によって酸化用膜を形成しておき、この酸化用膜を用いてゲート酸化膜を形成すれば、ソース領域が増速酸化されることによる影響を無くすことができ、ソース領域と表面チャネル層との接触部におけるシート抵抗が高くなる等のデバイス特性の悪化を防止することができる。
【００１３】
また、酸化用膜を表面チャネル層よりも低濃度で構成する。このようにすれば、酸化用膜が形成されたことによって実質的に厚くなった表面チャネル層をピンチオフさせ易くなり、ノーマリオフ型の炭化珪素半導体装置にし易くなる。
【００１４】
また、ソース領域（４）のうち、表面チャネル層（５）側の端部は、表面チャネル層の下方まで入り込んだ構成となるようにする。このような構成とすれば、ソース領域を部分的に表面チャネル層の下方にまで入り込ませた位置では増速酸化が成されない。このため、ソース領域と表面チャネル層との接触部におけるシート抵抗の低抵抗化を図ることができ、デバイス特性の悪化を防止することができる。
【００１５】
また、ソース領域（４）のうち、表面チャネル層（５）側の端部は、表面チャネル層と同じ高さになり、ソース領域のうち表面チャネル層から離れる部位は、表面チャネル層よりも凹んだ構成となるようにする。このような構成は、ソース領域を熱拡散させることによって形成される。このようにすると、ソース領域のうち熱拡散によって拡大した領域が増速酸化されないようにできるため、上記と同様の効果を得ることができる。なお、このような構成の炭化珪素半導体装置を反転型にしたものについても、同様の効果を得ることができる。
【００１９】
請求項１に記載の発明では、ソース領域（４）を形成する工程では、イオン注入を行った後に、注入されたイオンを熱拡散させ、イオン注入が成された領域よりも表面チャネル層（５）側にソース領域を拡大させることを特徴としている。このように、ソース領域を熱拡散させることによって拡大させた場合、その拡大された領域においてはイオン注入によるダメージがないため、増速酸化が行われず、ソース領域と表面チャネル層との接触部におけるシート抵抗の低抵抗化を図ることができ、デバイス特性の悪化を防止することができる。なお、請求項２に記載の発明は、請求項１に記載の炭化珪素半導体装置を反転型にしたものに相当し、請求項１と同様の効果を得ることができる。
【００２０】
さらに、請求項１に記載の発明では、ソース領域を形成する工程では、イオン注入を行った後、少なくとも該イオン注入が成された領域（４２）の表面にキャップ層（４３）を配置し、この状態で熱拡散を行うことを特徴としている。このように、キャップ層を配置した状態で熱拡散を行うようにすれば、熱拡散時にイオンが外方拡散することを防止することができる。
【００２１】
請求項３に記載の発明では、ベース領域（３）を形成する工程では、半導体層（２）の所定領域に凹部を形成した後、該凹部内に選択的にエピタキシャル成長を行うことでベース領域を形成し、ソース領域（４）を形成する工程では、表面チャネル層およびベース領域の所定領域に凹部を形成した後、該凹部内に選択的にエピタキシャル成長を行うことでソース領域を形成することを特徴としている。このように、選択的エピタキシャル成長によってベース領域やソース領域を形成するようにすれば、イオン注入によるダメージがないため、増速酸化による影響を受けず、増速酸化に起因するデバイス特性の悪化を防止することができる。なお、請求項４に記載の発明は、請求項３に記載の炭化珪素半導体装置を反転型にしたものに相当し、請求項３と同様の効果を得ることができる。
【００２４】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００２５】
【発明の実施の形態】
（第１実施形態）
図１に、本発明の第１実施形態における縦型パワーＭＯＳＦＥＴの断面構成を示す。以下、この図に基づいて本実施形態における縦型パワーＭＯＳＦＥＴの構成についての説明を行うが、図１２に示した従来の縦型パワーＭＯＳＦＥＴと同様の部分については説明を省略し、従来と異なる部分についてのみ説明する。
【００２６】
本実施形態では、従来に対して、表面チャネル層５およびｎ+型ソース領域４の上面に、表面チャネル層５よりも低濃度で構成されたｎ--型エピ層２０が形成された構成となっており、このｎ--型エピ層２０を熱酸化することによってゲート酸化膜６が形成されているていう点が異なる。
【００２７】
図２および図３に、図１に示す縦型パワーＭＯＳＦＥＴの製造工程を示し、これらの図に従って縦型パワーＭＯＳＦＥＴの製造方法について説明する。
【００２８】
〔図２（ａ）に示す工程〕
まず、ｎ+型基板１を用意したのち、ｎ+型基板１の上にエピタキシャル成長によりｎ-型エピ層２を形成する。続いて、ｎ-型エピ層２の表層部にｐ型ベース領域３を形成したのち、さらに、ｐ型ベース領域３の表面を含む、ｎ-型エピ層２の表面上にｎ-型層からなる表面チャネル層５をエピタキシャル成長させる。
【００２９】
〔図２（ｂ）に示す工程〕
表面チャネル層５の所定領域にＬＴＯからなるマスク層２１を配置したのち、マスク層２１をマスクとしたイオン注入を行うことにより、ｎ-型エピ層２およびｐ型ベース領域３の所定領域に、ｐ型ベース領域３よりも浅いｎ+型ソース領域４を形成する。
【００３０】
〔図２（ｃ）に示す工程〕
マスク層２１を除去したのち、ｎ+型ソース領域４および表面チャネル層５の上に、表面チャネル層５よりも低濃度となるｎ--型エピ層２０をエピタキシャル成長させる。このｎ--型エピ層２０が、本発明でいう酸化用膜となる。
【００３１】
〔図２（ｄ）、図３（ａ）に示す工程〕
ｎ--型エピ層２０の上に、ＬＴＯからなるマスク層２２を配置する。そして、マスク層２２の所定領域を開口させたのち、マスク層２２をマスクとしたエッチングを行い、ｎ+型ソース領域４を貫通し、ｐ型ベース領域３まで達する凹部を形成する。
【００３２】
〔図３（ｂ）に示す工程〕
マスク層２２を除去したのち、熱酸化を行ってゲート酸化膜６を形成する。このとき、表面チャネル層５およびｎ+型ソース領域４の上にｎ--型エピ層２０が形成されていることから、この領域においてはｎ--型エピ層２０が消費されてゲート酸化膜６が形成される。このため、表面チャネル層５およびｎ+型ソース領域４の上の領域、すなわち、次の工程で形成されるゲート電極７の下層に位置する領域においては、ｎ+型ソース領域４の増速酸化の影響を受けることなく、均一な膜厚かつ平坦なゲート酸化膜６を形成することができる。
【００３３】
〔図３（ｃ）に示す工程〕
ゲート酸化膜６の上にポリシリコン層を形成したのち、ポリシリコン層をパターニングすることで、少なくとも表面チャネル層５の上にゲート電極７を形成する。
【００３４】
この後、製造工程については図示しないが、ゲート電極７を覆うように層間絶縁膜８を形成したのち、層間絶縁膜８に対してコンタクトホールを形成し、さらに、層間絶縁膜８の上にソース電極９を形成すると共に、ｎ+型基板１の裏面側にドレイン電極１０を形成することで、図１に示した縦型パワーＭＯＳＦＥＴが完成する。
【００３５】
以上説明した縦型パワーＭＯＳＦＥＴにおいては、ｎ+型ソース領域４および表面チャネル層５の上にｎ--型エピ層２０を形成し、このｎ--型エピ層２０によってゲート酸化膜６を形成しているため、ゲート酸化膜６を均一な膜厚かつ平坦に形成することができる。このため、ｎ+型ソース領域４が増速酸化されることによる影響を無くすことができ、ｎ+型ソース領域４と表面チャネル層５との接触部におけるシート抵抗が高くなる等のデバイス特性の悪化を防止することができる。
【００３６】
また、本実施形態に示す図３（ａ）では、ｐ型ベース領域３の表面電位を固定するために、表面のｎ-型層をエッチングする例を示したが、マスク材２２を用いてエッチングを行わず、ｎ-型層を貫通するようにｐ+型層へ反転するためのイオン注入を行う方法を用いることもできる。
【００３７】
また、ｎ--型エピ層２０を加えた場合、実質的に表面チャネル層５が厚くなったのと同様となるため、ゲート電圧を印加してない時に表面チャネル層５をピンチオフすることが難しくなると考えられるが、ｎ--型エピ層２０を表面チャネル層５よりも低濃度で形成していることから、厚くなった影響は小さくピンチオフさせ易くなり、ノーマリオフ型の縦型パワーＭＯＳＦＥＴとすることが可能となる。
【００３８】
なお、ここではｎ--型エピ層２０が残るようにした例を挙げているが、実際には、ｎ--型エピ層２０の膜厚と熱酸化時間との調整により、ゲート酸化膜６の完成時にｎ--型エピ層２０がちょうど無くなるようにしてもよい。このようにすれば、より容易にノーマリオフ型の縦型パワーＭＯＳＦＥＴとすることができる。
【００３９】
（第２実施形態）
図４に、本発明の第２実施形態における縦型パワーＭＯＳＦＥＴの断面構成を示す。なお、本実施形態の縦型パワーＭＯＳＦＥＴの構成は、図１２に示す従来のものとほぼ同様であるため、異なる部分についてのみ説明する。
【００４０】
図４に示すように、本実施形態の縦型パワーＭＯＳＦＥＴは、従来に対して、ｎ+型ソース領域４のうち表面チャネル層５側の端部が傾斜しており、この傾斜した領域が表面チャネル層５の下方に入り込んでいる点が異なる。
【００４１】
図５に、図４に示す縦型パワーＭＯＳＦＥＴの製造工程を示し、これらの図に従って縦型パワーＭＯＳＦＥＴの製造方法について説明する。
【００４２】
まず、図５（ａ）に示す工程では、上述した第１実施形態における図２（ａ）と同様の工程を行い、ｎ+型基板１の上にｎ-型エピ層２を形成すると共に、ｎ-型エピ層２の表層部にｐ型ベース領域３を形成し、さらに、表面チャネル層５を形成する。
【００４３】
続いて、図５（ｂ）に示す工程では、表面チャネル層５の所定領域にＬＴＯからなるマスク層３１を配置したのち、マスク層３１をマスクとしたイオン注入を行うことにより、ｎ-型エピ層２およびｐ型ベース領域３の所定領域に、ｐ型ベース領域３よりも浅いｎ+型ソース領域４を形成する。このとき、イオン注入を傾斜させて行い、表面チャネル層５の下方にまでｎ+型ソース領域４が部分的に入り込むようにする。
【００４４】
そして、マスク層３１を除去した後に熱酸化を行い、図５（ｃ）に示すように、ゲート酸化膜６を形成する。このとき、ｎ+型ソース領域４において増速酸化が成されることになるが、ｎ+型ソース領域４を部分的に表面チャネル層５の下方にまで入り込ませた位置では増速酸化が成されない。このため、ｎ+型ソース領域４と表面チャネル層５との接触部におけるシート抵抗の低抵抗化を図ることができ、デバイス特性の悪化を防止することができる。
【００４５】
なお、この後は、上記第１実施形態に示す図３（ｃ）の工程以降を同様に行うことで、図４に示す縦型パワーＭＯＳＦＥＴが完成する。
【００４６】
（第３実施形態）
図６に、本発明の第２実施形態における縦型パワーＭＯＳＦＥＴの断面構成を示す。なお、本実施形態の縦型パワーＭＯＳＦＥＴの構成は、図１２に示す従来のものとほぼ同様であるため、異なる部分についてのみ説明する。
【００４７】
図６に示すように、本実施形態の縦型パワーＭＯＳＦＥＴは、従来に対して、ｎ+型ソース領域４を形成するための不純物を熱拡散させることで、ｎ+型ソース領域４のうち熱拡散によって拡大した領域が増速酸化されないようにした点が異なる。このため、ｎ+型ソース領域４のうち、表面チャネル層５側の端部は、表面チャネル層５と同じ高さになっており、ｎ+型ソース領域４のうち表面チャネル層５から離れる部位は、表面チャネル層５よりも凹んだ構成となっている。
【００４８】
図７および図８に、図６に示す縦型パワーＭＯＳＦＥＴの製造工程を示し、これらの図に従って縦型パワーＭＯＳＦＥＴの製造方法について説明する。
【００４９】
まず、図７（ａ）に示す工程では、上述した第１実施形態における図２（ａ）と同様の工程を行い、ｎ+型基板１の上にｎ-型エピ層２を形成すると共に、ｎ-型エピ層２の表層部にｐ型ベース領域３を形成し、さらに、表面チャネル層５を形成する。続いて、図７（ｂ）に示す工程では、表面チャネル層５の所定領域にＬＴＯからなるマスク層４１を配置したのち、マスク層３１をマスクとしたイオン注入を行うことにより、ｎ-型エピ層２およびｐ型ベース領域３の所定領域にｐ型ベース領域３よりも浅いｎ+型層４２を形成する。
【００５０】
また、図７（ｃ）に示す工程では、ｎ+型層４２および表面チャネル層５の上に外方拡散防止用のＣキャップ層４３を形成したのち、例えば１９００℃程度で熱処理することで、ｎ+型層４２内の不純物を熱拡散させる。これにより、ｎ+型ソース領域４が形成される。
【００５１】
そして、Ｃキャップ層４３を除去したのち、図８（ａ）に示すように、フォトエッチングによって表面チャネル層５のうちの不要部分を選択的に除去し、その後、図８（ｂ）に示されるように、熱酸化によってゲート酸化膜６を形成する。このとき、ｎ+型ソース領域４において増速酸化が成されることになるが、ｎ+型ソース領域４を熱拡散によって形成し、熱拡散によって広がった部分においてイオン注入ダメージが無い状態とされていることから、この位置では増速酸化が成されない。このため、ｎ+型ソース領域４と表面チャネル層５との接触部におけるシート抵抗の低抵抗化を図ることができ、デバイス特性の悪化を防止することができる。
【００５２】
なお、この後は、上記第１実施形態に示す図３（ｃ）の工程以降を同様に行うことで、図６に示す縦型パワーＭＯＳＦＥＴが完成する。
【００５３】
（第４実施形態）
本実施形態では、ｐ型ベース領域３やｎ+型ソース領域４をイオン注入によらずに形成することで、増速酸化の影響によるデバイス特性の悪化を防止する。図９〜図１１に、本実施形態における縦型パワーＭＯＳＦＥＴの製造工程を示し、この図に基づき本実施形態における縦型パワーＭＯＳＦＥＴの製造方法を説明する。なお、本実施形態における縦型パワーＭＯＳＦＥＴの全体構成としては、図１に示す縦型パワーＭＯＳＦＥＴと同様であるため、ここでは製造方法についてのみ説明する。
【００５４】
〔図９（ａ）に示す工程〕
まず、ｎ+型基板１を用意したのち、ｎ+型基板１の上にエピタキシャル成長によりｎ-型エピ層２を形成する。続いて、ｎ-型エピ層２の上に、第１のマスク材となるＣ層５１、第２のマスク材となるＬＴＯ膜５２、およびレジスト５３を順に成膜する。
【００５５】
〔図９（ｂ）に示す工程〕
フォトリソグラフィによってレジスト５３の所定領域を開口させた後、レジスト５３をマスクとしたエッチングを施すことで、ＬＴＯ膜５２およびＣ層５１の所定領域を開口させる。
【００５６】
〔図９（ｃ）に示す工程〕
レジスト５３を除去したのち、ＬＴＯ膜５２をマスクとしたエッチング、例えばＣＦ4＋Ｏ2を用いたエッチングにより、ｎ-型エピ層２のうちｐ型ベース領域３の形成予定領域に凹部を形成する。
【００５７】
〔図１０（ａ）に示す工程〕
ＬＴＯ膜５２を除去したのち、Ｃ層５１をマスクとした選択的エピタキシャル成長を行い、ｎ-型エピ層２の凹部内にｐ型ベース領域３を形成する。
【００５８】
〔図１０（ｂ）に示す工程〕
例えば、Ｈ2雰囲気でのエッチングによってＣ層５１を除去したのち、ｐ型ベース領域３の表面を含む、ｎ-型エピ層２の表面上にｎ-型層からなる表面チャネル層５をエピタキシャル成長させる。
【００５９】
〔図１０（ｃ）に示す工程〕
表面チャネル層５の所定領域に、第３のマスク材となるＣ層５４、第４のマスク材となるＬＴＯ膜５５、およびレジスト５６を順に成膜する。
【００６０】
〔図１１（ａ）に示す工程〕
フォトリソグラフィによってレジスト５３の所定領域を開口させた後、レジスト５６をマスクとしたエッチングを施すことで、ＬＴＯ膜５５およびＣ層５４の所定領域を開口させる。
【００６１】
〔図１１（ｂ）に示す工程〕
レジスト５３を除去したのち、ＬＴＯ膜５５をマスクとしたエッチング、例えばＣＦ4＋Ｏ2を用いたエッチングにより、表面チャネル層５およびｐ型ベース領域３のうちｎ+型ソース領域４の形成予定領域に凹部を形成する。
【００６２】
〔図１１（ｃ）に示す工程〕
ＬＴＯ膜５５を除去したのち、Ｃ層５４をマスクとした選択的エピタキシャル成長を行い、表面チャネル層５およびｐ型ベース領域３の凹部内にｎ+型ソース領域４を形成する。
【００６３】
この後、製造工程については図示しないが、熱酸化によってゲート酸化膜６を形成すると共に、ゲート酸化膜６の上にゲート電極７を形成する。そして、ゲート電極７を覆うように層間絶縁膜８を形成したのち、層間絶縁膜８に対してコンタクトホールを形成し、さらに、層間絶縁膜８の上にソース電極９を形成すると共に、ｎ+型基板１の裏面側にドレイン電極１０を形成することで、本実施形態における縦型パワーＭＯＳＦＥＴが完成する。
【００６４】
このような縦型パワーＭＯＳＦＥＴにおいては、ｐ型ベース領域３とｎ+型ソース領域４を共に選択的エピタキシャル成長によって形成しているため、これらの表面にダメージ層が形成されない。このため、犠牲酸化を行う必要がなく、増速酸化による影響を受けない。従って、ｎ+型ソース領域４と表面チャネル層５との接触部におけるシート抵抗の低抵抗化を図ることができ、デバイス特性の悪化を防止することができる。
【００６５】
（第５実施形態）
上記各実施形態では、縦型パワーＭＯＳＦＥＴの構成やｐ型ベース領域３およびｎ+型ソース領域の形成方法に基づいて増速酸化の影響を無くしているが、ｐ型ベース領域３やｎ+型ソース領域４を形成した後におけるＣ層の除去方法を変更することによっても同様の効果を得ることができる。
【００６６】
すなわち、従来の製造工程に対して、ｐ型ベース領域３やｎ+型ソース領域４の形成後のＣ層の除去をエッチングによって行うようにする。このように、Ｃ層の除去を犠牲酸化ではなくエッチングによって行うことで、犠牲酸化の際に生じる増速酸化の問題をなくすことができ、良好なデバイス特性の縦型パワーＭＯＳＦＥＴを得ることができる。
【００６７】
具体的には、ｐ型ベース領域３やｎ+型ソース領域４を形成した後、Ｈ2雰囲気中もしくはＨＣｌ雰囲気中に基板を入れることにより、または、ＳＣ１を用いることにより、Ｃ層除去のためのエッチングを行うことができる。このように、Ｈ2雰囲気やＨＣｌ雰囲気に曝したり、ＳＣ１を用いたエッチングを行うことにより、化学反応を用いてエッチングを行えるため、Ｃ層除去時のダメージを少なすることができる。
【００６８】
また、反応性イオンエッチング（ＲＩＥ）法によってＣ層除去のためのエッチングを行うことも可能である。このようにすると、熱処理装置を用いないでＣ層除去が行えるため、製造工程の簡略化を図ることができる。
【００６９】
（他の実施形態）
上記各実施形態においては蓄積型の縦型パワーＭＯＳＦＥＴに関して、本発明を適用した場合について説明したが、第３〜第５実施形態に関しては、反転型の縦型パワーＭＯＳＦＥＴに適用することも可能である。この場合、第３〜第５実施形態における表面チャネル層５を無くした構成となる。
【００７０】
なお、反転型の縦型パワーＭＯＳＦＥＴにおいて第４実施形態を適用した場合には、ｎ+型ソース領域４のうち、ｐ型ベース領域３側の端部は、ｐ型ベース領域３と同じ高さになり、ｎ+型ソース領域４のうちｐ型ベース領域３から離れる部位は、ｐ型ベース領域３よりも凹んだ構成となる。
【図面の簡単な説明】
【図１】本発明の第１実施形態における縦型パワーＭＯＳＦＥＴの断面構成を示す図である。
【図２】図１に示す縦型パワーＭＯＳＦＥＴの製造工程を示す図である。
【図３】図２に続く縦型パワーＭＯＳＦＥＴの製造工程を示す図である。
【図４】本発明の第２実施形態における縦型パワーＭＯＳＦＥＴの断面構成を示す図である。
【図５】図４に示す縦型パワーＭＯＳＦＥＴの製造工程を示す図である。
【図６】本発明の第３実施形態における縦型パワーＭＯＳＦＥＴの断面構成を示す図である。
【図７】図６に示す縦型パワーＭＯＳＦＥＴの製造工程を示す図である。
【図８】図７に続く縦型パワーＭＯＳＦＥＴの製造工程を示す図である。
【図９】本発明の第４実施形態における縦型パワーＭＯＳＦＥＴの製造工程を示す図である。
【図１０】図９に続く縦型パワーＭＯＳＦＥＴの製造工程を示す図である。
【図１１】図１０に続く縦型パワーＭＯＳＦＥＴの製造工程を示す図である。
【図１２】従来の縦型パワーＭＯＳＦＥＴの断面構成を示す図である。
【図１３】図１２に示す縦型パワーＭＯＳＦＥＴの製造工程を示す図である。
【図１４】図１２に示す縦型パワーＭＯＳＦＥＴの製造工程の詳細を示した図である。
【図１５】図１２に示す縦型パワーＭＯＳＦＥＴの製造工程の詳細を示した図である。
【符号の説明】
１…ｎ+型基板、２…ｎ-型エピ層、３…ｐ型ベース領域、
４…ｎ+型ソース領域、５…表面チャネル層、６…ゲート酸化膜、
７…ゲート電極、９…ソース電極、１０…ドレイン電極、
２０…ｎ--型エピ層。
Claims (4)
- 主表面及び裏面を有し、炭化珪素よりなる第１導電型の半導体基板（１）を用意する工程と、
前記半導体基板の主表面上に、前記半導体基板よりも高抵抗な炭化珪素よりなる第１導電型の半導体層（２）を形成する工程と、
前記半導体層の表層部の所定領域に、所定深さを有する第２導電型のベース領域（３）を形成する工程と、
前記ベース領域の表面を含む、前記半導体層の表面上に炭化珪素よりなる第１導電型の表面チャネル層（５）を形成する工程と、
前記表面チャネル層および前記ベース領域の表層部の所定領域に、イオン注入により、該ベース領域の深さよりも浅い第１導電型のソース領域（４）を形成する工程と、
熱酸化により、前記表面チャネル層及び前記ソース領域の上にゲート酸化膜（６）を形成する工程と、
前記ゲート酸化膜の上にゲート電極（７）を形成する工程と、
前記ベース領域及び前記ソース領域に接触するようにソース電極（９）を形成する工程と、
前記半導体基板の裏面にドレイン電極（１０）を形成する工程とを有し、
前記ソース領域を形成する工程では、前記イオン注入を行った後に、注入されたイオンを熱拡散させ、前記イオン注入が成された領域よりも前記表面チャネル層側に前記ソース領域を拡大させ、
前記ソース領域を形成する工程では、前記イオン注入を行った後、少なくとも該イオン注入が成された領域（４２）の表面にキャップ層（４３）を配置し、この状態で前記熱拡散を行うことを特徴とする炭化珪素半導体装置の製造方法。 - 主表面及び裏面を有し、炭化珪素よりなる第１導電型の半導体基板（１）を用意する工程と、
前記半導体基板の主表面上に、前記半導体基板よりも高抵抗な炭化珪素よりなる第１導電型の半導体層（２）を形成する工程と、
前記半導体層の表層部の所定領域に、所定深さを有する第２導電型のベース領域（３）を形成する工程と、
前記ベース領域の表層部の所定領域に、イオン注入により、該ベース領域の深さよりも浅い第１導電型のソース領域（４）を形成する工程と、
熱酸化により、前記半導体層、前記ベース領域および前記ソース領域の上にゲート酸化膜（６）を形成する工程と、
前記ゲート酸化膜の上にゲート電極（７）を形成する工程と、
前記ベース領域及び前記ソース領域に接触するようにソース電極（９）を形成する工程と、
前記半導体基板の裏面にドレイン電極（１０）を形成する工程とを有し、
前記ソース領域を形成する工程では、前記イオン注入を行った後に、注入されたイオンを熱拡散させ、前記イオン注入が成された領域よりも前記ベース領域のうちチャネルが形成される側に前記ソース領域を拡大させ、
前記ソース領域を形成する工程では、前記イオン注入を行った後、少なくとも該イオン注入が成された領域（４２）の表面にキャップ層（４３）を配置し、この状態で前記熱拡散を行うことを特徴とする炭化珪素半導体装置の製造方法。 - 主表面及び裏面を有し、炭化珪素よりなる第１導電型の半導体基板（１）を用意する工程と、
前記半導体基板の主表面上に、前記半導体基板よりも高抵抗な炭化珪素よりなる第１導電型の半導体層（２）を形成する工程と、
前記半導体層の表層部の所定領域に、所定深さを有する第２導電型のベース領域（３）を形成する工程と、
前記ベース領域の表面を含む、前記半導体層の表面上に炭化珪素よりなる第１導電型の表面チャネル層（５）を形成する工程と、
前記表面チャネル層および前記ベース領域の表層部の所定領域に、該ベース領域の深さよりも浅い第１導電型のソース領域（４）を形成する工程と、
熱酸化により、前記表面チャネル層及び前記ソース領域の上にゲート酸化膜（６）を形成する工程と、
前記ゲート酸化膜の上にゲート電極（７）を形成する工程と、
前記ベース領域及び前記ソース領域に接触するようにソース電極（９）を形成する工程と、
前記半導体基板の裏面にドレイン電極（１０）を形成する工程とを有し、
前記ベース領域を形成する工程では、前記半導体層の所定領域に凹部を形成した後、該凹部内に選択的にエピタキシャル成長を行うことで、前記ベース領域を形成し、
前記ソース領域を形成する工程では、前記表面チャネル層および前記ベース領域の所定領域に凹部を形成した後、該凹部内に選択的にエピタキシャル成長を行うことで、前記ソース領域を形成することを特徴とする炭化珪素半導体装置の製造方法。 - 主表面及び裏面を有し、炭化珪素よりなる第１導電型の半導体基板（１）を用意する工程と、
前記半導体基板の主表面上に、前記半導体基板よりも高抵抗な炭化珪素よりなる第１導電型の半導体層（２）を形成する工程と、
前記半導体層の表層部の所定領域に、所定深さを有する第２導電型のベース領域（３）を形成する工程と、
前記ベース領域の表層部の所定領域に、該ベース領域の深さよりも浅い第１導電型のソース領域（４）を形成する工程と、
熱酸化により、前記半導体層、前記ベース領域および前記ソース領域の上にゲート酸化膜（６）を形成する工程と、
前記ゲート酸化膜の上にゲート電極（７）を形成する工程と、
前記ベース領域及び前記ソース領域に接触するようにソース電極（９）を形成する工程と、
前記半導体基板の裏面にドレイン電極（１０）を形成する工程とを有し、
前記ベース領域を形成する工程では、前記半導体層の所定領域に凹部を形成した後、該凹部内に選択的にエピタキシャル成長を行うことで、前記ベース領域を形成し、
前記ソース領域を形成する工程では、前記ベース領域の所定領域に凹部を形成した後、該凹部内に選択的にエピタキシャル成長を行うことで、前記ソース領域を形成することを特徴とする炭化珪素半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001069186A JP4792645B2 (ja) | 2001-03-12 | 2001-03-12 | 炭化珪素半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001069186A JP4792645B2 (ja) | 2001-03-12 | 2001-03-12 | 炭化珪素半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002270838A JP2002270838A (ja) | 2002-09-20 |
| JP4792645B2 true JP4792645B2 (ja) | 2011-10-12 |
Family
ID=18927252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001069186A Expired - Fee Related JP4792645B2 (ja) | 2001-03-12 | 2001-03-12 | 炭化珪素半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4792645B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5368140B2 (ja) * | 2003-03-28 | 2013-12-18 | 三菱電機株式会社 | ＳｉＣを用いた縦型ＭＯＳＦＥＴの製造方法 |
| JP4842527B2 (ja) * | 2004-08-24 | 2011-12-21 | パナソニック株式会社 | 半導体装置の製造方法 |
| US7528040B2 (en) * | 2005-05-24 | 2009-05-05 | Cree, Inc. | Methods of fabricating silicon carbide devices having smooth channels |
| JP2012064873A (ja) * | 2010-09-17 | 2012-03-29 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| JP5928429B2 (ja) | 2013-09-30 | 2016-06-01 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3471823B2 (ja) * | 1992-01-16 | 2003-12-02 | 富士電機株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
| JPH08186254A (ja) * | 1994-12-28 | 1996-07-16 | Toyota Central Res & Dev Lab Inc | 絶縁ゲート型半導体装置およびその製造方法 |
| JP3385938B2 (ja) * | 1997-03-05 | 2003-03-10 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| JP3217690B2 (ja) * | 1996-03-22 | 2001-10-09 | 株式会社東芝 | 半導体装置の製造方法 |
| JP3461274B2 (ja) * | 1996-10-16 | 2003-10-27 | 株式会社東芝 | 半導体装置 |
| JP3580052B2 (ja) * | 1996-10-17 | 2004-10-20 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP3600406B2 (ja) * | 1997-06-19 | 2004-12-15 | 三菱電機株式会社 | ＳｉＣ半導体装置とその製造方法 |
| JP3180895B2 (ja) * | 1997-08-18 | 2001-06-25 | 富士電機株式会社 | 炭化けい素半導体装置の製造方法 |
| JP3944970B2 (ja) * | 1997-10-27 | 2007-07-18 | 富士電機デバイステクノロジー株式会社 | 炭化けい素半導体素子の製造方法 |
| JP3968860B2 (ja) * | 1998-03-20 | 2007-08-29 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP3893725B2 (ja) * | 1998-03-25 | 2007-03-14 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP4296633B2 (ja) * | 1998-05-20 | 2009-07-15 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP3344562B2 (ja) * | 1998-07-21 | 2002-11-11 | 富士電機株式会社 | 炭化けい素半導体装置の製造方法 |
-
2001
- 2001-03-12 JP JP2001069186A patent/JP4792645B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002270838A (ja) | 2002-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4539684B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP3959856B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| US8642436B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
| JP4483179B2 (ja) | 半導体装置の製造方法 | |
| JP2007250855A (ja) | 半導体装置及びその製造方法 | |
| JP2006066439A (ja) | 半導体装置およびその製造方法 | |
| JPH09153613A (ja) | 半導体装置 | |
| JP3968860B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP4802378B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| US5241207A (en) | Semiconductor device having an interconnected film with tapered edge | |
| JP4792645B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5181545B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP4848607B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2003031808A (ja) | 半導体装置およびその製造方法 | |
| JP3750311B2 (ja) | 半導体装置及びその製造方法 | |
| JP4763118B2 (ja) | 増加したソース接触面積を有する縦形半導体装置の形成方法 | |
| JP4127064B2 (ja) | 半導体装置の製造方法 | |
| US8796123B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
| JPH05283687A (ja) | 半導体素子の製造方法 | |
| JP5091063B2 (ja) | 半導体装置の製造方法 | |
| JP2006041166A (ja) | イオン注入マスクの形成方法及び炭化珪素デバイス | |
| JP4826036B2 (ja) | 半導体装置の製造方法 | |
| JP4197399B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH06244208A (ja) | 半導体装置の製造方法 | |
| JPH11354789A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110601 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110628 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110711 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4792645 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |