JP2012064873A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2012064873A
JP2012064873A JP2010209627A JP2010209627A JP2012064873A JP 2012064873 A JP2012064873 A JP 2012064873A JP 2010209627 A JP2010209627 A JP 2010209627A JP 2010209627 A JP2010209627 A JP 2010209627A JP 2012064873 A JP2012064873 A JP 2012064873A
Authority
JP
Japan
Prior art keywords
insulating film
body region
semiconductor device
gate insulating
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010209627A
Other languages
English (en)
Inventor
Keiki Okumura
啓樹 奥村
Mineo Miura
峰生 三浦
Katsuhisa Nagao
勝久 長尾
Shuhei Minotani
周平 箕谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2010209627A priority Critical patent/JP2012064873A/ja
Priority to PCT/JP2011/071070 priority patent/WO2012036229A1/ja
Priority to EP21184083.0A priority patent/EP3920237A1/en
Priority to DE202011111043.9U priority patent/DE202011111043U1/de
Priority to EP11825229.5A priority patent/EP2618380B1/en
Priority to EP20156339.2A priority patent/EP3667736B1/en
Priority to US13/824,380 priority patent/US9136378B2/en
Priority to TW100133254A priority patent/TWI532172B/zh
Publication of JP2012064873A publication Critical patent/JP2012064873A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Abstract

【課題】ゲート絶縁膜の長期信頼性を確保し、これによってデバイスの信頼性を確保しやすい構造の半導体装置およびその製造方法を提供する。
【解決手段】半導体装置１は、ｎ型エピタキシャル層８と、エピタキシャル層８の表層部に形成されたｐ型ボディ領域１２と、ボディ領域１２の表層部に形成されたｎ型ソース領域１５と、エピタキシャル層８上に形成されたゲート絶縁膜１９と、ゲート絶縁膜１９上に形成されたゲート電極２０とを含む。ゲート絶縁膜１９は、膜中に窒素原子を含み、ボディ領域１２外のエピタキシャル層８に接する第１部分１９１、ボディ領域１２に接する第２部分１９２およびソース領域１５に接する第３部分１９３を含む。ゲート絶縁膜１９の第３部分１９３の膜厚Ｔ３は、第１部分１９１の膜厚Ｔ１および第２部分１９２の膜厚Ｔ２よりも大きい。
【選択図】図１

Description

この発明は、半導体装置およびその製造方法に関する。
パワーエレクトロニクス分野では、高電圧が印加される高耐圧半導体装置（パワーデバイス）が用いられている。
パワーデバイスの構造として、大電流を容易に流すことができ、さらに、高耐圧および低オン抵抗を確保しやすい縦型構造が知られている（たとえば、特許文献１）。
縦型構造のパワーデバイスは、たとえば、ｎ＋型の基板と、基板上に積層されたｎ−型のエピタキシャル層と、エピタキシャル層の表層部に形成されたｐ型のボディ領域と、ボディ領域の表層部に形成されたｎ＋型のソース領域とを含んでいる。ボディ領域外のエピタキシャル層の表面、ボディ領域の表面およびソース領域の表面に跨って、ゲート絶縁膜が形成されている。このゲート絶縁膜上にゲート電極が形成されている。ソース領域には、ソース電極が電気的に接続されている。ドレイン電極は、基板の裏面に形成されている。これにより、ソース電極およびドレイン電極が、基板の主面に垂直な縦方向に配置された縦型構造のパワーデバイスが構成されている。
ソース電極とドレイン電極との間（ソース−ドレイン間）に電圧を印加した状態で、ゲート電極に閾値以上の電圧が印加されると、ゲート電極からの電界により、ボディ領域におけるゲート絶縁膜との界面近傍にチャネルが形成される。これにより、ソース電極とドレイン電極との間に電流が流れ、パワーデバイスがオン状態となる。
特開２００３−３４７５４８号公報
ゲート電極およびゲート絶縁膜は、その機能上は、ソース領域とエピタキシャル層との間のボディ領域のみに対向していれば十分である。しかし、実際には、ゲート電極およびゲート絶縁膜は、平面視においてソース領域にオーバーラップする領域を有する。これは、主として製造プロセスに起因している。すなわち、ソース領域とエピタキシャル層との間のボディ領域に対してゲート電極およびゲート絶縁膜を確実に対向させるためには、前記のようなオーバーラップ領域の存在が不可避である。
ところが、発明者が子細に検討したところ、ソース領域上のゲート絶縁膜は、ＴＤＤＢ(Time-Dependent Dielectric Breakdown)寿命が、エピタキシャル層上およびボディ層上のゲート絶縁膜に比較して短いことが分かった。このことは、ソース領域上のゲート絶縁膜が、ゲート絶縁膜全体の長期信頼性を制限し、その結果、デバイスの信頼性を確保するうえでの一つの障害となっていることを意味する。
そこで、この発明は、ゲート絶縁膜の長期信頼性を確保し、これによってデバイスの信頼性を確保しやすい構造の半導体装置およびその製造方法を提供する。
この発明の半導体装置は、第１導電型の半導体層と、前記半導体層の表層部に形成された第２導電型のボディ領域と、前記ボディ領域の表層部に形成された第１導電型のソース領域と、前記半導体層上に設けられ、膜中に窒素原子を含み、前記ボディ領域外の前記半導体層に接する第１部分、前記ボディ領域に接する第２部分および前記ソース領域に接する第３部分を含むゲート絶縁膜と、前記ボディ領域外の前記半導体層、前記ボディ領域および前記ソース領域に跨がる領域において前記ゲート絶縁膜上に設けられたゲート電極とを含む。そして、前記ゲート絶縁膜の前記第３部分の膜厚が、前記第１部分の膜厚および前記第２部分の膜厚よりも大きい（請求項１）。
この半導体装置では、ゲート絶縁膜は膜中に窒素原子を含む。たとえば、ゲート絶縁膜を酸化膜で構成する場合に、酸化膜界面に窒素原子が含まれていると、そうでない場合に比較して、ゲート絶縁膜の信頼性は５倍以上になる。より具体的には、ＱＢＤ（Charge to Breakdown）が向上する。さらに、前記半導体装置では、ゲート絶縁膜においてソース領域に接する第３部分は、半導体層（たとえばエピタキシャル層）に接する第１部分およびボディ領域に接する第２部分のいずれよりも膜厚が大きい。これにより、ゲート絶縁膜に電界がかかったときに、ソース領域に接する第３部分における電界を緩和できるから、第３部分でのリーク電流を抑制できる。したがって、ソース領域に接する第３部分での絶縁破壊を抑制できるから、ゲート絶縁膜全体の長期信頼性を容易に確保することができる。これにより、半導体装置全体の信頼性を容易に確保できる。
好ましくは、前記ゲート絶縁膜の前記第３部分の膜厚が、前記第１部分の膜厚の２．０３倍以上である（請求項２）。これにより、ソース領域に接する第３部分の長期信頼性が、半導体層（たとえば第１導電型の不純物濃度が５×１０１５ｃｍ−３〜１×１０１６ｃｍ−３の半導体層であってもよい。）に接する第１部分と同等またはそれよりも高くなる。したがって、ソース領域に接する第３部分の長期信頼性によってゲート絶縁膜全体の長期信頼性が制限されなくなる。
好ましくは、前記ゲート絶縁膜の前記第２部分の膜厚が、３０ｎｍ以上である（請求項３）。たとえば、窒素原子を含む酸化膜でゲート絶縁膜を構成する場合、第２部分の膜厚を３０ｎｍ以上とすることによって、３０Ｖ以上の耐圧を確保できる。
好ましくは、前記ソース領域は、１×１０１９ｃｍ−３以上（より好ましくは、１×１０２０ｃｍ−３以上）の濃度で第１導電型不純物を含む（請求項４）。この場合に、ボディ領域外の半導体層およびボディ領域の第１不純物濃度は、１×１０１９ｃｍ−３未満（たとえば５×１０１５ｃｍ−３〜１×１０１８ｃｍ−３）であることが好ましい。これにより、半導体層、ボディ領域およびソース領域表面を熱酸化処理して形成する熱酸化膜でゲート絶縁膜を構成するときに、ソース領域に接する第３部分の膜厚を、半導体層およびボディ領域にそれぞれ接する第１および第２部分よりも厚くすることができる。したがって、第３部分を選択的に厚くしたゲート絶縁膜を容易に形成できる。
好ましくは、前記半導体装置はオフ角が０度〜１０度（好ましくは０度〜５度）のシリコン面を有するＳｉＣ基板をさらに含み、前記半導体層が前記ＳｉＣ基板のシリコン面上に形成されている（請求項５）。これにより、半導体層、ボディ領域およびソース領域表面を熱酸化処理して形成する熱酸化膜でゲート絶縁膜を構成するときに、その酸化膜の厚膜化を容易に達成できる。オフ角が前記範囲よりも大きい場合や、ＳｉＣ結晶のカーボン面上では、ソース領域上に厚い酸化膜を形成するのが困難になる。なお、ＳｉＣ基板のシリコン面上に結晶成長（エピタキシャル成長）させて前記半導体層を形成すると、この半導体層の表面はシリコン面となる。
好ましくは、前記ゲート絶縁膜の前記第３部分の面積が、前記第１部分の面積および前記第２部分の面積よりも小さい（請求項６）。この構成では、長期信頼性を制限するおそれのある第３部分の面積が小さいので、ゲート絶縁膜全体の信頼性を確保しやすい。
好ましくは、前記ボディ領域は、前記ゲート絶縁膜に接する表面における第２導電型不純物の濃度が１×１０１７ｃｍ−３以下（より好ましくは、５×１０１６ｃｍ−３以下）である（請求項７）。この構成により、ゲート絶縁膜を酸化膜で形成する場合に、ソース領域上の第３部分の膜厚を、ボディ領域上の第２部分の膜厚よりも大きくできる。しかも、ボディ領域の不純物濃度が比較的低いので、キャリヤ移動度の高いデバイスを実現できる。
好ましくは、前記ゲート電極は、前記ボディ領域と前記ソース領域との境界線から０．２μｍ〜１μｍ（好ましくは０．４μｍ〜０．５μｍ）だけ前記ソース領域へはみ出している（請求項８）。この構成により、ソース領域と半導体層との間のボディ領域に対してゲート電極を確実に対向させることができるので、ボディ領域におけるチャネルの形成を確実に制御できる。また、ゲート絶縁膜は窒素原子を含み、かつ、ソース領域において厚膜部（第３部分）を有しているので、ゲート電極とソース領域との間の電界に対する十分な耐久性（耐圧）を確保できる。
好ましくは、チャネル長が０．６５μｍ以上である（請求項９）。これにより、オフ時のリーク電流を抑制できるので、歩留まりを向上できる。
好ましくは、前記ゲート電極に６Ｖ以上の電圧が印加される（請求項１０）。これにより、ゲート電極直下のボディ領域にチャネルを形成できる。
好ましくは、前記ゲート電極が、ポリシリコン（好ましくは、ｐ型ポリシリコン）からなる（請求項１１）。
好ましくは、前記半導体層がＳｉＣからなる（請求項１２）。半導体材料としてＳｉＣを用いたデバイスにおいては、ＳｉＣ半導体層の表面に形成されるゲート絶縁膜の信頼性（寿命）が、Ｓｉ半導体を用いたデバイスにおけるゲート絶縁膜の信頼性（寿命）に劣る。これは、Ｓｉと比較してＳｉＣは熱酸化膜の信頼性が低いからである。また、ＳｉＣ単結晶の成長表面にはステップバンチングが生じているため、ＳｉＣ半導体層上のゲート絶縁膜には局所的に電界が集中し易い。そこで、ＳｉＣ半導体を用いたデバイスにこの発明を適用すれば、ゲート絶縁膜は十分な信頼性を有することができる。したがって、信頼性の高いＳｉＣ半導体デバイスを提供できる。
この発明の半導体装置の製造方法は、第１導電型の半導体層の表層部に第２導電型のボディ領域を形成する工程と、前記半導体層を１５０℃以下に保って前記ボディ領域に第１導電型不純物イオンを注入することにより、１×１０１９ｃｍ−３以上（より好ましくは、１×１０２０ｃｍ−３以上）の濃度で第１導電型不純物を含むソース領域を前記ボディ領域の表層部に形成する工程と、窒素酸化物ガスを含む原料ガスを前記半導体層の表面に供給しながら前記半導体層の表面を酸化することにより、膜中に窒素原子を含み、前記ボディ領域外の前記半導体層に接する第１部分、前記ボディ領域に接する第２部分および前記ソース領域に接する第３部分を含むゲート絶縁膜を形成する酸化工程と、前記ボディ領域外の前記半導体層、前記ボディ領域および前記ソース領域に跨がる領域において前記ゲート絶縁膜上にゲート電極を形成する工程とを含む（請求項１３）。この方法では、半導体層を１５０℃以下（好ましくは室温）に保ってボディ領域に第１導電型不純物イオンが注入されることにより、不純物濃度が１×１０１９ｃｍ−３以上のソース領域が形成される。これにより、その後に、半導体層の表面を酸化してゲート絶縁膜を形成すると、このゲート絶縁膜においてソース領域に接する第３部分の膜厚が、半導体層およびボディ領域にそれぞれ接する第１および第２部分の膜厚よりも厚くなる。しかも、ゲート絶縁膜の形成は、窒化酸化物ガスを供給しながら行われるので、ゲート絶縁膜は膜中に窒素原子を含む。これにより、とくに、ソース領域に接する第３部分の信頼性（寿命）を向上できるので、信頼性の高いゲート絶縁膜を形成できる。よって、信頼性に優れた半導体装置を製造できる。
好ましくは、前記酸化工程の前における前記ソース領域の層厚は、５０ｎｍ以上である（請求項１４）。酸化工程において形成されるゲート絶縁膜は、ソース領域内へも広がる。そこで、ソース領域の層厚を５０ｎｍ以上としておくことにより、ゲート絶縁膜の形成後に、その直下に第１導電型のソース領域を残すことができる。
好ましくは、前記方法は、オフ角が０度〜１０度（好ましくは０度〜５度）のシリコン面を有するＳｉＣ基板の前記シリコン面上に前記半導体層をエピタキシャル成長させる工程をさらに含む（請求項１５）。これにより、半導体層は、オフ角が０度〜１０度（好ましくは０度〜５度）のシリコン面を有することになる。したがって、半導体層、ソース領域およびボディ領域の表面は、いずれもオフ角が０度〜１０度（好ましくは０度〜５度）のシリコン面となる。これにより、半導体層、ボディ層およびソース領域表面を熱酸化処理して形成する熱酸化膜でゲート絶縁膜を構成するときに、その酸化膜の厚膜化を容易に達成できる。オフ角が前記範囲よりも大きい場合や、ＳｉＣ結晶のカーボン面上では、ソース領域上に厚い酸化膜を形成するのが困難になる。
好ましくは、前記ボディ領域を形成する工程は、前記半導体層に第２導電型不純物イオンを注入することにより、１×１０１７ｃｍ−３以下の濃度で第２導電型不純物を表層部に含む前記ボディ領域を形成する工程を含む（請求項１６）。これにより、酸化工程において、ソース領域上の第３部分の膜厚を、ボディ領域上の第２部分の膜厚よりも大きくできる。しかも、ボディ領域の不純物濃度が比較的低いので、キャリヤ移動度の高いデバイスを実現できる。
図１Ａおよび図１Ｂは、この発明の一実施形態に係る半導体装置の模式的な平面図である。図１Ａは全体図、図１Ｂは内部構成の拡大図をそれぞれ示す。 図２は、図１Ｂの切断線II−IIでの切断面を示す断面図である。 図３Ａは、前記半導体装置の製造方法を説明するための模式的な断面図である。 図３Ｂは、図３Ａの次の工程を説明するための模式的な断面図である。 図３Ｃは、図３Ｂの次の工程を説明するための模式的な断面図である。 図３Ｄは、図３Ｃの次の工程を説明するための模式的な断面図である。 図３Ｅは、図３Ｄの次の工程を説明するための模式的な断面図である。 図３Ｆは、図３Ｅの次の工程を説明するための模式的な断面図である。 図３Ｇは、図３Ｆの次の工程を説明するための模式的な断面図である。 図３Ｈは、図３Ｇの次の工程を説明するための模式的な断面図である。 図３Ｉは、図３Ｈの次の工程を説明するための模式的な断面図である。 図３Ｊは、図３Ｉの次の工程を説明するための模式的な断面図である。 図３Ｋは、図３Ｊの次の工程を説明するための模式的な断面図である。 図４は、膜中に窒素を含む酸化膜と、膜中に窒素を含まない酸化膜とのＱＢＤ（Charge to Breakdown。定電流ＴＤＤＢ試験）の比較を示す図である。 図５は、膜中に窒素を含む熱酸化膜について、ＴＤＤＢ試験（定電圧ＴＤＤＢ）を行った結果を示す図である。 図６は、膜厚４０ｎｍの熱酸化膜（ただし窒素原子を含むもの）のＴＤＤＢ寿命（定電圧ＴＤＤＢ）を推定した結果を示す図である。 図７は、ゲート絶縁膜１９の第１部分１９１と同等の絶縁膜を有する試料と、ゲート絶縁膜１９の第３部分１９３と同等の絶縁膜を有する試料について絶縁膜のＴＤＤＢ試験（定電圧ＴＤＤＢ）を行った結果を示す図である。 図８は、前記半導体装置のＩ−Ｖ特性を示す図である。 図９は、チャネル長へとオフ特性の歩留まり(DS yeild)との関係を示す図である。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１Ａおよび図１Ｂは、この発明の一実施形態に係る半導体装置の模式的な平面図である。図１Ａは全体図、図１Ｂは内部構成の拡大図をそれぞれ示す。図２は、図１Ｂの切断線II−IIでの切断面を示す断面図である。
半導体装置１は、ＳｉＣを用いたプレーナゲート型ＶＤＭＯＳＦＥＴ（Vertical Double diffused MOSFET）であり、たとえば、図１Ａに示すように、平面視正方形のチップ状である。チップ状の半導体装置１は、たとえば、図１Ａの紙面における上下左右方向の長さがそれぞれ数ｍｍ程度である。
半導体装置１の表面には、ソースパッド２が形成されている。ソースパッド２は、四隅が外方へ湾曲した平面視略正方形状であり、半導体装置１の表面のほぼ全域を覆うように形成されている。このソースパッド２には、その一辺の中央付近に、平面視略正方形状の除去領域３が形成されている。除去領域３は、ソースパッド２が形成されていない領域である。
除去領域３には、ゲートパッド４が配置されている。ゲートパッド４とソースパッド２との間には間隔が設けられており、これらは互いに絶縁されている。
次に、半導体装置１の内部構造について説明する。
半導体装置１は、ｎ＋型（たとえば、濃度が１×１０１８ｃｍ−３〜１×１０２１ｃｍ−３）のＳｉＣ基板５を備えている。ＳｉＣ基板５は、この実施形態では、半導体装置１のドレインとして機能し、その表面６（上面）がＳｉ面（シリコン面）であり、その裏面７（下面）がＣ面（カーボン面）である。ＳｉＣ基板５の表面６は、オフ角が０度〜１０度（好ましくは０度〜５度）のＳｉ面であることが好ましい。
ＳｉＣ基板５上には、ＳｉＣ基板５よりも低濃度のｎ−型（たとえば、ｎ型不純物濃度が１×１０１５ｃｍ−３〜１×１０１７ｃｍ−３）のＳｉＣからなるエピタキシャル層８が積層されている。半導体層としてのエピタキシャル層８は、ＳｉＣ基板５上に、いわゆるエピタキシャル成長によって形成されている。Ｓｉ面である表面６上に形成されるエピタキシャル層８は、Ｓｉ面を成長主面として成長させられる。したがって、エピタキシャル成長により形成されるエピタキシャル層８の表面９は、ＳｉＣ基板５の表面６と同様、Ｓｉ面である。より具体的には、ＳｉＣ基板５と同様に、たとえば、オフ角が０度〜１０度（好ましくは０度〜５度）のＳｉ面である。
半導体装置１には、図１Ａに示すように、平面視でエピタキシャル層８上の中央部に配置され、電界効果トランジスタとして機能する活性領域１０が形成されている。エピタキシャル層８には、この活性領域１０を取り囲むように、活性領域１０から間隔を開けてガードリング１１（図１Ａおよび図１Ｂにおいて二重斜線を付して示す。）が複数本（この実施形態では、２本）形成されている。
活性領域１０とガードリング１１との間隔は、全周にわたって至るところでほぼ一定である。ガードリング１１は、エピタキシャル層８にｐ型不純物をインプランテーションすることにより形成されたｐ−型（たとえば、濃度が１×１０１３ｃｍ−３〜１×１０１８ｃｍ−３）の低濃度領域である。
活性領域１０において、エピタキシャル層８の表面９側（Ｓｉ面側）には、ｐ型のボディ領域１２が、行方向および列方向に一定のピッチで行列状（マトリクス状）に配列されて多数形成されている。各ボディ領域１２は、たとえば、平面視正方形状であり、たとえば、図１Ｂの紙面における上下左右方向の長さがそれぞれ７．２μｍ程度である。ボディ領域１２の深さは、たとえば、０．６５μｍ程度である。また、ボディ領域１２のｐ型不純物濃度は、たとえば、１×１０１６ｃｍ−３〜１×１０１７ｃｍ−３（１×１０１７ｃｍ−３以下）である。このような低い不純物濃度は、キャリヤ移動度の高いデバイスの実現に寄与する。ｐ型不純物は、たとえば、Ａｌであってもよい。一方、エピタキシャル層８における、ボディ領域１２よりもＳｉＣ基板５側（Ｃ面側）の領域は、エピタキシャル成長後のままの状態が維持された、ｎ−型のドリフト領域１３となっている。
各ボディ領域１２の表層部には、その中央部にｐ＋型ボディコンタクト領域１４が形成されており、このボディコンタクト領域１４を取り囲むようにｎ＋型ソース領域１５が形成されている。ボディコンタクト領域１４は、平面視正方形状であり、たとえば、図１Ｂの紙面における上下左右方向の長さがそれぞれ１．６μｍ程度である。ボディコンタクト領域１４の深さは、たとえば、０．３５μｍである。
ｎ＋型ソース領域１５は、平面視正方形環状であり、たとえば、図１Ｂの紙面における上下左右方向の長さがそれぞれ５．７μｍ程度である。ソース領域１５の深さは、たとえば、０．２５μｍ程度である。ソース領域１５のｎ型不純物濃度は、１×１０１９ｃｍ−３以上であり、好ましくは１×１０２０ｃｍ−３以上である。より具体的には、１×１０１９ｃｍ−３〜１×１０２２ｃｍ−３、より好ましくは１×１０２０ｃｍ−３〜１×１０２２ｃｍ−３であってもよい。ｎ型不純物は、Ｐ（燐）であってもよい。
また、活性領域１０において、一定のピッチで行列状に配列されたボディ領域１２の各間の領域（隣り合うボディ領域１２の側面により挟まれるボディ間領域１６）は、一定（たとえば、２．８μｍ）幅を有する格子状である。
ボディ間領域１６上には、当該ボディ間領域１６に沿って、格子状のゲート絶縁膜１９（図１Ｂでは図示を省略）が形成されている。ゲート絶縁膜１９は、隣り合うボディ領域１２の間に跨っていて、ボディ領域１２におけるソース領域１５を取り囲む部分（ボディ領域１２の周縁部）およびソース領域１５の外周縁を覆っている。この実施形態では、ゲート絶縁膜１９は、窒素を含有する酸化膜、たとえば、窒素および酸素を含有するガスを用いた熱酸化により形成される窒化酸化シリコン膜からなっている。
ゲート絶縁膜１９は、ボディ領域１２外のエピタキシャル層８に接する第１部分１９１、ボディ領域１２に接する第２部分１９２、およびソース領域１５に接する第３部分１９３を含む。図２に明確に表れているように、第３部分１９３の膜厚Ｔ３は、第１部分１９１の膜厚Ｔ１および第２部分の膜厚Ｔ２のいずれよりも大きい。より詳しくは、第３部分１９３の下側界面（ソース領域１５との界面）は、第１部分１９１の下側界面（エピタキシャル層８との界面）および第２部分１９２の下側界面（ボディ領域１２との界面）よりも下側（ＳｉＣ基板５側。エピタキシャル層８の表面からより深い位置）に位置している。また、第３部分１９３の上側界面（ゲート電極２０との界面）は、第１部分１９１の上側界面（ゲート電極２０との界面）および第２部分１９２の上側界面（ゲート電極２０との界面）よりも上側（ゲート電極２０側。エピタキシャル層８の表面からより遠い位置）に位置している。第１部分１９１および第２部分１９２の膜厚Ｔ１，Ｔ２は、たとえば、３０ｎｍ以上（たとえば４０ｎｍ程度）であってもよい。これに対して、第３部分１９３の膜厚Ｔ３は、たとえば、第１部分１９１の膜厚Ｔ１の２．０３倍以上であることが好ましく、たとえば、９０ｎｍ程度であってもよい。
ゲート絶縁膜１９上には、ゲート電極２０が形成されている。ゲート電極２０は、格子状のゲート絶縁膜１９に沿って格子状に形成されていて、ゲート絶縁膜１９を挟んで、各ボディ領域１２の周縁部に対向している。より詳しくは、ゲート電極２０は、ゲート絶縁膜１９を挟んで、ボディ領域１２外のエピタキシャル層８、ボディ領域１２およびソース領域１５に跨がる領域に対向している。したがって、ゲート電極２０は、平面視において、ソース領域１５とオーバーラップしている。たとえば、ゲート電極２０は、平面視において、ボディ領域１２とソース領域１５との境界線から、０．２μｍ〜１μｍ（好ましくは０．４μｍ〜０．５μｍ）だけソース領域１５へはみ出している。これにより、ソース領域１５とエピタキシャル層８との間のボディ領域１２に対してゲート電極２０を確実に対向させることができるので、ボディ領域１２におけるチャネルの形成を確実に制御できる。ゲート電極２０は、たとえばポリシリコンからなり、たとえば、ｐ型不純物が高濃度に導入されて低抵抗化されている。また、ゲート電極２０の厚さは、たとえば、６０００Å程度である。
この半導体装置１では、ボディ間領域１６の幅方向中央に単位セル間の境界が設定されている。各単位セルは、たとえば、図１Ｂの紙面における上下左右方向の長さがそれぞれ１０μｍ程度である。各単位セルでは、ゲート電極２０に印加する電圧を制御することにより（たとえば６Ｖ以上の電圧を印加することにより）、各単位セルのボディ領域１２の周縁部に環状のチャネルが形成される。この環状のチャネルを介して、ドリフト領域１３において各ボディ領域１２の４つの側面に沿ってエピタキシャル層８の表面９側へ流れるドレイン電流を、ソース領域１５に流すことができる。チャネル長Ｌは、ゲート電極２０の直下のボディ領域１２の幅によって規定され、０．６５μｍ以上（たとえば０．８μｍ程度）であってもよい。
エピタキシャル層８上には、ゲート電極２０を被覆するように、たとえばＳｉＯ２からなる層間絶縁膜２５が積層されている。層間絶縁膜２５には、コンタクトホール２６が形成されている。コンタクトホール２６内には、ソース領域１５の中央部およびボディコンタクト領域１４の全体が露出している。
層間絶縁膜２５上には、ソース電極２７が形成されている。ソース電極２７は、各コンタクトホール２６を介して、すべての単位セルのボディコンタクト領域１４およびソース領域１５に一括して接触している。つまり、ソース電極２７は、すべての単位セルに対して共通の配線となっている。ソース電極２７上には層間絶縁膜（図示せず）が形成されており、その層間絶縁膜（図示せず）を介して、ソース電極２７がソースパッド２（図１Ａ参照）に電気的に接続されている。一方、ゲートパッド４（図１Ａ参照）は、当該層間絶縁膜（図示せず）上に引き回されたゲート配線（図示せず）を介して、ゲート電極２０に電気的に接続されている。
ソース電極２７は、エピタキシャル層８との接触側から順にＴｉ／ＴｉＮ層２８と、Ａｌ層２９とが積層された構造を有していてもよい。Ｔｉ／ＴｉＮ層２８は、密着層としてのＴｉ層をエピタキシャル層８側に有し、このＴｉ層にバリア層としてのＴｉＮ層を積層した積層膜である。バリア層は、Ａｌ層２９の構成原子（Ａｌ原子）がエピタキシャル層８側へと拡散することを防ぐ。
ＳｉＣ基板５の裏面７には、その全域を覆うようにドレイン電極３０が形成されている。このドレイン電極３０は、すべての単位セルに対して共通の電極となっている。ドレイン電極３０としては、たとえば、ＳｉＣ基板５側から順にＴｉ、Ｎｉ、ＡｕおよびＡｇが積層された積層構造（Ｔｉ／Ｎｉ／Ａｕ／Ａｇ）を適用することができる。
図３Ａ〜図３Ｋは、半導体装置１の製造方法を説明するための模式的な断面図である。
半導体装置１を製造するには、まず、図３Ａに示すように、ＣＶＤ(Chemical Vapor Deposition：化学気相成長)法、ＬＰＥ（Liquid Phase Epitaxy：液相エピタキシ）法、ＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシ）法などのエピタキシャル成長法により、ＳｉＣ基板５の表面６（Ｓｉ面）上に、ｎ型不純物（たとえば、Ｎ（窒素））を導入しながらＳｉＣ結晶が成長させられる。これにより、ＳｉＣ基板５上に、ｎ−型のエピタキシャル層８が形成される。ｎ型不純物濃度は、たとえば、１×１０１５ｃｍ−３〜１×１０１７ｃｍ−３とされる。
続いて、図３Ｂに示すように、ボディ領域１２を形成すべき部分に開口を有するＳｉＯ２マスク３１を用いて、ｐ型不純物（たとえばＡｌ（アルミニウム））が、エピタキシャル層８の表面９からエピタキシャル層８の内部にインプランテーション（注入）される。このときの注入条件は、ｐ型不純物の種類により異なるが、たとえば、ドーズ量が１×１０１３ｃｍ−２〜１×１０１４ｃｍ−２程度、加速エネルギーが３００ｋｅＶ〜４００ｋｅＶ程度であってもよい。これにより、エピタキシャル層８の表層部に、ボディ領域１２が形成される。ボディ領域１２のｐ型不純物濃度は、たとえば、１×１０１５ｃｍ−３〜１×１０１７ｃｍ−３（１×１０１７ｃｍ−３以下）とされる。また、エピタキシャル層８の基層部には、エピタキシャル成長後のままの状態を維持するドリフト領域１３が形成される。
次いで、図３Ｃに示すように、ソース領域１５を形成すべき領域に開口を有するＳｉＯ２マスク３２を用いて、ｎ型不純物（たとえばＰ（リン））が、エピタキシャル層８の表面９からエピタキシャル層８の内部にインプランテーション（注入）される。このとき、エピタキシャル層８の温度が１５０℃以下（たとえば室温）に保たれる。より具体的には、ｎ型不純物の種類により異なるが、たとえば、ドーズ量を２．０×１０１３ｃｍ−２〜１．０×１０１４ｃｍ−２の範囲、加速エネルギーを３０ｋｅＶ〜１６０ｋｅＶの範囲として、エピタキシャル層８を室温に保持しながら、多段（たとえば４段）イオン注入を行ってもよい。これにより、ボディ領域１２の表層部に、ソース領域１５が形成される。イオン注入時にエピタキシャル層８の温度を１５０℃以下に保持するのは、ソース領域１５が結晶化しないようにするためである。これにより、後述の熱酸化工程（図３Ｇ参照）において、ソース領域１５上に厚いゲート絶縁膜１９を形成できる。ソース領域１５のｎ型不純物濃度は、たとえば、１×１０１９ｃｍ−３〜１×１０２２ｃｍ−３、より好ましくは１×１０２０ｃｍ−３〜１×１０２２ｃｍ−３とされる。
次いで、図３Ｄに示すように、ガードリング１１を形成すべき領域に開口を有するＳｉＯ２マスク３３を用いて、ｐ型不純物（たとえばＡｌ）が、エピタキシャル層８の表面９からエピタキシャル層８の内部にインプランテーション（注入）される。より具体的には、ｐ型不純物の種類により異なるが、たとえば、ドーズ量を１×１０１３ｃｍ−２〜１×１０１４ｃｍ−２程度、加速エネルギーを３８０ｋｅＶ程度としてイオン注入を行ってもよい。これにより、ガードリング１１が形成され、活性領域１０が区画される。
次いで、図３Ｅに示すように、ボディコンタクト領域１４を形成すべき領域に開口を有するＳｉＯ２マスク３４を用いて、ｐ型不純物（たとえばＡｌ）が、エピタキシャル層８の表面９からエピタキシャル層８の内部にインプランテーション（注入）される。より具体的には、ｐ型不純物の種類により異なるが、たとえば、ドーズ量を１×１０１５ｃｍ−２〜１×１０１６ｃｍ−２程度とし、加速エネルギーを３０ｋｅＶ〜１８０ｋｅＶの範囲とした多段注入（４段注入）を行ってもよい。これにより、ボディコンタクト領域１４が形成される。
次いで、図３Ｆに示すように、たとえば、１４００℃〜２０００℃で２〜１０分間、エピタキシャル層８がアニール処理（熱処理）される。これにより、エピタキシャル層８の表層部に注入されたｎ型不純物およびｐ型不純物のイオンが活性化する。エピタキシャル層８のアニール処理は、たとえば、抵抗加熱炉、高周波誘導加熱炉を適当な温度で制御することによって行うことができる。
次いで、図３Ｇに示すように、エピタキシャル層８の表面９が熱酸化されることにより、表面９の全域を覆うゲート絶縁膜１９が形成される。より具体的には、窒素および酸素を含有する雰囲気中での熱酸化（たとえば、１２００℃程度で半日〜２日）によって、窒化酸化シリコン膜からなるゲート絶縁膜１９が形成される。前述のとおり、ソース領域１５には、１×１０１９ｃｍ−３以上の濃度となるようにｎ型不純物イオンが注入されており、かつ、そのイオン注入は、ソース領域１５が結晶化しない低温（１５０℃以下）で行われる。そのため、熱酸化処理によってゲート絶縁膜１９を形成すると、ソース領域１５に接する第３部分１９１の膜厚Ｔ３が局所的に大きくなる。これにより、第３部分１９１の膜厚Ｔ３は、エピタキシャル層８に接する第１部分１９１の膜厚Ｔ１およびボディ領域１２に接する第２部分１９２の膜厚Ｔ２のいずれよりも大きくなる。
次いで、図３Ｈに示すように、ＣＶＤ法により、ｐ型不純物（たとえばＢ（ホウ素））を導入しながらポリシリコン材料３５がエピタキシャル層８上に堆積される。むろん、ポリシリコン材料３５のへの不純物の導入は、イオン注入により行ってもよい。
その後、図３Ｉに示すように、堆積したポリシリコン材料３５の不要部分（ゲート電極２０以外の部分）がドライエッチングにより除去される。これにより、ポリシリコンからなるゲート電極２０が形成される。
次いで、図３Ｊに示すように、ＣＶＤ法により、エピタキシャル層８上にＳｉＯ２からなる層間絶縁膜２５が積層される。
そして、図３Ｋに示すように、層間絶縁膜２５およびゲート絶縁膜１９が連続してパターニングされることにより、コンタクトホール２６が形成される。
その後は、たとえば、層間絶縁膜２５上に、Ｔｉ、ＴｉＮおよびＡｌが順にスパッタされて、ソース電極２７が形成される。また、たとえば、ＳｉＣ基板５の裏面７に、Ｔｉ、Ｎｉ、ＡｕおよびＡｇが順にスパッタされて、ドレイン電極３０が形成される。
この後、層間絶縁膜（図示せず）、ソースパッド２、ゲートパッド４などが形成されることにより、図１Ａ、図１Ｂおよび図２に示す半導体装置１が得られる。
この半導体装置１では、ソースパッド２を接地した状態（つまり、ソース電極２７が０Ｖ）で、ソースパッド２（ソース電極２７）とドレイン電極３０との間（ソース−ドレイン間）にドレイン電圧を印加し、ゲートパッド４（ゲート電極２０）に所定の電圧（ゲート閾値電圧以上の電圧。たとえば６Ｖ以上）が印加されることにより、各単位セルのボディ領域１２の周縁部に環状のチャネルが形成される。これにより、ドレイン電極３０からソース電極２７へ電流が流れ、各単位セルがオン状態となる。
本願発明者の研究によれば、ゲート絶縁膜１９を至るところで実質的に一様な厚さに形成しておくと、ソース領域１５に接する部分においてＴＤＤＢ(Time-Dependent Dielectric Breakdown)が生じる。そこで、この実施形態では、ゲート絶縁膜１９は、ソース領域１５に接する第３部分１９３の膜厚Ｔ３が、他の部分の膜厚Ｔ１，Ｔ２よりも大きくされている。これにより、第３部分１９３での電界を緩和してリーク電流を抑制できるので、ＴＤＤＢ寿命を長くできる。これにより、ゲート絶縁膜１９全体の信頼性を高めることができるから、半導体装置１の信頼性を高めることができる。しかも、この実施形態では、ゲート絶縁膜１９は、窒化酸化膜で構成されており、膜中に窒素を含む。これにより、ゲート絶縁膜１９の耐圧が高められているので、その信頼性が一層高く、それによって、半導体装置１の信頼性が一層高められている。
図４は、膜中に窒素を含む酸化膜と、膜中に窒素を含まない酸化膜とのＱＢＤ（Charge to Breakdown。定電流ＴＤＤＢ試験）の比較を示す図である。シンボル「△」は、膜中に窒素を含む酸化膜に関する測定結果を示し、シンボル「◇」は、膜中に窒素を含まない酸化膜に関するＱＢＤの測定結果を示す。膜中に窒素を含む酸化膜は、Ｎを含む酸化ガスの雰囲気中でＳｉＣ結晶表面を熱酸化して形成した。また、膜中に窒素を含まない酸化膜は、乾燥酸素（ドライＯ２）中でＳｉＣ結晶表面を熱酸化して形成した。図４の測定結果から、膜中に窒素を含む酸化膜は、膜中に窒素を含まない酸化膜に比較して、ＱＢＤが５倍以上高く、より具体的には一桁高いことがわかる。したがって、膜中に窒素を含むゲート絶縁膜１９は、絶縁破壊に対する優れた信頼性を有することがわかる。
図５は、膜中に窒素を含む熱酸化膜について、ＴＤＤＢ試験（定電圧ＴＤＤＢ）を行った結果を示している。線Ｌ１は、一辺が２００μｍの正方形に形成された熱酸化膜についての試験結果を示し、線Ｌ２は、一辺が５００μｍの正方形に形成された熱酸化膜についての試験結果を示す。図５の横軸は試験中の試料の温度を示し、図５の縦軸は複数の試料中の５０％に絶縁破壊が生じるまでの時間を示している。熱酸化膜の面積が大きい場合には、膜質の悪い部位を有する可能性が高くなるため、ＴＤＤＢ寿命が悪くなる傾向にある。
したがって、ゲート絶縁膜１９においてソース領域１５に接する第３部分１９３の面積は、第１部分１９１の面積および第２部分１９２の面積のいずれよりも小さくされていることが好ましい。これによって、第３部分１９３のＴＤＤＢ寿命が長くなるので、第３部分１９３によってゲート絶縁膜１９の信頼性が制限されることを回避できる。
図６は、膜厚４０ｎｍの熱酸化膜（ただし窒素原子を含むもの）のＴＤＤＢ寿命（定電圧ＴＤＤＢ）を推定した結果を示す。熱酸化膜に印加する電圧を示し、縦軸は熱酸化膜が絶縁破壊に至までの時間を示す。直線Ｌ３は、印加電圧を３７Ｖ，３８Ｖおよび３９Ｖとした場合におけるＴＤＤＢ寿命の測定結果に基づいて引かれている。たとえば、実際の使用環境において熱酸化膜に３０Ｖの電圧がかかるとすれば、絶縁破壊に至までの時間は、４．２４×１０８ｓｅｃ（３２２年）となる。したがって、仮に製品の保証寿命を３０年とするならば、ゲート絶縁膜１９のボディ領域１２に接する第２部分の膜厚は、４ｎｍ以上とすればよい。前記実施形態では、第１および第２部分１９１，１９２におけるゲート絶縁膜１９の膜厚Ｔ１，Ｔ２を、たとえば、３０ｎｍ以上（好ましくは４０ｎｍ以上）としているので、第１および第２部分１９１，１９２は、３０Ｖ以上の耐圧を確保でき、かつ、十分なＴＤＤＢ寿命を有している。
図７は、ゲート絶縁膜１９の第１部分１９１と同等の絶縁膜を有する試料と、ゲート絶縁膜１９の第３部分１９３と同等の絶縁膜を有する試料を複数個作製し、それらの試料についてＴＤＤＢ試験（定電圧ＴＤＤＢ）を行った結果を示す。第１部分１９１と同等の絶縁膜を有する試料に１０．１０ＭＶ／ｃｍの電界を印加した場合、絶縁破壊時間は約２００ｓｅｃ程度となる。（線Ｌ４で示す）。一方、第３部分１９３と同等の絶縁膜を有する試料に５．０２ＭＶ／ｃｍの電界を印加した場合、絶縁破壊までの時間は２００ｓｅｃよりも短い。したがって、ゲート絶縁膜１９の第１部分１９１の膜厚Ｔ１に対して第３部分１９３の膜厚Ｔ３を１０．１０／５．０２＝２．０１倍以下として作製した場合、ゲート絶縁膜１９の破壊は第３部分１９３で起こる。例えば、第１部分１９１の膜厚Ｔ１を１００ｎｍとし、第３部分１９３の膜厚Ｔ３を２００ｎｍとし、ゲート絶縁膜１９に１０１Ｖの電圧を印加した場合、第１部分１９１にかかる電界は１０．１０ＭＶ／ｃｍであるのに対し、第３部分１９３にかかる電界は５．０５ＭＶ／ｃｍとなるため、ゲート絶縁膜の破壊は第３部分１９３で起こる。
一方、第３部分１９３と同等の絶縁膜を有する試料に４．９７ＭＶ／ｃｍの電界を印加した場合、絶縁破壊までの時間は約４００ｓｅｃ程度となる（なお、４．９２ＭＶ／ｃｍのデータと４．８１ＭＶ／ｃｍに関するデータは測定を途中で打ち切っているために、実際の破壊時間はグラフにプロットされている点よりも大きくなる）。したがって、ゲート絶縁膜１９の第１部分１９１の膜厚Ｔ１に対して第３部分１９３の膜厚Ｔ３を１０．１０／４．９７＝２．０３倍以上として作製すれば、ゲート絶縁膜１９の絶縁破壊が第３部分１９３で起こることを抑制または回避できる。すなわち、第３部分１９３の膜厚Ｔ３を第１部分１９１の膜厚Ｔ１の２．０３倍以上としておくことによって、信頼性の低い第３部分１９３では破壊が起こらないため、ゲート絶縁膜１９の必要な信頼性を確保できる。
図８は、半導体装置１のＩ−Ｖ特性を示す。横軸はドレイン電圧(Drain Voltage)であり、縦軸はドレイン電流(Drain Current)である。ゲート電圧ＶＧを０Ｖ〜１８Ｖとしたときのドレイン電圧対ドレイン電流特性が示されている。図８から、ゲート電圧ＶＧを６Ｖ以上とすることによって、チャネルが形成され、ドレイン電流が有意な値を示すことが分かる。
図９は、チャネル長Ｌへとオフ特性の歩留まり(DS yeild)との関係を示す。オフ特性の歩留まりとは、ゲート電圧ＶＧが閾値電圧（たとえば６Ｖ）未満のときに、ソース−ドレイン間がオフ状態（遮断状態）となる製品の割合である。図９では、チャネル長Ｌ＝０．４５μｍのときの歩留まりを１とした相対値を示す。図９からオフ特性の歩留まりは、チャネル長Ｌ＝０．６５μｍで飽和していることがわかる。よって、チャネル長Ｌを０．６５μｍ以上とすることによって、良好な歩留まりで半導体装置１を製造することができる。
次に、ＳｉＣエピタキシャル層における不純物濃度とその表面に形成される熱酸化膜の膜厚との関係を説明する。９ｍｍ×１２ｍｍの長方形サンプルおよび半径１８ｍｍ未満の扇形の実験サンプルを複数個用いて実験を行った。
サンプルに対するプロセスフローは次の通りである。まず、ＳｉＣエピタキシャル層が形成されたサンプル基板を洗浄し、その後に、ｎ型不純物イオンとしての燐（Ｐ）イオンをＳｉＣエピタキシャル層に注入した。そして、熱処理（アニール）によって、注入した燐イオンを活性化し、その後に熱酸化処理（Ｎを含む酸化ガス雰囲気）を実行した。そして、ＳｉＣエピタキシャル層の表面に形成された熱酸化膜の膜厚を測定した。
燐イオンの注入は、エピタキシャル層の温度を１５０℃以下（具体的には室温）として、下記表１に示す条件１、条件２および条件３のいずれかによって行った。
Figure 2012064873
すなわち、条件１は、ＳｉＣエピタキシャル層の表層部におけるｎ型不純物濃度が１×１０１９ｃｍ−３となる条件である。また、条件２は、ＳｉＣエピタキシャル層の表層部におけるｎ型不純物濃度が１×１０１８ｃｍ−３となる条件である。さらに、条件３は、エピタキシャル層の表層部におけるｎ型不純物濃度が１×１０１７ｃｍ−３となる条件である。
膜厚の測定結果（複数のサンプルについて測定した膜厚の中央値）を下記表２に示す。すなわち、条件１の場合は４２６ｎｍであり、条件２の場合が４０３ｎｍであり、条件３の場合が４０７ｎｍであった。この結果から、ｎ型不純物濃度が濃い方が、熱酸化膜の膜厚が厚くなりやすく（酸化レートが大きく）、少なくとも１×１０１９ｃｍ−３以上のｎ型不純物濃度とすることによって、酸化レートの明瞭な増加が観測されることが分かる。
Figure 2012064873
よって、半導体装置１において、ソース領域１５のｎ型不純物濃度は、１×１０１９ｃｍ−３以上とすることが好ましく、これにより、ゲート絶縁膜１９においてソース領域１５に接する第３部分１９１の膜厚Ｔ３を選択的に大きくできる。また、ソース領域１５のｎ型不純物濃度は、１×１０２３ｃｍ−３以下とすることが好ましい。これは、活性化の限界である。
なお、半導体装置１においては、エピタキシャル層８の表面９がオフ角０度〜１０度（好ましくは０度〜５度）のシリコン面となっているので、熱酸化法によるゲート絶縁膜１９の形成時において、その厚膜化を容易に達成できる。これにより、ソース領域１５に接する第３部分１９３を容易に厚膜化して、必要な膜厚を確保できる。
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。たとえば、前述の実施形態では、半導体材料として化合物半導体の一例であるＳｉＣを用いた構成を例示したが、Ｓｉを半導体材料として用いてもよいし、ＧａＮ等の他の化合物半導体を用いてもよい。
また、前述の実施形態では、ボディ領域１２が行列状に配列された例を示したが、これも一例に過ぎない。たとえば、ボディ領域１２の配列パターンは、千鳥配列状であってもよい。また、ボディ領域１２の平面形状は、長尺な形状（たとえば短冊状）であってもよい。
さらに、前述の半導体装置１の各半導体部分の導電型を反転して、ｐチャンネル型のトランジスタを構成することもできる。すなわち、半導体装置１において、ｐ型の部分をｎ型とし、ｎ型の部分をｐ型としてもよい。
本発明の半導体装置は、たとえば、電気自動車（ハイブリッド車を含む）、電車、産業用ロボットなどの動力源として利用される電動モータを駆動するための駆動回路を構成するインバータ回路に用いられるパワーモジュールに組み込むことができる。また、太陽電池、風力発電機その他の発電装置（とくに自家発電装置）が発生する電力を商用電源の電力と整合するように変換するインバータ回路に用いられるパワーモジュールにも組み込むことができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 半導体装置
２ ソースパッド
３ 除去領域
４ ゲートパッド
５ ＳｉＣ基板
６ ＳｉＣ基板の表面（Ｓｉ面）
７ ＳｉＣ基板の裏面（Ｃ面）
８ エピタキシャル層
９ エピタキシャル層の表面
１０ 活性領域
１１ ガードリング
１２ ボディ領域
１３ ドリフト領域
１４ ボディコンタクト領域
１５ ソース領域
１９ ゲート絶縁膜
１９１ 第１部分：膜厚Ｔ１
１９２ 第２部分：膜厚Ｔ２
１９３ 第３部分：膜厚Ｔ３
２０ ゲート電極
２５ 層間絶縁膜
２６ コンタクトホール
２７ ソース電極
２８ Ｔｉ／ＴｉＮ層
２９ Ａｌ層
３０ ドレイン電極
３１ ＳｉＯ２マスク
３２ ＳｉＯ２マスク
３３ ＳｉＯ２マスク
３４ ＳｉＯ２マスク
３５ ポリシリコン材料
Ｌ チャネル長

Claims (16)

  1. 第１導電型の半導体層と、
    前記半導体層の表層部に形成された第２導電型のボディ領域と、
    前記ボディ領域の表層部に形成された第１導電型のソース領域と、
    前記半導体層上に設けられ、膜中に窒素原子を含み、前記ボディ領域外の前記半導体層に接する第１部分、前記ボディ領域に接する第２部分および前記ソース領域に接する第３部分を含むゲート絶縁膜と、
    前記ボディ領域外の前記半導体層、前記ボディ領域および前記ソース領域に跨がる領域において前記ゲート絶縁膜上に設けられたゲート電極とを含み、
    前記ゲート絶縁膜の前記第３部分の膜厚が、前記第１部分の膜厚および前記第２部分の膜厚よりも大きい、半導体装置。
  2. 前記ゲート絶縁膜の前記第３部分の膜厚が、前記第１部分の膜厚の２．０３倍以上である、請求項１に記載の半導体装置。
  3. 前記ゲート絶縁膜の前記第２部分の膜厚が、３０ｎｍ以上である、請求項１または２に記載の半導体装置。
  4. 前記ソース領域は、１×１０１９ｃｍ−３以上の濃度で第１導電型不純物を含む、請求項１〜３のいずれか一項に記載の半導体装置。
  5. オフ角が０度〜１０度のシリコン面を有するＳｉＣ基板をさらに含み、
    前記半導体層が前記ＳｉＣ基板のシリコン面上に形成されている、請求項１〜４のいずれか一項に記載の半導体装置。
  6. 前記ゲート絶縁膜の前記第３部分の面積が、前記第１部分の面積および前記第２部分の面積よりも小さい、請求項１〜５のいずれか一項に記載の半導体装置。
  7. 前記ボディ領域は、前記ゲート絶縁膜に接する表面における第２導電型不純物の濃度が１×１０１７ｃｍ−３以下である、請求項１〜６のいずれか一項に記載の半導体装置。
  8. 前記ゲート電極は、前記ボディ領域と前記ソース領域との境界線から０．２μｍ〜１μｍだけ前記ソース領域へはみ出している、請求項１〜７のいずれか一項に記載の半導体装置。
  9. チャネル長が０．６５μｍ以上である、請求項１〜８のいずれか一項に記載の半導体装置。
  10. 前記ゲート電極に６Ｖ以上の電圧が印加される、請求項１〜９のいずれか一項に記載の半導体装置。
  11. 前記ゲート電極が、ポリシリコンからなる、請求項１〜１０のいずれか一項に記載の半導体装置。
  12. 前記半導体層がＳｉＣからなる、請求項１〜１１のいずれか一項に記載の半導体装置。
  13. 第１導電型の半導体層の表層部に第２導電型のボディ領域を形成する工程と、
    前記半導体層を１５０℃以下に保って前記ボディ領域に第１導電型不純物イオンを注入することにより、１×１０１９ｃｍ−３以上の濃度で第１導電型不純物を含むソース領域を前記ボディ領域の表層部に形成する工程と、
    窒素酸化物ガスを含む原料ガスを前記半導体層の表面に供給しながら前記半導体層の表面を酸化することにより、膜中に窒素原子を含み、前記ボディ領域外の前記半導体層に接する第１部分、前記ボディ領域に接する第２部分および前記ソース領域に接する第３部分を含むゲート絶縁膜を形成する酸化工程と、
    前記ボディ領域外の前記半導体層、前記ボディ領域および前記ソース領域に跨がる領域において前記ゲート絶縁膜上にゲート電極を形成する工程とを含む、半導体装置の製造方法。
  14. 前記酸化工程の前における前記ソース領域の層厚が５０ｎｍ以上である、請求項１３に記載の半導体装置の製造方法。
  15. オフ角が０度〜１０度のシリコン面を有するＳｉＣ基板の前記シリコン面上に前記半導体層をエピタキシャル成長させる工程をさらに含む、請求項１３または１４に記載の半導体装置の製造方法。
  16. 前記ボディ領域を形成する工程が、前記半導体層に第２導電型不純物イオンを注入することにより、１×１０１７ｃｍ−３以下の濃度で第２導電型不純物を表層部に含む前記ボディ領域を形成する工程を含む、請求項１３〜１５のいずれか一項に記載の半導体装置の製造方法。
JP2010209627A 2010-09-17 2010-09-17 半導体装置およびその製造方法 Pending JP2012064873A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2010209627A JP2012064873A (ja) 2010-09-17 2010-09-17 半導体装置およびその製造方法
PCT/JP2011/071070 WO2012036229A1 (ja) 2010-09-17 2011-09-15 半導体装置およびその製造方法
EP21184083.0A EP3920237A1 (en) 2010-09-17 2011-09-15 Semiconductor device and manufacturing method for same
DE202011111043.9U DE202011111043U1 (de) 2010-09-17 2011-09-15 Halbleiterbauteil
EP11825229.5A EP2618380B1 (en) 2010-09-17 2011-09-15 Semiconductor device and manufacturing method for same
EP20156339.2A EP3667736B1 (en) 2010-09-17 2011-09-15 Semiconductor device and manufacturing method for same
US13/824,380 US9136378B2 (en) 2010-09-17 2011-09-15 Semiconductor device and manufacturing method for same
TW100133254A TWI532172B (zh) 2010-09-17 2011-09-15 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010209627A JP2012064873A (ja) 2010-09-17 2010-09-17 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2012064873A true JP2012064873A (ja) 2012-03-29

Family

ID=45831685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010209627A Pending JP2012064873A (ja) 2010-09-17 2010-09-17 半導体装置およびその製造方法

Country Status (6)

Country Link
US (1) US9136378B2 (ja)
EP (3) EP3667736B1 (ja)
JP (1) JP2012064873A (ja)
DE (1) DE202011111043U1 (ja)
TW (1) TWI532172B (ja)
WO (1) WO2012036229A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211440A (ja) * 2012-03-30 2013-10-10 National Institute Of Advanced Industrial & Technology 半導体装置
JP2014216444A (ja) * 2013-04-25 2014-11-17 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2015138960A (ja) * 2014-01-24 2015-07-30 ローム株式会社 半導体装置
JP2018098288A (ja) * 2016-12-09 2018-06-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2018174357A (ja) * 2018-08-09 2018-11-08 ローム株式会社 半導体装置
JP2020036045A (ja) * 2019-11-29 2020-03-05 ローム株式会社 半導体装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10347489B2 (en) * 2013-07-02 2019-07-09 General Electric Company Semiconductor devices and methods of manufacture
JP6284840B2 (ja) * 2014-06-26 2018-02-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US9847233B2 (en) 2014-07-29 2017-12-19 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and formation thereof
JP5910801B1 (ja) 2014-08-01 2016-04-27 住友電気工業株式会社 エピタキシャルウエハおよびその製造方法
US9728628B2 (en) * 2014-08-29 2017-08-08 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing same
US9991379B1 (en) * 2016-11-17 2018-06-05 Sanken Electric Co., Ltd. Semiconductor device with a gate insulating film formed on an inner wall of a trench, and method of manufacturing the same
JP7204547B2 (ja) * 2019-03-15 2023-01-16 株式会社東芝 半導体装置
US11728422B2 (en) * 2019-11-14 2023-08-15 Stmicroelectronics S.R.L. Power MOSFET device having improved safe-operating area and on resistance, manufacturing process thereof and operating method thereof
CN111627900B (zh) * 2020-04-16 2023-11-28 湖南国芯半导体科技有限公司 一种功率半导体器件及制作方法
IT202000015076A1 (it) 2020-06-23 2021-12-23 St Microelectronics Srl Dispositivo elettronico in 4h-sic con prestazioni di corto circuito migliorate, e relativo metodo di fabbricazione

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302826A (ja) * 1991-12-05 1994-10-28 Consorzio Per La Ric Sulla Microelettronica Nel Mezzogiorno 絶縁ゲート電界効果トランジスタ及びその製造方法
JP2003031808A (ja) * 2001-07-16 2003-01-31 Nissan Motor Co Ltd 半導体装置およびその製造方法
JP2004532522A (ja) * 2001-04-12 2004-10-21 クリー　インコーポレイテッド 水素環境中のアニールにより炭化珪素層上に酸化物層を作製する方法
JP2006216918A (ja) * 2005-02-07 2006-08-17 Kyoto Univ 半導体素子の製造方法
JP2007142116A (ja) * 2005-11-17 2007-06-07 Matsushita Electric Ind Co Ltd 炭化珪素半導体装置およびその製造方法
JP2008235448A (ja) * 2007-03-19 2008-10-02 Oki Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2100507A (en) * 1981-06-17 1982-12-22 Philips Electronic Associated Method of making a vertical igfet
JPH04116869A (ja) * 1990-09-06 1992-04-17 Oki Electric Ind Co Ltd 半導体素子およびその製造方法
US5631177A (en) 1992-12-07 1997-05-20 Sgs-Thomson Microelectronics, S.R.L. Process for manufacturing integrated circuit with power field effect transistors
JPH07240409A (ja) 1994-02-28 1995-09-12 Fuji Electric Co Ltd 炭化珪素半導体素子の製造方法
CA2421003C (en) 2000-10-03 2012-06-26 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing n2o
JP4792645B2 (ja) * 2001-03-12 2011-10-12 株式会社デンソー 炭化珪素半導体装置の製造方法
JP3559971B2 (ja) * 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
JP3661664B2 (ja) * 2002-04-24 2005-06-15 日産自動車株式会社 炭化珪素半導体装置及びその製造方法
JP3651449B2 (ja) 2002-05-24 2005-05-25 日産自動車株式会社 炭化珪素半導体装置
US7727904B2 (en) * 2005-09-16 2010-06-01 Cree, Inc. Methods of forming SiC MOSFETs with high inversion layer mobility
US7651918B2 (en) * 2006-08-25 2010-01-26 Freescale Semiconductor, Inc. Strained semiconductor power device and method
JP5283147B2 (ja) * 2006-12-08 2013-09-04 国立大学法人東北大学 半導体装置および半導体装置の製造方法
US8039204B2 (en) * 2007-07-25 2011-10-18 Mitsubishi Electric Corporation Manufacturing method of silicon carbide semiconductor apparatus
JP2009182271A (ja) * 2008-01-31 2009-08-13 Toshiba Corp 炭化珪素半導体装置
JP2010129828A (ja) * 2008-11-28 2010-06-10 Toshiba Corp 半導体記憶装置およびその製造方法
KR20110116203A (ko) * 2009-03-05 2011-10-25 미쓰비시덴키 가부시키가이샤 탄화규소 반도체 장치의 제조 방법
JP5452954B2 (ja) 2009-03-12 2014-03-26 綿半鋼機株式会社 屋根の排水構造

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302826A (ja) * 1991-12-05 1994-10-28 Consorzio Per La Ric Sulla Microelettronica Nel Mezzogiorno 絶縁ゲート電界効果トランジスタ及びその製造方法
JP2004532522A (ja) * 2001-04-12 2004-10-21 クリー　インコーポレイテッド 水素環境中のアニールにより炭化珪素層上に酸化物層を作製する方法
JP2003031808A (ja) * 2001-07-16 2003-01-31 Nissan Motor Co Ltd 半導体装置およびその製造方法
JP2006216918A (ja) * 2005-02-07 2006-08-17 Kyoto Univ 半導体素子の製造方法
JP2007142116A (ja) * 2005-11-17 2007-06-07 Matsushita Electric Ind Co Ltd 炭化珪素半導体装置およびその製造方法
JP2008235448A (ja) * 2007-03-19 2008-10-02 Oki Electric Ind Co Ltd 半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211440A (ja) * 2012-03-30 2013-10-10 National Institute Of Advanced Industrial & Technology 半導体装置
US9537002B2 (en) 2012-03-30 2017-01-03 Fuji Electric Co., Ltd. Semiconductor device with SiC base layer
JP2014216444A (ja) * 2013-04-25 2014-11-17 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2015138960A (ja) * 2014-01-24 2015-07-30 ローム株式会社 半導体装置
JP2018098288A (ja) * 2016-12-09 2018-06-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2018174357A (ja) * 2018-08-09 2018-11-08 ローム株式会社 半導体装置
JP2020036045A (ja) * 2019-11-29 2020-03-05 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
TW201251016A (en) 2012-12-16
EP2618380B1 (en) 2020-02-26
EP3667736A1 (en) 2020-06-17
US9136378B2 (en) 2015-09-15
EP3667736B1 (en) 2021-08-11
EP2618380A1 (en) 2013-07-24
DE202011111043U1 (de) 2018-10-12
WO2012036229A1 (ja) 2012-03-22
EP3920237A1 (en) 2021-12-08
EP2618380A4 (en) 2015-05-13
US20130248981A1 (en) 2013-09-26
TWI532172B (zh) 2016-05-01

Similar Documents

Publication Publication Date Title
WO2012036229A1 (ja) 半導体装置およびその製造方法
JP5961865B2 (ja) 半導体素子
CN106796956B (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
CN101859706B (zh) 碳化硅半导体装置的制造方法及碳化硅半导体装置
JP5693851B2 (ja) 半導体装置
WO2014112204A1 (ja) 炭化珪素半導体装置
US20110198616A1 (en) Semiconductor device and method for manufacturing same
JPWO2011161721A1 (ja) 電力用半導体装置
JP2012164707A (ja) 半導体装置およびその製造方法
WO2017138221A1 (ja) 炭化珪素半導体装置およびその製造方法
WO2015015926A1 (ja) 炭化珪素半導体装置およびその製造方法
CN108231895B (zh) 半导体器件及其制造方法
JP5797266B2 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP2013058668A (ja) 半導体素子及びその製造方法
JP4972293B2 (ja) 半導体装置およびその製造方法
JP6991476B2 (ja) 半導体装置
US9806167B2 (en) Method for manufacturing silicon carbide semiconductor device
JP6500912B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2015138960A (ja) 半導体装置
JP6772495B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2018174357A (ja) 半導体装置
JP2015035616A (ja) 半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150219