JP2008235448A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】ＳｉＣ基板における高濃度不純物層上の絶縁膜の絶縁耐圧と信頼性を向上する。
【解決手段】ｎ＋型のＳｉＣ基板１０上に設けられたｎ−型のＳｉＣエピタキシャル層２０に、ｐ型のウエル領域２２を形成し（工程１）、このウエル領域２２に高濃度不純物ｎ＋を注入したソース領域２３を形成する（工程２）。基板表面に酸化膜３０とポリシリコン層４０を順次形成し（工程３，４）、エッチングによってゲート電極４１をパターニングする。このとき、ゲート電極４１の一部を、ソース領域２３とオーバーラップさせる（工程５）。高濃度不純物層（ソース領域２３）上のゲート絶縁膜３２を除去し（工程６）、その除去した領域に、良好な絶縁性を有する絶縁膜５０を埋め込む（工程７）。これにより、ＳｉＣ基板１０の高濃度不純物層２３，２４上の絶縁膜５０の絶縁耐圧及び信頼性を向上することができる。
【選択図】図１

Description

本発明は、半導体装置の製造方法、特にＳｉＣ（炭化珪素）基板を用いた高耐圧のＭＯＳトランジスタにおけるゲート絶縁膜の形成技術に関するものである。

ワイドバンドギャップ半導体は、耐圧が高く大電流を流すことができる半導体装置の材料として注目されている。ワイドバンドギャップ半導体の中でも、ＳｉＣは特に高い絶縁破壊電界を有することと、このＳｉＣ上には熱酸化によって良質のＳｉＯ_２（二酸化珪素）膜を形成できることから、ＳｉＯ_２膜をゲート絶縁膜として用いた絶縁ゲート型のＳｉＣパワーデバイスの開発が進められている。

図２は、従来の半導体装置の構成を示す断面図である。
この半導体装置は、ＳｉＣウエハを用いて形成された縦型のＤＩＭＯＳＦＥＴ(Double Implanted Metal-Oxide-Semiconductor Field-Effect Transistor)で、ｎ＋型のＳｉＣ基板１の主面上に形成されたＳｉＣエピタキシャル層２と、このＳｉＣエピタキシャル層２の上に設けられたソース電極３及びゲート電極４と、このＳｉＣ基板１の裏面に設けられたドレイン電極５を備えている。ＳｉＣエピタキシャル層２は、ｎ−型のドリフト領域２１、ｐ型のウエル領域２２、ｎ＋型のソース領域２３、及びｐ＋型のコンタクト領域２４を有している。ソース領域２３はソース電極３と接続され、ウエル領域２２はコンタクト領域２４を介して、このソース電極３と電気的に接続されている。ＳｉＣエピタキシャル層２の表面のうち、ソース電極３が形成されている箇所以外の領域にゲート絶縁膜６が形成され、このゲート絶縁膜６を介して、ゲート電極４が設けられている。

この半導体装置は、概略次のような工程で形成される。
ｎ＋型のＳｉＣ基板１の主面に、ＣＶＤ(Chemical Vapor Deposition)法でｎ−型のＳｉＣエピタキシャル層２を形成し、このＳｉＣエピタキシャル層２の表面にウエル形成用のマスクを設け、ｐ型不純物を注入してウエル領域２２を形成する。これにより、ＳｉＣエピタキシャル層２は、ｎ−型のドリフト領域２１とｐ型のウエル領域２２に分離される。

ウエル領域２２が形成されたＳｉＣエピタキシャル層２の表面にソース領域形成用のマスクを設け、ｎ＋型不純物を注入してソース領域２３を形成する。これにより、ウエル領域２２内にコンタクト部分も含むソース領域２３が形成される。この時点では、コンタクト領域は、まだソース領域から分離されていない。

ソース領域２３が形成されたＳｉＣエピタキシャル層２の表面にコンタクト領域形成用のマスクを設け、ｐ＋型不純物を注入してコンタクト領域２４を形成する。

注入した不純物の活性化を行うために、高温炉に入れてアニールを行う。
ゲート絶縁膜を形成するために、ＳｉＣエピタキシャル層２の表面全体を熱酸化して酸化膜を生成した後、ソース電極を形成する開口部をエッチングで除去する。これにより、残った酸化膜がゲート絶縁膜６となる。

その後、開口部のソース領域２３及びコンタクト領域２４に接するようにオーミック接続したソース電極３を形成し、ゲート絶縁膜６の上に、ウエル領域２２の導電性チャネルが形成される領域（ソース領域２３からドリフト領域２１まで）を覆うように、ゲート電極４を形成する。更に、ＳｉＣ基板１の裏面に、オーミック接続されたドレイン電極５を形成する。これにより、図２のような縦型のＤＩＭＯＳＦＥＴが完成する。

このＤＩＭＯＳＦＥＴでは、ゲート電極４に電圧を印加すると、このゲート電極４の下にあるウエル領域２２の表面に反転チャネルが形成され、ドレイン電極５からこの反転チャネルを介して、ソース電極３へ電流を流すことができる。このＤＩＭＯＳＦＥＴは、ＳｉＣエピタキシャル層２の上に熱酸化で形成した酸化膜をゲート絶縁膜６として使用しているので、高い絶縁耐圧を有する絶縁膜により、耐圧が高く大電流を流すことができる半導体装置が得られる。

特開平５−３２６５１４号公報 特開平８−３２０５５号公報 特開２００３−８０１６号公報 特開２００６−６６４３９号公報

しかし、前記半導体装置は、ＳｉＣ上に熱酸化によって形成した酸化膜をゲート絶縁膜として使用しているが、ＳｉＣ上に形成した酸化膜は、このＳｉＣの表面状態や結晶状態によっては、理想的な高い絶縁破壊電界を有する絶縁膜を形成することができず、信頼性に欠けるという課題があった。

これは、高濃度の不純物がドープされたソース領域の表面には凹凸が存在するため、表面の結晶方向が一定ではなくなる。更に、熱酸化速度は面方位依存性を有するので、ソース領域の表面を熱酸化することによってゲート絶縁膜を形成すると、ゲート絶縁膜の厚さが結晶面分布によってばらついてしまうことによるものと考えられる。

そこで、前記特許文献４では、ソース領域と電気的に接続し、かつソース領域よりも不純物の総ドーズ量が少ない補助ソース領域を設け、この補助ソース領域の一部をゲート電極とオーバーラップさせるように配置することにより、ゲート絶縁膜の特性劣化を抑制させるようにしている。しかしながら、補助ソース領域を設けることにより、構造と製造工程が複雑化すると共に、ソース領域に直列に挿入される補助ソース領域のためオン抵抗が大きくなるという課題があった。

また、特許文献１には、多結晶シリコンを用いた多層配線において、上下層間の絶縁耐力不良の発生を防止するための配線層形成方法として、熱酸化膜の上に多結晶シリコンによる配線層を形成した後、この配線層が形成されていない領域と共に、この配線層端部の下部の熱酸化膜をサイドエッチングし、更に配線層表面に薄いバッファ酸化膜を形成した後、厚いＣＶＤ窒化シリコン層を形成する方法が記載されている。

特許文献２には、ＭＯＳトランジスタの微細化を実現するために、特性を損なわずにチャネル長を短縮する方法として、シリコン酸化膜上にゲート電極を形成した後、このゲート電極が形成されていない領域と共に、このゲート電極端部の下部のシリコン酸化膜をサイドエッチングし、更にゲート電極表面にシリコン酸化膜を形成する方法が記載されている。

特許文献３には、多結晶シリコン層への独自のドーピングを必要とせずにゲート絶縁耐圧と寿命の低下を防止する方法として、基板上に形成したゲート絶縁膜上に多結晶シリコンによるパターンを形成した後、このパターンが形成されていない領域と共に、このパターンの下部のゲート絶縁膜をサイドエッチングし、更に熱酸化によって基板とパターン表面に酸化膜を形成した後、基板の表層部とパターンに同時に不純物を注入する方法が記載されている。

しかしながら、これらの特許文献１〜３の方法は、通常の電源電圧で用いる半導体装置を対象としたもので、本発明のようなＳｉＣ基板を用いた半導体装置の問題解決にはつながらない。

発明は、ＳｉＣ基板における高濃度不純物層上の絶縁膜の絶縁耐圧と信頼性を向上することを目的としている。

本発明の半導体装置の製造方法は、ＭＯＳトランジスタのソース形成領域に高濃度不純物を注入したＳｉＣ基板の表面に、熱酸化膜とゲート電極用の導電層を順次形成する処理と、前記導電層と熱酸化膜を選択的に除去し、一部が前記高濃度不純物領域にオーバーラップするゲート電極と該ゲート電極下側の熱酸化膜によるゲート絶縁膜を形成する処理と、前記ゲート絶縁膜の内、前記高濃度不純物領域にオーバーラップする部分を除去する処理と、前記ゲート絶縁膜が除去された領域に、絶縁膜を埋め込む処理とを順次行うことを特徴としている。

本発明では、ＳｉＣ基板上に熱酸化で形成したゲート絶縁膜の内、高濃度不純物領域にオーバーラップする部分のゲート絶縁膜を除去し、新たな絶縁膜を埋め込むようにしている。これにより、高濃度不純物層上に良好な絶縁性を有する絶縁膜を埋め込むことが可能になり、絶縁膜の絶縁耐圧及び信頼性を向上することができるという効果がある。

この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。

図１は、本発明の実施例１を示す半導体装置の製造工程図である。
この半導体装置は、図２と同様に、ＳｉＣウエハを用いて形成された縦型のＤＩＭＯＳＦＥＴである。以下、図１に従ってＤＩＭＯＳＦＥＴの製造方法を説明する。

（１） 工程１（図１ａ）
ｎ＋型のＳｉＣ基板１０上に、ｎ−型不純物をドープしたＳｉＣエピタキシャル層２０を形成する。このＳｉＣエピタキシャル層２０は、例えばＣＶＤ法を用い、１０００〜１６００℃の温度で、１〜２０μｍの膜厚になるように、ＳｉＣをエピタキシャル成長させて形成する。

その後、ＳｉＣエピタキシャル層２０の表面にウエル形成用のマスクを設け、ｐ型不純物を注入してウエル領域２２を形成する。ｐ型不純物としては、例えばＡｌ（アルミニウム）、Ｂ（硼素）等のイオンを使用する。これにより、ＳｉＣエピタキシャル層２０は、ｎ−型のドリフト領域２１とｐ型のウエル領域２２に分離される。ウエル領域２２の形成後、マスクを除去する。

（２）工程２（図１ｂ）
ウエル領域２２が形成されたＳｉＣエピタキシャル層２０の表面にソース領域形成用のマスクを設け、ｎ＋型不純物を注入してソース領域２３を形成する。ｎ＋型不純物としては、例えばＰ（燐）やＮ（窒素）等のイオンを使用する。これにより、ウエル領域内にコンタクト部分も含むソース領域２３が形成される。この時点では、コンタクト領域は、まだソース領域から分離されていない。

更に、ソース領域２３が形成されたＳｉＣエピタキシャル層２０の表面にコンタクト領域形成用のマスクを設け、ｐ＋型不純物を注入してコンタクト領域２４を形成する。ｐ＋型不純物としては、ウエル領域２２と同様に、Ａｌ，Ｂ等のイオンを使用する。

その後、注入した不純物の活性化を行うために、１０００〜１６００℃の高温炉に入れ、例えばＮ_２（窒素ガス）やＡｒ（アルゴン）等の不活性雰囲気中また真空雰囲気中で、結晶化アニールを行う。これにより、ウエル領域２２とソース領域２３による所謂ＤＩ(Double Implanted)構造が得られる。

（３）工程３（図１ｃ）
次に、ＤＩ構造が形成されたＳｉＣエピタキシャル層２０の表面全体に、ゲート絶縁膜用の酸化膜３０を形成する。酸化膜３０の形成処理方法としては、例えば、Ｏ_２，Ｈ_２Ｏ，ＮＨ_３，Ｎ_２Ｏ，ＮＯ，Ｎ_２，Ａｒ等のガスを用いた熱酸化、熱酸窒化、プラズマ酸化、プラズマ酸窒化、プラズマ窒化、オゾン酸化、アニール処理等を組み合わせる。これにより、ＳｉＣエピタキシャル層２０の表面全体に酸化膜３０が形成されるが、ｎ＋不純物が注入されたソース領域２３では酸化速度が速いので、このソース領域２３上の酸化膜３０は、図１ｃに示すように、他の部分よりも厚くなる。

（４）工程４（図１ｄ）
酸化膜３０の上に、ゲート電極用のポリシリコン層４０を形成する。ポリシリコン層４０には、ＰやＢを高濃度にドープしたポリシリコンを使用するが、シリサイド、ポリサイド、高融点金属等の導電層を使用することもできる。

（５）工程５（図１ｅ）
通常のパターニング処理により、ゲート電極形成を行う。このとき、ゲート電極は、その一部がソース領域２３の一部とオーバーラップするように形成する。これは、ＳｉＣ基板は通常のＳｉ基板とは異なり、高濃度不純物が熱拡散されにくいので、熱処理によってゲート電極の下側に高濃度不純物を拡散させることができないためである。また、通常のＳｉ基板の場合には、ゲート電極を先に形成し、形成したゲート電極をマスクとして高濃度不純物を注入するが、ＳｉＣ基板では、ゲート電極形成と不純物注入の順序が逆になっていることも、同じ理由によるものである。

ゲート電極形成の処理方法としては、レジスト塗布、露光、現像、ドライエッチングを順次行い、ゲート電極部分以外のポリシリコン層４０と酸化膜３０を除去する。パターニングの終了後、レジストの除去と洗浄を行うと、図１ｅに示すように、ゲート領域に酸化膜３０によるゲート絶縁膜３１，３２とポリシリコン層４０によるゲート電極４１が形成される。なお、ゲート絶縁膜３２は、高濃度のｎ＋不純物が注入されたソース領域２３上に形成された膜厚の厚い部分であり、ゲート絶縁膜３１は、それ以外の膜厚の薄い部分である。

（６）工程６（図１ｆ）
ゲート絶縁膜３１，３２の内で、ソース領域２３とゲート電極４１に挟まれたゲート絶縁膜３２を除去する。この除去方法としては、ポリシリコンやＳｉＣが殆どエッチングされず、酸化膜のみをエッチングする薬液やガス中にウエハを入れて、高濃度不純物上のゲート絶縁膜３２を除去する。ゲート絶縁膜３２が酸化膜や酸窒化膜の場合は、エッチング材として希釈ＨＦ（フッ化水素）水溶液やＨＦベーパーが有効である。

（７）工程７（図１ｇ）
ゲート絶縁膜３２が除去された領域に、良好な絶縁性を有する絶縁膜５０を埋め込む。この埋め込み方法としては、ＬＰ−ＴＥＯＳ(Low Pressure-Tetraethyl Orthosilicate)，ＬＰ−ＳｉＮ，ＨＴＯ(High Temperature Oxide)，ＬＴＯ(Low Temperature Oxide)等のＬＰ(Low Pressure)−ＣＶＤ法や、プラズマＣＶＤ法、オゾンＣＶＤ法、ＡＬＤ(Atomic Layer Deposition)等を使用する。また、絶縁膜５０の材料としては、Ｓｉ酸化膜、Ｓｉ酸窒化膜、Ｓｉ窒化膜や、Ａｌ，Ｔｉ，Ｔａ，Ｈｆ，Ｚｒの酸化膜、またはシリケート膜を用いる。これにより、図１ｇに示すように、ソース領域２３とゲート電極４１の間に絶縁膜５０が埋め込まれると共に、このゲート電極４１の表面全体に絶縁膜５０が形成される。

（８）工程８（図１ｈ）
シリコンデバイスの製造で一般的に使用されている方法を用い、コンタクト領域２４へのコンタクト及びソース配線６１と、ゲート電極４１へのコンタクト及ゲート配線（図示せず）を形成し、更にＳｉＣ基板１０の裏面にオーミック接続されたドレイン電極６２を形成する。これにより、図１ｈに示すような縦型のＤＩＭＯＳＦＥＴが完成する。

以上のように、この実施例１の半導体装置の製造方法によれば、ゲート電極４１をパターニングした後、高濃度不純物層（ソース領域２３）上のゲート絶縁膜３２を除去し、その除去した領域に、良好な絶縁性を有する絶縁膜５０を埋め込むようにしている。これにより、ＳｉＣ基板の高濃度不純物層上の絶縁膜の絶縁耐圧及び信頼性を向上することができるという利点がある。

図３は、本発明の実施例２を示す半導体装置の製造工程図である。
この図３の製造工程は、図１中の工程７（図１ｇ）に代えて行うものである。

（１）工程７Ａ（図３ａ）
実施例１の工程１〜工程６と同様の工程で、ソース領域２３とゲート電極４１に挟まれたゲート絶縁膜３２を除去した後、ＳｉＣ基板に接する界面の界面準位を低減する目的で、薄い酸化膜または酸窒化膜による界面絶縁膜５１を形成する。この界面絶縁膜５１の膜厚は、１〜２０ｎｍである。また、処理方法としては、例えば、Ｏ_２，Ｈ_２Ｏ，ＮＨ_３，Ｎ_２Ｏ，ＮＯ，Ｎ_２，Ａｒ等のガスを用いた熱酸化、熱酸窒化、プラズマ酸化、プラズマ酸窒化、プラズマ窒化、オゾン酸化、アニール処理等を組み合わせる。

これにより、図３ａに示すように、ソース領域２３とゲート電極４１の表面全体に薄い界面絶縁膜５１が形成される。

（２）工程７Ｂ（図３ｂ）
薄い界面絶縁膜５１で覆われたソース領域２３とゲート電極４１の間に、良好な絶縁性を有する絶縁膜５２を埋め込む。この埋め込み方法としては、ＬＰ−ＴＥＯＳ，ＬＰ−ＳｉＮ，ＨＴＯ，ＬＴＯ等のＬＰ−ＣＶＤ法や、プラズマＣＶＤ法、オゾンＣＶＤ法、ＡＬＤ等を使用する。また、絶縁膜の材料としては、Ｓｉ酸化膜、Ｓｉ酸窒化膜、Ｓｉ窒化膜や、Ａｌ，Ｔｉ，Ｔａ，Ｈｆ，Ｚｒの酸化膜、またはシリケート膜を用いる。これにより、図３ｂに示すように、ソース領域２３とゲート電極４１の間に界面絶縁膜５１を介して良好な絶縁性を有する絶縁膜５２が埋め込まれると共に、このゲート電極４１の表面全体に界面絶縁膜５１と絶縁膜５２が層状に形成される。

その後、実施例１の工程８と同様の工程で、ソース配線、ゲート配線、及びドレイン電極が形成され、縦型のＤＩＭＯＳＦＥＴが完成する。

以上のように、この実施例２の半導体装置の製造方法によれば、ゲート電極４１をパターニングした後、高濃度不純物層（ソース領域２３）上のゲート絶縁膜３２を除去し、その除去した領域に、界面絶縁膜５１と良好な絶縁性を有する絶縁膜５２を順次埋め込むようにしている。この界面絶縁膜５１によりＳｉＣ基板と埋め込み絶縁膜５２の界面に存在する界面準位密度が低減し、電子の移動度が増加するので、実施例１と同様の利点に加えて、トランジスタ特性を更に向上させることができるという利点がある。

なお、本発明は、上記実施例に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（ａ） ＤＩＭＯＳＦＥＴに限らず、ＭＯＳＦＥＴやＭＯＳキャパシタ等のゲート酸化膜を使用したＳｉＣデバイスに適用することができる。
（ｂ） 縦型のＤＩＭＯＳＦＥＴに限らず、ソース、ゲート及びドレインが同一平面上に並んだ横型のＭＯＳＦＥＴに対しても、同様に適用可能である。
（ｃ） 工程１〜工程５の処理は、ＳｉＣ基板を用いた半導体装置製造に一般的なものであり、処理の順番や方法は、これに限定されるものではない。

本発明の実施例１を示す半導体装置の製造工程図である。 従来の半導体装置の構成を示す断面図である。 本発明の実施例２を示す半導体装置の製造工程図である。

符号の説明

１０ ＳｉＣ基板
２０ ＳｉＣエピタキシャル層
２１ ドリフト領域
２２ ウエル領域
２３ ソース領域
２４ コンタクト領域
３０ 酸化膜
３１，３２ ゲート絶縁膜
４０ ポリシリコン層
４１ ゲート電極
５０，５２ 絶縁膜
５１ 界面絶縁膜

Claims (5)

1. ＭＯＳトランジスタのソース形成領域に高濃度不純物を注入したＳｉＣ基板の表面に、熱酸化膜とゲート電極用の導電層を順次形成する処理と、
   前記導電層と熱酸化膜を選択的に除去し、一部が前記高濃度不純物領域にオーバーラップするゲート電極と該ゲート電極下側の熱酸化膜によるゲート絶縁膜を形成する処理と、
   前記ゲート絶縁膜の内、前記高濃度不純物領域にオーバーラップする部分を除去する処理と、
   前記ゲート絶縁膜が除去された領域に、絶縁膜を埋め込む処理とを、
   順次行うことを特徴とする半導体装置の製造方法。
2. ＭＯＳトランジスタのソース形成領域に高濃度不純物を注入したＳｉＣ基板の表面に、熱酸化膜とゲート電極用の導電層を順次形成する処理と、
   前記導電層と熱酸化膜を選択的に除去し、一部が前記高濃度不純物領域にオーバーラップするゲート電極と該ゲート電極下側の熱酸化膜によるゲート絶縁膜を形成する処理と、
   前記ゲート絶縁膜の内、前記高濃度不純物領域にオーバーラップする部分を除去する処理と、
   前記ゲート絶縁膜が除去された前記高濃度不純物領域の表面に、Ｓｉ酸化膜またはＳｉ酸窒化膜を形成する処理と、
   前記ゲート絶縁膜が除去され、表面に前記Ｓｉ酸化膜またはＳｉ酸窒化膜が形成された領域に、絶縁膜を埋め込む処理とを、
   順次行うことを特徴とする半導体装置の製造方法。
3. 前記埋め込んだ絶縁膜を貫通して前記ソース形成領域の高濃度不純物に接続するソース配線及び前記ゲート電極に接続するゲート配線を形成する処理と、
   前記ＳｉＣ基板の裏面にオーミック接続されたドレイン電極を形成する処理とを、
   行うことを特徴とする請求項１または２記載の半導体装置の製造方法。
4. 前記高濃度不純物領域にオーバーラップするゲート絶縁膜の除去は、希釈ＨＦ水溶液またはＨＦベーパーによるエッチングで行うことを特徴とする請求項１、２または３記載の半導体装置の製造方法。
5. 前記埋め込む絶縁膜の材料は、Ｓｉ酸化膜、Ｓｉ酸窒化膜、Ｓｉ窒化膜、Ａｌ酸化膜、Ｔｉ酸化膜、Ｔａ酸化膜、Ｈｆ酸化膜、Ｚｒ酸化膜、またはシリケート膜であることを特徴とする請求項１、２または３記載の半導体装置の製造方法。

Images