JP4997809B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4997809B2 JP4997809B2 JP2006093276A JP2006093276A JP4997809B2 JP 4997809 B2 JP4997809 B2 JP 4997809B2 JP 2006093276 A JP2006093276 A JP 2006093276A JP 2006093276 A JP2006093276 A JP 2006093276A JP 4997809 B2 JP4997809 B2 JP 4997809B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- hafnium
- insulating film
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 238000009792 diffusion process Methods 0.000 claims description 33
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 24
- 229910052735 hafnium Inorganic materials 0.000 claims description 21
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 21
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 18
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 17
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 238000005121 nitriding Methods 0.000 claims description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 230000002265 prevention Effects 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 7
- 229910052746 lanthanum Inorganic materials 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 6
- 229910052727 yttrium Inorganic materials 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 5
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 5
- 229910052726 zirconium Inorganic materials 0.000 description 5
- 229910004129 HfSiO Inorganic materials 0.000 description 4
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- -1 hafnium nitride Chemical class 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004335 scaling law Methods 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本発明は、半導体装置および半導体装置の製造方法に関し、ゲート部にハフニウム酸化膜を備えた半導体装置および半導体装置の製造方法に関する。
半導体集積回路装置に用いられる素子の１つにＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が知られている。図１０はＭＯＳＦＥＴの模式図である。ＭＯＳＦＥＴは、スケーリング則に従い、図１０（Ａ）から図１０（Ｂ）のように、ＭＯＳＦＥＴの高さ方向と横方向のサイズを同時に縮小するとともに、素子の特性を正常に保ちながら、性能の向上がなされてきた。
しかし、ＭＯＳＦＥＴの微細化に伴い、ゲート絶縁膜２１（図１０（Ａ））からゲート絶縁膜２１ａ（図１０（Ｂ））のようにゲート絶縁膜の膜厚が数原子層分に相当する２ｎｍ程までに薄膜化されると、電流がゲート絶縁膜を透過、すなわちトンネル電流Ｉtが流れ始める。この結果、リーク電流が制御不可能となって増加し、また、ドレイン電流の漏洩や消費電力の増加などが生じる（例えば、特許文献１参照）。
特に、次世代ＭＯＳＦＥＴには、さらなる微細化が進められて、しきい値制御が可能であり、リーク電流、等価酸化膜厚（ＥＯＴ：Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ、ゲート絶縁膜に利用する材料の物理的な膜厚を、酸化シリコン（ＳｉＯ2）膜が示す誘電容量に対して、それと等価な誘電容量を示す膜厚に換算した値のこと。）、ヒステリシスが低いことが求められている。
上記の次世代ＭＯＳＦＥＴを実現するため、ゲート絶縁膜に、従来使用されていた酸化膜よりも高い誘電率を有する材料（以下、高誘電率絶縁膜と呼ぶ）の適用が提案された。そこで、酸化膜中に窒素（Ｎ2）を添加して得られる酸窒化膜の窒素濃度を高くすることで、誘電率を向上させる手法が検討された。
しかし、酸窒化膜の窒素濃度を高くしていくと、絶縁性が上がり、膜中欠陥起因の電荷が増大するために、ＭＯＳＦＥＴの動作速度および信頼性が大幅に劣化するという問題があった。新たに酸窒化膜の代替材料となる高誘電率絶縁膜として、酸化ハフニウム（ＨｆＯ2）や酸化アルミニウム（Ａｌ2Ｏ3）などの高誘電率材料が提案された。
このような高誘電率絶縁膜を用いることにより、容量換算圧膜（ＣＥＴ：Ｃａｐａｃｉｔａｎｃｅ Ｅｑｕｉｖａｌｅｎｔ Ｔｈｉｃｋｎｅｓｓ、ゲート絶縁体に利用している材料が示す誘電容量に対して、それと等価な誘電容量を示すＳｉＯ2膜の膜厚に換算した値のこと。）をトンネル電流Ｉtが流れない程の膜厚に抑えながら、物理膜厚を大きくすることができる。このため、ゲート絶縁膜中のトンネル電流Ｉtの発生が抑えられ、リーク電流を低減させることが可能となった。
特開２００６−０１９６１５号公報
しかし、高誘電率材料を用いる場合、次のような問題があった。
以下、図１１、図１２を用いて説明する。
図１１は、ゲート部の断面模式図である。
以下、図１１、図１２を用いて説明する。
図１１は、ゲート部の断面模式図である。
図１１について、半導体基板（図示せず）上に形成された酸化膜３２０上に、高誘電率絶縁膜３３０が形成され、その上に高誘電率絶縁膜３３０よりもシリコン（Ｓｉ）組成が大きい絶縁膜３４０が形成されている。さらにその上に、ポリシリコンより構成されるゲート電極３５０が形成されている。
図１２は、ＭＯＳＦＥＴのゲート電圧−ドレイン電流特性を示す図である。図１２では、ゲート部に酸窒化膜または高誘電率材料からなる高誘電率絶縁膜３３０を有するｐＭＯＳＦＥＴとｎＭＯＳＦＥＴのゲート電圧−ドレイン電流特性が示されている。図１２によれば、高誘電率絶縁膜３３０が高誘電率材料からなる場合は、酸窒化膜からなる場合と比較して、特に、ｐＭＯＳＦＥＴにおいては、しきい値が０．６Ｖ〜０．７Ｖシフトする。これによって、ｐＭＯＳＦＥＴとｎＭＯＳＦＥＴのしきい値が異なり、ＣＭＯＳ回路を構成することができなくなる問題があった。
このしきい値のシフトの原因としては以下のことが考えられる。ＭＯＳＦＥＴはその製造工程において、ソース／ドレイン領域形成のために、不純物ドープ後に熱処理を行う。その際、図１１に示すように、高誘電率絶縁膜３３０中の例えば、ハフニウム（Ｈｆ）などの金属元素３０は熱エネルギーを受けて拡散する。拡散した金属元素３０は、絶縁膜３４０とゲート電極３５０の境界近傍において、ゲート電極３５０のＳｉ元素と反応し、結合し、双極子が構成されることにより電場が生じる。このように、絶縁膜３４０とゲート電極３５０の境界近傍において発生する電場がしきい値のシフトを引き起こす。このことから、高誘電率材料を用いると、ＣＭＯＳとして動作させることができなくなってしまう。
本発明はこのような点に鑑みてなされたものであり、しきい値のシフトの抑制可能な半導体装置および半導体装置の製造方法を提供することを目的とする。
本発明では、上記課題を解決するために、図１に例示するように、ゲート部に高誘電率絶縁膜（ハフニウム酸化膜）１３を備えた半導体装置において、高誘電率絶縁膜１３上に形成され、高誘電率絶縁膜１３から上層への金属（ハフニウム）元素１の拡散を防止する拡散防止膜（窒化シリコン膜）１０と、拡散防止膜１０上に形成される絶縁膜（ハフニウムシリコン酸化膜）１４と、絶縁膜１４上に形成されるゲート電極（ポリシリコンゲート電極）１５と、を有することを特徴とする半導体装置が提供される。
上記の構成によれば、高誘電率絶縁膜１３上に、高誘電率絶縁膜１３中の金属元素１の上層への拡散を防止する拡散防止膜１０が形成されるため、高誘電率絶縁膜１３中の金属元素１の上層への拡散が防止される。
また、本発明では、ゲート部にハフニウム酸化膜を備えた半導体装置の製造方法において、前記ハフニウム酸化膜上に、前記ハフニウム酸化膜から上層へのハフニウム元素の拡散を防止する窒化シリコン膜を形成する工程と、前記窒化シリコン膜上に、ハフニウムシリコン酸化膜を形成する工程と、前記ハフニウムシリコン酸化膜上に、ポリシリコンゲート電極を形成する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
上記の方法によれば、ハフニウム酸化膜上に、ハフニウム酸化膜の上層へのハフニウム元素の拡散を防止する窒化シリコン膜が形成され、窒化シリコン膜上に、ハフニウムシリコン酸化膜が形成されることにより、ハフニウム酸化膜中のハフニウム元素の上層への拡散が防止される。
本発明の半導体装置によれば、ハフニウム酸化膜上に、ハフニウム酸化膜中のハフニウム元素の上層への拡散を防止する窒化シリコン膜を形成するため、ハフニウム酸化膜中のハフニウム元素の上層への拡散を防止し、窒化シリコン膜上のハフニウムシリコン酸化膜とポリシリコンゲート電極との境界において、ハフニウム元素とポリシリコンゲート電極の元素との反応および結合を抑制することができる。これにより、ＭＯＳＦＥＴのしきい値のシフトの抑制ができるようになる。
また、本発明の半導体装置の製造方法によれば、ハフニウム酸化膜上に、ハフニウム酸化膜の上層へのハフニウム元素の拡散を防止する窒化シリコン膜を形成し、窒化シリコン膜上に、ハフニウムシリコン酸化膜を形成することにより、ハフニウム酸化膜中のハフニウム元素の上層への拡散を防止することができる。この結果、ＭＯＳＦＥＴのしきい値のシフトの抑制ができるようになる。
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
図１は本実施の形態の半導体装置の特徴部分であるＭＯＳＦＥＴのゲート部の断面模式図である。図１の構成は以下の通りである。半導体基板（図示せず）上に、酸化膜１２および高誘電率絶縁膜１３が順に形成されている。その上に、拡散防止膜１０が形成されている。拡散防止膜１０上には、高誘電率絶縁膜１３よりＳｉ組成が大きい絶縁膜１４が形成されている。さらに、その上に、ポリシリコンより構成されるゲート電極１５が形成されている。尚、例として酸化膜１２には、ＳｉＯ2膜、高誘電率絶縁膜１３には、ＨｆＯ2膜、拡散防止膜１０には、窒化シリコン（ＳｉＮ）膜（膜厚０．２ｎｍ〜０．５ｎｍ）、絶縁膜１４には、ハフニウムシリケート（ＨｆＳｉＯ）膜といった材料が挙げられる。
図１は本実施の形態の半導体装置の特徴部分であるＭＯＳＦＥＴのゲート部の断面模式図である。図１の構成は以下の通りである。半導体基板（図示せず）上に、酸化膜１２および高誘電率絶縁膜１３が順に形成されている。その上に、拡散防止膜１０が形成されている。拡散防止膜１０上には、高誘電率絶縁膜１３よりＳｉ組成が大きい絶縁膜１４が形成されている。さらに、その上に、ポリシリコンより構成されるゲート電極１５が形成されている。尚、例として酸化膜１２には、ＳｉＯ2膜、高誘電率絶縁膜１３には、ＨｆＯ2膜、拡散防止膜１０には、窒化シリコン（ＳｉＮ）膜（膜厚０．２ｎｍ〜０．５ｎｍ）、絶縁膜１４には、ハフニウムシリケート（ＨｆＳｉＯ）膜といった材料が挙げられる。
上記のような構成とすることによって従来と比べて以下のような効果が期待できる。
ゲート部に高誘電率絶縁膜１３を有するＭＯＳＦＥＴの製造工程において、ソース／ドレイン領域（図示せず）形成のために、不純物ドープ後に熱処理を行う。熱処理を行うと、高誘電率絶縁膜１３中のＨｆなどの金属元素１が熱エネルギーを受けて拡散する。しかし、従来と異なり、金属元素１は拡散防止膜１０によって、Ｓｉ組成が大きい絶縁膜１４への拡散が抑制され、金属元素１およびゲート電極１５のＳｉ元素との反応が抑制される。結果、しきい値のシフトを抑制することができるので、ＣＭＯＳを動作させることができるようになる。
ゲート部に高誘電率絶縁膜１３を有するＭＯＳＦＥＴの製造工程において、ソース／ドレイン領域（図示せず）形成のために、不純物ドープ後に熱処理を行う。熱処理を行うと、高誘電率絶縁膜１３中のＨｆなどの金属元素１が熱エネルギーを受けて拡散する。しかし、従来と異なり、金属元素１は拡散防止膜１０によって、Ｓｉ組成が大きい絶縁膜１４への拡散が抑制され、金属元素１およびゲート電極１５のＳｉ元素との反応が抑制される。結果、しきい値のシフトを抑制することができるので、ＣＭＯＳを動作させることができるようになる。
以下、本実施の形態の半導体装置の製造方法を説明する。
図２から図９は、ＭＯＳＦＥＴの各製造工程における断面模式図である。
以下、ｎＭＯＳＦＥＴの製造方法について説明する。
図２から図９は、ＭＯＳＦＥＴの各製造工程における断面模式図である。
以下、ｎＭＯＳＦＥＴの製造方法について説明する。
Ｓｉ基板１１０上に、Ｐ型不純物ドープ領域を形成するために、ホウ素（Ｂ）イオンを注入し、高温の酸素（Ｏ2）雰囲気中にさらして、ＳｉＯ2膜１２０を形成する（図２）。ＳｉＯ2膜１２０を形成後、ＨｆＯ2膜１３０を形成する（図３）。
ＨｆＯ2膜１３０形成後、ＨｆＯ2膜１３０の表面に対し窒化処理を行い、有機金属気相成長法（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって、ＳｉＮ膜１００を０．２ｎｍ〜０．５ｎｍ形成する（図４）。
ＳｉＮ膜１００形成後、ＨｆＳｉＯ膜１４０を形成する（図５）。ＨｆＳｉＯ膜１４０形成後、ゲート電極として、ポリシリコン膜１５０を形成する（図６）。ポリシリコン膜１５０形成後、フォトレジスト（図示せず）を塗布し、露光および現像し、フォトレジストパターン２００を形成する（図７）。フォトレジストパターン２００をマスクとして、エッチングを行い、フォトレジストパターン２００除去後、酸化膜２１０を形成する（図８）。その後、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）にて、サイドウォール２１０ａを形成し、例えば、リン（Ｐ）イオンを注入し、熱処理を行って、ソース領域２２０／ドレイン領域２３０を形成する（図９）。その後は、配線工程などを行う。
以上のように、高誘電率材料上に拡散防止膜を形成することにより、高誘電率材料中の金属元素の拡散を抑制することができ、金属元素とゲート電極のＳｉ元素との反応が抑制される。結果、しきい値のシフトを抑制することができるので、ＣＭＯＳを動作させることができるようになる。
尚、上記実施の形態において、半導体基板として、Ｓｉ基板１１０を用いた場合を述べたが、ゲルマニウム（Ｇｅ）を用いた場合でも同様の効果を得ることが可能である。
同様に、高誘電率絶縁膜として、ＨｆＯ2膜１３０を用いたが、ＨｆＯ2膜１３０の他に、Ｈｆ、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、ランタン（Ｌａ）、タンタル（Ｔａ）のうち少なくとも１種類を含む酸化膜、酸窒化膜または窒化膜を用いた場合でも同様の効果を得ることが可能である。
同様に、高誘電率絶縁膜として、ＨｆＯ2膜１３０を用いたが、ＨｆＯ2膜１３０の他に、Ｈｆ、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、ランタン（Ｌａ）、タンタル（Ｔａ）のうち少なくとも１種類を含む酸化膜、酸窒化膜または窒化膜を用いた場合でも同様の効果を得ることが可能である。
同様に、拡散防止膜として、ＭＯＣＶＤ法において形成されたＳｉＮ膜１００を用いた場合を例に述べたが、ＭＯＣＶＤ法もしくは原子層蒸着法（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）を用いて、ＳｉＮ、窒化アルミニウム（ＡｌＮ）、窒化ハフニウム（ＨｆＮ）を、ＥＯＴを考慮し膜厚を０．２ｎｍ〜０．５ｎｍとして形成される場合でも同様の効果を得ることができる。
また、同様に、上記では、Ｓｉ組成が大きい絶縁膜として、ＨｆＳｉＯ膜１４０を用いたが、Ｓｉを含み、かつ、Ｈｆ、Ｚｒ、Ｙ、Ｌａ、Ｔａのうち少なくとも１種類を含む酸化膜、酸窒化膜または窒化膜を用いた場合でも同様の効果を得ることができる。
（付記１） ゲート部に高誘電率絶縁膜を備えた半導体装置において、
前記高誘電率絶縁膜上に形成され、前記高誘電率絶縁膜から上層への金属元素の拡散を防止する拡散防止膜と、
前記拡散防止膜上に形成される絶縁膜と、
前記絶縁膜上に形成されるゲート電極と、
を有することを特徴とする半導体装置。
前記高誘電率絶縁膜上に形成され、前記高誘電率絶縁膜から上層への金属元素の拡散を防止する拡散防止膜と、
前記拡散防止膜上に形成される絶縁膜と、
前記絶縁膜上に形成されるゲート電極と、
を有することを特徴とする半導体装置。
（付記２） 前記高誘電率絶縁膜は、ハフニウム、アルミニウム、ジルコニウム、イットリウム、ランタン、タンタルのうち少なくとも１種類を含む酸化膜、酸窒化膜または窒化膜で構成されることを特徴とする付記１記載の半導体装置。
（付記３） 前記拡散防止膜は、窒化シリコン、窒化アルミニウムまたは窒化ハフニウムで構成されることを特徴とする付記１記載の半導体装置。
（付記４） 前記拡散防止膜の膜厚を０．２ｎｍ〜０．５ｎｍとすることを特徴とする付記３記載の半導体装置。
（付記４） 前記拡散防止膜の膜厚を０．２ｎｍ〜０．５ｎｍとすることを特徴とする付記３記載の半導体装置。
（付記５） 前記絶縁膜は、シリコンを含み、かつハフニウム、アルミニウム、ジルコニウム、イットリウム、ランタン、タンタルのうち少なくとも１種類を含む酸化膜、酸窒化膜または窒化膜で構成されることを特徴とする付記１記載の半導体装置。
（付記６） 前記絶縁膜は前記高誘電率絶縁膜よりもシリコン組成が大きいことを特徴とする付記１記載の半導体装置。
（付記７） ゲート部に高誘電率絶縁膜を備えた半導体装置の製造方法において、
前記高誘電率絶縁膜上に、前記高誘電率絶縁膜から上層への金属元素の拡散を防止する拡散防止膜を形成する工程と、
前記拡散防止膜上に、絶縁膜を形成する工程と、
前記絶縁膜上に、ゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記７） ゲート部に高誘電率絶縁膜を備えた半導体装置の製造方法において、
前記高誘電率絶縁膜上に、前記高誘電率絶縁膜から上層への金属元素の拡散を防止する拡散防止膜を形成する工程と、
前記拡散防止膜上に、絶縁膜を形成する工程と、
前記絶縁膜上に、ゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記８） 前記拡散防止膜を形成する工程の前に、前記高誘電率絶縁膜上に窒化処理を行う工程をさらに有することを特徴とする付記７記載の半導体装置の製造方法。
（付記９） 前記高誘電率絶縁膜は、ハフニウム、アルミニウム、ジルコニウム、イットリウム、ランタン、タンタルのうち少なくとも１種類を含む酸化膜、酸窒化膜または窒化膜で構成されることを特徴とする付記７記載の半導体装置の製造方法。
（付記９） 前記高誘電率絶縁膜は、ハフニウム、アルミニウム、ジルコニウム、イットリウム、ランタン、タンタルのうち少なくとも１種類を含む酸化膜、酸窒化膜または窒化膜で構成されることを特徴とする付記７記載の半導体装置の製造方法。
（付記１０） 前記拡散防止膜は、窒化シリコン、窒化アルミニウムまたは窒化ハフニウムで構成されることを特徴とする付記７記載の半導体装置の製造方法。
（付記１１） 前記拡散防止膜の膜厚を０．２ｎｍ〜０．５ｎｍとすることを特徴とする付記１０記載の半導体装置の製造方法。
（付記１１） 前記拡散防止膜の膜厚を０．２ｎｍ〜０．５ｎｍとすることを特徴とする付記１０記載の半導体装置の製造方法。
（付記１２） 前記拡散防止膜を、ＭＯＣＶＤ法もしくはＡＬＤ法により形成することを特徴とする付記７記載の半導体装置の製造方法。
（付記１３） 前記絶縁膜は、シリコンを含み、かつハフニウム、アルミニウム、ジルコニウム、イットリウム、ランタン、タンタルのうち少なくとも１種類を含む酸化膜、酸窒化膜または窒化膜で構成されることを特徴とする付記７記載の半導体装置の製造方法。
（付記１３） 前記絶縁膜は、シリコンを含み、かつハフニウム、アルミニウム、ジルコニウム、イットリウム、ランタン、タンタルのうち少なくとも１種類を含む酸化膜、酸窒化膜または窒化膜で構成されることを特徴とする付記７記載の半導体装置の製造方法。
（付記１４） 前記絶縁膜は、前記高誘電率絶縁膜よりもシリコン組成が大きいことを特徴とする付記７記載の半導体装置の製造方法。
１ 金属元素
１０ 拡散防止膜
１２ 酸化膜
１３ 高誘電率絶縁膜
１４ 絶縁膜
１５ ゲート電極
１０ 拡散防止膜
１２ 酸化膜
１３ 高誘電率絶縁膜
１４ 絶縁膜
１５ ゲート電極
Claims (5)
- ゲート部にハフニウム酸化膜を備えた半導体装置において、
前記ハフニウム酸化膜上に形成され、前記ハフニウム酸化膜から上層へのハフニウム元素の拡散を防止する窒化シリコン膜と、
前記窒化シリコン膜上に形成されるハフニウムシリコン酸化膜と、
前記ハフニウムシリコン酸化膜上に形成されるポリシリコンゲート電極と、
を有することを特徴とする半導体装置。 - 前記窒化シリコン膜の膜厚を０．２ｎｍ〜０．５ｎｍとすることを特徴とする請求項１記載の半導体装置。
- ゲート部にハフニウム酸化膜を備えた半導体装置の製造方法において、
前記ハフニウム酸化膜上に、前記ハフニウム酸化膜から上層へのハフニウム元素の拡散を防止する窒化シリコン膜を形成する工程と、
前記窒化シリコン膜上に、ハフニウムシリコン酸化膜を形成する工程と、
前記ハフニウムシリコン酸化膜上に、ポリシリコンゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記窒化シリコン膜を形成する工程の前に、前記ハフニウム酸化膜上に窒化処理を行う工程をさらに有することを特徴とする請求項３記載の半導体装置の製造方法。
- 前記窒化シリコン膜を、ＭＯＣＶＤ法もしくはＡＬＤ法により形成することを特徴とする請求項３記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006093276A JP4997809B2 (ja) | 2006-03-30 | 2006-03-30 | 半導体装置および半導体装置の製造方法 |
| US11/518,317 US7893508B2 (en) | 2006-03-30 | 2006-09-11 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006093276A JP4997809B2 (ja) | 2006-03-30 | 2006-03-30 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007266552A JP2007266552A (ja) | 2007-10-11 |
| JP4997809B2 true JP4997809B2 (ja) | 2012-08-08 |
Family
ID=38596133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006093276A Expired - Fee Related JP4997809B2 (ja) | 2006-03-30 | 2006-03-30 | 半導体装置および半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7893508B2 (ja) |
| JP (1) | JP4997809B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5787855B2 (ja) * | 2012-09-21 | 2015-09-30 | 株式会社東芝 | 半導体記憶装置 |
| DE102017105729B4 (de) | 2017-03-16 | 2023-09-07 | Ivoclar Vivadent Ag | Artikulator sowie Artikulatorzusatzvorrichtung |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134739A (ja) * | 2000-10-19 | 2002-05-10 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US6891231B2 (en) * | 2001-06-13 | 2005-05-10 | International Business Machines Corporation | Complementary metal oxide semiconductor (CMOS) gate stack with high dielectric constant gate dielectric and integrated diffusion barrier |
| JP4507232B2 (ja) * | 2003-03-24 | 2010-07-21 | ローム株式会社 | 半導体装置の製造方法 |
| JP2005079223A (ja) * | 2003-08-29 | 2005-03-24 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| JP2005159316A (ja) * | 2003-10-30 | 2005-06-16 | Tokyo Electron Ltd | 半導体装置の製造方法及び成膜装置並びに記憶媒体 |
| JP2005277223A (ja) * | 2004-03-25 | 2005-10-06 | National Institute Of Advanced Industrial & Technology | 半導体装置およびその製造方法 |
| JP2006019615A (ja) | 2004-07-05 | 2006-01-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2006086272A (ja) * | 2004-09-15 | 2006-03-30 | Fujitsu Ltd | 半導体装置 |
| US7564108B2 (en) * | 2004-12-20 | 2009-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitrogen treatment to improve high-k gate dielectrics |
| US20070096226A1 (en) * | 2005-10-31 | 2007-05-03 | Chun-Li Liu | MOSFET dielectric including a diffusion barrier |
-
2006
- 2006-03-30 JP JP2006093276A patent/JP4997809B2/ja not_active Expired - Fee Related
- 2006-09-11 US US11/518,317 patent/US7893508B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007266552A (ja) | 2007-10-11 |
| US20070232004A1 (en) | 2007-10-04 |
| US7893508B2 (en) | 2011-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6881657B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP5135250B2 (ja) | 半導体装置の製造方法 | |
| KR101282343B1 (ko) | 금속게이트를 갖는 반도체장치 및 그 제조 방법 | |
| US8450161B2 (en) | Method of fabricating a sealing structure for high-k metal gate | |
| US20110193181A1 (en) | Semiconductor device having different metal gate structures | |
| TWI429025B (zh) | 製造半導體元件的方法與半導體元件 | |
| JP2005072405A (ja) | 薄膜の形成方法および半導体装置の製造方法 | |
| US20110006354A1 (en) | Metal gate structure of a semiconductor device | |
| JP2006108602A (ja) | 半導体装置及びその製造方法 | |
| US20080203500A1 (en) | Semiconductor device and production method therefor | |
| US20120299113A1 (en) | Semiconductor device and method for fabricating the same | |
| US7662685B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2005064317A (ja) | 半導体装置 | |
| US7618855B2 (en) | Manufacturing method of semiconductor device | |
| JP5050351B2 (ja) | 半導体装置の製造方法 | |
| JP2009252895A (ja) | 半導体装置及びその製造方法 | |
| JP4997809B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2009054609A (ja) | Ｐチャネルｍｏｓトランジスタ、ｎチャネルｍｏｓトランジスタ及び不揮発性半導体記憶装置 | |
| JP4902888B2 (ja) | 半導体装置およびその製造方法 | |
| JP2007300135A (ja) | 半導体装置及びその製造方法 | |
| JP3998621B2 (ja) | 半導体装置及びその製造方法 | |
| JP4264039B2 (ja) | 半導体装置 | |
| JP2004200595A (ja) | Ｍｉｓトランジスタおよびその製造方法 | |
| TW201301511A (zh) | 金屬閘極及其製造方法 | |
| US20060208325A1 (en) | Semiconductor device with gate insulating film and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120430 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4997809 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |