JP3998621B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3998621B2
JP3998621B2 JP2003338565A JP2003338565A JP3998621B2 JP 3998621 B2 JP3998621 B2 JP 3998621B2 JP 2003338565 A JP2003338565 A JP 2003338565A JP 2003338565 A JP2003338565 A JP 2003338565A JP 3998621 B2 JP3998621 B2 JP 3998621B2
Authority
JP
Japan
Prior art keywords
film
insulating film
oxide film
semiconductor device
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003338565A
Other languages
English (en)
Other versions
JP2005109034A (ja
Inventor
祐一郎 三谷
明子 奈良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003338565A priority Critical patent/JP3998621B2/ja
Publication of JP2005109034A publication Critical patent/JP2005109034A/ja
Application granted granted Critical
Publication of JP3998621B2 publication Critical patent/JP3998621B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、半導体装置およびその製造方法に係り、特に、電界効果型半導体装置およびその製造方法に関係し、半導体基板とゲート電極または、電極とフローティングゲート電極の間に挟まれた絶縁膜（インターポリ絶縁膜）のリーク電流や緩和電流を低減し、さらにこの絶縁膜の信頼性の改善をはかった半導体装置およびその製造方法に関する。
近年、半導体装置、特に、ＭＯＳＦＥＴにおいて、素子の微細化が急速に進められている。微細化にともない、ゲート絶縁膜の高性能化が要求され、従来のシリコン酸化膜やシリコン酸窒化膜よりも誘電率の高い絶縁膜を用いることが知られている。絶縁膜として高誘電率絶縁膜を用いる場合には、熱的に安定であり、リーク電流が低いことが要求される。その高誘電率絶縁膜の候補として、酸化アルミニウムが知られている。
また、電気的な書き込み及び消去が可能な不揮発性半導体メモリ（EEPROM）に代表されるような半導体メモリ素子において、素子の微細化が急速に進められている。例えば、EEPROMの場合、コントロールゲート電極に高い電圧を印加し、インターポリ絶縁膜を介して下に位置するフローティングゲート電極中に基板側から電子をトンネル酸化膜を通過させて注入するという方法が取られている。この場合、コントロールゲート電極とフローティングゲート電極とのカップリング比を高くするために、インターポリ電極は大きな面積を必要とし、インターポリ絶縁膜がフローティングゲート電極の周辺を取り囲むような立体的な構造をしていた。しかし、素子が微細化し、隣り合う素子同士が接近してくると、その隣り合う素子間で相互作用を引き起こし、例えばフローティングゲートに注入された電荷で隣の素子に電圧が印加され、蓄えられていたデータが消去されてしまうなどの問題が顕在化してきている。
これに対し、より単純な平面構造でトンネル酸化膜とのカップリング比を維持する方法として、インターポリ絶縁膜を従来のシリコン酸化膜やシリコン酸窒化膜よりも誘電率の高い絶縁膜を用いることが公知となっている。インターポリ絶縁膜として高誘電率絶縁膜を用いる場合には、熱的に安定であり、リーク電流や緩和電流が低いことが要求される。その高誘電率絶縁膜の候補としては、酸化アルミニウムが公知である。この酸化アルミニウムは、ポリシリコン上の薄いシリコン酸化膜を形成して、例えばトリメチルアルミニウム〔Al(CH3)3〕と酸素あるいは水蒸気との交互供給で形成するAtomic Layer Chemical Vapor Deposition(AL-CVD)法で形成したり、スパッタ法を用いて形成するなどして成膜している。（例えば、非特許文献1参照）しかし、AL-CVD法やスパッタ法で成膜された酸化アルミニウムは密度が低く、酸素欠損を多く含むため、リーク電流や緩和電流は大きく、またこれを抑制する為には酸素雰囲気中での950℃以上の高温アニールを要してしまう。また、高温アニールを行うと、フローティングゲート電極とインターポリ絶縁膜との界面にシリコン酸化膜が形成され、このためにインターポリ絶縁膜全体の誘電率が低下してしまい、所望のカップリング比を維持することが難しい。
この誘電率の低いシリコン酸化膜が基板との界面、ポリシリコンゲート電極との界面に形成されるのを抑制する技術として、ゲート絶縁膜として、SiN膜、HfO2膜、SiON膜の積層ゲート絶縁膜を形成する事が知られている。（例えば、非特許文献２参照）しかし、HfO2上にSiN膜が形成されているため、後に膜改質のために酸素を効率良く導入しようとしても、SiN膜に妨げられ、酸素の導入が抑制される。
また、熱処理時に酸素が基板に供給され、シリコン基板を酸化して、誘電率の低いSiO2
やシリケート膜の形成を防止する技術として、MOSFETのチャネル部をゲルマニウム膜で作成し、ゲルマニウムの酸化されにくい性質を利用する方法も知られている。（例えば、非特許文献３参照）
Hyung-Seok Jung, et al., "Improved Current Performance of CMOSFETs with Nitrogen Incorporated HfO2-Al2O3 Laminated Gate Dielectric" IEEE International Electron Devices Meeting, pp853-856 (2002) Y. Morisaki, et al., "Ultra-thin(Teffinv=1.7nm)Poly-Si-gated SiN/HfO2/SiON High-k Stack Dielectrics with High Thermal Stability(1050oC)" IEEE International Electron Devices Meeting, pp861-864(2002) W.P.Bai, et al., "Ge MOS Chracteristics with CVD HfO2 Gate Dielectrics and TaN Gate Electrode" Symposium on VLSI Technology Digest of Technical Papers pp121-122(2003)
このように従来、半導体装置、素子の微細化が急速に進められており、この微細化にともない、ゲート絶縁膜の薄膜化が要求され、従来のシリコン酸化膜やシリコン酸窒化膜よりも誘電率の高い絶縁膜を用いられる。絶縁膜として高誘電率絶縁膜を用いる場合には、熱的に安定であり、リーク電流が低いことが要求される。特に、EEPROMなどの不揮発性半導体メモリのインターポリ絶縁膜に用いる高誘電率絶縁膜に対しては、酸素欠損や欠陥の含有量が少なく、リーク電流や緩和電流が低く抑えられていることが要求されるが、このようなスペックを満たすことは従来技術、従来構造では極めて困難であった。本発明は、上記事情を考慮してなされたもので、その目的とするところは、半導体装置において絶縁膜を低温で高品質化することができ、素子特性や信頼性の向上をはかり得る半導体装置及びその製造方法を提供することにある。
上記目的を達成するために、本発明の第１の発明は、第1導電型の半導体基板表面に、一対の第２導電型の不純物拡散領域を有し、さらに、半導体基板表面に形成された第1の絶縁膜を挟んで第1の電極及びこの第1の電極上に形成された第２の絶縁膜を挟んで第２の電極よりなるゲート部を有する半導体装置において、前記ゲート部の側面は第５の絶縁膜で覆われ、前記第５の絶縁膜は、シリコン酸化膜、酸化アルミニウム及びシリコン窒化膜から選ばれる第６の絶縁膜と、希土類金属の酸化物及び４Ａ族金属の酸化物から選ばれる第７の絶縁膜との積層構造で形成され、前記第６の絶縁膜は前記ゲート部の側面側に位置していることを特徴とする半導体装置である。
また、本発明の第２の発明は、前記第２の絶縁膜が酸化アルミニウム及びシリコン窒化膜から選ばれる第３の絶縁膜と、希土類金属の酸化物及び４Ａ族金属の酸化物から選ばれる第４の絶縁膜との積層構造で形成され、前記第３の絶縁膜は前記第１の電極側に位置していることを特徴とする半導体装置である。
また、本発明の第３の発明は、前記第３の絶縁膜が、シリコン窒化膜であることを特徴とする半導体装置である。
また、本発明の第４の発明は、前記第４の絶縁膜が、希土類金属の酸化物であることを特徴とする半導体装置である。
また、本発明の第５の発明は、前記第４の絶縁膜が、酸化ハフニウムであることを特徴とする半導体装置である。
また、本発明の第６の発明は、前記第６の絶縁膜が、シリコン酸化膜であることを特徴とする半導体装置である。
また、本発明の第７の発明は、前記第７の絶縁膜が、酸化ハフニウムであることを特徴とする半導体装置である。
また、本発明の第８の発明は、前記第１の電極と第２の絶縁膜の間に、界面酸化防止膜を有することを特徴とする半導体装置である。
また、本発明の第９の発明は、前記界面酸化防止膜がゲルマニウムであることを特徴とする半導体装置である。
また、本発明の第１０の発明は、前記第２の電極が金属膜であることを特徴とする半導体装置である。
また、本発明の第１１の発明は、前記第２の電極が４Ａ族元素の窒化物であることを特徴とする半導体装置である。
また、本発明の第１２の発明は、第1導電型の半導体基板表面に、一対の第２導電型の不純物拡散領域を有し、さらに、半導体基板表面に形成された第1の絶縁膜を挟んで第1の電極及び第1の電極上に形成された第２の絶縁膜を挟んで第２の電極よりなるゲート部を有する半導体装置の製造方法において、
前記ゲート部の側面に希土類金属の酸化物及び４Ａ族金属の酸化物から選ばれる第７の絶縁膜を形成する工程と、
その後、酸化性ガスを用いて第２の熱処理をする工程とを具備することを特徴とする半導体装置の製造方法である。
また、本発明の第１３の発明は、前記第１の電極上に酸化アルミニウム及びシリコン窒化膜から選ばれる第３の絶縁膜を形成する工程と、
前記第３の絶縁膜上に希土類金属の酸化物及び４Ａ族金属の酸化物から選ばれる第４の絶縁膜を形成する工程と、
その後、酸化性ガスを用いて第１の熱処理をする工程とを具備することを特徴とする半導体装置の製造方法である。
また、本発明の第１４の発明は、前記酸化性ガスを用いて第１の熱処理をする工程の後、前記第４の絶縁膜を除去する工程をさらに具備することを特徴とする半導体装置の製造方法である。
また、本発明の第１５の発明は、前記第１の電極と前記第３の絶縁膜の間に界面酸化防止膜を形成する工程をさらに具備することを特徴とする半導体装置の製造方法である。
また、本発明の第１６の発明は、前記第２の絶縁膜上に前記第２の電極として金属膜もしくは４Ａ族元素の窒化物を形成する工程とを具備することを特徴とする半導体装置の製造方法である。
また、本発明の第１７の発明は、前記第７の絶縁膜を形成する工程の前に、前記ゲート部側面にシリコン酸化膜、酸化アルミニウム及びシリコン窒化膜から選ばれる第６の絶縁膜を形成する工程とを具備することを特徴とする半導体装置の製造方法である。
本発明によれば、半導体装置に用いられている絶縁膜の酸素欠損やその他の欠陥により増大していたリーク電流を低温で大幅に低減することが可能となり、特に、不揮発性半導体装置における浮遊ゲート電極と制御ゲート電極間のインターポリ絶縁膜を高品質な高誘電体薄膜で形成することが可能となる。薄膜化に伴うリーク電流の増加を抑制し、信頼性を大きく改善することができ、これにより素子特性の信頼性を改善することができる。本発明は、そのような効果を有する半導体装置およびその製造方法を提供することができる。
以下、図面を用いて本発明の実施形態を詳細に説明する。尚、実施の形態を通して共通の構成には同一の符号を付すものとし、重複する説明は省略する。また、各図は発明の説明とその理解を助けるための模式図であり、その形状や寸法、比などは実際の装置と異なる個所があるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。
（実施の形態１）
まず、シリコン基板の面方位と酸化レートとの関係について、図１及び図２に従い説明する。図１は、半導体装置の良質な絶縁膜の断面構造を示す。同図（ａ）に示すようにシリコン基板１上にイオン結合性の絶縁膜として酸化ハフニウム５ｂを形成し、次に同図（ｂ）に示すように酸素雰囲気中で熱処理を行い、シリコン基板１と酸化ハフニウム５ｂの界面に酸化膜５ｃを形成する。一般に、面方位の異なるシリコン基板を酸化すると、(100)面上に比べて(110)面上の方がシリコン原子の面密度が高いために酸化レートは速くなる。
図２は、シリコン基板１と酸化ハフニウム５ｂの界面に形成される酸化膜５ｃの膜厚ｔｏｘ（ｎｍ）を縦軸にとり、酸化温度６５０oＣでの燃焼酸化時間を横軸にとった図を示しており、酸化ハフニウム５ｂを介して酸化を行うと、(100)面の黒丸プロット、(110)面の白四角プロットで、酸化膜成長に面方位依存性が現れないことを示している。このことは、酸化ハフニウムを介した酸化は、酸素を用いたシリコン基板の直接酸化とは異なり、酸素原子による酸化であることを示している。酸化雰囲気中で熱処理を行うと、酸化ハフニウム中に導入された酸素は、原子上で格子位置を置換しながら拡散し、シリコン基板１界面に到達し、後酸化により酸素を供給し酸素欠損を低減することによって、シリコン基板の面方位にかかわらず酸化が進行する。これによりシリコン基板を低温でかつ平滑に酸化することが可能となる。
本発明の第１の実施形態による良質な絶縁膜の断面構造を図３に示す。図３（ａ）に示されるように、共有結合性絶縁膜として酸化アルミニウム５ａをAL-CVD法でシリコン基板１上に形成する。このとき、酸化アルミニウム膜５ａ中には酸素欠損やその他の欠陥が多数含有されており、リーク電流は例えば絶縁膜に印加される電界が3MV/cmの場合0.1mA/cm2にもなる。これを低減する為に、後酸化により酸素を供給し酸素欠損を低減することが必要となる。本発明では、イオン結合性の絶縁膜として希土類または４A族金属酸化物、例えば酸化ハフニウム５ｂを酸化アルミニウム膜５ａ上に形成する。
次に、図３（ｂ）に示すように、酸化雰囲気中で熱処理を行うと、酸化ハフニウム中に導
入された酸素は、原子上で格子位置を置換しながら拡散し、酸化アルミニウム５ａとシリコン基板１界面に到達する。
ここで、アニール条件とリーク電流値との関係について図４に従い説明する。図４は横軸にアニール条件を、縦軸にリーク電流値（A/cm2）を計測した図を示す。アニール温度は６５０oＣ、アニール時間は３０分とし、比抵抗４〜６Ωcmのp型シリコン基板上にCVD法で酸化アルミニウム膜単層を20nm形成したもの、同様にして酸化アルミニウム膜15nm、酸化ハフニウム膜3nmを積層したものを用いた。
図４に示すように、酸化アルミニウム単層膜は成膜直後では酸素欠損が多量に含まれリーク電流が電界3MV/cm下で0.1mA/cm2以上であるのに対し、窒素雰囲気中アニールではほとんど変化がなく、酸素雰囲気中では若干の低下が見られる。一方、原子状酸素を導入する方法として、例えば酸素をプラズマ放電あるいはマイクロ波放電させて、分子状酸素から原子状酸素を生成し、これを供給する方法(ラジカル酸化法)があるが、この場合は約4×10-6A/cm2までリーク電流を低減できた。しかし、この場合、酸化アルミニウム膜の酸素欠損を修復するだけではなく、導入された過剰な酸素原子がシリコン基板と酸化アルミニウム膜界面に到達し、シリコン基板を酸化し、物理膜厚が増加しており、これによるリーク電流低減も含まれている。一方、酸化ハフニウム膜を酸化アルミニウム膜上に形成し、その後酸化雰囲気中で熱処理を行うと、酸化ハフニウム膜から酸化アルミニウム膜へ原子状酸素が導入され、前述の酸素欠損部にその原子状酸素が結合し、酸化アルミニウム膜単層の酸素雰囲気中熱処理に比べ約2桁のリーク電流の低減が実現された。また、ラジカル酸化法に比べて、原子状酸素の供給量は過剰ではないため、シリコン基板と酸化アルミニウム膜界面の酸化もほとんど観測されない。
酸化アルミニウムの上に、イオン結合性の絶縁膜として希土類金属酸化物、例えば酸化ハフニウムを形成し、酸素雰囲気中で熱処理を行うと、酸化ハフニウム膜を介して反応性の高い原子状の酸素が酸化アルミニウムに供給され、効率よく酸化アルミニウム中の酸素欠損やその他の欠陥が修復される。しかも、反応性の高い原子状の酸素であることから、従来高温の酸化雰囲気中で行っていた熱処理を大幅に低温化することが可能となる。
ここでは、絶縁膜として酸化アルミニウムを例に取っているが、共有結合性絶縁膜として、シリコン窒化膜でも同様の効果が得られる。
また、ここでは、絶縁膜として酸化ハフニウム膜を例にとっているが、これに限定されるものではなく、イオン結合性の絶縁膜、例えば、４A族の金属酸化物ZrO2、もしくは、希土類の金属酸化物CeO2、La2O3、Pr2O3、Ln2O3、Sm2O3、Nd2O3などでも同様の効果が得られる。
同図に示すように、p型シリコン基板1上に、素子分離のためのシリコン熱酸化膜2が形成されている。シリコン基板表面には、リンのイオン注入によってn型のソースおよびドレイン拡散層7が形成されている。シリコン基板表面には、ゲート絶縁膜としてシリコン酸化膜３およびイオン結合性の絶縁膜6aが積層形成されている。
さらにゲート絶縁膜上には、ゲート電極となる多結晶シリコン膜4ａが形成されている。さらに、ゲート電極の側壁にはシリコン酸化膜6およびイオン結合性の絶縁膜6aが積層形成されている。また、全面にCVDシリコン酸化膜8の堆積後に、コンタクト孔が開口され、配線となるAl電極9がスパッタにより形成されパターニングされている。
この構造は、ゲート絶縁膜としてシリコン酸化膜 およびイオン結合性の絶縁膜6aが積層形成されていることと、ゲート部側面にシリコン酸化膜6およびイオン結合性の絶縁膜6ａ、望ましくは酸化ハフニウム薄膜が形成されていることを特徴としている。このシリコン酸化膜は酸化ハフニウム膜からの原子状酸素の供給により形成された酸化膜であることを特徴としている。図2で示したように、酸化ハフニウムなどのイオン結合性の絶縁膜から供給される原子状酸素は、シリコン基板の面方位にかかわらず酸化が進行する。これによりシリコン基板1表面および多結晶シリコン膜4aの側面を低温でかつ平滑に酸化することが可能となる。
図６は図５で説明した半導体装置の製造方法を示す工程断面図である。
まず、同図(a)に示すように、例えば、面方位(100)、比抵抗４〜６Ωcmのp型シリコン基板１を用意し、このp型シリコン基板1の表面に溝を形成し、そこにCVD酸化膜を埋め込むことにより厚さ0.6μm程度の素子分離絶縁膜2を形成する。
次に同図(b)に示すように、例えばシリコン基板１上に酸化ハフニウム５ｂを形成し、酸素雰囲気中で熱処理を行い、シリコン基板１と酸化ハフニウム５ｂの界面に酸化膜３を形成する。一般に、面方位の異なるシリコン基板を酸化すると、(100)面上に比べて(110)面上の方がシリコン原子の面密度が高いために酸化レートは速くなるが、酸化ハフニウム５ｂを介して酸化を行うと、酸化膜成長に面方位依存性が現れないため、酸化ハフニウムを介した酸化は、酸素を用いたシリコン基板の直接酸化とは異なり、酸素原子による酸化となる。これによりシリコン基板を低温でかつ平滑に酸化することが可能となる。
続いて同図(ｃ)に示すように、ゲート絶縁膜上にゲート電極として厚さ150nmのリンを添加されたｎ型多結晶シリコン膜4aを堆積する。
次に図示しないが、レジストマスクでパターニングした後、上記の多結晶シリコン膜4a、ゲート絶縁膜3を反応性イオンエッチング法によりエッチングして、ゲート部を形成する。次に、約5nmの膜厚の酸化ハフニウム薄膜6aをCVDなどで形成し、酸化雰囲気中で熱処理を行う。こうすることで、酸化ハフニウム薄膜を介して原子状酸素が供給され、多結晶シリコン膜4aおよび側面に、約3nmの後酸化膜６を形成し、同図(ｄ)に示す構造とする。このとき、ゲート側面に形成した酸化ハフニウム薄膜は選択的にエッチングして除去してもかまわない。
次に、同図(ｅ)に示すように、例えばリンを全面に3×1015cm-2イオン注入する。注入されたリンイオンはシリコン基板内部で加速エネルギーに依存するピーク深さを中心にして分布する。その後、例えば、1000゜C、20秒間の熱処理を行い、リンをシリコン基板中に拡散し活性化させ、ソース・ドレイン領域となる拡散層7を形成する。
次に、全面に厚さ300nmのシリコン酸化膜8をＣＶＤ法により堆積する。ついで、異方性ドライエッチングによりシリコン酸化膜にコンタクトホールを開口する。この後、同図(ｆ)に示すように、シリコン、銅をそれぞれ例えば0.5%ずつ含有する厚さ800nmのアルミニウム膜を形成した後、これをパターニングして電極9を形成する。この後、450℃で15分間水素を10%含む窒素雰囲気で熱処理した。
これによれば、先述のようにシリコン基板1表面及び多結晶シリコン膜4aの側面に低温でかつ均質な後酸化膜を形成することが可能となる。また、酸化ハフニウム膜を介して供給される原子状酸素により後酸化膜厚が結晶性や結晶方位によらず均一な酸化膜が形成できるので、ゲート絶縁膜及びゲート電極の多結晶シリコン側面を平坦に酸化することが可能で素子特性のばらつきを抑え、側面からのリーク電流を低減させることが可能となる。また、従来この後酸化工程は、800℃以上の高温で30分間程度で実施するが、高温後酸化
工程により、トンネル酸化膜の膜質が劣化し、信頼性が悪化することが観測されるが、本実施例では650℃の低温で後酸化を行っているため、膜質劣化を起こすことなく、結果として酸化膜の高信頼化も可能である。
ここでは、絶縁膜として酸化ハフニウム膜を例にとっているが、これに限定されるものではなく、イオン結合性の絶縁膜、例えば、４A族の金属酸化物ZrO2、もしくは、希土類の金属酸化物CeO2、La2O3、Pr2O3、Ln2O3、Sm2O3、Nd2O3などでも同様の効果が得られる。
なお、上記では、それぞれのゲート絶縁膜とゲート部側壁絶縁膜の製法を、酸化ハフニウム膜成膜後の後酸化による製法を説明したが、共有結合性絶縁膜として酸化アルミニウムの上に、イオン結合性の絶縁膜として希土類金属酸化物、例えば酸化ハフニウムを形成し、酸素雰囲気中で熱処理を行い、酸化ハフニウム膜を介して反応性の高い原子状の酸素を酸化アルミニウムに供給し、効率よく酸化アルミニウム中の酸素欠損やその他の欠陥が修復させことも可能である。しかも、この場合、反応性の高い原子状の酸素であることから、従来高温の酸化雰囲気中で行っていた熱処理を大幅に低温化することが可能となる。なお、ここでは、絶縁膜として酸化アルミニウムを例に取っているが、共有結合性絶縁膜として、シリコン窒化膜でも同様の効果が得られる。
また酸化アルミニウム上部に形成される絶縁膜として酸化ハフニウム膜を例にとっているが、これに限定されるものではなく、イオン結合性の絶縁膜、例えば、４A族の金属酸化物ZrO2、もしくは、希土類の金属酸化物CeO2、La2O3、Pr2O3、Ln2O3、Sm2O3、Nd2O3などでも同様の効果が得られる。
本実施例においては、p型シリコン基板1上に、素子分離のためのシリコン熱酸化膜2が形成されている。シリコン基板表面には、リンのイオン注入によってn型のソースおよびドレイン拡散層7が形成されている。シリコン基板表面には、トンネル酸化膜としてシリコン、酸素、窒素を主成分とするトンネル酸化膜(オキシナイトライド膜)3が形成されている。トンネル酸化膜３上には、浮遊ゲート電極となる多結晶シリコン膜4aが形成されている。さらに、この浮遊ゲート電極上には、第2に絶縁膜として15nmのアルミニウム酸化物(Al2O3)5a、3nmのハフニウム酸化物(HfO2)5bが積層されている。さらに第2の絶縁膜上には、制御ゲート電極となる多結晶シリコン膜4bが形成されている。さらに、ゲート電極の側壁にはシリコン酸化膜6が形成されている。また、全面にCVDシリコン酸化膜8が堆積後に、コンタクト孔が開口され、配線となるAl電極9がスパッタにより形成されパターニングされている。
図８は半導体メモリ装置の製造方法を示す工程断面図である。
まず、図８(a)に示すように、例えば、面方位(100)、比抵抗４〜６Ωcmのp型シリコン基板１を用意し、このp型シリコン基板1の表面に溝を形成し、そこにCVD酸化膜を埋め込むことにより厚さ0.6μm程度の素子分離絶縁膜2を形成する。
次に同図(b)に示すように、例えば乾燥酸素による熱酸化によって厚さ7nmのゲート酸化膜3を形成し、例えばアンモニア(NH3)ガス雰囲気中にこのシリコン酸化膜を曝して窒素原子を導入したオキシナイトライド膜(トンネル酸化膜)3とする。
続いて同図(ｃ)に示すように、トンネル酸化膜上に浮遊ゲート電極として厚さ200nmのリンを添加されたｎ型多結晶シリコン膜4aを堆積する。
次に同図(ｄ)に示すように、多結晶シリコン膜4a上に例えば厚さ15nmの酸化アルミニウム膜をCVD法で堆積し、続いて例えば厚さ3nmの酸化ハフニウム膜をCVD法で積層する。
ついで、同図(e)に示すように、650℃で乾燥酸素を用いて熱処理を行う。このとき酸化アルミニウムは酸化ハフニウム膜を介して導入される原子状酸素で酸素欠損などの欠陥の修復が行われる。
次に同図(f)に示すように、上記酸化ハフニウム膜上に制御ゲート電極として厚さ200nmのリンを添加されたｎ型多結晶シリコン膜4bを堆積する。
次に、レジストマスクでパターニングした後、上記の多結晶シリコン膜4a、4b、トンネル酸化膜3および酸化アルミニウム、酸化ハフニウムを反応性イオンエッチング法によりエッチングして、ゲート部を形成する。
さらに、同図(g)に示すように、加工ダメージの回復等を目的として酸化雰囲気中で熱処理を行い、約3nmの後酸化膜を形成する。
次に、同図(ｈ)に示すように、例えばリンを全面に3×1015cm-2イオン注入する。注入されたリンイオンはシリコン基板内部で加速エネルギーに依存するピーク深さを中心にして分布する。その後、例えば、1000゜C、20秒間の熱処理を行い、リンをシリコン基板中に拡散し活性化させ、ソース・ドレイン領域となる拡散層7を形成する。
次に、全面に厚さ300nmのシリコン酸化膜8をＣＶＤ法により堆積する。ついで、異方性ドライエッチングによりシリコン酸化膜にコンタクトホールを開口する。
この後、同図(i)に示すように、シリコン、銅をそれぞれ例えば0.5%ずつ含有する厚さ800nmのアルミニウム膜を形成した後、これをパターニングして電極9を形成する。この後、450℃で15分間水素を10%含む窒素雰囲気で熱処理した。
これによれば、浮遊ゲート電極と制御ゲート電極間の絶縁膜を高誘電体膜で形成できるため、トンネル酸化膜とのカップリング比を単純構造で増加させることが可能となる。さらにその電極間の高誘電体膜を酸化アルミニウムと酸化ハフニウムの積層とし、原子状酸素で酸化アルミニウム膜中の酸素欠損等の欠陥を、低温で改善することができ、リーク電流を低く抑えた構造を実現することができる。
（実施の形態４）
本発明の第４の実施形態に係る半導体メモリ装置の構造断面図を図９に示す。
本実施例においては、p型シリコン基板1上に、素子分離のためのシリコン熱酸化膜2が形成されている。シリコン基板表面には、リンのイオン注入によってn型のソースおよびドレイン拡散層7が形成されている。シリコン基板表面には、トンネル酸化膜としてシリコン、酸素、窒素を主成分とするトンネル酸化膜(オキシナイトライド膜)3が形成されている。トンネル酸化膜３上には、浮遊ゲート電極となる多結晶シリコン膜4aが形成されている。
さらに、この浮遊ゲート電極4ａ上には、第2に絶縁膜として20nmのアルミニウム酸化物(Al2O3)5aが形成されている。さらに第2の絶縁膜上には、制御ゲート電極となる多結晶シリコン膜4bが形成されている。さらに、ゲート電極の側壁にはシリコン酸化膜6が形成されている。また、全面にCVDシリコン酸化膜8が堆積後に、コンタクト孔が開口され、配線
となるAl電極9がスパッタにより形成されパターニングされている。
この構造によれば、酸化アルミニウム膜上層にイオン結合性の酸化ハフニウム膜が存在しないため、酸化ハフニウム膜とその上部に位置する制御ゲート電極との界面に形成されるシリコン酸化膜あるいはシリケート膜の生成を抑制し、さらにこの界面でのシリサイド化反応も抑制でき、信頼性の高い絶縁膜を実現することができる。
図１０は半導体メモリ装置の製造方法を示す工程断面図である。まず、図１０(a)に示すように、例えば、面方位(100)、比抵抗４〜６Ωcmのp型シリコン基板１を用意し、このp型シリコン基板1の表面に溝を形成し、そこにCVD酸化膜を埋め込むことにより厚さ0.6μm程度の素子分離絶縁膜2を形成する。
次に同図(b)に示すように、例えば乾燥酸素による熱酸化によって厚さ7nmのゲート酸化膜3を形成し、例えばアンモニア(NH3)ガス雰囲気中にこのシリコン酸化膜を曝して窒素原子を導入したオキシナイトライド膜(トンネル酸化膜)3とする。
続いて同図(ｃ)に示すように、トンネル酸化膜上に浮遊ゲート電極として厚さ200nmのリンを添加されたｎ型多結晶シリコン膜4aを堆積する。
次に同図(ｄ)に示すように、多結晶シリコン膜4a上に例えば厚さ15nmの酸化アルミニウム膜５ａをCVD法で堆積し、続いて例えば厚さ3nmの酸化ハフニウム膜５ｂをCVD法で積層する。
次に同図(e)に示すように、650℃で乾燥酸素を用いて熱処理を行う。このとき酸化アルミニウムは酸化ハフニウム膜を介して導入される原子状酸素で酸素欠損などの欠陥の修復が行われる。
次に同図(f)に示すように、前述の酸化ハフニウム膜を例えば希フッ酸水溶液に浸漬し、選択的に除去し、さらに酸化アルミニウム膜上に制御ゲート電極として厚さ200nmのリンを添加されたｎ型多結晶シリコン膜4bを堆積する。
次に、レジストマスクでパターニングした後、上記のトンネル酸化膜3、多結晶シリコン膜4a、4b、および酸化アルミニウム膜５ａを反応性イオンエッチング法によりエッチングして、ゲート部を形成する。さらに、加工ダメージの回復等を目的として酸化雰囲気中で熱処理を行い、約3nmの後酸化膜を形成し、同図(g)に示すような構造とする。
次に、同図(ｈ)に示すように、例えばリンを全面に3×1015cm-2イオン注入する。注入されたリンイオンはシリコン基板内部で加速エネルギーに依存するピーク深さを中心にして分布する。その後、例えば、1000゜C、20秒間の熱処理を行い、リンをシリコン基板中に拡散し活性化させ、ソース・ドレイン領域となる拡散層7を形成する。
次に、全面に厚さ300nmのシリコン酸化膜8をＣＶＤ法により堆積する。ついで、異方性ドライエッチングによりシリコン酸化膜にコンタクトホールを開口する。この後、同図(i)に示すように、シリコン、銅をそれぞれ例えば0.5%ずつ含有する厚さ800nmのアルミニウム膜を形成した後、これをパターニングして電極9を形成する。この後、450℃で15分間水素を10%含む窒素雰囲気で熱処理した。
これによれば、酸素欠損などの欠陥が低減された高品質な酸化アルミニウム膜形成を実現でき、さらに酸化アルミニウム膜と制御ゲート電極間には、シリコン結晶と反応しシリコン酸化膜やシリケート膜を形成しやすいイオン結合性の絶縁膜を挟まないため、低リー
ク電流を実現できる。また、イオン結合性の絶縁膜と制御ゲート電極界面で発生するシリサイド化反応も抑制でき、信頼性の高い絶縁膜を実現することができる。
（実施の形態５）
本発明の第５の実施形態にかかる断面構造を図１１に示す。第５の実施形態は、半導体メモリ装置の浮遊ゲート電極と酸化アルミニウム膜との間に酸化防止薄膜(例えばゲルマニウムが形成されている場合の実施形態である。この場合、浮遊ゲート電極端部の局所的な酸化が抑制される。
図１１は、本発明の第５の実施形態に係る半導体メモリ装置の構造断面図の一例である。本実施例においては、p型シリコン基板1上に、素子分離のためのシリコン熱酸化膜2が形成されている。シリコン基板表面には、リンのイオン注入によってn型のソースおよびドレイン拡散層7が形成されている。シリコン基板表面には、トンネル酸化膜としてシリコン、酸素、窒素を主成分とするトンネル酸化膜(オキシナイトライド膜)3が形成されている。トンネル酸化膜３上には、浮遊ゲート電極となる多結晶シリコン膜4aが形成されている。
さらに、この浮遊ゲート電極上には、導電性の界面酸化防止薄膜４ｃが形成されている。この界面酸化防止薄膜上には第2に絶縁膜として15nmのアルミニウム酸化物(Al2O3)5aと3nmの酸化ハフニウム膜5bが形成されている。さらに第2の絶縁膜上には、制御ゲート電極となる多結晶シリコン膜4bが形成されている。さらに、ゲート電極の側壁にはシリコン酸化膜6が形成されている。また、全面にCVDシリコン酸化膜8が堆積後に、コンタクト孔が開口され、配線となるAl電極9がスパッタにより形成されパターニングされている。
酸化アルミニウム膜上層にイオン結合性の酸化ハフニウム膜を堆積した構造では、ゲート加工後の後酸化工程で、例えば1000℃30秒以上の過剰の後酸化を行うと、酸化ハフニウム膜を介して原子状酸素が酸化アルミニウム膜の端部に供給され、浮遊ゲート電極端部にシリコン酸化膜あるいはシリケート膜が形成されてしまう。このように浮遊ゲート電極端部にシリコン酸化膜あるいはシリケート膜が形成されると、浮遊ゲート電極と制御ゲート電極間の高誘電体絶縁膜に印加される電界に不均一性が生じ、リーク電流および信頼性が劣化する。
しかし、浮遊ゲート電極と酸化アルミニウム膜との間に酸化防止薄膜4ｃ（例えば、多結晶シリコン膜との反応性がなく密着性も良い上、酸化防止効果が高いゲルマニウムが好ましい）が形成されているので、浮遊ゲート電極端部の局所的な酸化は抑制される。さらに、微細化に伴って酸化アルミニウムを薄膜化した場合に、酸化ハフニウム膜との積層構造で、酸素雰囲気中で熱処理を行った場合、酸化アルミニウム膜中の酸素欠損などの欠陥を修復するのに必要な酸素量以上の過剰な原子状酸素が供給された場合も、浮遊ゲート電極上部の酸化を抑制することができ、高誘電率かつ高信頼性の絶縁膜を実現することが可能となる。
図１２は半導体メモリ装置の製造方法を示す工程断面図である。
まず、図１２(a)に示すように、例えば、面方位(100)、比抵抗４〜６Ωcmのp型シリコン基板１を用意し、このp型シリコン基板1の表面に溝を形成し、そこにCVD酸化膜を埋め込むことにより厚さ0.6μm程度の素子分離絶縁膜2を形成する。
次に同図(b)に示すように、例えば乾燥酸素による熱酸化によって厚さ7nmのゲート酸化膜3を形成し、例えばアンモニア(NH3)ガス雰囲気中にこのシリコン酸化膜を曝して窒素原子を導入したオキシナイトライド膜(トンネル酸化膜)3とする。
続いて同図(ｃ)に示すように、トンネル酸化膜上に浮遊ゲート電極として厚さ150nmのリンを添加されたｎ型多結晶シリコン膜4a、さらに酸化防止薄膜として約50nmのゲルマニウム薄膜4cを積層に堆積する。
次に同図(ｄ)に示すように、多結晶シリコン膜4aと酸化防止薄膜4c上に例えば厚さ15nmの酸化アルミニウム膜５ａをCVD法で堆積し、続いて例えば厚さ3nmの酸化ハフニウム膜５ｂをCVD法で積層する。
ついで、同図(e)に示すように、650℃で乾燥酸素を用いて熱処理を行う。このとき酸化アルミニウムは酸化ハフニウム膜を介して導入される原子状酸素で酸素欠損などの欠陥の修復が行われる。
次に同図(f)に示すように、酸化ハフニウム膜上に制御ゲート電極として厚さ200nmのリンを添加されたｎ型多結晶シリコン膜4bを堆積する。
次に、レジストマスクでパターニングした後、上記の多結晶シリコン膜4a、4b、トンネル酸化膜3および酸化アルミニウム、酸化ハフニウムを反応性イオンエッチング法によりエッチングして、ゲート部を形成する。さらに、加工ダメージの回復等を目的として酸化雰囲気中で熱処理を行い、約3nmの後酸化膜６を形成し、同図(g)に示すような構造とする。
次に、同図(ｈ)に示すように、例えばリンを全面に3×1015cm-2イオン注入する。注入されたリンイオンはシリコン基板内部で加速エネルギーに依存するピーク深さを中心にして分布する。その後、例えば、1000゜C、20秒間の熱処理を行い、リンをシリコン基板中に拡散し活性化させ、ソース・ドレイン領域となる拡散層7を形成する。
次に、全面に厚さ300nmのシリコン酸化膜8をＣＶＤ法により堆積する。ついで、異方性ドライエッチングによりシリコン酸化膜にコンタクトホールを開口する。この後、同図(i)に示すように、シリコン、銅をそれぞれ例えば0.5%ずつ含有する厚さ800nmのアルミニウム膜を形成した後、これをパターニングして電極9を形成する。この後、450℃で15分間水素を10%含む窒素雰囲気で熱処理した。
これによれば、浮遊ゲート電極上のゲルマニウム薄膜が浮遊ゲート電極の多結晶シリコン膜上部の局所的あるいは全面的な酸化を抑制し、高品質で高信頼な半導体メモリ素子を実現できる。本実施例においては、一例として浮遊ゲート電極上にのみ酸化防止薄膜(ゲルマニウム薄膜)を堆積することを説明したが、これに限定されるものではなく、制御ゲート電極と高誘電率絶縁膜との界面に酸化防止薄膜を形成しても良い。この場合、特に高誘電率絶縁膜が酸化アルミニウム膜と酸化ハフニウム膜の積層構造のように、制御ゲート電極側にイオン結合性の絶縁膜が位置している場合、この絶縁膜と制御ゲート電極界面で反応が起こり、局所的あるいは全面的に制御ゲート電極側が酸化され、シリコン酸化膜あるいはシリケート膜が形成されてしまう。これらが形成されると誘電率が低下するばかりでなく、膜質や信頼性の劣化も生じる。これに対して、例えば酸化ハフニウム膜と浮遊ゲート電極界面にゲルマニウム薄膜などの酸化防止薄膜を形成することにより、このような酸化反応を抑制することが可能となる。
（実施の形態６）
本発明の第６の実施形態にかかる断面構造を図１３に示す。第６の実施形態は、半導体メモリ装置、特に不揮発性半導体メモリ装置のインターポリ絶縁膜上に、制御ゲート電極となる金属膜もしくは４A族元素の窒化膜が形成されている場合である。
図１３は、本発明の第６の実施形態にかかる半導体メモリ装置の構造断面図の一例であ
る。本実施例においては、p型シリコン基板1上に、素子分離のためのシリコン熱酸化膜2が形成されている。シリコン基板表面には、リンのイオン注入によってn型のソースおよびドレイン拡散層7が形成されている。シリコン基板表面には、トンネル酸化膜としてシリコン、酸素、窒素を主成分とするトンネル酸化膜(オキシナイトライド膜)3が形成されている。トンネル酸化膜３上には、浮遊ゲート電極となる多結晶シリコン膜4aが形成されている。
さらに、その上には酸化防止を目的とした酸化防止薄膜、例えばゲルマニウム薄膜4cが積層されている。このゲルマニウム薄膜上には第2に絶縁膜として15nmのアルミニウム酸化物(Al2O3)5aと3nmの酸化ハフニウム膜5bが形成されている。第2の絶縁膜上には、制御ゲート電極となる４A族元素の窒化膜もしくは金属膜4dが形成されている。ゲート電極の側壁にはシリコン酸化膜6が形成されている。また、全面にCVDシリコン酸化膜8が堆積後に、コンタクト孔が開口され、配線となるAl電極9がスパッタにより形成されパターニングされている。
前述のように、酸化アルミニウム上に酸化ハフニウムのようなイオン結合性の絶縁膜が位置した構造の場合、制御ゲート電極が多結晶シリコン膜では酸化ハフニウム膜と多結晶シリコン膜が反応し、制御ゲート電極界面にシリコン酸化膜やシリケート膜が形成され、シリサイド化反応が起こり、素子の特性劣化、信頼性劣化を引き起こす可能性がある。これに対し、４A族元素の窒化物、例えば窒化ハフニウム膜を用いると、窒化ハフニウム膜自身が安定でかつ導電性があり、かつ酸化ハフニウム膜との接触面で反応がほとんど進まず、多結晶シリコン膜の場合に見られるシリコン酸化膜やシリケート膜の形成やシリサイド化反応を抑制することができる。また、例えばモリブデンを制御電極に用いることも可能で、この場合窒素を例えばイオン注入法でモリブデン膜中に注入することで、仕事関数を変調させることができ、ｎ型、ｐ型の電極に作り分けることが可能となる。
図１４は本発明の第６の実施形態にかかる半導体メモリ装置の製造方法を示す工程断面図である。
まず、図１４(a)に示すように、例えば、面方位(100)、比抵抗４〜６Ωcmのp型シリコン基板１を用意し、このp型シリコン基板1の表面に溝を形成し、そこにCVD酸化膜を埋め込むことにより厚さ0.6μm程度の素子分離絶縁膜2を形成する。
次に同図(b)に示すように、例えば乾燥酸素による熱酸化によって厚さ7nmのゲート酸化膜3を形成し、例えばアンモニア(NH3)ガス雰囲気中にこのシリコン酸化膜を曝して窒素原子を導入したオキシナイトライド膜(トンネル酸化膜)3とする。
続いて同図(ｃ)に示すように、トンネル酸化膜上に浮遊ゲート電極として厚さ150nmのリンを添加されたｎ型多結晶シリコン膜4aを堆積する。続いて、厚さ50nmのゲルマニウム薄膜4cをCVD法を用いて積層する。
次に同図(ｄ)に示すように、ゲルマニウム薄膜4ｃ上に例えば厚さ15nmの酸化アルミニウム膜５ａをCVD法で堆積し、続いて例えば厚さ3nmの酸化ハフニウム膜５ｂをCVD法で積層する。
ついで、同図(e)に示すように、650℃で乾燥酸素を用いて熱処理を行う。このとき酸化アルミニウムは酸化ハフニウム膜を介して導入される原子状酸素で酸素欠損などの欠陥の修復が行われる。
次に同図(f)に示すように、酸化ハフニウム膜上に制御ゲート電極として、例えばスパ
ッタ法を用いて厚さ200nmの窒化ハフニウム膜4dを堆積する。
次に、レジストマスクでパターニングした後、上記の多結晶シリコン膜4a、ゲルマニウム薄膜4c、窒化ハフニウム膜4d、トンネル酸化膜3および酸化アルミニウム５ａ、酸化ハフニウム５ｂを反応性イオンエッチング法によりエッチングして、ゲート部を形成する。さらに、加工ダメージの回復等を目的として酸化雰囲気中で熱処理を行い、約3nmの後酸化膜６を形成し、同図(g)に示すような構造とする。
次に、同図(ｈ)に示すように、例えばリンを全面に3×1015cm-2イオン注入する。注入されたリンイオンはシリコン基板内部で加速エネルギーに依存するピーク深さを中心にして分布する。その後、例えば、1000゜C、20秒間の熱処理を行い、リンをシリコン基板中に拡散し活性化させ、ソース・ドレイン領域となる拡散層7を形成する。
次に、全面に厚さ300nmのシリコン酸化膜8をＣＶＤ法により堆積する。ついで、異方性ドライエッチングによりシリコン酸化膜にコンタクトホールを開口する。この後、同図(i)に示すように、シリコン、銅をそれぞれ例えば0.5%ずつ含有する厚さ800nmのアルミニウム膜を形成した後、これをパターニングして電極9を形成する。この後、450℃で15分間水素を10%含む窒素雰囲気で熱処理した。
これによれば、先述のように窒化ハフニウム膜と酸化ハフニウム膜の界面は安定であり、シリコン酸化膜やシリケート膜の形成、シリサイド化反応の抑制が実現され、それにより半導体メモリ素子の高信頼化、高品質化が達成される。
（実施の形態７）
本発明の第７の実施形態に係る断面構造を図１５に示す。第７の実施形態は、本発明の半導体装置、特に不揮発性半導体メモリ装置の制御ゲート電極にモリブデンを用いた場合を示す。
まず、制御ゲート電極にモリブデンを用いたときの実施例を図１５に示す。まず、同図(a)に示すように、例えば、面方位(100)、比抵抗４〜６Ωcmのp型シリコン基板１を用意し、このp型シリコン基板1の表面に溝を形成し、そこにCVD酸化膜を埋め込むことにより厚さ0.6μm程度の素子分離絶縁膜2を形成する。
次に、例えば乾燥酸素による熱酸化によって厚さ7nmのゲート酸化膜3を形成し、例えばアンモニア(NH3)ガス雰囲気中にこのシリコン酸化膜を曝して窒素原子を導入したオキシナイトライド膜(トンネル酸化膜)3とする。続いて、トンネル酸化膜上に浮遊ゲート電極として厚さ150nmのリンを添加されたｎ型多結晶シリコン膜4a、その上に酸化防止薄膜としてゲルマニウム薄膜4cを積層に堆積する。
次に、ゲルマニウム薄膜4c上に例えば厚さ15nmの酸化アルミニウム膜５ａをCVD法で堆積し、続いて例えば厚さ3nmの酸化ハフニウム膜５ｂをCVD法で積層する。
ついで、同図(b)に示すように、650℃で乾燥酸素を用いて熱処理を行う。このとき酸化アルミニウムは酸化ハフニウム膜を介して導入される原子状酸素で酸素欠損などの欠陥の修復が行われる。
次に同図(c)に示すように、酸化ハフニウム膜上にダミー電極として、多結晶シリコン膜4ｂを堆積する。この多結晶シリコン膜はリンなどの元素を含んでいてもよい。
次に、レジストマスクでパターニングした後、上記の多結晶シリコン膜4a、4ｂ、ゲルマニウム薄膜4c、トンネル酸化膜3および酸化アルミニウム５ａ、酸化ハフニウム５ｂを
反応性イオンエッチング法によりエッチングして、ゲート部を形成する。さらに、同図(d)に示すように、加工ダメージの回復等を目的として酸化雰囲気中で熱処理を行い、約3nmの後酸化膜６を形成する。
次に、同図(e)に示すように、例えばリンを全面に3×1015cm-2イオン注入し、例えば1000゜C、20秒間の熱処理を行うことで、リンをシリコン基板中に拡散し活性化させ、ソース・ドレイン領域となる拡散層7を形成する。
次に、全面に厚さ300nmのシリコン酸化膜8をＣＶＤ法により堆積する。次に、CMP法を用いてダミーの多結晶シリコン膜4ｂ上面まで平滑に研磨する。続いて、例えばRIE法などで、シリコン酸化膜と多結晶シリコン膜とで選択比のとれるエッチング法を用いて、ダミー多結晶シリコン膜4ｂを選択的にエッチングし、同図(f)に示されるような開口部を形成する。
次に同図(g)に示すように、、全面にスパッタ法などを用いてモリブデンを形成し、必要に応じて仕事関数を変調させることを目的とした窒素注入を行う。次に、CMP法などを用いてCVD酸化膜８上面までモリブデン膜を研磨し、その後再度CVD酸化膜を形成し、全面を被覆する。次に、異方性ドライエッチングによりシリコン酸化膜にコンタクトホールを開口する。この後、シリコン、銅をそれぞれ例えば0.5%ずつ含有する厚さ800nmのアルミニウム膜を形成した後、これをパターニングして電極9を形成する。この後、450℃で15分間水素を10%含む窒素雰囲気で熱処理した。
（実施の形態８）
本発明の第８の実施形態を示す断面構造を図１６に示す。第８の実施形態は、本発明の第１の実施形態を半導体メモリ装置、特に不揮発性半導体メモリ装置に応用した実施形態である。
本実施例においては、p型シリコン基板1上に、素子分離のためのシリコン熱酸化膜2が形成されている。シリコン基板表面には、リンのイオン注入によってn型のソースおよびドレイン拡散層7が形成されている。シリコン基板表面には、トンネル酸化膜としてシリコン、酸素、窒素を主成分とするトンネル酸化膜(オキシナイトライド膜)3が形成されている。トンネル酸化膜３上には、浮遊ゲート電極となる多結晶シリコン膜4aが形成されている。この浮遊ゲート電極上には第2に絶縁膜として15nmのアルミニウム酸化物(Al2O3)5aと3nmの酸化ハフニウム膜5bが形成されている。さらに第2の絶縁膜上には、制御ゲート電極となる多結晶シリコン膜4bが形成されている。さらに、ゲート電極の側壁にはシリコン酸化膜6およびイオン結合性の絶縁膜6aが積層に形成されている。また、全面にCVDシリコン酸化膜8が堆積後に、コンタクト孔が開口され、配線となるAl電極9がスパッタにより形成されパターニングされている。
この構造は、浮遊ゲート電極上に、第2に絶縁膜として、共有結合性絶縁膜であるアルミニウム酸化物とイオン結合性絶縁膜である酸化ハフニウム膜が形成されていること、及びゲート部側面にシリコン酸化膜6およびイオン結合性絶縁膜、望ましくは酸化ハフニウム薄膜が形成されていることを特徴としており、このシリコン酸化膜とアルミニウム酸化物には酸化ハフニウム膜からの原子状酸素の供給により形成された酸化膜であることを特徴としている。図2で示したように、酸化ハフニウムなどのイオン結合性の絶縁膜から供給される原子状酸素は、シリコン基板の面方位にかかわらず酸化が進行する。これにより多結晶シリコン膜表面及び側面を低温でかつ平滑に酸化することが可能となっている。
図１７は図１６に示す実施例に係る半導体メモリ装置の製造方法を示す工程断面図である。
まず、図１７(a)に示すように、例えば、面方位(100)、比抵抗４〜６Ωcmのp型シリコン基板１を用意し、このp型シリコン基板1の表面に溝を形成し、そこにCVD酸化膜を埋め込むことにより厚さ0.6μm程度の素子分離絶縁膜2を形成する。
次に同図(b)に示すように、例えば乾燥酸素による熱酸化によって厚さ7nmのゲート酸化膜3を形成し、例えばアンモニア(NH3)ガス雰囲気中にこのシリコン酸化膜を曝して窒素原子を導入したオキシナイトライド膜(トンネル酸化膜)3とする。
続いて同図(ｃ)に示すように、トンネル酸化膜上に浮遊ゲート電極として厚さ150nmのリンを添加されたｎ型多結晶シリコン膜4aを堆積する。
次に同図(ｄ)に示すように、多結晶シリコン膜4a上に例えば厚さ15nmの酸化アルミニウム膜５ａをCVD法で堆積し、続いて例えば厚さ3nmの酸化ハフニウム膜５ｂをCVD法で積層する。
ついで、同図(e)に示すように、650℃で乾燥酸素を用いて熱処理を行う。このとき酸化アルミニウムは酸化ハフニウム膜を介して導入される原子状酸素で酸素欠損などの欠陥の修復が行われる。
次に同図(f)に示すように、酸化ハフニウム膜上に制御ゲート電極として、例えばスパッタ法を用いて厚さ200nmの窒化ハフニウム膜4ｂを堆積する。
次に図示しないが、レジストマスクでパターニングした後、上記のトンネル酸化膜3、多結晶シリコン膜4a、酸化アルミニウム膜５ａ、酸化ハフニウム膜５ｂ、および、窒化ハフニウム膜4ｂを反応性イオンエッチング法によりエッチングして、ゲート部を形成する。
次に、約5nmの膜厚の酸化ハフニウム薄膜6aをCVDなどで形成し、酸化雰囲気中で熱処理を行う。こうすることで、酸化ハフニウム薄膜を介して原子状酸素が供給され、多結晶シリコン膜4aおよび4bの側面に、約3nmの後酸化膜６を形成し、同図(g)に示すような構造とする。このとき、ゲート側面に形成した酸化ハフニウム薄膜は選択的にエッチングして除去してもかまわない。
次に、同図(ｈ)に示すように、例えばリンを全面に3×1015cm-2イオン注入する。注入されたリンイオンはシリコン基板内部で加速エネルギーに依存するピーク深さを中心にして分布する。その後、例えば、1000゜C、20秒間の熱処理を行い、リンをシリコン基板中に拡散し活性化させ、ソース・ドレイン領域となる拡散層7を形成する。
次に、全面に厚さ300nmのシリコン酸化膜8をＣＶＤ法により堆積する。ついで、異方性ドライエッチングによりシリコン酸化膜にコンタクトホールを開口する。この後、同図(ｉ)に示すように、シリコン、銅をそれぞれ例えば0.5%ずつ含有する厚さ800nmのアルミニウム膜を形成した後、これをパターニングして電極9を形成する。この後、450℃で15分間水素を10%含む窒素雰囲気で熱処理した。
これによれば、先述のように多結晶シリコン膜4aおよび4bの側面に低温でかつ均質な後酸化膜を形成することが可能となる。また、酸化ハフニウム膜を介して供給される原子状酸素により後酸化膜厚が結晶性や結晶方位によらず均一な酸化膜が形成できるので、素子特性のばらつきを抑え、側面からのリーク電流を低減させることが可能となる。また、高温の後酸化は、トンネル酸化膜の信頼性を劣化させる要因であるが、本実施例では650℃の低温で後酸化を行っており、トンネル酸化膜の高信頼化も可能である。
説明したように、絶縁膜として酸化アルミニウムの上に、希土類金属酸化物として例えば酸化ハフニウムを形成し、酸素雰囲気中で熱処理を行い、酸化ハフニウム膜を介して反応性の高い原子状の酸素を酸化アルミニウムに供給し、効率よく酸化アルミニウム中の酸素欠損やその他の欠陥が修復させことも可能である。しかも、この場合、反応性の高い原子状の酸素であることから、従来高温の酸化雰囲気中で行っていた熱処理を大幅に低温化することが可能となる。
なお、ここでは、絶縁膜として酸化アルミニウムを例に取っているが、共有結合性絶縁膜として、シリコン窒化膜でも同様の効果が得られる。
また酸化アルミニウム上部に形成される絶縁膜として酸化ハフニウム膜を例にとっているが、これに限定されるものではなく、イオン結合性の絶縁膜、例えば、４A族の金属酸化物ZrO2、もしくは、希土類の金属酸化物CeO2、La2O3、Pr2O3、Ln2O3、Sm2O3、Nd2O3などでも同様の効果が得られる。
まず、図18(a)に示すように、例えば、面方位(100)、比抵抗４〜６Ωcmのp型シリコン基板１を用意し、このp型シリコン基板1の表面に溝を形成し、そこにCVD酸化膜を埋め込むことにより厚さ0.6μm程度の素子分離絶縁膜2を形成する。
次に同図(b)に示すように、例えば乾燥酸素による熱酸化によって厚さ7nmのゲート酸化膜3を形成し、例えばアンモニア(NH3)ガス雰囲気中にこのシリコン酸化膜を曝して窒素原子を導入したオキシナイトライド膜(トンネル酸化膜)3とする。
続いて同図(ｃ)に示すように、トンネル酸化膜上に浮遊ゲート電極として厚さ150nmのリンを添加されたｎ型多結晶シリコン膜4aを堆積する。
次に多結晶シリコン膜4a上に例えば厚さ４nmのシリコン酸化膜を形成し、続いて例えば厚さ６nmのシリコン窒化膜をCVD法で積層する。さらに、例えば厚さ4nmのシリコン酸化膜をCVD法で積層し、 同図(ｄ)に示すように、シリコン、酸素、窒素からなる第2の絶縁膜5cを形成する。
次に同図(e)に示すように、第2の絶縁膜上に制御ゲート電極として、ｎ型の多結晶シリコン膜4bを堆積する。
次に図示しないが、レジストマスクでパターニングした後、上記の多結晶シリコン膜4a、多結晶シリコン膜4b、トンネル酸化膜3および第2の絶縁膜5cを反応性イオンエッチング法によりエッチングして、ゲート部を形成する。次に、約5nmの膜厚の酸化ハフニウム薄膜6aをCVDなどで成膜し、酸化雰囲気中で熱処理を行う。こうすることで、酸化ハフニウム薄膜を介して原子状酸素が供給され、多結晶シリコン膜4aおよび4bの側面に、約3nmの後酸化膜を形成し、同図(ｆ)に示すような構造とする。このとき、ゲート側面に形成した酸化ハフニウム薄膜は選択的にエッチングして除去してもかまわない。
次に、同図(g)に示すように、例えばリンを全面に3×1015cm-2イオン注入する。注入されたリンイオンはシリコン基板内部で加速エネルギーに依存するピーク深さを中心にして分布する。その後、例えば、1000゜C、20秒間の熱処理を行い、リンをシリコン基板中に拡散し活性化させ、ソース・ドレイン領域となる拡散層7を形成する。
次に、全面に厚さ300nmのシリコン酸化膜8をＣＶＤ法により堆積する。ついで、異方性ドライエッチングによりシリコン酸化膜にコンタクトホールを開口する。この後、同図(h)に示すように、シリコン、銅をそれぞれ例えば0.5%ずつ含有する厚さ800nmのアルミニウム膜を形成した後、これをパターニングして電極9を形成する。この後、450℃で15分間水素を10%含む窒素雰囲気で熱処理した。
これによれば、先述のように多結晶シリコン膜4aおよび4bの側面に低温でかつ均質な後酸化膜を形成することが可能となる。また、酸化ハフニウム膜を介して供給される原子状酸素により後酸化膜厚が結晶性や結晶方位によらず均一な酸化膜が形成できるので、浮遊ゲート電極及び制御ゲート電極の多結晶シリコン側面を平坦に酸化することが可能で素子特性のばらつきを抑え、側面からのリーク電流を低減させることが可能となる。また、従来この後酸化工程は、800℃以上の高温で30分間程度で実施するが、高温後酸化工程により、トンネル酸化膜の膜質が劣化し、信頼性を悪化してしまうことが観測されるが、本実施例では650℃の低温で後酸化を行っているため、膜質劣化を起こすことなく、結果としてトンネル酸化膜の高信頼化も可能である。
なお、多結晶シリコン膜を基板として用いるTFT素子においても本方法は有効である。多結晶シリコン膜を基板とするTFT素子は、多結晶シリコン膜を例えば乾燥酸素を用いて酸化し、ゲート酸化膜を形成するが、図2で示したように、通常の酸化では基板面方位によって酸化速度が異なるため、形成されるゲート酸化膜厚はラフネスが大きい。これに対し、酸化ハフニウム膜のようにイオン結合性の絶縁膜を多結晶シリコン基板上に形成し、その後酸化雰囲気中で熱処理すると、酸化ハフニウム膜を介して原子状酸素が基板に供給され酸化膜が形成される。原子状酸素による酸化であるので、基板面方位、結晶性、配向性に関係なく均一に酸化が可能となり、酸化膜厚のばらつき、多結晶シリコンとシリコン酸化膜との界面のラフネスを抑制することが可能となり、素子特性の向上、信頼性の向上が実現できる。
また、ゲート酸化が低温で実施可能であるため、ガラス基板を下地に持つTFT素子においても適用が可能である。さらに、酸化で用いた酸化ハフニウム膜は酸化後選択的にエッチングしてもかまわないが、そのまま残し、これもゲート絶縁膜として用いれば、高誘電率であることから電気的なゲート絶縁膜の膜厚を薄膜化することができ、素子特性の向上もはかられる。
また、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
絶縁膜形成の一例を示す工程断面図 本発明の効果を説明するための酸化速度を示す特性図 本発明により形成した半導体装置の一例を示す工程断面図 本発明の効果を説明するためのリーク電流の比較を示す特性図 本発明により形成した半導体メモリ装置の一例を示す素子断面図 本発明により形成した半導体メモリ装置の一例を示す工程断面図 本発明により形成した半導体メモリ装置の一例を示す素子断面図 本発明により形成した半導体メモリ装置の一例を示す工程断面図 本発明により形成した半導体メモリ装置の一例を示す素子断面図 本発明により形成した半導体メモリ装置の一例を示す工程断面図 本発明により形成した半導体メモリ装置の一例を示す素子断面図 本発明により形成した半導体メモリ装置の一例を示す工程断面図 本発明により形成した半導体メモリ装置の一例を示す素子断面図 本発明により形成した半導体メモリ装置の一例を示す工程断面図 本発明により形成した半導体メモリ装置の一例を示す工程断面図 本発明により形成した半導体メモリ装置の一例を示す素子断面図 本発明により形成した半導体メモリ装置の一例を示す工程断面図 本発明により形成した半導体メモリ装置の一例を示す工程断面図
符号の説明
1 シリコン基板
2 素子分離絶縁膜
3 ゲート絶縁膜
4a、4b 多結晶シリコン膜
4c ゲルマニウム薄膜
4d ４A族元素の窒化膜もしくはモリブデン膜
5a 酸化アルミニウム膜
5b、6ａ 酸化ハフニウム膜
5c 絶縁膜
6 シリコン酸化膜
7 ソース/ドレイン拡散層
8 CVD酸化膜
9 アルミニウム配線

Claims (17)

  1. 第1導電型の半導体基板表面に、一対の第２導電型の不純物拡散領域を有し、さらに、半導体基板表面に形成された第1の絶縁膜を挟んで第1の電極及びこの第1の電極上に形成された第２の絶縁膜を挟んで第２の電極よりなるゲート部を有する半導体装置において、
    前記ゲート部の側面は第５の絶縁膜で覆われ、前記第５の絶縁膜は、シリコン酸化膜、酸化アルミニウム及びシリコン窒化膜から選ばれる第６の絶縁膜と、希土類金属の酸化物及び４Ａ族金属の酸化物から選ばれる第７の絶縁膜との積層構造で形成され、前記第６の絶縁膜は前記ゲート部の側面側に位置していることを特徴とする半導体装置。
  2. 前記第２の絶縁膜は酸化アルミニウム及びシリコン窒化膜から選ばれる第３の絶縁膜と、希土類金属の酸化物及び４Ａ族金属の酸化物から選ばれる第４の絶縁膜との積層構造で形成され、前記第３の絶縁膜は前記第１の電極側に位置していることを特徴とする請求項１記載の半導体装置。
  3. 前記第３の絶縁膜は、シリコン窒化膜であることを特徴とする請求項２に記載の半導体装置。
  4. 前記第４の絶縁膜は、希土類金属の酸化物であることを特徴とする請求項２乃至３の何れか一項に記載の半導体装置。
  5. 前記第４の絶縁膜は、酸化ハフニウムであることを特徴とする請求項２乃至４の何れか一項に記載の半導体装置。
  6. 前記第６の絶縁膜は、シリコン酸化膜であることを特徴とする請求項１乃至５の何れか一項に記載の半導体装置。
  7. 前記第７の絶縁膜は、酸化ハフニウムであることを特徴とする請求項１乃至６の何れか一項に記載の半導体装置。
  8. 前記第１の電極と第２の絶縁膜の間に、界面酸化防止膜を有することを特徴とする請求項１乃至７の何れか一項に記載の半導体装置。
  9. 前記界面酸化防止膜は、ゲルマニウムであることを特徴とする請求項８に記載の半導体装置。
  10. 前記第２の電極は金属膜であることを特徴とする請求項１乃至９の何れか一項に記載の半導体装置。
  11. 前記第２の電極は、４Ａ族元素の窒化物であることを特徴とする請求項１乃至９の何れか一項に記載の半導体装置。
  12. 第1導電型の半導体基板表面に、一対の第２導電型の不純物拡散領域を有し、さらに、半導体基板表面に形成された第1の絶縁膜を挟んで第1の電極及び第1の電極上に形成された第２の絶縁膜を挟んで第２の電極よりなるゲート部を有する半導体装置の製造方法において、
    前記ゲート部の側面に希土類金属の酸化物及び４Ａ族金属の酸化物から選ばれる第７の絶縁膜を形成する工程と、
    その後、酸化性ガスを用いて第２の熱処理をする工程とを具備することを特徴とする半導体装置の製造方法。
  13. 前記第１の電極上に酸化アルミニウム及びシリコン窒化膜から選ばれる第３の絶縁膜を形成する工程と、
    前記第３の絶縁膜上に希土類金属の酸化物及び４Ａ族金属の酸化物から選ばれる第４の絶縁膜を形成する工程と、
    その後、酸化性ガスを用いて第１の熱処理をする工程とを具備することを特徴とする請求項１２記載の半導体装置の製造方法。
  14. 前記酸化性ガスを用いて第１の熱処理をする工程の後、前記第４の絶縁膜を除去する工程をさらに具備することを特徴とする請求項１３に記載の半導体装置の製造方法。
  15. 前記第１の電極と前記第３の絶縁膜の間に界面酸化防止膜を形成する工程をさらに具備することを特徴とする請求項１３乃至１４の何れか一項に記載の半導体装置の製造方法。
  16. 前記第２の絶縁膜上に前記第２の電極として金属膜もしくは４Ａ族元素の窒化物を形成する工程とを具備することを特徴とする請求項１２乃至１５の何れか一項に記載の半導体装置の製造方法。
  17. 前記第７の絶縁膜を形成する工程の前に、前記ゲート部側面にシリコン酸化膜、酸化アルミニウム及びシリコン窒化膜から選ばれる第６の絶縁膜を形成する工程とを具備することを特徴とする請求項１２乃至１６の何れか一項に記載の半導体装置の製造方法。
JP2003338565A 2003-09-29 2003-09-29 半導体装置及びその製造方法 Expired - Fee Related JP3998621B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003338565A JP3998621B2 (ja) 2003-09-29 2003-09-29 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003338565A JP3998621B2 (ja) 2003-09-29 2003-09-29 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007183333A Division JP4489104B2 (ja) 2007-07-12 2007-07-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005109034A JP2005109034A (ja) 2005-04-21
JP3998621B2 true JP3998621B2 (ja) 2007-10-31

Family

ID=34534043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003338565A Expired - Fee Related JP3998621B2 (ja) 2003-09-29 2003-09-29 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3998621B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5161495B2 (ja) * 2006-07-19 2013-03-13 株式会社東芝 不揮発性半導体記憶装置
US7906804B2 (en) 2006-07-19 2011-03-15 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and manufacturing method thereof
JP2008210969A (ja) * 2007-02-26 2008-09-11 Renesas Technology Corp 半導体装置およびその製造方法並びに半導体記憶装置およびその製造方法
JP6086550B2 (ja) * 2015-06-26 2017-03-01 国立大学法人東京工業大学 半導体デバイス電極の製造方法

Also Published As

Publication number Publication date
JP2005109034A (ja) 2005-04-21

Similar Documents

Publication Publication Date Title
US6881657B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP5032056B2 (ja) 不揮発性半導体メモリ装置の製造方法
KR100551186B1 (ko) 금속, 실리콘 및 산소를 함유하는 절연막을 포함하는게이트 절연막 구조를 갖는 반도체 디바이스 및 그 제조방법
US6746943B2 (en) Semiconductor device and method of fabricating the same
US8552488B2 (en) Nonvolatile memory devices having gate structures doped by nitrogen
US7772637B2 (en) Semiconductor devices including gate structures and leakage barrier oxides
JP5135250B2 (ja) 半導体装置の製造方法
JP3600476B2 (ja) 半導体装置の製造方法
JP2004031760A (ja) 半導体装置およびその製造方法
US20090050953A1 (en) Non-volatile memory device and method for manufacturing the same
US6900099B2 (en) Flash memory cell and method for fabricating the same
US8501610B2 (en) Non-volatile memories and methods of fabrication thereof
JP4528727B2 (ja) 半導体装置の製造方法
US7009245B2 (en) High-K tunneling dielectric for read only memory device and fabrication method thereof
JP4489104B2 (ja) 半導体装置の製造方法
JP3998621B2 (ja) 半導体装置及びその製造方法
US7972927B2 (en) Method of manufacturing a nonvolatile semiconductor memory device
JP2004079606A (ja) 高誘電率膜を有する半導体装置及びその製造方法
KR20050064233A (ko) Ｓｏｎｏｓ형 비휘발성 메모리 소자 및 그 제조 방법
JP2010027967A (ja) 不揮発性半導体記憶装置の製造方法
JP4997809B2 (ja) 半導体装置および半導体装置の製造方法
US6828201B1 (en) Method of manufacturing a top insulating layer for a sonos-type device
KR100343137B1 (ko) 불휘발성 메모리 장치 및 그 제조방법
JP2005294422A (ja) 半導体装置およびその製造方法
KR100806136B1 (ko) 금속 게이트전극을 구비한 반도체소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041228

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050415

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070807

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120817

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120817

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130817

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees