JP2005159316A - 半導体装置の製造方法及び成膜装置並びに記憶媒体 - Google Patents

半導体装置の製造方法及び成膜装置並びに記憶媒体 Download PDF

Info

Publication number
JP2005159316A
JP2005159316A JP2004304638A JP2004304638A JP2005159316A JP 2005159316 A JP2005159316 A JP 2005159316A JP 2004304638 A JP2004304638 A JP 2004304638A JP 2004304638 A JP2004304638 A JP 2004304638A JP 2005159316 A JP2005159316 A JP 2005159316A
Authority
JP
Japan
Prior art keywords
film
hafnium
gas
gas supply
source gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004304638A
Other languages
English (en)
Inventor
Shigeru Nakajima
滋 中島
Tokin Sai
東均 崔
Tomonori Fujiwara
友紀 藤原
Hiroaki Ikegawa
寛晃 池川
Motoshi Nakamura
源志 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2004304638A priority Critical patent/JP2005159316A/ja
Publication of JP2005159316A publication Critical patent/JP2005159316A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 例えばMOSFETのゲート絶縁膜などの高誘電率膜として有効なハフニウム化合物膜の上にポリシリコン電極を形成するにあたり、フラットバンド電圧のシフトを抑えること。
【解決手段】 減圧雰囲気且つ加熱雰囲気下において反応容器内にてハフニウム有機化合物の蒸気と例えばジシランガスとを反応させてシリコン膜の上にハフニウムシリケート膜を成膜し、このハフニウムシリケート膜の上にジクロロシランガスと酸化二窒素ガスとを反応させてバリヤ層となるシリコン酸化膜を積層し、その上にゲート電極となるポリシリコン膜を形成する。
【選択図】 図3


Description

本発明は、例えばMOSFETのゲート酸化膜或いはメモリセルの容量素子などの高誘電率膜からなる絶縁膜を含む半導体装置を製造する方法及び成膜装置に関し、更にその方法を実行するためのプログラムを格納した記憶媒体に関する。
従来、MOSFETのゲート絶縁膜の材料としては、シリコン酸化膜(SiO2)が一般的に用いられており、シリコン酸化膜を薄膜化することにより、その動作速度の向上を図ってきた。しかしながら、シリコン酸化膜の膜厚を薄くするとリーク電流が大きくなってしまうため、動作速度の向上には限界がある。そこで最近において、シリコン酸化膜よりも高い誘電率を有し、また物理的膜厚を大きくしても電気的膜厚を小さくすることができ、これによりトランジスタのゲートリーク電流を小さくすることができることから、シリコン酸化膜に変わる新しいゲート絶縁膜としてハフニウム化合物膜(比誘電率:10〜30)やジルコニウム化合物膜(比誘電率:10〜25)が注目されている。
そこで特許文献1には、Hfアルコキシド等の原料と酸素等の酸化ガスとを用いて例えば化学気相成長法(CVD法)により酸化ハフニウム膜を成膜することが記載されている。
しかしながら、ゲート絶縁膜としてハフニウム化合物膜を用いた場合の問題として、ポリシリコンからなるゲート電極の下に存在するハフニウム化合物膜のフラットバンド電圧(Vfb)が、シリコン酸化膜のフラットバンド電圧に対して数百mV程度シフトしてしまう(絶対値を基準にした値)という問題がある。
このフラットバンド電圧について簡単に説明すると、フラットバンド電圧(Vfb)は、電極と基板との仕事関数差と、絶縁膜中の電荷とで決まり、下記(1)式で表される。
Vfb=Φm−Φs−Q0x/C0x……(1)
ここでΦmは電極の仕事関数、Φsは基板の仕事関数、Q0xは膜中の電荷、C0xは膜の単位面積当りの容量である。
ゲート絶縁膜をシリコン酸化膜からハフニウム化合物膜に変えるとフラットバンド電圧が数百mV程度変化してしまう理由については、ポリシリコン膜とハフニウム化合物膜との界面にハフニウム(Hf)が介在することによって、ポリシリコン電極の仕事関数が変化し、フラットバンド電圧のシフトが起きると考えられる。このような現象はジルコニウム化合物の場合にも同様に起こるものと考えられる。
特開2002−246388号(請求項1、請求項6及び段落0030)
本発明はかかる事情に鑑みてなされたものであり、本発明の目的は、ゲート絶縁膜であるハフニウム化合物膜或いはジルコニウム化合物膜の上に例えばシリコン酸化膜などのバリア膜を介在させることで、ゲート絶縁膜にシリコン酸化膜を用いた場合とほぼ同等のフラットバンド電圧を得ることができる半導体装置の製造方法及び成膜装置並びにプログラムを格納した記憶媒体を提供することにある。
本発明の半導体の製造方法は、基板上に形成された絶縁膜の上に、この絶縁膜に電圧を印加するための電極を形成した半導体装置を製造する方法において、
基板上に原料ガスを反応させてハフニウム化合物膜からなる絶縁膜を成膜する第1の工程と、
前記絶縁膜上にハフニウムの拡散を抑えるためのシリコン酸化膜又はシリコン窒化膜からなるバリヤ膜を成膜する第2の工程と、を備えたことを特徴とする。なおバリヤ膜としてシリコン酸化膜及びシリコン窒化膜を積層したものを用いたとしても、シリコン酸化膜又はシリコン窒化膜の一方がバリヤ膜として機能するので、本発明の技術的範囲に含まれる。
この発明は、前記バリヤ膜上にシラン系のガスを反応させて電極となるポリシリコン膜を成膜する第3の工程を備えてもよい。前記第2の工程は、例えばシラン系のガスと酸化二窒素ガスとを反応させてシリコン酸化膜を成膜する工程である。また前記第1の工程は、例えばハフニウム有機化合物とシラン系ガスとを反応させてハフニウムシリケート膜を基板上に成膜する工程である。
また第1の工程の後、加熱雰囲気下でアンモニアガスにより前記ハフニウム化合物膜をアニールする工程を行ってもよいし、或いは加熱雰囲気下で酸素ガス又はオゾンガスにより前記ハフニウム化合物膜をアニールする工程を行ってもよい。更にまた第1の工程は、ハフニウム化合物膜からなる絶縁膜を成膜する代わりに、基板上に原料ガスを反応させてジルコニウム化合物膜からなる絶縁膜を成膜するようにしてもよい。
本発明の成膜装置は、基板上に形成された絶縁膜の上に、この絶縁膜に電圧を印加するための電極を形成した半導体装置を製造するための成膜装置において、
基板が搬入される反応容器と、
この反応容器内の処理雰囲気を加熱する加熱手段と、
ハフニウム化合物膜からなる絶縁膜を成膜するための原料ガスを反応容器内に供給するハフニウム化合物膜用の原料ガス供給手段と、
ハフニウムの拡散を抑えるためのシリコン酸化膜からなるバリヤ膜を成膜するための原料ガスを反応容器内に供給するシリコン酸化膜用の原料ガス供給手段と、
基板上に前記絶縁膜、バリヤ膜をこの順に積層するように各手段を制御する制御手段と、を備えたことを特徴とする。
この成膜装置において、シリコン酸化膜用の原料ガス供給手段の代わりに、ハフニウムの拡散を抑えるためのシリコン窒化膜からなるバリヤ膜を成膜するための原料ガスを反応容器内に供給するシリコン窒化膜用の原料ガス供給手段を設ける構成であってもよい。上記の成膜装置は、シラン系のガスを反応させて電極となるポリシリコン膜を成膜するための原料ガスを供給するポリシリコン膜用の原料ガス供給手段を備えてもよい。またハフニウム化合物膜の表面をアニールするために、アンモニアガスを反応容器内に供給するアンモニアアニール用の原料ガス供給手段又はオゾンガスを反応容器内に供給するオゾンアニール用の原料ガス供給手段を設けてもよい。更に上記の成膜装置は、ハフニウム化合物膜用の原料ガス供給手段の代わりに、ジルコニウム化合物からなる絶縁膜を成膜するための原料ガスを反応管内に供給するジルコニウム化合物膜用の原料ガス供給手段を設けてもよい。
本発明の半導体装置は、基板上に形成されたハフニウム化合物膜又はジルコニウム化合物膜からなる絶縁膜と、この絶縁膜上に形成されたハフニウム又はジルコニウムの拡散を抑えるためのシリコン酸化膜からなるバリヤ膜と、このバリヤ膜の上に形成され、前記絶縁膜に電圧を印加するための電極と、を備えたことを特徴とする。
他の発明は、本発明にかかる半導体装置の製造方法を実施するためのプログラムを格納したことを特徴とする記憶媒体である。この記憶媒体に格納されたプログラムは本発明の成膜装置に用いられる制御部であるコンピュータにインストールされ、これによって成膜装置が稼働して上述の各工程が実施されることになる。このプログラムは、より具体的には、基板上に前記絶縁膜、バリヤ膜をこの順に積層するように、即ち基板上に原料ガスを反応させてハフニウム化合物膜からなる絶縁膜を成膜する第1のステップと、前記絶縁膜上にハフニウムの拡散を抑えるためのシリコン酸化膜又はシリコン窒化膜からなるバリヤ膜を成膜する第2のステップと、を実行するように、成膜装置の前記加熱手段、ハフニウム化合物膜用の原料ガス供給手段及びシリコン酸化膜用の原料ガス供給手段(あるいはシリコン窒化膜用の原料ガス供給手段)を制御するための命令群を含むものである。また本発明の方法において、例えば前記バリヤ膜上にシラン系のガスを反応させて電極となるポリシリコン膜を成膜する第3の工程を含む場合には、この第3の工程であるステップを更に実行するようにプログラムが組まれている。更にまた第1の工程の後、加熱雰囲気下でアンモニアガスにより前記ハフニウム化合物膜をアニールする工程を行う場合、或いは加熱雰囲気下で酸素ガス又はオゾンガスにより前記ハフニウム化合物膜をアニールする工程を行う場合には、これらの工程であるステップを更に実行するようにプログラムが組まれている。
本発明によれば、ハフニウム化合物膜或いはジルコニウム化合物膜からなる高誘電体膜とポリシリコン電極との間にシリコン酸化膜又はシリコン窒化膜からなるバリヤ層を介在させることにより、ハフニウム化合物やジルコニウム化合物の特性(高誘電率)を維持しつつ、フラットバンド電圧のシフトが抑えられる。そして絶縁膜にシリコン酸化膜を用いた場合とほぼ同等のフラットバンド電圧が得られることから、回路設計を変更することなく今までの回路設計で半導体デバイスを製造することができる。
以下本発明の成膜方法の実施の形態を説明するにあたり、先ず成膜方法を実施するための成膜装置について図1を参照しながら説明する。図1は、縦型熱処理装置であるバッチ式の減圧CVD装置であり、図1中の1は、例えば石英により縦型の円筒状に形成された反応容器である。この反応容器1の下端は、炉口として開口され、その開口部21の周縁部にはフランジ22が一体形成されている。前記反応容器1の下方には、フランジ22の下面に当接して開口部21を気密に閉塞する例えば石英製の蓋体23が図示しないボートエレベータにより上下方向に開閉可能に設けられている。蓋体23の中央部には、回転軸24が貫通して設けられ、その上端部には、基板保持具であるウエハボート25が搭載されている。
このウエハボート25は、3本以上例えば4本の支柱26を備えており、複数枚例えば125枚の被処理体である半導体ウエハ(以下ウエハという。)Wを棚状の保持できるように前記支柱26に溝(スロット)が形成されている。但し、125枚のウエハWの保持領域の内、上下両端部については複数枚のダミーウエハが保持され、その間の領域に製品ウエハが保持されることになる。前記回転軸24の下部には、当該回転軸24を回転させる駆動部をなすモータMが設けられており、従ってウエハボート25はモータMにより回転することになる。また蓋体23の上には前記回転軸24を囲むように保温ユニット27が設けられている。
前記反応容器1の下部のフランジ22には、反応容器1内のウエハWにガスを供給するためのL字型のインジェクタ28が挿入して設けられている。インジェクタ28の基端側には、ガス供給路であるガス供給管29が接続されており、ガス供給管29を介してガス供給部4が設けられ、このガス供給部4から反応容器1の中に成膜に必要なガスを供給できるようになっている。
また反応容器1の上方には、反応容器内を排気するための排気口3が形成されている。この排気口3には、反応容器1内を所望の真空度に減圧排気可能な真空ポンプ31及び圧力調整部32を備えた排気管33が接続されている。反応容器1の周囲には、反応容器1内を加熱するための加熱手段であるヒータ34を備えた加熱炉35が設けられている。前記ヒータ34としては、コンタミネーションがなく昇降温特性が優れたカーボンワイヤーなどを用いることが好ましい。
更にこの減圧CVD装置は、コンピュータからなる制御部5を備えている。この制御部5は、プログラム5aを起動し、図示しないメモリ内のプロセスレシピの記載事項を読み出して、そのレシピに基づいて処理条件を制御する機能を有し、ヒータ34、圧力調整部32及びガス供給部4を夫々制御するための制御信号を出力する。前記プログラム5aは、後述する成膜装置の作用説明で記載する各工程を実行するための命令群の他に例えばプロセスレシピを画面に表示してパラメータを入力するためのプログラムも含まれており、例えば記憶媒体5bに記憶されていて、そこから制御部5にインストールされ、本実施の形態にかかる各工程を実施するように各部を制御する。前記記憶媒体5bとは、例えばフレキシブルディスク、コンパクトディスク、MO(Magnet Optical Disk)及びメモリカードなどを挙げることができる。
図2は、前記反応管2に接続されたガス供給管29、ガス供給部4及び制御部5について詳細に説明した構成図である。前記インジェクタ28には、第1のガス供給管40、第2のガス供給管50、第3のガス供給管60、第4のガス供給管70、第5のガス供給管80、第6のガス供給管100及び第7のガス供給管110が設けられており、図1ではこれらガス供給管を1本のガス供給管で代表して記載し、符号「29」を割り当てている。
前記第1のガス供給管40には、上流側からハフニウム有機化合物例えばテトラターシャリーブトキシハフニウム(Hf〔OC(CH3)3〕4)の供給源41と、バルブ42、液体マスフローコントーラ43、気化器44及びバルブ45を含むガス供給機器群46とがこの順に設けられている。このハフニウム有機化合物の供給源41は、例えばハフニウム有機化合物である液体ソースが押出されるように構成されている。前記第2のガス供給管50には、上流側からシラン系のガス例えばジシラン(Si2H6)ガスの供給源51、ガス供給機器群52がこの順に設けられている。ガス供給管40、50、ガス供給機器群46、52及び供給源41、51は、ハフニウム化合物(この例ではハフニウムシリケート(HfSiO)膜)を成膜するためのハフニウム化合物用の原料ガス供給手段をなすものである。
前記第3のガス供給管60には、上流側からシラン系のガス例えばジクロロシラン(SiH2Cl2)ガスの供給源61、ガス供給機器群62がこの順に設けられている。前記第4のガス供給管70には、上流側から窒素及び酸素からなる化合物のガス例えば酸化二窒素(N2O)ガスの供給源71、ガス供給機器群72がこの順に設けられている。ガス供給管60、70、ガス供給機器群62、72及び供給源61、71は、シリコン酸化膜(SiO2)を成膜するためのシリコン酸化膜用の原料ガス供給手段をなすものである。
前記第5のガス供給管80には、上流側からシラン系のガス例えばモノシラン(SiH4)ガスの供給源81、ガス供給機器群82がこの順に設けられている。ガス供給管80、ガス供給機器群82及び供給源81は、ポリシリコン膜を成膜するためのポリシリコン膜用の原料ガス供給手段をなすものである。
前記第6のガス供給管100には、上流側からオゾン(O3)ガス供給源101、ガス供給機器群102がこの順に設けられている。ガス供給管100、ガス供給機器群102及び供給源101は、成膜したハフニウムシリケート膜中の不純物(有機物)を除去するための原料ガス供給手段をなすものである。なおオゾンガス供給源とは、オゾンガスのみを供給するものであってもよいが、オゾンと酸素との混合ガスを供給するものも含まれる。
前記第7のガス供給管110には、上流側から窒素及び水素からなる化合物のガス例えばアンモニア(NH3)ガス供給源111、ガス供給機器群112がこの順に設けられている。ガス供給管110、ガス供給機器群112及び供給源111は、ハフニウムシリケート膜をアニールするための原料ガス供給手段をなすものである。なお既述の53、62、72、82、102及び112は、バルブや流量調整部であるマスフローコントローラなどを含むものである。
なお上述のシラン系のガスとしては、モノシランガスに限らずジシラン(Si2H6)ガス、ジクロロシラン(SiH2Cl2)ガス、テトラクロロシラン(SiCl4)ガス、ヘキサクロロシラン(Si2Cl6)ガス、ヘキサエチルアミノジシランガス、ヘキサメチルジシラザンガス、ジシリルアニンガス、トリシリルアミンガス、ビスターシャルブチルアミノシランガスなどであってもよい。
次に上述の減圧CVD装置を用いて実施する成膜方法の一例について図1〜図4を用いて説明する。先ず基板である半導体ウエハ(以下ウエハという。)W、例えば図4の(a)に示すP型のシリコン膜90が表面に形成され更にその上にシリコン酸化膜9が形成されたウエハWを所定枚数ウエハボート25に棚状に保持して図示しないボートエレベータを上昇させることにより反応容器1内に搬入する(図1の状態)(S1)。ウエハボート25が搬入されてインジェクタ28の下端開口部が蓋体23により塞がれた後、反応容器1内の温度を例えば200〜300℃の範囲で設定されたプロセス温度に安定させ、排気口3を通じて真空ポンプ31により所定の真空度に反応容器1内を真空排気する(S2)。
そして反応容器1内がプロセス温度に安定した後、ハフニウム有機化合物の供給源41から液体のテトラターシャリーブトキシハフニウムを吐出すると共に、液体マスフローコントローラ43により例えば0.02〜1sccmの流量に調整して気化器44で気化し、その蒸気を第1のガス供給管40を介して反応容器1内に供給する。また第2のガス供給管50からジシランガスを例えば50〜1000sccmの流量に調整して反応容器1内に供給する。更に圧力調整部32により反応容器1の圧力を例えば26.6〜133Pa(0.2〜1.0Torr)の減圧雰囲気に調整する。
反応容器1内ではテトラターシャリーブトキシハフニウム及びジシランガスが熱分解して反応し、図4の(a)及び(b)に示すように、ハフニウム、酸素及びシリコンを含むゲート絶縁膜であるハフニウムシリケート膜91がウエハWのシリコン酸化膜9の表面に成膜される(S3)。次いで反応容器1内の残存ガスを排気するために、圧力調整部32を全開にした引き切りの状態とN2ガスによるパージの状態とを交互に複数回繰り返すサイクルパージを行う(S4)。
しかる後、反応容器1内の温度を例えば750℃まで上昇させ、第3のガス供給管60からジクロロシランガスを、また第4のガス供給管70から酸化二窒素ガスを所定の流量に調整して反応容器1内に供給する。更に圧力調整部32により反応容器1の圧力を例えば53.2Pa(0.4Torr)の減圧雰囲気に調整する。反応容器1内ではジクロロシラン及び酸化二窒素ガスが熱分解して反応し、図4の(c)及び(d)に示すように、シリコン酸化膜がハフニウムシリケート膜91上に成膜される(S5)。ハフニウムシリケート膜91上に所定の厚さでバリヤ膜であるシリコン酸化膜92を成膜した後、反応容器1内の残存ガスを排気するために、例えば既述と同様にしてサイクルパージを行う(S6)。
その後、反応容器1内の温度を例えば620℃の範囲で設定されたプロセス温度にまで下降させる。第5のガス供給管80からモノシランガスを所定の流量に調節して反応容器1内に供給する。更に圧力調整部32により反応容器1の圧力を例えば26.6Pa(0.2Torr)の減圧雰囲気に調整する。反応容器1内ではモノシランガスが熱分解して反応し、図4の(e)及び(f)に示すように、ポリシリコン膜93がシリコン酸化膜92上に成膜される(S7)。これら一連の工程(連続成膜)を行っている間、ウエハボート25はモータMにより回転している。シリコン酸化膜上に所定の厚さでポリシリコン膜93を成膜した後、反応容器1内の残存ガスを排気するために、例えば既述のサイクルパージを行うと共に反応容器1内の温度を例えば200〜400℃の範囲で設定された温度にまで下降させ(S8)、ウエハボート25を反応容器1から搬出(アンロード)する(S9)。
こうした一連の動作は、制御部5がプログラム5aを読み出して各部に制御信号を与えることにより実行される。即ち、上記のS1〜S9はこの実施例に係る半導体装置の製造方法を構成するステップに相当するものであり、前記プログラム5aは、例えば反応容器1内にウエハWが搬入された後、前記ステップS2〜S9を順次実行するように、また入力画面で設定したプロセスレシピに書き込まれているパラメータの値を読み込んでそのパラメータ値が得られるようにヒータ34、圧力調整部32、ガス供給機器群46、52、62、72及び82を制御するための命令群を含んでいる。なおこの説明におけるプログラム5aは、ウエハWが反応容器1内に搬入された後、起動されるプログラムとしているが、ウエハWが搬入される動作に関する命令が本発明の対象となるプログラムに含まれていてもよい。
そして搬出されたウエハWは、その後,ポリシリコン膜93にリン(P)或いはボロン(B)などの不純物元素が例えばイオン注入により打ち込まれてゲート電極が形成され、更にハフニウムシリケート膜91、シリコン酸化膜92及びポリシリコン膜93からなる電極構造体の両側をエッチングし、シリコン膜90にリン或いはボロンなどの不純物元素が打ち込まれて図5に示すように不純物拡散層94が形成される。しかる後、これら不純物拡散層94の上にソース電極及びドレイン電極が形成され、MOSFETが製造される。
なお上述の例では、シリコン基板上のシリコン酸化膜9(熱酸化膜)を図1の装置とは別の装置で成膜しているが、図1の装置に熱酸化膜を成膜するための手段、例えば酸素ガス供給源及び水蒸気供給源を設け、これら供給源からの酸素ガス及び水蒸気をガス供給管を介して反応容器1内に供給できるように構成し、ガス供給管に設けたガス供給機器群を制御部5により制御することで、図1の装置においてシリコン酸化膜9を成膜するようにしてもよい。
上述の実施の形態によってゲート電極構造を製作すると、ハフニウムシリケート膜91の上に直接ゲート電極となるポリシリコン膜93を積層したときに比べて後述の実施例からも明らかなようにフラットバンドシフト(ΔVfb)の低下を抑えることができる。またこのフラットバンド電圧は、ゲート絶縁膜としてシリコン酸化膜を用いたときと同等の値或いはそれに近い値が得られる。これはハフニウムシリケート膜91の上に直接ポリシリコン膜90を成膜すると、両者の膜の界面でハフニウムシリケート膜91とポリシリコン膜90とが反応し、その反応物質が要因となってVfbシフトが増えていると考えられ、このため両者の膜の界面の間にシリコン酸化膜92を介在させることで、これがバリヤ層となり、両者の反応が阻止されると推測される。
図6はフェルミ準位とフラットバンド電圧とを示すイメージ図であり、ハフニウムシリケート膜91の上に直接ポリシリコン膜90を成膜した場合、ポリシリコン膜93のフェルミ準位がハフニウムシリケート膜91側の面で落ち込み、それによってハフニウムシリケート膜91の両面間のフェルミ準位の差がVfb1からVfb2と小さくなり、このためフラットバンド電圧(Vfb)が小さくなる。そこでポリシリコン膜93とハフニウムシリケート膜91との間にシリコン酸化膜92を介在させることによって、ポリシリコン膜93のフェルミ準位の落ち込みがなくなり、結果的にフラットバンド電圧(Vfb)が理想的な値に近くなったと考えられる。
またハフニウムシリケート膜91、シリコン酸化膜92及びポリシリコン膜93の積層体を上述のように共通の成膜装置を用いて連続成膜を行えばスループットが高いという効果があるが、各膜を別々の成膜装置で成膜してもよいし、3層(91、92、93)の内の2層を共通の成膜装置で連続成膜するようにしてもよい。なおポリシリコン膜93内にリンやホウ素などの不純物をドープする手法としては、イオン注入に限らずポリシリコン膜93を成膜するときにホスフィン(PH3)ガスやジボラン(B2H6)ガスなどを処理領域に供給して、不純物がドープされたポリシリコン膜93を得るようにしてもよい。
またハフニウム化合物膜としては、ハフニウムシリケート膜の代わりに酸化ハフニウム膜(HfO2)であってもよく、その場合、ジシランガスの代わりに酸素(O2)又はオゾン(O3)が用いられ、例えば図2に示すように、ハフニウム有機化合物の供給源41から液体のテトラターシャリーブトキシハフニウムの吐出と共に、第6のガス供給管100からオゾンガスが反応容器1内に供給される。
更にまたハフニウムシリケート膜91又は酸化ハフニウム膜を形成後、図2に示すように、第6のガス供給管100からオゾンガスを所定の加熱雰囲気下で反応容器1内に供給してハフニウムシリケート膜91又は酸化ハフニウム膜をアニールしてもよい。このようにオゾンガス(酸素ガスと混合される場合も含む)によりハフニウム化合物膜をアニールすれば、ハフニウム化合物膜中のカーボン等の不純物が低減されて電気特性が良好になる。具体的には電圧ストレスが加わってもVfbのシフト量が少ないという効果がある。
そしてまたこのようなアニール処理の前又は後に、ガス供給管110からアンモニアガスを所定の加熱雰囲気下で反応容器1内に供給してハフニウムシリケート膜91又は酸化ハフニウム膜をアニールし、その後バリヤ層であるシリコン酸化膜92を成膜してもよい。このようにハフニウム化合物膜に対してアンモニアによりアニールすればハフニウム化合物膜の結晶化温度が高くなり、後工程における温度制限が緩和される。この例では、ハフニウム化合物膜の成膜からバリヤ層の成膜に至るまでの一連の工程を一つの炉で連続的に行っているので、各膜の界面に自然酸化膜などが介在するおそれがない。
ここでハフニウム有機化合物としては、テトラターシャリーブトキシハフニウムに限らず、Hf(OC3H7)4又はTDEAHなどの他のハフニウムアルコキシドであってもよい。更にシリコン膜90及びハフニウムシリケート膜91に対してアニールするときに用いるガスとしては、窒素及び水素からなる化合物のガスとしてアンモニアガスを挙げたが、例えばヒドラジン(N2H2)であってもよい。またシリコン酸化膜92の代わりに図2に示すように、例えばアンモニアガスとジクロロシランガスとを用いてハフニウムシリケート膜91の上にシリコン窒化膜(Si3N4)を成膜し、このシリコン窒化膜の上にゲート電極となるポリシリコン膜93を成膜してもよい。この場合においても既述のように、アンモニアでハフニウムシリケート膜91をアニールした後にシリコン窒化膜を成膜してもよい。このような方法であっても上述と同様の効果を得ることができる。更にまたゲート絶縁膜としてハフニウム化合物を挙げたが、ハフニウム化合物膜とシリコン膜との界面における既述の問題は、ジルコニウム(Zr)化合物膜、例えばジルコニウムシリケート(ZrSiO)膜や酸化ジルコニウム膜(ZrO2)をゲート絶縁膜として用いる場合にも同様の現象が起こるはずである。このため本発明は、ゲート絶縁膜がジルコニウム化合物膜の場合にも成り立ち、その製法については、図2におけるガス供給源41としてジルコニウム有機化合物膜、例えばZr〔OC(CH3)3〕4などの有機ソースを用いることができ、また酸素やオゾンなどのガス供給源11を用いることもできる。
本発明は絶縁膜としての高誘電率膜の上に、当該膜に電圧を印加するポリシリコン電極を積層する構造体を対象としており、その一例として上述の実施の形態では、高誘電率膜の用途としてゲート絶縁膜を挙げたが、本発明で得られる高誘電率膜は、容量素子例えばフラッシュメモリなどに用いられる容量素子として使用されるものであってもよい。また成膜装置としては、バッチ式のものに限られず枚葉式のものであってもよい。
次に本発明の効果を確認するために行った実験について述べる。
(ゲート絶縁膜の作成)
A.実施例1
既述の成膜装置と同種の成膜装置を用いて、ウエハ上のP型シリコン膜の表面に、ゲート絶縁膜であるハフニウムシリケート膜を成膜し、次いで同じ成膜装置を用いてバリヤ層であるCVDシリコン酸化膜及びゲート電極となるポリシリコン膜をこの順に成膜した。この積層体を実施例1とする。各成膜時のプロセス条件及び膜厚は以下の通りである。
〔ハフニウムシリケート膜のプロセス条件〕
・設定温度:200〜300℃
・設定圧力:0.3〜0.5Torr
・テトラターシャリーブトキシハフニウムの設定流量:0.1〜0.3sccm
・ジシランガスの設定流量:200〜400sccm
・膜厚:25Å
〔CVDシリコン酸化膜のプロセス条件〕
・設定温度:700〜750℃
・設定圧力:0.4Torr
・ジクロロシランガスの設定流量:0.05sccm
・酸化二窒素ガスの設定流量:0.15sccm
・膜厚:10Å
〔ポリシリコン膜のプロセス条件〕
・設定温度:620℃
・設定圧力:0.2Torr
・モノシランガスの設定流量:250sccm
・膜厚:1500Å
B.実施例2
シリコン膜上にハフニウムシリケート膜を成膜した後に、600〜800℃の加熱雰囲気下でアンモニア(NH3)ガスによりハフニウムシリケート膜をアニールした他は実施例1と同様に成膜した。この積層体を実施例2とする。
C.比較例1
バリヤ層であるCVDシリコン酸化膜を成膜しない他は実施例1と同様にして膜厚が互いに異なる4通りの積層体を形成した。これらの積層体をまとめて比較例1とする。
D.参照例1
ハフニウムシリケート膜及びバリヤ層であるシリコン酸化膜の代わりに、従来の一般的なゲート絶縁膜であるシリコン熱酸化膜(シリコン表面を加熱して酸化した膜)を成膜し、その他は実施例1と同様にして積層体を得た。この例ではシリコン酸化膜の膜厚を4通りに設定して、4通りの積層体を形成した。これらの積層体をまとめて参照例1とする。
E.実施例3
ウエハ上のN型シリコン膜の表面にゲート絶縁膜であるハフニウムシリケート膜を成膜し、次いで同じ装置を用いてバリヤ層であるシリコン窒化膜及びゲート電極となるポリシリコン膜をこの順に成膜した。この積層体を実施例4とする。ハフニウムシリケート膜及びポリシリコン膜のプロセス条件は実施例1と同じであり、シリコン窒化膜のプロセス条件は以下の通りである。
〔シリコン窒化膜のプロセス条件〕
・設定温度:600〜650℃
・設定圧力:0.15Torr
・ジクロロシランガスの設定流量:20〜40sccm
・アンモニアガスの設定流量:100〜150sccm
・膜厚:3〜10Å
F.比較例2
シリコン窒化膜を成膜しない他は実施例3と同様にして積層体を形成した。この積層体を比較例2とする。
H.参照例2
ハフニウムシリケート膜及びバリヤ層であるシリコン窒化膜の代わりに、従来の一般的なゲート絶縁膜である熱酸化膜を成膜し、その他は実施例3と同様にして積層体を得た。この積層体を参照例2とする。
(フラットバンド電圧の測定)
各積層体のフラットバンド電圧(Vfb)を夫々測定した。フラットバンド電圧の測定方法は、標準的なCV測定器にて測定を行った。
図7は、縦軸にフラットバンド電圧(Vfb)をとり、横軸に酸化膜の換算膜厚(nm)をとった特性図である。この酸化膜の換算膜厚とは、ある厚さのゲート絶縁膜が示す電子又は正孔の容量に対して、それと同じ容量値を示すのに必要とされるシリコン酸化膜の膜厚のことである。また図中の○は実施例1、△は実施例2、□は実施例3、×は比較例1、●は参照例1を示す。図7から分かるように、フラットバンド電圧について参照例1は−0.8V程度であり、実施例1〜3は参照例1と同程度の大きさである。これに対して比較例1は−0.6V程度と小さく、従ってハフニウム化合物膜とポリシリコン膜との間にシリコン酸化膜を介在させことで、絶縁膜としてシリコン酸化膜を用いた場合と同等の大きさになることが理解できる。
図8は、シリコン基板とポリシリコン膜との間に電圧を印加して、その電圧を積層体の容量と関係を求めたグラフである。この図から分かるように、シリコン窒化膜を用いることにより、C−V曲線が従来の熱酸化膜の場合の近似したものとなり、フラットバンド電圧(Vfb)のシフト量が低減されることが裏付けられる。
(オゾンガスを用いたアニールの効果確認試験)
膜厚1nmのシリコン酸化膜が表面に形成された基板の上にテトラターシャリブトキシハフニウムとジシランガスとを使用し、所定のプロセス条件でハフニウムシリケート膜を成膜し、当該膜に対して250℃の加熱雰囲気下でオゾンガスにより3分間アニールした。そしてこの膜のゲート電極に−3Vの定電圧ストレスを印加した後に、標準的なCV測定器にてフラットバンド電圧(Vfb)の測定を行い、時間の経過と共にVfbがどれくらいシフトするかを調べた。この結果を図9の実施例4(◇)としてプロットしてある。
またオゾンガスでアニールしないハフニウムシリケート膜に対して、同様の試験を行った。この結果を図8の比較例2(■)としてプロットしてある。
図9の結果から分かるように、ハフニウムシリケート膜に対してオゾンガス雰囲気下でアニールしたときのVfbのシフト量が、アニールしないハフニウムシリケート膜のシフト量よりも少ないことが分かる。従ってオゾンガスによるアニール処理を行うことによりハフニウムシリケート膜についてのチャージトラッピング特性(負電圧バイアスストレスによるVfbシフト)が向上していることが分かる。なお同様の測定を酸素ガス雰囲気下でアニールしたハフニウムシリケート膜についても行ったが、Vfbのシフト量がアニールしないハフニウムシリケート膜のシフト量と略同じであった。
(アンモニアガスを用いたアニールの効果確認試験)
テトラターシャリブトキシハフニウムとジシランガスとを使用し、所定のプロセス条件で基板上にハフニウムシリケート膜を成膜し、当該膜に対してアンモニアガス雰囲気下でアニールした。アニール温度は800℃、圧力は2.66×10Pa(2Torr)、アンモニアガスの流量は2slm、アニール時間は30分に設定した。
得られた基板がどのくらいの温度で結晶化するのかを調べるために、これら基板を4つのグループに分け、これら4つのグループの基板について夫々800℃、850℃、900℃及び950℃の温度で不活性雰囲気下で1分間加熱した。そしてアニール後の基板表面の薄膜に対してX線回折分析を行い結晶の有無を調べたところ図10の(a)に示す結果が得られた。この結果から分かるように950℃で加熱のピークが現れているが、900℃で加熱した基板についてはピークが現れていない。従ってこの手法で得られたハフニウムシリケート膜は、900℃では結晶化しないことが分かる。
一方アンモニアガスによりアニールしない他は全く同様にしてハフニウムシリケート膜を成膜し、同様にしてX線回折分析を行い結晶の有無を調べたところ図10の(b)に示す結果が得られた。この結果から分かるように900℃で加熱した基板については、ピークが現れており、900℃では結晶化している。以上のことからアンモニアによりアニールすることによりハフニウムシリケート膜の結晶化温度が高くなることが分かる。
本発明の実施の形態に係る成膜装置の一例を示す縦断側面図である。 本発明の実施の形態に係る成膜装置において、ガス供給部及び制御部について説明した構成図である。 本発明の実施の形態に係る成膜装置を用いて成膜する工程を示す説明図である。 本発明の成膜方法により成膜される様子を示す説明図である。 本発明の成膜工程の後、次の工程を説明した説明図である。 フェルミ準位とフラットバンド電圧とを示すイメージ図である。 フラットバンド電圧と酸化膜の換算膜厚との関係を示す特性図である。 電圧容量と印加電圧との関係を示す特性図である。 ハフニウムシリケート膜表面のアニールとVfbシフト量との関係を示す特性図である。 加熱温度と基板表面の結晶化の有無との関係を示す特性図である。
符号の説明
W 半導体ウエハ
1 反応容器
32 圧力調整部
34 ヒータ
40 第1のガス供給管
5 制御部
50 第2のガス供給管
60 第3のガス供給管
70 第4のガス供給管
80 第5のガス供給管
9 シリコン酸化膜
90 シリコン膜
91 ハフニウムシリケート膜
92 シリコン酸化膜
93 ポリシリコン膜
100 第6のガス供給管
110 第7のガス供給管


Claims (14)

  1. 基板上に形成された絶縁膜の上に、この絶縁膜に電圧を印加するための電極を形成した半導体装置を製造する方法において、
    基板上に原料ガスを反応させてハフニウム化合物膜からなる絶縁膜を成膜する第1の工程と、
    前記絶縁膜上にハフニウムの拡散を抑えるためのシリコン酸化膜又はシリコン窒化膜からなるバリヤ膜を成膜する第2の工程と、を備えたことを特徴とする半導体装置の製造方法。
  2. 前記バリヤ膜上にシラン系のガスを反応させて電極となるポリシリコン膜を成膜する第3の工程を備えたことを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記第2の工程は、シラン系のガスと酸化二窒素ガスとを反応させてシリコン酸化膜を成膜する工程であることを特徴とする請求項1又は2記載の半導体装置の製造方法。
  4. 前記第1の工程は、ハフニウム有機化合物とシラン系ガスとを反応させてハフニウムシリケート膜を基板上に成膜する工程であることを特徴とする請求項1ないし3のいずれかに記載の半導体装置の製造方法。
  5. 前記第1の工程の後、加熱雰囲気下でアンモニアガスにより前記ハフニウム化合物膜をアニールする工程を行うことを特徴とする請求項1ないし4のいずれかに記載の半導体装置の製造方法。
  6. 前記第1の工程の後、加熱雰囲気下で酸素ガス又はオゾンガスにより前記ハフニウム化合物膜をアニールする工程を行うことを特徴とする請求項1ないし5のいずれかに記載の半導体装置の製造方法。
  7. 前記第1の工程は、ハフニウム化合物膜からなる絶縁膜を成膜する代わりに、基板上に原料ガスを反応させてジルコニウム化合物膜からなる絶縁膜を成膜する工程であることを特徴とする請求項1ないし3のいずれかに記載の半導体装置の製造方法。
  8. 基板上に形成された絶縁膜の上に、この絶縁膜に電圧を印加するための電極を形成した半導体装置を製造するための成膜装置において、
    基板が搬入される反応容器と、
    この反応容器内の処理雰囲気を加熱する加熱手段と、
    ハフニウム化合物膜からなる絶縁膜を成膜するための原料ガスを反応容器内に供給するハフニウム化合物膜用の原料ガス供給手段と、
    ハフニウムの拡散を抑えるためのシリコン酸化膜からなるバリヤ膜を成膜するための原料ガスを反応容器内に供給するシリコン酸化膜用の原料ガス供給手段と、
    基板上に前記絶縁膜、バリヤ膜をこの順に積層するように各手段を制御する制御手段と、を備えたことを特徴とする成膜装置。
  9. シラン系のガスを反応させて電極となるポリシリコン膜を成膜するための原料ガスを供給するポリシリコン膜用の原料ガス供給手段を備えたことを特徴とする請求項8記載の成膜装置。
  10. ハフニウム化合物膜をアニールするためのアンモニアガスを反応容器内に供給するアンモニアアニール用の原料ガス供給手段を備えたことを特徴とする請求項8または9記載の成膜装置。
  11. ハフニウム化合物膜をアニールするためのオゾンガスを反応容器内に供給するオゾンアニール用の原料ガス供給手段を備えたことを特徴とする請求項8ないし10のいずれかに記載の成膜装置。
  12. シリコン酸化膜用の原料ガス供給手段の代わりに、ハフニウムの拡散を抑えるためのシリコン窒化膜からなるバリヤ膜を成膜するための原料ガスを反応容器内に供給するシリコン窒化膜用の原料ガス供給手段を設けたことを特徴とする請求項8ないし11のいずれかに記載の成膜装置。
  13. ハフニウム化合物膜用の原料ガス供給手段の代わりに、ジルコニウム化合物からなる絶縁膜を成膜するための原料ガスを反応管内に供給するジルコニウム化合物膜用の原料ガス供給手段を設けたことを特徴とする請求項8ないし11のいずれかに記載の成膜装置。
  14. 請求項1ないし7のいずれかに記載の半導体装置の製造方法を実施するためのプログラムを格納したことを特徴とする記憶媒体。


JP2004304638A 2003-10-30 2004-10-19 半導体装置の製造方法及び成膜装置並びに記憶媒体 Pending JP2005159316A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004304638A JP2005159316A (ja) 2003-10-30 2004-10-19 半導体装置の製造方法及び成膜装置並びに記憶媒体

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003371182 2003-10-30
JP2004304638A JP2005159316A (ja) 2003-10-30 2004-10-19 半導体装置の製造方法及び成膜装置並びに記憶媒体

Publications (1)

Publication Number Publication Date
JP2005159316A true JP2005159316A (ja) 2005-06-16

Family

ID=34741226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004304638A Pending JP2005159316A (ja) 2003-10-30 2004-10-19 半導体装置の製造方法及び成膜装置並びに記憶媒体

Country Status (1)

Country Link
JP (1) JP2005159316A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005365A (ja) * 2005-06-21 2007-01-11 Nec Electronics Corp 高誘電率膜の成膜方法および半導体装置の製造方法
JP2007081211A (ja) * 2005-09-15 2007-03-29 Fujitsu Ltd 絶縁ゲート型半導体装置及びその製造方法
JP2007266552A (ja) * 2006-03-30 2007-10-11 Fujitsu Ltd 半導体装置および半導体装置の製造方法
JP2009509039A (ja) * 2005-09-21 2009-03-05 アプライド マテリアルズ インコーポレイテッド バッチaldリアクタのための処理プロセス
US8613976B2 (en) 2005-03-17 2013-12-24 L'Air Liquide, SociétéAnonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Method of forming silicon oxide containing films
JP2014168070A (ja) * 2011-03-23 2014-09-11 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6338248A (ja) * 1986-08-04 1988-02-18 Hitachi Ltd 半導体装置およびその製造方法
JP2000349287A (ja) * 1999-06-08 2000-12-15 Fujitsu Ltd 半導体装置及びその製造方法
JP2001326223A (ja) * 2001-03-26 2001-11-22 Tokyo Electron Ltd 金属酸化膜の形成方法及び成膜処理システム
JP2002299607A (ja) * 2001-03-28 2002-10-11 Toshiba Corp Mis型電界効果トランジスタ及びこれの製造方法
JP2003069011A (ja) * 2001-08-27 2003-03-07 Hitachi Ltd 半導体装置とその製造方法
JP2003077913A (ja) * 2001-08-31 2003-03-14 Tokyo Electron Ltd 被処理体の窒化方法及び半導体素子
JP2003249649A (ja) * 2002-02-26 2003-09-05 Toshiba Corp 半導体装置及びその製造方法
JP2003297822A (ja) * 2002-03-29 2003-10-17 Tokyo Electron Ltd 絶縁膜の形成方法
JP2004031394A (ja) * 2002-06-21 2004-01-29 Fujitsu Ltd 半導体装置の製造方法
JP2005079223A (ja) * 2003-08-29 2005-03-24 Toshiba Corp 半導体装置及び半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6338248A (ja) * 1986-08-04 1988-02-18 Hitachi Ltd 半導体装置およびその製造方法
JP2000349287A (ja) * 1999-06-08 2000-12-15 Fujitsu Ltd 半導体装置及びその製造方法
JP2001326223A (ja) * 2001-03-26 2001-11-22 Tokyo Electron Ltd 金属酸化膜の形成方法及び成膜処理システム
JP2002299607A (ja) * 2001-03-28 2002-10-11 Toshiba Corp Mis型電界効果トランジスタ及びこれの製造方法
JP2003069011A (ja) * 2001-08-27 2003-03-07 Hitachi Ltd 半導体装置とその製造方法
JP2003077913A (ja) * 2001-08-31 2003-03-14 Tokyo Electron Ltd 被処理体の窒化方法及び半導体素子
JP2003249649A (ja) * 2002-02-26 2003-09-05 Toshiba Corp 半導体装置及びその製造方法
JP2003297822A (ja) * 2002-03-29 2003-10-17 Tokyo Electron Ltd 絶縁膜の形成方法
JP2004031394A (ja) * 2002-06-21 2004-01-29 Fujitsu Ltd 半導体装置の製造方法
JP2005079223A (ja) * 2003-08-29 2005-03-24 Toshiba Corp 半導体装置及び半導体装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8613976B2 (en) 2005-03-17 2013-12-24 L'Air Liquide, SociétéAnonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Method of forming silicon oxide containing films
JP2007005365A (ja) * 2005-06-21 2007-01-11 Nec Electronics Corp 高誘電率膜の成膜方法および半導体装置の製造方法
JP4554446B2 (ja) * 2005-06-21 2010-09-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2007081211A (ja) * 2005-09-15 2007-03-29 Fujitsu Ltd 絶縁ゲート型半導体装置及びその製造方法
JP2009509039A (ja) * 2005-09-21 2009-03-05 アプライド マテリアルズ インコーポレイテッド バッチaldリアクタのための処理プロセス
JP2007266552A (ja) * 2006-03-30 2007-10-11 Fujitsu Ltd 半導体装置および半導体装置の製造方法
JP2014168070A (ja) * 2011-03-23 2014-09-11 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US9761437B2 (en) 2011-03-23 2017-09-12 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing method and substrate processing apparatus

Similar Documents

Publication Publication Date Title
US7462571B2 (en) Film formation method and apparatus for semiconductor process for forming a silicon nitride film
US6958277B2 (en) Surface preparation prior to deposition
JP5219815B2 (ja) 引張応力を有するシリコン酸窒化膜を形成する方法
KR101242274B1 (ko) 반도체 처리용 성막 방법, 컴퓨터로 판독 가능한 매체 및 반도체 처리용 성막 장치
US20060211259A1 (en) Silicon oxide cap over high dielectric constant films
JP2007516599A (ja) ゲルマニウム上の堆積前の表面調製
US20060068606A1 (en) Method and apparatus for forming silicon nitride film
KR100861853B1 (ko) 성막 방법, 성막 장치 및 기억 매체
KR101848536B1 (ko) 마스크 구조체의 형성 방법, 성막 장치 및 기억 매체
KR100944831B1 (ko) 반도체 장치의 제조 방법 및 성막 장치
KR20050028321A (ko) 성막 방법 및 열처리 장치
US20130239893A1 (en) Stabilization method of film forming apparatus and film forming apparatus
TWI837191B (zh) 使用金屬基前驅物之原子層沉積(ald)製程的n型金屬氧化物半導體(nmos)金屬閘極材料之方法與設備
JP2005159316A (ja) 半導体装置の製造方法及び成膜装置並びに記憶媒体
KR20060002756A (ko) 성막 방법 및 성막 장치
JP2015010247A (ja) 半導体装置の製造方法、基板処理装置及び基板処理プログラム
US10475665B2 (en) Heating method, film forming method, semiconductor device manufacturing method, and film forming apparatus
JP2009088236A (ja) 成膜方法、成膜装置及び記憶媒体
JP2007073637A (ja) 成膜方法および半導体装置の製造方法
JP2009105087A (ja) 半導体製造装置、半導体製造方法及び記憶媒体
JP2006120734A (ja) 成膜方法及び成膜装置並びに記憶媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120724