JP2007073637A - 成膜方法および半導体装置の製造方法 - Google Patents

成膜方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP2007073637A
JP2007073637A JP2005256947A JP2005256947A JP2007073637A JP 2007073637 A JP2007073637 A JP 2007073637A JP 2005256947 A JP2005256947 A JP 2005256947A JP 2005256947 A JP2005256947 A JP 2005256947A JP 2007073637 A JP2007073637 A JP 2007073637A
Authority
JP
Japan
Prior art keywords
film
reaction gas
semiconductor device
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005256947A
Other languages
English (en)
Inventor
Hiroyuki Takaba
裕之 高場
Toshihide Namatame
俊秀 生田目
Masaru Kadoshima
勝 門島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Tokyo Electron Ltd
Original Assignee
Renesas Technology Corp
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Tokyo Electron Ltd filed Critical Renesas Technology Corp
Priority to JP2005256947A priority Critical patent/JP2007073637A/ja
Priority to US11/510,679 priority patent/US20070054503A1/en
Priority to KR1020060084652A priority patent/KR20070026261A/ko
Publication of JP2007073637A publication Critical patent/JP2007073637A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Abstract

【課題】 良好な膜質を有する薄膜を、良好な生産性で成膜することが可能となる成膜方法と、良好なデバイス特性を有する半導体装置を、良好な生産性で製造することが可能となる半導体装置の製造方法を提供する。
【解決手段】 被処理基板上に成膜を行う成膜方法であって、前記被処理基板上に形成された絶縁層上にＡＬＤ法で第１の成膜を行う第１の工程と、当該第１の工程と連続して、ＣＶＤ法で第２の成膜を行う第２の工程と、を有することを特徴とする成膜方法。
【選択図】 図４

Description

本発明は、被処理基板上に成膜を行う成膜方法、および被処理基板上に半導体装置を形成する半導体装置の製造方法に関する。
例えば半導体装置や、表示装置などの電子部品の製造において、ＣＶＤ法（化学気相堆積法）は広く一般に用いられている。ＣＶＤ法は、スパッタリング法などに比較して、ステップカバレッジに優れるなどの特徴がある。
ＣＶＤ法においては、様々な原料ガスを用いて、様々な成膜を行うことが可能であるが、例えば、いわゆるＭＯＣＶＤ法（有機金属化学気相堆積法）では、有機金属原料を用いて、被処理基板上に金属膜や金属窒化膜を形成することが可能である。
また、近年の半導体装置の高性能化に伴い、デバイスに用いられる膜の膜質や膜質の均一性が良好である要求が高まっていた。このため、形成される膜質が良好であり、さらに膜厚や膜質の均一性が良好であるＡＬＤ法（Atomic Layer Deposition法、原子層堆積法）が着目され、必要に応じてＡＬＤ法により形成された膜を用いてデバイスが形成されるようになってきている。
特開２００４−２３５４８２号公報 特開２００３−１０９９１４号公報
しかし、ＣＶＤ法を用いて成膜を行う場合には、必要とされる膜質のレベルを満たさない場合があった。例えば、ＭＯＣＶＤ法によって、金属膜を形成する場合には、金属膜の膜厚、膜質の均一性が不十分であり、デバイスに用いるレベルに達しない場合があった。
例えば、有機金属材料を用いて、ＭＯＣＶＤ法によって被処理基板上に金属膜を形成する場合には、当該被処理基板上に形成される、当該金属の核を基点として核成長によって成膜が進行する特性がある。
しかし、例えばＭＯＣＶＤ法では、用いる有機金属原料によっては核が形成される密度が小さい（形成される核の個数が少ない）場合があり、その場合には、核自体の形成よりも、低密度に形成された核の核成長による成膜の進行が支配的となり、形成される膜の密度が低下したり、または形成される膜中にボイド（空間）が発生する場合が生じていた。
図１は、半導体装置の一例である、ＭＯＳトランジスタの形成において、被処理基板１上に形成されたゲート絶縁膜２上に、ＭＯＣＶＤ法により、金属（膜）３を形成してゲート電極を形成する場合を模式的に示したものである。
例えば、前記ゲート絶縁膜２上にＭＯＣＶＤ法によって金属膜を形成する場合、成膜の起点となる核が形成される確率が低く、核が形成される密度が低いという問題がある。その一方で、一端核が形成されると、当該核を基点にして急激な核成長が起こり、成膜（核成長）が急速に進行する場合がある。
このため、図１に示すように、形成される金属の結晶粒径が大きすぎるために前記ゲート絶縁膜２がゲート電極（金属膜３）で覆われない部分が生じたり、または金属膜３中にボイドが発生してしまう問題が発生してしまう。このようにして形成されたデバイスは、例えばリーク電流が大きくなるなど所望の電気特性が得られない場合がある。
また、ＡＬＤ法を用いて上記の金属膜を形成する場合、結晶粒径は小さくなり、膜質や膜質・膜厚の均一性は良好となるものの、成膜速度が遅いため、生産性が低下してしまうという問題が生じていた。
図２は、ＡＬＤ法と（ＭＯ）ＣＶＤ法において、金属膜を形成する場合の、成膜時間と膜厚の関係を模式的に示した図である。図２を参照するに、ＣＶＤ法においては、成膜開始から暫くの間は核形成が起こらないため、実質的な成膜が生じない時間（インキュベーションタイム）がある。しかし、一端核が形成されて成膜（核成長）が始まると、急激に成膜速度が上昇して膜厚が厚くなっていることがわかる。
一方、ＡＬＤ法では、ＣＶＤ法のようなインキュベーションタイムは殆ど発生せず、成膜開始直後から安定に成膜（核形成）が行われるものの、成膜速度が小さく、ＣＶＤ法に比べて著しく生産性が劣ってしまう問題が生じていることがわかる。
また、上記の特許文献１（特開２００４−２３５４８２号公報）には、ＣＶＤ法とＡＬＤ法を組み合わせた成膜方法が開示されているが、これはＣＶＤ法によって絶縁層上に形成される粒径の大きな結晶の凹凸のモホロジーを、キャパシタの容量増加のために積極的に利用するものである。そのため、当該文献には、当該凹凸のモホロジーを改善する方法や、絶縁層上に膜質・膜厚の均一性が良好である薄膜を形成する方法に関してはなんら記載が無かった。
そこで、本発明では、上記の問題を解決した、新規で有用な成膜方法と、半導体装置の製造方法を提供することを目的としている。
本発明の具体的な課題は、良好な膜質を有する薄膜を、良好な生産性で成膜することが可能となる成膜方法と、良好なデバイス特性を有する半導体装置を、良好な生産性で製造することが可能となる半導体装置の製造方法を提供することである。
本発明では、上記の課題を、請求項１に記載したように、
被処理基板上に成膜を行う成膜方法であって、
前記被処理基板上に形成された絶縁層上にＡＬＤ法で第１の成膜を行う第１の工程と、
当該第１の工程と連続して、ＣＶＤ法で第２の成膜を行う第２の工程と、を有することを特徴とする成膜方法により、また、
請求項２に記載したように、
前記絶縁層上に成膜される膜は、金属を含む導電性膜であることを特徴とする請求項１記載の成膜方法により、また、
請求項３に記載したように、
前記金属はＲｕであることを特徴とする請求項２記載の成膜方法により、また、
請求項４に記載したように、
前記導電性膜は、ＭＯＳトランジスタのゲート電極膜であることを特徴とする請求項２または３記載の成膜方法により、また、
請求項５に記載したように、
前記第１の工程、および前記第２の工程では、有機金属原料ガスよりなる第１の反応ガスと、当該第１の反応ガスと反応する第２の反応ガスが前記被処理基板上に供給されることを特徴とする請求項１乃至４のうち、いずれか１項記載の成膜方法により、また、
請求項６に記載したように、
前記第１の反応ガスは、Ｒｕ（ＥｔＣｐ）２であることを特徴とする請求項５記載の成膜方法により、また、
請求項７に記載したように、
前記第２の反応ガスは、Ｏ２であることを特徴とする請求項６記載の成膜方法により、また、
請求項８に記載したように、
キャリアが移動するチャネル領域を備えた電界効果型トランジスタを含む、半導体装置の製造方法であって、
前記チャネル領域上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、を有し、
前記ゲート電極形成工程は、
前記ゲート絶縁膜上にＡＬＤ法で第１の成膜を行う第１の工程と、
当該第１の工程と連続して、ＣＶＤ法で第２の成膜を行う第２の工程と、を有することを特徴とする半導体装置の製造方法により、また、
請求項９に記載したように、
前記ゲート電極は、Ｒｕよりなることを特徴とする請求項８記載の半導体装置の製造方法により、また、
請求項１０に記載したように、
前記第１の工程、および前記第２の工程では、有機金属原料ガスよりなる第１の反応ガスと、当該第１の反応ガスと反応する第２の反応ガスが前記ゲート絶縁膜上に供給されることを特徴とする請求項８または９記載の半導体装置の製造方法により、また、
請求項１１に記載したように、
前記第１の反応ガスは、Ｒｕ（ＥｔＣｐ）２であることを特徴とする請求項１０記載の半導体装置の製造方法により、また、
請求項１２に記載したように、
前記第２の反応ガスは、Ｏ２であることを特徴とする請求項１１記載の半導体装置の製造方法により、解決する。
本発明によれば、良好な膜質を有する薄膜を、良好な生産性で成膜することが可能となる成膜方法と、良好なデバイス特性を有する半導体装置を、良好な生産性で製造することが可能となる半導体装置の製造方法を提供することが可能となる。
次に、本発明の実施の形態について図面に基づき、説明する。
図３Ａ〜図３Ｂは、本発明の実施例１による成膜方法を、手順を追って模式的に示した図であり、ＭＯＳトランジスタの製造工程の一部を示している。
図３Ａを参照するに、例えばＳｉなどの半導体よりなる被処理基板１１上には、ゲート絶縁膜１２が形成されている。前記ゲート絶縁膜１２は、例えばＳｉＯ２膜（シリコン酸化膜）よりなるが、いわゆる高誘電率絶縁膜材料、例えばハフニウムオキサイド（ＨｆＯ２）膜やジルコニウムオキサイド（ＺｒＯ２）膜を用いてもよく、またＳｉＯ２膜とＨｆＯ２膜またはＺｒＯ２膜の積層構造であってもよい。
ここで、前記ゲート絶縁膜１２上に、本実施例による成膜方法を用いて、例えば金属よりなるゲート電極（膜）を形成する。本実施例の場合、まず、第１の工程として、ＡＬＤ法を用いて、前記ゲート絶縁膜１２上に、当該金属よりなる、核１３Ａを形成する。
従来の（ＭＯ）ＣＶＤ法では、例えば上記のように絶縁膜上に金属膜を形成する場合には、成膜の初期段階ではいわゆるインキュベーションタイムが発生し、核の形成が困難である一方、低密度で当該絶縁膜上に一端核が形成されると急激に核成長が生じ、大きな金属の結晶粒が形成されて、金属膜の膜質が低下する問題が生じていた。
そこで、本実施例による成膜方法では、ＡＬＤ法により、前記ゲート絶縁膜１２上に、高密度で安定に当該金属の核を形成している。この場合のＡＬＤ法の概略を以下に示す。
まず、前記被処理基板１１（前記ゲート絶縁膜１２）上に、第１の反応ガスを供給し、当該ゲート絶縁膜１２上に十分吸着させた後、未吸着の当該第１の反応ガスを前記被処理基板１１上より除去する。次に、当該第１の反応ガスと反応する第２の反応ガスを前記被処理基板１１（前記ゲート絶縁膜１２）上に供給し、前記ゲート絶縁膜１２上に吸着した第１の反応ガスと反応させて、金属核（金属膜）を形成する。この後、未反応の当該第２の反応ガスを前記被処理基板上より除去する。このような第１の反応ガスの供給と除去、第２の反応ガスの供給と除去を所定の回数繰り返し、絶縁膜上に高密度で安定に金属の核を形成する。
次に、図３Ｂに示す第２の工程において、前記被処理基板１１上に（前記金属の核が形成されたゲート絶縁膜１２上に）、前記第１の処理ガスと前記第２の処理ガスを供給し、いわゆるＭＯＣＶＤ法により、前記金属よりなるゲート電極（膜）１３を形成する。本工程においては、前の工程（前記第１の工程）において、金属の核が高密度で形成されているため、インキュベーションタイムの発生が抑制される。また、高密度で形成されている核を基点に核成長が生じて成膜が進行するために、形成される金属膜の膜質が良好となり、また、膜質と膜厚の均一性が良好となる効果を奏する。
また、ＣＶＤ法はＡＬＤ法に比べて著しく成膜速度が大きいため、本実施例による成膜方法は第１の工程と第２の工程を総合的に考慮すると実質的な成膜速度が大きくなり、生産性が良好である。
また、上記の場合、例えば前記ゲート電極１３は、Ｒｕよりなり、前記第２の工程では、有機金属原料ガスを用いたＭＯＣＶＤ法を用いてＲｕ膜を形成している。従来、ゲート絶縁膜上に形成されるゲート電極は、多結晶シリコン（ポリシリコン）が用いられることが一般的であった。
しかし、ポリシリコンを電極として用いた場合、設計寸法の縮小（微細化）に伴い、閾値電圧の制御が困難となり、そのために電極抵抗の上昇を抑制することが困難となり、結果として消費電力が増大してしまう問題が生じていた。このような問題は、ゲート絶縁膜に高誘電率材料を用いる場合には特に深刻化しており、Ｈｆなどを含む特定の材料については、上記の傾向が特に強いという報告が数多くなされている。
そこで、ゲート電極に金属材料、例えばＲｕを用いることが考えられている。ゲート電極にＲｕなどの金属材料を用いることで、ポリシリコンと金属酸化物が積層されることで生じていた閾値電圧の上昇を抑制することが可能となる。
また、Ｒｕは、他の金属（Ｐｔなど）と比べて加工性、例えばエッチング特性が良好である特徴があり、またＩｒなどの金属と成膜プロセスを共通とすることが可能である。また、仕事関数が５ｅＶ程度であり、ＭＯＳトランジスタ（特にｐ−ＭＯＳトランジスタ）のゲート電極（膜）として用いるのに好適である。
例えば、上記の実施例で用いる、第１の反応ガスには、有機金属材料ガスが用いられる。例えば、第２の反応ガスとしては、当該第１の反応ガスと反応して、金属を形成するガス、例えばＯ２（酸素）やＯ３（オゾン）、Ｎ２Ｏ、Ｈ２Ｏなど、元素として酸素を含むガスを用いることが可能である。また、この場合当該第１の反応ガスをプリカーサと呼ぶ場合もある。
また、Ｒｕを形成する場合の当該有機金属ガスの一例としては、Ｒｕ（ＥｔＣｐ）２がある。Ｒｕ（ＥｔＣｐ）２は、他のＲｕを含む有機Ｒｕガス（原料）と比べた場合に、成膜時のパーティクルの発生が少ない特長を有している。また、他のプリカーサと比べて短期間で精製が可能であり、また常温で液体であって、１００℃前後での蒸気圧が高く、原料として扱いやすい特長を有している。
例えば、前記第１の反応ガスとして上記のＲｕ（ＥｔＣｐ）２、第２の反応ガスとしてＯ２を用いることで安定にＲｕ膜を形成することが可能となる。また、上記の第１の工程と、第２の工程で、同じ反応ガスを用いることが可能である。例えば、前記第１の工程（ＡＬＤ法による成膜）で用いた第１の反応ガスと第２の反応ガスを、前記第２の工程（ＣＶＤ法による成膜）に用いることが可能であり、この場合、ガスの供給方法が単純となる。
次に、本実施例における成膜方法において、上記の第１の反応ガスと第２の反応ガスが、被処理基板上に供給されるタイミングを模式的に示したタイミングチャートを、図４に示す。
図４を参照するに、図中に示す第１の工程（ＡＬＤ工程）は、図３Ａに示した工程に、第２の工程（ＣＶＤ工程）は図３Ｂに示した工程に対応している。
例えば、第１の工程では、被処理基板上に第１の反応ガスが所定の時間供給され（図中ＯＮで示す）、その後当該第１の反応ガスの供給が停止（図中ＯＦＦで示す）される。当該第１の反応ガスの供給が停止された後で、被処理基板上の未反応の第１の反応ガスが被処理基板上から除去される。
次に、被処理基板上に第２の反応ガスが所定の時間供給され（図中ＯＮで示す）、その後当該第２の反応ガスの供給が停止（図中ＯＦＦで示す）される。当該第２の反応ガスの供給が停止された後で、被処理基板上の未反応の当該第２の反応ガスや、副生成物などが被処理基板上から除去される。
この後、上記の第１の反応ガスの供給・供給停止（除去）と第２の反応ガスの供給・供給停止（除去）を繰り返し、前記第１の工程の成膜（核形成）を行う。
また、被処理基板上からの第１の反応ガスまたは第２の反応ガスの除去は、成膜装置の処理容器（後述）内の空間を、真空ポンプなどの排気手段で排気することにより行う。
また、前記第１の反応ガスの被処理基板上からの除去（処理容器からの排出）は、前記第２の反応ガスの供給と同時に行っても良い。例えば、前記第１の反応ガスの供給の停止と、前記第２の反応ガスの供給の開始は同時に行っても良い。また、成膜時間を短縮するために、前記第１の反応ガスの供給を停止する前に、前記第２の反応ガスの供給を開始してもよい。すなわち、前記第１の反応ガスと、第２の反応ガスの供給時期（「ＯＮ」のタイミング）は重なっていてもよい。
しかし、前記第１の反応ガスと、第２の反応ガスが同時に供給される時間が長すぎると、金属の核（結晶粒径）が大きくなってしまい（例えば５０ｎｍ以上）、第２の工程で形成される膜の膜質が悪くなる場合がある。このため、前記第１の反応ガスと、第２の反応ガスが同時に供給される時間は所定の時間以下とされることが好ましい。
また、第２の工程では、前記第１の反応ガスと第２の反応ガスを所定の時間同時に被処理基板上（処理容器内）に供給し、ＣＶＤ法による成膜を行っている。また、当該第２の工程において、前記第１の反応ガスと第２の反応ガスの供給開始のタイミングや、供給停止のタイミングは、必ずしも同時である必要はないことは明らかである。
次に、上記の成膜方法を実施する成膜装置の構成の一例について、図５に基づき説明する。図５を参照するに、本実施例による成膜装置２０は、内部に内部空間２１Ａが画成され、該内部空間２１Ａに、被処理基板Ｗを保持する保持台２２を備えた処理容器２１を有している。また、前記保持台２２には、電源２４に接続された、例えばヒータよりなる加熱手段２３が埋設され、前記被処理基板Ｗを加熱して所望の温度にすることが可能になっている。
前記処理容器２１には排気口２５が形成され、該排気口２５には、例えば真空ポンプなどの排気手段２８、およびコンダクタンスバルブなどの圧力調整手段２７が付された排気ライン２６が接続されている。前記内部空間２１Ａは、前記排気ライン２６より排気され、該内部空間２１Ａが減圧状態に保持可能に構成されている。
また、前記処理容器２１には、ガス供給口２９、３１が設置され、前記第１の反応ガスと第２の反応ガスが前記内部空間２１Ａに供給されるようになっている。前記ガス供給口２９には、バルブ３０Ａ、質量流量コントローラ（ＭＦＣ）３０Ｂ、および第２の反応ガス供給源３０Ｃが付されたガスライン３０が接続されている。前記バルブ３０Ａを開放することで、前記ＭＦＣ３０Ｂによって流量を制御された、例えばＯ２などの第２の反応ガスが、前記内部空間２１Ａに供給される。
また、前記ガス供給口３１には、バルブ３２Ａ、および原料容器３２Ｂが付された、ガスライン３２が接続されている。前記原料容器３２Ｂの内部には、例えば有機金属原料（例えばＲｕ（ＥｔＣｐ）２）よりなる原料３２ｂが保持され、当該原料３２ｂは、前記原料容器３２Ｂの周囲に設置された加熱手段３２ｃによって加熱される。
前記原料容器３２Ｂには、バルブ３３Ａ、ＭＦＣ３３Ｂ、およびキャリアガス供給源３３Ｃが付された、ガスライン３３が接続されている。前記ガスライン３３からは、前記原料容器３２Ｂに、例えばＡｒなどのキャリアガスが供給される。前記原料容器３２Ｂでは、前記原料３２ｂが、前記加熱手段３２ｃによって加熱されて気化し、第１の反応ガスとなる。当該第１の反応ガスは、前記原料容器３２Ｂに供給されるキャリアガスと共に、前記内部空間２１Ａに供給される。この場合、前記バルブ３２Ａ，３３Ａを開放することで、キャリアガスと共に前記第１の反応ガスが、前記内部空間２１Ａに供給される。
また、上記の成膜装置２０において、成膜に係る処理、例えば上記のバルブの開閉や、流量制御、保持台の制御、圧力調整手段の制御、真空排気などの動作は、たとえばレシピと呼ばれるプログラムに基づき、動作される。この場合、これらの動作は、ＣＰＵ４１を有する、制御装置４０よって制御される。これらの接続配線は図示を省略している。
前記制御装置４０は、ＣＰＵ４１と、上記のプログラムを記憶した記憶媒体４２、キーボードなどの入力部４３、表示部４６、ネットワークなどに接続するための通信部４５、およびメモリ４４を有している。
次に、図３Ａ，３Ｂ，および図４で説明した成膜方法を、上記の成膜装置４０を用いて実施する場合の例について説明する。以下の例では、原料３２ｂ（第１の反応ガス）にＲｕ（ＥｔＣｐ）２、キャリアガスにＡｒ、第２の反応ガスにＯ２を用いて、被処理基板上に形成されたゲート絶縁膜上に、Ｒｕ膜を形成する場合を例にとって説明する。
まず、図３Ａに示す工程（図４の第１の工程）において、前記バルブ３２Ａ，３３Ａを開放し、Ａｒ共に、気化した前記原料３２ｂであるＲｕ（ＥｔＣｐ）２を、前記内部空間２１Ａ（被処理基板上）に供給する。供給されたＲｕ（ＥｔＣｐ）２は、前記被処理基板上の、ゲート絶縁膜上に吸着する。この場合、例えば、Ｒｕ（ＥｔＣｐ）２の流量は２０乃至３００ｓｃｃｍ、Ａｒの流量は、１００乃至３００ｓｃｃｍ、被処理基板の温度（保持台の温度）は２７０℃乃至３２０℃、前記内部空間２１Ａの圧力は０．５乃至２０Ｐａとする。所定の時間Ｒｕ（ＥｔＣｐ）２を供給した後、前記バルブ３２Ａ，３２Ｂを閉じて、Ｒｕ（ＥｔＣｐ）２の供給を停止する。
この後、未反応（未吸着）のＲｕ（ＥｔＣｐ）２は、被処理基板上から除去（前記排気口２５から前記内部空間２１Ａの外へと排出）される。
次に、前記バルブ３０Ａを開放することで、Ｏ２を、前記内部空間２１Ａ（被処理基板上）に供給する。供給されたＯ２は、絶縁膜上に吸着されたＲｕ（ＥｔＣｐ）２と反応し、おもにＲｕ（ＥｔＣｐ）２に含まれる炭素や水素と反応して前記ゲート絶縁膜上にＲｕ膜（Ｒｕの核）が形成される。この場合、例えばＯ２の流量は１０乃至１００ｓｃｃｍ、被処理基板の温度（保持台の温度）は２７０℃乃至３２０℃、前記内部空間２１Ａの圧力は０．５乃至２０Ｐａとする。所定の時間Ｏ２を供給した後、前記バルブ３０Ａを閉じて、Ｏ２の供給を停止する。
この後、未反応のＯ２や副生成物は、被処理基板上から除去（前記排気口２５から前記内部空間２１Ａの外へと排出）される。
この後、上記のＲｕ（ＥｔＣｐ）２の供給・供給停止（除去）とＯ２の供給・供給停止（除去）を繰り返し、前記第１の工程の成膜（核形成）が行われる。この場合、上記のＲｕ（ＥｔＣｐ）２の供給・供給停止（除去）からＯ２の供給・供給停止（除去）までを１サイクルとすると、上記のサイクルを５００乃至１５００サイクル繰り返し実施することで、５ｎｍ乃至２０ｎｍの厚さ（大きさ）のＲｕ膜（Ｒｕ核）を形成することができる。
次に、図３Ｂに示す工程（図４の第２の工程）において、前記バルブ３０Ａ，３２Ａ，３３Ａを開放することで、Ｒｕ（ＥｔＣｐ）２（Ａｒを含む）とＯ２を同時に前記内部空間２１Ａに供給し、ＣＶＤ法による成膜を行う。この場合、上記の第１の工程において、高密度に絶縁膜上にＲｕの核が形成されているため、本工程においては当該核を基点に核成長が生じ、成膜が進行することになる。そのため、良好な膜質で、かつ膜質・膜厚の均一性を良好として、Ｒｕよりなるゲート電極（膜）を形成することが可能となる。
この場合、例えば、Ｒｕ（ＥｔＣｐ）２の流量は２０乃至３００ｓｃｃｍ、Ａｒの流量は、１００乃至３００ｓｃｃｍ、Ｏ２の流量は１００乃至５００ｓｃｃｍ、被処理基板の温度（保持台の温度）は２７０℃乃至３２０℃、前記内部空間２１Ａの圧力は０．５乃至２０Ｐａとする。
上記の第１の工程および第２の工程を実施することで、膜厚が５０ｎｍ程度の、ゲート電極を形成することが可能である。
次に、上記の成膜方法を用いた、ＭＯＳトランジスタを含む半導体装置の製造方法について図６Ａ〜図６Ｆに基づき、手順を追って説明する。
まず、図６Ａに示す工程において、Ｓｉからなる基板１０１上に、素子分離絶縁膜１０３を、例えばＳＴＩ法により形成して素子形成領域を分離する。次に、当該素子形成領域に、Ｎ型不純物の注入をおこなって、例えば低濃度Ｎ型不純物拡散層からなる素子形成領域１０２を形成する。
次に、図６Ｂに示す工程において、前記素子形成領域１０２上に、例えばＡＬＤ法、またはＭＯＣＶＤ法により、高誘電体膜である金属酸化物膜、例えばＨｆＯ2からなるゲート絶縁膜１０４を、厚さが３〜５ｎｍ程度となるように形成する。この場合、前記ゲート絶縁膜１０４は、ＳｉＯ２とＨｆＯ２の積層構造にしてもよい。また、必要に応じて窒素を添加するか、窒化膜を積層するようにしてもよい。
次に、図６Ｃに示す工程において、上記の実施例１の図３Ａ，３Ｂおよび図４で説明した方法により、Ｒｕよりなるゲート電極（膜）１０５を、厚さが２５乃至５０ｎｍ程度となるように形成する。本実施例の基板１０１、ゲート絶縁膜１０４、およびゲート電極１０５は、実施例１の基板１１、ゲート絶縁膜１２、およびゲート電極１３にそれぞれ相当する。この場合、先に説明したように、効率的な成膜速度を維持しながら、かつ膜質や、膜質・膜厚の均一性が良好となるようにＲｕ膜を形成することが可能である。
次に、図６Ｄに示す工程において、リソグラフィ法とドライエッチング法により、前記ゲート電極１０５のパターニングを行い、必要なゲート長、ゲート幅となるように前記ゲート電極１０５がパターニングされる。
次に、図６Ｅに示す工程において、露出した前記ゲート絶縁膜１０４のエッチングを行い、当該ゲート絶縁膜１０４のパターニングを行う。
次に、図６Ｆに示す工程において、露出した前記素子形成領域１０２に、Ｐ型不純物を注入し、さらに前記ゲート電極１０５の側壁に絶縁膜１０７Ａ、１０７Ｂを形成した後、露出した前記素子形成領域１０２に再びＰ型不純物の注入を行って、Ｐ型不純物拡散領域よりなる、ソース領域１０６Ａ、ドレイン領域１０６Ｂを形成する。
また、前記ゲート絶縁膜１０４の直下で、当該ソース領域１０６Ａとドレイン領域１０６Ｂの間には、キャリアが移動するチャネル領域（Ｎ型不純物拡散領域）１０８が形成される。このようにして、ＭＯＳトランジスタ（ｎ−ＭＯＳトランジスタ）が形成される。
また、この後の工程において、必要に応じて層間絶縁層や、コンタクトプラグなどを含む多層配線構造を形成してもよい。
また、上記の半導体装置の製造方法において、実施例１に記載した成膜方法を、前記ゲート絶縁膜１０４を形成する場合に適用しても良い。
例えば、前記ゲート絶縁膜がＨｆＯ２膜よりなる場合、実施例１（図３Ａ，３Ｂ，および図４）に記載した方法において、第１の反応ガスにＴＤＭＡＨ（Tetrakis DiMethyl Amino Hafnium、Ｈｆ[Ｎ（ＣＨ３）２]４）、第２の反応ガスにＨ２Ｏを用いて、Ｒｕ膜を形成する場合と同様の方法でＨｆＯ２膜よりなる前記ゲート絶縁膜１０４を形成することが可能である。
この場合、当該ゲート絶縁膜１０４を成膜する場合の成膜速度が高く維持され、かつ形成される当該ゲート絶縁膜１０４の膜質や、膜質・膜厚の均一性が良好となる。また、上記の場合、前記ゲート絶縁膜１０４と前記ゲート電極１０５を、例えば図５に示した同じ装置で（前記処理容器２１の前記内部空間２１Ａで）連続的に処理することが可能であり、生産性が良好となる。
また、上記に示した第１の反応ガス、および第２の反応ガスは本発明に用いることが可能なガスの一例であり、他にも様々なガスを用いることが可能である。また、実施例１による成膜方法は、ゲート電極やゲート絶縁膜を形成する場合に限定されず、他の様々なデバイスの形成に適用することが可能である。
次に、上記の実施例２に記載の方法と同様の方法で形成されたデバイスの電気特性を調べた結果を図７に示す。図７は、実施例２に記載の方法で形成された、多層構造（Ｒｕ５０ｎｍ）／ＨｆＯ２（４．８ｎｍ）／ＳｉＯ２（８ｎｍ）／ｎ−Ｓｉ）の電気特性（Ｃ−Ｖ特性）を調べた結果である。
図７を参照するに、上記の構造においては良好なＣ−Ｖ特性が得られており、上記の方法で形成されたＭＯＳトランジスタは、良好に機能することが確認された。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
本発明によれば、良好な膜質を有する薄膜を、良好な生産性で成膜することが可能となる成膜方法と、良好なデバイス特性を有する半導体装置を、良好な生産性で製造することが可能となる半導体装置の製造方法を提供することが可能となる。
従来の成膜方法を模式的に示した図である。 ＡＬＤ法とＣＶＤ法の成膜を比較した図である。 実施例１による成膜方法を示す図（その１）である。 実施例１による成膜方法を示す図（その２）である。 実施例１による成膜方法のガス供給を示すタイミングチャートである。 実施例１による成膜方法を実施する成膜装置の一例を示す図である。 実施例２による半導体装置の製造方法を示す図（その１）である。 実施例２による半導体装置の製造方法を示す図（その２）である。 実施例２による半導体装置の製造方法を示す図（その３）である。 実施例２による半導体装置の製造方法を示す図（その４）である。 実施例２による半導体装置の製造方法を示す図（その５）である。 実施例２による半導体装置の製造方法を示す図（その６）である。 実施例２の方法により形成された半導体装置の電気特性を示す図である。
符号の説明
１１，１０１ 基板
１２，１０４ ゲート絶縁膜
１３，１０５ ゲート電極
１０２ 素子形成領域
１０３ 素子分離絶縁膜
１０６Ａ ソース領域
１０６Ｂ ドレイン領域
１０７Ａ，１０７Ｂ 絶縁膜
１０８ チャネル領域
２０ 成膜装置
２１ 処理容器
２１Ａ 内部空間
２２ 保持台
２３ 加熱手段
２４ 電源
２５ 排気口
２６ 排気ライン
２７ 圧力調整手段
２８ 排気手段
２９，３１ ガス供給口
３０，３２，３３ ガスライン
３０Ａ，３２Ａ，３３Ａ バルブ
３０Ｂ，３３Ｂ 質量流量コントローラ
３０Ｃ，３３Ｃ 供給源
３２Ｂ 原料容器
３２ｂ 原料
３２Ｃ加熱手段
４０ 制御装置
４１ ＣＰＵ
４２ 記録媒体
４３ 入力手段
４４ メモリ
４５ 通信手段
４６ 表示手段

Claims (12)

  1. 被処理基板上に成膜を行う成膜方法であって、
    前記被処理基板上に形成された絶縁層上にＡＬＤ法で第１の成膜を行う第１の工程と、
    当該第１の工程と連続して、ＣＶＤ法で第２の成膜を行う第２の工程と、を有することを特徴とする成膜方法。
  2. 前記絶縁層上に成膜される膜は、金属を含む導電性膜であることを特徴とする請求項１記載の成膜方法。
  3. 前記金属はＲｕであることを特徴とする請求項２記載の成膜方法。
  4. 前記導電性膜は、ＭＯＳトランジスタのゲート電極膜であることを特徴とする請求項２または３記載の成膜方法。
  5. 前記第１の工程、および前記第２の工程では、有機金属原料ガスよりなる第１の反応ガスと、当該第１の反応ガスと反応する第２の反応ガスが前記被処理基板上に供給されることを特徴とする請求項１乃至４のうち、いずれか１項記載の成膜方法。
  6. 前記第１の反応ガスは、Ｒｕ（ＥｔＣｐ）２であることを特徴とする請求項５記載の成膜方法。
  7. 前記第２の反応ガスは、Ｏ２であることを特徴とする請求項６記載の成膜方法。
  8. キャリアが移動するチャネル領域を備えた電界効果型トランジスタを含む、半導体装置の製造方法であって、
    前記チャネル領域上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、
    前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、を有し、
    前記ゲート電極形成工程は、
    前記ゲート絶縁膜上にＡＬＤ法で第１の成膜を行う第１の工程と、
    当該第１の工程と連続して、ＣＶＤ法で第２の成膜を行う第２の工程と、を有することを特徴とする半導体装置の製造方法。
  9. 前記ゲート電極は、Ｒｕよりなることを特徴とする請求項８記載の半導体装置の製造方法。
  10. 前記第１の工程、および前記第２の工程では、有機金属原料ガスよりなる第１の反応ガスと、当該第１の反応ガスと反応する第２の反応ガスが前記ゲート絶縁膜上に供給されることを特徴とする請求項８または９記載の半導体装置の製造方法。
  11. 前記第１の反応ガスは、Ｒｕ（ＥｔＣｐ）２であることを特徴とする請求項１０記載の半導体装置の製造方法。
  12. 前記第２の反応ガスは、Ｏ２であることを特徴とする請求項１１記載の半導体装置の製造方法。
JP2005256947A 2005-09-05 2005-09-05 成膜方法および半導体装置の製造方法 Pending JP2007073637A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005256947A JP2007073637A (ja) 2005-09-05 2005-09-05 成膜方法および半導体装置の製造方法
US11/510,679 US20070054503A1 (en) 2005-09-05 2006-08-28 Film forming method and fabrication process of semiconductor device
KR1020060084652A KR20070026261A (ko) 2005-09-05 2006-09-04 성막 방법 및 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005256947A JP2007073637A (ja) 2005-09-05 2005-09-05 成膜方法および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007073637A true JP2007073637A (ja) 2007-03-22

Family

ID=37830551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005256947A Pending JP2007073637A (ja) 2005-09-05 2005-09-05 成膜方法および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20070054503A1 (ja)
JP (1) JP2007073637A (ja)
KR (1) KR20070026261A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101394122B1 (ko) * 2012-07-19 2014-05-14 주식회사 테스 박막증착장치의 제어방법
CN106298459A (zh) * 2016-10-10 2017-01-04 武汉新芯集成电路制造有限公司 阶梯膜层的形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2765295B2 (ja) * 1991-10-01 1998-06-11 日本電気株式会社 アルミ薄膜の形成方法
KR100318442B1 (ko) * 1998-12-24 2002-02-19 박종섭 반도체소자의금속게이트전극형성방법
US7700454B2 (en) * 2001-07-24 2010-04-20 Samsung Electronics Co., Ltd. Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a high percentage of impurities
KR20030025671A (ko) * 2001-09-22 2003-03-29 주식회사 하이닉스반도체 커패시터의 제조방법
US6423619B1 (en) * 2001-11-30 2002-07-23 Motorola, Inc. Transistor metal gate structure that minimizes non-planarity effects and method of formation
WO2004008513A1 (ja) * 2002-07-15 2004-01-22 Hitachi Kokusai Electric Inc. 半導体装置の製造方法及び基板処理装置
KR100465093B1 (ko) * 2002-12-14 2005-01-05 동부전자 주식회사 반도체 소자의 제조 방법
KR100505680B1 (ko) * 2003-03-27 2005-08-03 삼성전자주식회사 루테늄층을 갖는 반도체 메모리 소자의 제조방법 및루테늄층제조장치
KR100648252B1 (ko) * 2004-11-22 2006-11-24 삼성전자주식회사 텅스텐막 형성 방법 및 이를 이용하는 반도체 소자의 형성방법
US7273814B2 (en) * 2005-03-16 2007-09-25 Tokyo Electron Limited Method for forming a ruthenium metal layer on a patterned substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101394122B1 (ko) * 2012-07-19 2014-05-14 주식회사 테스 박막증착장치의 제어방법
CN106298459A (zh) * 2016-10-10 2017-01-04 武汉新芯集成电路制造有限公司 阶梯膜层的形成方法

Also Published As

Publication number Publication date
KR20070026261A (ko) 2007-03-08
US20070054503A1 (en) 2007-03-08

Similar Documents

Publication Publication Date Title
US7202166B2 (en) Surface preparation prior to deposition on germanium
US6958277B2 (en) Surface preparation prior to deposition
US7498270B2 (en) Method of forming a silicon oxynitride film with tensile stress
US8431494B2 (en) Film formation method and film formation apparatus
JP4850871B2 (ja) 絶縁膜の形成方法
TW201833374A (zh) 用於鈍化半導體表面之方法及相關系統
US7501349B2 (en) Sequential oxide removal using fluorine and hydrogen
KR101799146B1 (ko) 반도체 디바이스의 제조 방법 및 기판 처리 시스템
US20150140838A1 (en) Two Step Deposition of High-k Gate Dielectric Materials
JP4090346B2 (ja) 半導体装置の製造方法及び基板処理装置
US20070039924A1 (en) Low-temperature oxide removal using fluorine
JP2004193409A (ja) 絶縁膜の形成方法
JP2007073637A (ja) 成膜方法および半導体装置の製造方法
JP4224044B2 (ja) 半導体装置の製造方法
JP4562751B2 (ja) 絶縁膜の形成方法
JP6061385B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US20210057215A1 (en) Treatments to enhance material structures
JP4051063B2 (ja) 半導体装置の製造方法
TW202025299A (zh) 使用金屬基前驅物之原子層沉積(ald)製程的n型金屬氧化物半導體(nmos)金屬閘極材料之方法與設備
TW202027171A (zh) 用於改良膜的有效氧化物厚度之氫化與氮化製程