TW202025299A - 使用金屬基前驅物之原子層沉積(ald)製程的n型金屬氧化物半導體(nmos)金屬閘極材料之方法與設備 - Google Patents

使用金屬基前驅物之原子層沉積(ald)製程的n型金屬氧化物半導體(nmos)金屬閘極材料之方法與設備 Download PDF

Info

Publication number
TW202025299A
TW202025299A TW108136376A TW108136376A TW202025299A TW 202025299 A TW202025299 A TW 202025299A TW 108136376 A TW108136376 A TW 108136376A TW 108136376 A TW108136376 A TW 108136376A TW 202025299 A TW202025299 A TW 202025299A
Authority
TW
Taiwan
Prior art keywords
layer
metal
depositing
covering layer
titanium
Prior art date
Application number
TW108136376A
Other languages
English (en)
Other versions
TWI837191B (zh
Inventor
林永景
陳世忠
吉田尚美
董琳
立其 吳
汪榮軍
史帝芬 洪
卡拉貝爾納 拉莫斯
楊逸雄
薇 唐
尚澔 柳
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202025299A publication Critical patent/TW202025299A/zh
Application granted granted Critical
Publication of TWI837191B publication Critical patent/TWI837191B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

茲描述用於形成諸如NMOS閘電極等半導體結構之方法及設備。所述方法可包括以下步驟：於高k介電層的第一表面上方沉積第一覆蓋層，該第一覆蓋層具有第一表面；以及於第一覆蓋層的第一表面上方沉積至少一個金屬層，該至少一個金屬層具有第一表面，其中該至少一個金屬層包括鈦鋁矽材料。一些方法包括以下步驟：藉由使第一覆蓋層接觸金屬氯化物，以從第一覆蓋層的第一表面去除氧化物層，所述金屬氯化物的量足以去除氧化物層。一些用於沉積鈦鋁矽材料的方法由攝氏350至400度之溫度下的原子層沉積製程進行。

Description

使用金屬基前驅物之原子層沉積(ALD)製程的N型金屬氧化物半導體(NMOS)金屬閘極材料之方法與設備
本揭示內容之實施例大體上涉及電子元件處理，且更具體而言，涉及用於含金屬材料之氣相沉積製程，以及藉由鈦鋁矽膜之整體沉積之含金屬材料的成分。
在10 nm和往後的技術節點中，越來越常將金屬閘極/高k層疊用在金屬氧化物-半導體場效應電晶體(MOSFETs)中，然而發明人已發現到，本技術領域中仍有許多挑戰。具體而言，行動裝置、網際網路及機器學習的快速發展對具有低功耗之更先進節點(n>10nm)有更高的電晶體技術效能之需求。這需要延續摩爾定律，以縮小一或多個電晶體之尺寸，同時增加晶片上之電晶體密度。目前，在產業中，鈦鋁(TiAl)廣泛用作n型金屬氧化物-半導體場效應電晶體(NMOS電晶體)所用之低功函數金屬閘極材料。然而，發明人已發現到，具有薄鈦鋁(TiAl)之n型場效應電晶體(NFET)元件的閾值電壓高的有問題，因而無法進一步縮小電晶體。
因此需要一種是用於n型電晶體的材料，使所述n型電晶體適用於10奈米以下的節點並具有低功耗。
本文提供半導體結構還有用於形成此類半導體結構(例如，NMOS閘電極)之方法及設備。在一些實施例中，用於形成半導體結構之方法包括以下步驟：於高k介電層的第一表面上方沉積第一覆蓋層，第一覆蓋層具有第一表面；以及於第一覆蓋層的第一表面上方沉積金屬層，金屬層具有第一表面，其中該至少一個金屬層包括鈦鋁矽材料。
在一些實施例中，處理高k介電材料之方法包括以下步驟：於高k介電層上方沉積第一覆蓋層，第一覆蓋層具有第一表面；於第一覆蓋層的第一表面上方沉積一或多個金屬功函數層，其中一或多個金屬功函數層包含鈦鋁矽(TiAlSi)；於一或多個金屬功函數層上方沉積第二覆蓋層；以及視情況，於第二覆蓋層上方沉積第二金屬層。
在一些實施例中，NMOS閘電極包括：位於高k介電層的第一表面上方之第一覆蓋層，第一覆蓋層具有第一表面；以及位於第一覆蓋層的第一表面上方之金屬功函數層，其中金屬功函數層包含鈦、鋁及矽材料。
在一些實施例中，本揭示內容與非暫態電腦可讀取媒體有關，所述非暫態電腦可讀取媒體具有儲存於該非暫態電腦可讀取媒體上之指令，當執行該等指令時能導致形成半導體結構之方法，所述方法包括以下步驟：於高k介電層的第一表面上方沉積第一覆蓋層，第一覆蓋層具有第一表面；以及於第一覆蓋層的第一表面上方沉積金屬層，金屬層具有第一表面，其中金屬層包含鈦鋁矽材料。
本揭示內容之其他和進一步實施例描述於下文。
本揭示內容的實施例提供了半導體結構及形成半導體結構之方法。在實施例中，揭示了使用氣相沉積技術，在半導體基板上沉積鈦鋁矽材料之方法。舉例而言，在一些實施例中，形成半導體結構之方法包括以下步驟：於高k介電層的第一表面上方沉積具有第一表面之第一覆蓋層；以及於第一覆蓋層的第一表面上方沉積具有第一表面之金屬層，其中金屬層包括鈦鋁矽材料。本揭示內容之實施例提供了將一或多個n-金屬功函數材料或層形成在基板上方之方法，所述方法有利地包括具有低電阻率的鈦鋁矽材料，適於形成具有低功耗的NMOS閘電極。可變化鈦鋁矽材料之鋁含量以調節鈦鋁矽材料的功函數。根據本揭示內容之經調節的功函數可適於在半導體元件中獲得期望的閾值電壓(Vt)。本揭示內容之實施例可有利地使用原子層沉積(ALD)製程形成並被用於可受到進一步處理之元件內。在一些實施例中，本揭示內容之方法有利地提供n-金屬功函數鈦鋁矽材料，如具有期望或預定n-功函數之膜，其適用於10 nm技術節點及以後之鰭式場效應電晶體(FinFET)中。在實施例中，本揭示內容之n-金屬膜的期望功函數是預定的。舉例而言，本揭示內容之n-金屬膜的期望功函數目標為在15埃(Å)厚度時低於4.25 eV。
第1圖是根據本揭示內容之實施例的用於形成金屬層之方法100的流程圖，其中金屬層包括鈦鋁矽材料。參照第2A至2E圖中描繪之沉積包括鈦鋁矽材料的金屬層之階段於下文描述方法100，且方法100可在例如，合適的製程腔室(如第3圖中之製程腔室16)中進行。可用於進行本文揭示之方法的範例處理系統可包括，但不限於：可購自美國加州盛大克勞拉市之應用材料股份有限公司之ENDURA®、CENTURA®或PRODUCER®品牌處理系統中之任一者。合適的叢集工具及製程腔室之非限制性實例揭示於2008年7月29日授予Lai等人之共有的美國專利第7,405,158號中。亦可結合本文提供之教導適當地使用其他製程腔室，包括從不同製造商獲得的製造腔室。
方法100通常在提供至製程腔室(如適於進行諸如原子層沉積等循環沉積之製程腔室)的處理容積之基板200上進行。儘管未在第1圖中示出，在實施例中，首先將待處理之基板200裝載進入並安置於能夠進行循環沉積之製程腔室16中，並調節處理條件。在一些實施例中，如第2A圖所示，基板200包括第一表面205及高k介電層210，高k介電層210位在基板200的第一表面205上方。高k介電層210具有第一表面212。儘管針對第2A至2E圖所示之實質上平面的基板200進行以下描述，但在一些實施例中，基板200可包括一或多個特徵(如複數個溝槽、介層孔等等) (未在第2A至2E圖中示出)。
基板200可為任何合適的基板。舉例而言，基板200可包括以下一或多者：矽(Si)、氧化矽(SiO2 )等等。在實施例中，基板200為氧化物基板。在實施例中，基板200可包括介電層或介電質基板。舉例而言，低k材料(如，具有小於氧化矽之介電常數的材料，或具有小於約3.9之介電常數的材料)或類似者可能適用於本文。此外，基板200可包括附加的材料層或可具有形成於基板200中或基板200上之一或多個完成或部分完成的結構或元件(未示出)。在實施例中，基板200可為，例如，摻雜的或未摻雜的矽基板、III-V族化合物基板、矽鍺(SiGe)基板、磊晶基板、絕緣體上矽(SOI)基板、顯示器基板，如液晶顯示器(LCD)、電漿顯示器、電致發光(EL)燈顯示器、發光二極體(LED)基板、太陽能電池陣列、太陽能板等等。在一些實施例中，基板200可為半導體晶圓。在實施例中，基板200為氧化物基板、介電質基板或前述者之組合。基板200不限於任何特定尺寸或形狀。基板200可為具有200 mm直徑、300 mm直徑或其他直徑(如450 mm)等等之圓形晶圓。基板200也可是任何多邊形、正方形、矩形、彎曲的或者非圓形工件，如在平板顯示器之製造中使用的多邊形玻璃基板。
在實施例中，可於基板200的第一表面205上方沉積高k介電層210。在實施例中，高k介電層210適用於n型元件。可藉由本案所屬技術領域中已知的任何沉積手段將高k介電層210沉積達預定厚度以形成膜。在實施例中，高k介電層210由具有高介電常數之材料(高k材料具有大於4.0之介電常數)製成，所述材料如氧化鉿(IV) (HfO2 )、二氧化鋯(ZrO2 )、氧化鋁(Al2 O3 )、鈦酸鍶鍶鋇(BST)、鋯鈦酸鉛(PZT)、矽酸鋯(ZrSiO2 )、二氧化鉿矽(HfSiO2 )、二氧化鉭(TaO2 )等等。在實施例中，合適的高k介電層包含高k氧化物，所述高k氧化物由原子層沉積生長以形成具有1至3奈米(如約2.5奈米)之量的厚度之薄膜。
請參見第1圖，於方塊120，及第2B圖，方法100包括：於高k介電層210的第一表面212上方沉積具有第一表面225之第一覆蓋層220。在實施例中，第一覆蓋層為藉由諸如化學氣相沉積(CVD)或原子層沉積(ALD)等任何合適的沉積技術所沉積之適用於n型元件中之材料。在實施例中，第一覆蓋層220由氮化鈦(TiN)或氮化鉭(TaN)形成。在實施例中，第一覆蓋層220被沉積至5至20埃之厚度，如約10埃。在實施例中，第一覆蓋層可影響電晶體元件的效能。舉例而言，若第一覆蓋層在第一覆蓋層220的第一表面225上方含有太多氧(O)或氧化物層或原生氧化物層(未示出)，則包括閘電極之電晶體元件的閾值電壓可能受到不利地影響。藉由處理第一覆蓋層220，例如在125處藉由使第一覆蓋層220接觸金屬氯化物(所述金屬氯化物的量足以去除位在第一覆蓋層220的第一表面225上之任何氧化物層)，發明人發現電晶體元件的閾值電壓受到正面影響。舉例而言，在沉積第一金屬層之前，實施例包括從第一覆蓋層220的第一表面225去除氧化物層。適合根據本揭示內容之用途的金屬氯化物的非限制性實例包括：氯化鉭、氯化鎳、氯化鎢、氧四氯化鎢(tungsten oxytetrachloride)、氯化鉿、氯化鋁及前述者之組合。在實施例中，在足以去除氧化物層(如位在第一覆蓋層220的第一表面225上之原生氧化物層)之條件下，使金屬氯化物接觸第一覆蓋層220的第一表面225。在實施例中，在範圍從攝氏300度至攝氏450度之溫度下、1至20托之壓力下，使金屬氯化物接觸第一覆蓋層220的第一表面225達1秒至600秒的持續時間。在實施例中，第一覆蓋層被沉積至約5至15埃的厚度。
請參見第1圖，於方塊130，及第2C圖，方法100包括：在第一覆蓋層220的第一表面225上方沉積具有第一表面235之金屬層230，其中金屬層包含鈦、鋁及矽，如TiAlSi合金。含金屬層可為，例如，金屬或金屬鈦鋁矽材料。在實施例中，金屬層包括30至50原子百分比或40至50原子百分比之量的鈦、1至15原子百分比之量的鋁，及20至40原子百分比之量的矽。在實施例中，鈦鋁矽材料包括1至10%的碳。在實施例中，金屬層為具有約10至50埃之厚度的TiAlSi合金。在實施例中，金屬層包含化合物或由化合物組成，所述化合物包括鈦、鋁及矽作為固態化合物。在實施例中，固態化合物的特徵在於一種金屬間材料，如金屬合金，所述金屬合金形成其中包括矽之固態化合物，且所述化合物具有有序的晶態結構，使得兩個或更多個原子的位置可被確定且非隨機。
於製程130期間，在第3圖的製程腔室16內將第2C圖的基板200加熱至初始沉積溫度。可將基板200加熱至從約攝氏350度至約攝氏470度、從約攝氏400度至約攝氏450度等範圍內之溫度。接著使包括高k介電層210和第一覆蓋層220之基板200接觸前驅物，所述前驅物足以在所述基板200上形成鈦、鋁和矽(TiAlSi)層。在實施例中，前驅物特徵是具有有利的蒸氣壓。沉積前驅物在環境溫度和壓力下可具有氣態、液態或固態。然而，在製程腔室16內，前驅物可能如氣體般被揮發。製程腔室16具有受控環境，所述受控環境在從約1毫托至約100 托、從約1托至約10托或從約2托至約5托等範圍內加壓。前驅物通常在輸送進入製程腔室之前被加熱，例如在從約室溫至約攝氏200度之溫度下。
在實施例中，隨後以ALD順序將基板200暴露於含鈦前驅物氣體、含鋁前驅物氣體及含矽氣體，以於第一覆蓋層220上形成鈦、鋁及矽的單層或TiAlSi合金，如本文所述。亦可使用淨化氣體以在沉積循環之間或期間清理製程腔室16。載體氣體及淨化氣體可為以下一或多者：氬、氮、氫、氦、成形氣體(N2 /H2 )或前述者之組合。在一個ALD實施例中，在前驅物氣體依序脈衝通過製程腔室的同時，淨化氣體持續地循環通過製程腔室。在實施例中，脈衝的前驅物氣體在時間上是分離的。
在實施例中，於130，根據本揭示內容之方法可使用層沉積(ALD)來形成金屬層230，如鈦、鋁及矽的膜成分，從而可控制或預定功函數值。舉例而言，在實施例中，包括鈦的前驅物之反應性氣體可與包括基板200、高k介電層210及第一覆蓋層220的工件接觸。在實施例中，沉積金屬層230由原子層沉積進行。合適的鈦(Ti)的前驅物之非限制性實例可包括以下一或多者：TiCl4 、TiF4、TiBr4、TiI4、TDEAT (tetrakis diethylaminotitanium)、TDMAT (tetrakis dimethylaminotitanium)及前述者之組合。可在適於在第一覆蓋層220上形成鋁的單層之條件下，使鈦的前驅物與第一覆蓋層220接觸。舉例而言，可在包括反應性氣體之處理氣體中供應鈦的一或多種前驅物，其中在範圍從約0.05至約20托之壓力下，基板200的溫度為約攝氏350度至約攝氏475度。在一個實施例中，沉積至少一個金屬層是在攝氏350度至攝氏475度之溫度下進行。在實施例中，可藉由各循環數目、脈衝持續時間及/或前驅物氣體中之鈦的濃度來控制鈦(Ti)的成分。在實施例中，在前驅物氣體中提供足以形成TiAlSi的金屬層230之量的鈦，其中金屬層包含30至50原子百分比之量的鈦。
在實施例中，ALD沉積中之反應性氣體可包括鋁的前驅物。在實施例中，鋁的前驅物可與包括基板200、高k介電層210及第一覆蓋層220的工件接觸。合適的鋁的前驅物之非限制性實例可包括以下一或多者：AlCl3 及TMA[Al(CH3 )3 ]、三乙基鋁(Al2 Et6 、(AlEt3 )2 或TEA)、氫化二甲基鋁(dimethylaluminum hydride；DMAH)、三第三丁基鋁(tritertiarybutyl aluminium；TTBA)、氫化鋁(AlH3 )及前述者之組合。在一些實施例中，氫系電漿或由氫氣形成之電漿可用於使所沉積之材料中包括鋁。在實施例中，可在適於在第一覆蓋層220上形成鋁的單層之條件下，使鋁的前驅物與第一覆蓋層220接觸。舉例而言，可在包括反應性氣體之處理氣體中供應鋁的一或多種前驅物，其中在範圍從約0.05至約20托之壓力下，基板的溫度為約攝氏350度至約攝氏475度。在一些實施例中，可藉由各循環數目、脈衝持續時間及/或前驅物氣體中之鋁的濃度來控制鋁(Al)的成分。在實施例中，在前驅物氣體中提供足以形成TiAlSi的金屬層230之量的鋁，其中金屬層包含1至15原子百分比之量的鋁，或在實施例中，1至10原子百分比之量的鋁。
在實施例中，ALD沉積中之反應性氣體可包括矽的前驅物。在實施例中，矽的前驅物包括含矽反應性氣體，可用於含矽材料沉積，如矽化物。含矽前驅物包括矽烷類及有機矽烷類。矽烷類包括矽烷(SiH4 )和實驗式為Six H(2x+2 )之高級矽烷，如二矽烷(Si2 H6 )、三矽烷(Si3 H8 )及四矽烷(Si4 H10 )還有其他。有機矽烷類包括具有實驗式Ry Six H(2x+2-y) 之化合物，其中R獨立地為甲基、乙基、丙基或丁基，如甲基矽烷((CH3 )SiH3 )、二甲基矽烷((CH3 )2SiH2 )、乙基矽烷((CH3 CH2 )SiH3 )、甲基二矽烷((CH3 )Si2 H5 )、二甲基二矽烷((CH3 )2 Si2 H4 )、六甲基二矽烷((CH3 )6 Si2 )、三(二甲胺基)矽烷(TDMAS)及前述者之組合。在實施例中，可在適於在第一覆蓋層220上形成矽的單層之條件下，使矽的前驅物與第一覆蓋層220接觸。舉例而言，可在包括反應性氣體之處理氣體中供應矽的一或多種前驅物，其中在範圍從約0.05至約20托之壓力下，基板的溫度為約攝氏350度至約攝氏475度。可藉由各循環數目、脈衝持續時間及/或前驅物氣體中之矽的濃度來控制矽(Si)的成分。在實施例中，在前驅物氣體中提供足以形成TiAlSi的金屬層230之量的矽，其中金屬層包含30至40原子百分比之量的矽。
在一些實施例中，可藉由使至少一種鹵化鈦前驅物、至少一種鋁前驅物及至少一種矽烷前驅物反應，來沉積一或多個金屬功函數層。
在使用前驅物沉積鈦、鋁及矽膜的循環之間的時間間隔內，可使用上述淨化氣體。此外，可例如，藉由延長或縮短鈦的前驅物、鋁的前驅物或矽的前驅物或前述者之組合中之一或多者的脈衝時間，來控制所沉積之膜的內容。在實施例中，在130處沉積金屬層包括沉積至少一個金屬層，包含循環地沉積第一鈦單層、第一鋁單層及第一矽單層，以形成鈦鋁矽(TiAlSi)材料。在實施例中，ALD循環可重複，例如，100至1000次或更多，以形成預定厚度的TiAlSi層。在實施例中，TiAlSi材料包含30至50原子百分比或40至50原子百分比之量的鈦、1至10原子百分比之量的鋁，及20至40原子百分比之量的矽。在實施例中，TiAlSi材料包含20至40原子百分比的矽。在實施例中，金屬層中可存在有5至10原子百分比之量的碳。在實施例中，TiAlSi可實質上為純的，具有小於0.001百分比的雜質。
在實施例中，於方塊103沉積金屬層包括沉積一或多個金屬功函數層，包括一或多個以下順序循環：a) 將金屬鹵化物前驅物(如鹵化鈦)導入製程腔室，以於第一覆蓋層上形成第一單層；b) 使用淨化氣體清除金屬鹵化物前驅物；c) 將至少一種鋁前驅物導入，以於第一覆蓋層上形成第二單層；d) 使用淨化氣體清除鋁前驅物；e) 將至少一種矽烷前驅物導入，以於第一覆蓋表面上形成第三單層，其中a)至e)於第一覆蓋層上方形成鈦鋁矽層。在實施例中，在f)之後可施加淨化氣體；且可重複a-f的循環1至100次或更多，以獲得預定厚度之TiAlSi層。
請參見第1圖，於方塊140，及第2D圖，方法100包括：視情況，於金屬層230的第一表面235上方沉積具有第一表面245之第二覆蓋層240。在實施例中，於金屬層的第一表面上方沉積之第二覆蓋層中，第二覆蓋層為n型金屬材料。在實施例中，第二覆蓋層為藉由諸如化學氣相沉積(CVD)或原子層沉積(ALD)等任何合適的沉積技術所沉積之適用於n型元件中之材料。在實施例中，第二覆蓋層由氮化鈦(TiN)或氮化鉭(TaN)所形成。在實施例中，第二覆蓋層240被沉積至5至20埃之厚度，如約10埃。
請參見第1圖，於方塊150，及第2E圖，方法100包括：視情況，於第二覆蓋層240的第一表面245上沉積閘極填充材料。在實施例中，閘極填充材料為藉由諸如化學氣相沉積(CVD)或原子層沉積(ALD)等任何合適的沉積技術所沉積之適用於n型元件之材料。在實施例中，閘極填充材料由鎢、鈦或適用於n型電晶體之其他金屬所形成。在實施例中，閘極填充材料被沉積至20埃至2或3奈米之厚度。在實施例中，取決於諸如閘電極等元件所需之各個導電率，金屬層230及金屬閘極填充材料250可為相同或不同材料。舉例而言，若使用與功函數材料不同之金屬閘極填充材料250，則金屬閘極填充材料250可包括導電材料，如金屬或金屬合金。用作金屬閘極填充材料250之金屬或金屬合金的非限制性實例包括來自以下組成之群組的材料：鎢、鋁、銅、鈷及前述者之組合，及鎢、鋁、銅、鈷之合金及前述者之組合。
在一些實施例中，所用的金屬閘極填充材料250與功函數材料相同或實質相同，且金屬閘極填充材料250可包含本文描述之鈦、鋁、矽材料，如TiAlSi，且可由本文所述之製程所沉積。或者，在一些實施例中，金屬層230 (如功函數材料層)及金屬閘極填充材料250可為均選自本文所述材料之不同材料。在一個實施例中，高介電常數材料包含氧化鉿或由氧化鉿組成，適合作為功函數材料之金屬層230可包含TiAlSi或由TiAlSi組成，且閘極填充材料可為鎢。在實施例中，閘極填充材料的電阻率應等於或小於功函數材料層或金屬層230的電阻率。
請參見第3圖，第3圖繪示適用於在單一製程腔室中形成本揭示內容之層(包括金屬層230)之製程腔室16。在實施例中，製程腔室16可經配置以在CVD模式和循環沉積模式(ALD)二者下操作。此類腔室的一個實例描述於2001年12月12日提申並轉讓給應用材料股份有限公司之名稱為「Lid Assembly for a Processing System to Facilitate Sequential Deposition Techniques」的美國專利第6,878,206號中。請參見第3圖，設置於製程腔室16內的有加熱器/舉升總成46，加熱器/舉升總成46包括適於支撐晶圓的支撐基座48，支撐基座48連接至支撐軸48a。當蓋體總成20處在關閉位置時，支撐基座48位於支撐軸48a與蓋體總成20之間。支撐軸48a經過形成在殼體14中之通道從支撐基座48延伸遠離蓋體總成20。伸縮囊50附接到殼體14的一部分，經設置而與蓋體總成20相對，以防止從支撐軸48a與殼體14之間洩漏到製程腔室16內。加熱器/舉升總成46可在製程腔室16內垂直移動，從而可控制支撐基座48與蓋體總成20之間的距離。感測器(未示出)可提供與支撐基座48在製程腔室16內的位置相關之訊息。
支撐基座48包括嵌入式熱電偶50a，嵌入式熱電偶50a可用於監測支撐基座48的溫度。舉例而言，來自熱電偶50a的訊號可用於回饋迴路，以控制由電源52施加至加熱器元件52a之功率。加熱器元件52a可為電阻加熱器元件或其他熱傳遞裝置，設置於支撐基座48中或與支撐基座48接觸，以控制支撐基座48的溫度。視情況，可使用熱傳遞流體(未示出)加熱支撐基座48。
可由任何製程相容性材料製成支撐基座48，所述材料包括氮化鋁及氧化鋁(Al2 O3 或氧化鋁)，且可被配置為利用真空(即，支撐基座48可為真空吸盤)來將基板200 (未示出)固持於支撐基座48上。就此而言，支撐基座48可包括複數個真空孔(未示出)，所述真空孔透過真空管與真空源(如泵送系統)流體連通，其中真空管的路徑通過支撐軸48a。
襯裡組件設置於製程腔室16中，並包括圓柱狀部分54及平面部分。圓柱狀部分54及平面部分可由諸如鋁、陶瓷等任何合適的材料製成。圓柱狀部分54圍繞支撐基座48。圓柱狀部分54額外包括孔洞60，孔洞60與設置於殼體14的側壁14b之狹縫閥開口44對齊，以容許基板進出製程腔室16。
平面部分橫向地延伸至圓柱狀部分54，且經設置而緊靠製程腔室16的腔室底部14a，所述腔室底部14a與蓋體總成20相對設置。襯裡組件界定了殼體14與圓柱狀部分54和平面部分二者之間的通道58。具體而言，通道58的第一部分界定於腔室底部14a與平面部分之間。通道58的第二部分界定於殼體14的側壁14b與圓柱狀部分54之間。淨化氣體導入通道58。
沿著製程腔室16的側壁14b設置並靠近蓋體總成20的是泵送通道62。泵送通道62包括複數個孔，其中一個孔被圖示為第一孔62a。泵送通道62包括藉由導管66耦接至泵送系統18之第二孔62b。節流閥18A耦接於泵送通道62與泵送系統18之間。泵送通道62、節流閥18A和泵送系統18控制來自製程腔室16之流量。諸如第一孔62a等與製程腔室16連通之孔的尺寸和數量和位置經配置以使離開蓋體總成20的氣體能均勻流過支撐基座48和基板200 (當基板200位於支撐基座48上時)。處理流體及/或其他流體之複數個供給源68a、68b及68c透過一系列導管(未示出)與閥32a、32b或32c之一流體連通，所述導管透過殼體14、蓋體總成20及氣體岐管34而形成。
控制器70調控系統10的各部件之操作。控制器70包括處理器72，處理器72與記憶體(如隨機存取記憶體74)和硬碟機76資料連通，並與至少泵送系統18、電源52及閥32a、32b及32c連通。隨機存取記憶體74包括儲存於其上之指令，當由處理器72讀取時，所述指令控制系統10的操作，以在本文所述之製程腔室內的結構上進行本文揭示之方法。在一些實施例中，控制器包含計算裝置，計算裝置包括一或多個電腦可讀取媒體。電腦可讀取媒體通常包括能儲存資訊之本地或遠端的任何裝置，其中所述資訊能被計算裝置檢索。可用於本揭示內容之實施例的電腦可讀取媒體之實例包括固態記憶體、軟碟、內部或外部硬碟機及光學記憶體(CD、DVD等)。在一個實施例中，隨機存取記憶體274可為電腦可讀取媒體。軟體常式可儲存在由計算裝置所執行之電腦可讀取媒體上。當被執行時，軟體常式將通用電腦轉換成控制腔室操作之特定製程電腦，從而進行腔室製程。
儘管可利用任何類型的處理流體，但處理流體的一個實例為上述前驅物，以及視情況為上述清除流體，如氬(Ar)氣。也可將氮(N2 )用作淨化氣體。腔室壓力可在如上文所述之壓力範圍內，或可在1至150托或1至50托等範圍內，且支撐基座48可在攝氏300度至攝氏500度之範圍內加熱，從而可將基板維持在設定的溫度，例如將基板維持在攝氏350度至約攝氏470度，或攝氏400度至約攝氏450度之溫度。在實施例中，諸如前驅物等處理流體可與諸如氬(Ar)等載體流體一起流入製程腔室16。然而，清除流體可不同於載體流體或前驅物、含氧氣體或反應性氣體。
在根據本揭示內容之氣相沉積實施例中，方法包括進行原子層沉積(ALD)製程以於第一覆蓋層上沉積如上文所述之(多個) TiAlSi層。ALD的一個循環可包括將一或多種鈦前驅物流入包括基板之製程腔室16；清除製程腔室16，如泵送以去除所有處理流體；以及，在泵送後，供應反應性氣體，如含鋁前驅物氣體。可進行後續清除，以移除未反應之反應性氣體、前驅物或他們的副產物。在泵送後，供應反應性氣體，如含矽前驅物氣體。可進行後續清除，以移除未反應之反應性氣體、前驅物或他們的副產物。在實施例中，可重複ALD序列的循環，直到形成中之層具有期望特性，如厚度、導電率等等。在實施例中，可重複ALD序列的循環，直到形成中之層具有期望特性，如鋁的量、鈦的量或矽的預定量。在一些實施例中，可策略性地經由通道73的下方部分輸送淨化氣體，從氣體岐管34及擋板清除清潔劑。
第4圖繪示範例金屬氧化物閘極元件400的剖面視圖，所述金屬氧化物閘極元件400利用根據本揭示內容之實施例由ALD沉積之金屬層。諸如範例金屬氧化物閘極元件400等元件通常包括被隔離物416圍繞之暴露的金屬閘極410，以及形成在基板412內或基板412表面之矽源極/汲極區420。隔離物416通常包括氧化物(如二氧化矽)或氮化物(如氮化矽)。
暴露的金屬閘極410包括高k介電層411、第一覆蓋層414、金屬層415、第二覆蓋層417及間隙填充層422，如鎢層。高k介電層411分隔基板412及第一覆蓋層414。第一覆蓋層414分隔高k介電層411及金屬層415。在實施例中，藉由根據本揭示內容的技術來沉積金屬層415。在實施例中，可藉由諸如ALD等循環沉積技術來沉積全部的層。
第5圖為用於處理高k介電材料之方法500的流程圖，所示之方法500包括以下步驟：於510，於高k介電層上方沉積具有第一表面之第一覆蓋層。在實施例中，第一覆蓋層和高k介電層為在如上文所述之相同條件下沉積之相同材料。在實施例中，可藉由諸如ALD等循環沉積技術來沉積第一覆蓋層和高k介電層。在510處之沉積後，於520，本揭示內容之方法包括：於第一覆蓋層的第一表面上方沉積一或多個金屬功函數層，其中一或多個金屬功函數層包含鈦鋁矽(TiAlSi)。在實施例中，如上文所述，一或多個金屬功函數層與示於第2C圖中之金屬層230相同。在實施例中，藉由循環地沉積第一鈦單層、第一鋁單層及第一矽單層以形成鈦鋁矽(TiAlSi)材料，來沉積一或多個金屬功函數層。在實施例中，ALD循環可重複例如，1至100次或更多，以形成預定厚度之TiAlSi的一或多個金屬功函數層。在實施例中，TiAlSi金屬功函數層包括30至50原子百分比之量的鈦、1至15原子百分比之量的鋁及20至40原子百分比之量的矽。在實施例中，一或多個金屬功函數層可包含碳。
在實施例中，沉積一或多個金屬功函數層包括一或多個以下順序循環：a) 將金屬鹵化物前驅物(如鹵化鈦)導入製程腔室，以於第一覆蓋層上形成第一單層；b) 使用淨化氣體清除金屬鹵化物前驅物；c) 將至少一種鋁前驅物導入，以於第一覆蓋層上形成第二單層；d) 使用淨化氣體清除鋁前驅物；e) 將至少一種矽烷前驅物導入，以於第一覆蓋表面上形成第三單層，其中a)至e)於第一覆蓋層上方形成鈦鋁矽層。在實施例中，可在f)之後施加淨化氣體；且循環(a-f)可重複1至100次或更多，以獲得預定厚度的TiAlSi層。
仍請參見第5圖，根據本揭示內容之一些實施例，於530，於一或多個金屬功函數層上方沉積第二覆蓋層；以及視情況，於540，於第二覆蓋層上方沉積第二金屬層。方法500適於沉積如第2A至2E圖中描繪之金屬層，且可在例如，合適的叢集工具及製程腔室(如第3圖中之製程腔室16)中進行。在一些實施例中，叢集工具或製程腔室(如第3圖中之製程腔室16)經配置以於高k介電層的第一表面上方沉積具有第一表面之第一覆蓋層；以及於第一覆蓋層的第一表面上方沉積具有第一表面之金屬層，其中金屬層包含鈦鋁矽材料。
在一些實施例中，本揭示內容與非暫態電腦可讀取媒體有關，所述非暫態電腦可讀取媒體具有儲存於非暫態電腦可讀取媒體上之指令，當執行所述指令時能導致形成半導體結構之方法，該方法包括以下步驟：於高k介電層的第一表面上方沉積第一覆蓋層；以及於第一覆蓋層的第一表面上方沉積具有第一表面之金屬層，其中金屬層包含鈦鋁矽材料。
在一些實施例中，本揭示內容與非暫態電腦可讀取媒體有關，所述非暫態電腦可讀取媒體具有儲存於非暫態電腦可讀取媒體上之指令，當執行所述指令時能導致處理高k介電材料之方法，該方法包含以下步驟：於高k介電層上方沉積第一覆蓋層，第一覆蓋層具有第一表面；於第一覆蓋層的第一表面上方沉積一或多個金屬功函數層，其中一或多個金屬功函數層包含鈦鋁矽(TiAlSi)；於一或多個金屬功函數層上方沉積第二覆蓋層；以及視情況，於第二覆蓋層上方沉積第二金屬層。
在一些實施例中，叢集工具或製程腔室(如第3圖中之製程腔室16)經配置來形成NMOS閘電極，所述NMOS閘電極包含：位於高k介電層的第一表面上方之第一覆蓋層，第一覆蓋層具有第一表面；以及位於第一覆蓋層的第一表面上方之金屬功函數層，其中金屬功函數層包含鈦、鋁和矽材料。
在一些實施例中，本揭示內容與用於形成半導體結構之方法有關，所述方法包括以下步驟：於高k介電層的第一表面上方沉積第一覆蓋層，第一覆蓋層具有第一表面；以及於第一覆蓋層的第一表面上方沉積金屬層，金屬層具有第一表面，其中金屬層包含鈦鋁矽材料。在一些實施例中，在沉積金屬層之前，從第一覆蓋層的第一表面去除氧化物層。在一些實施例中，去除氧化物層包括：使第一覆蓋層接觸金屬氯化物，該金屬氯化物的量足以去除氧化物層。在一些實施例中，沉積金屬層是在攝氏350至470度之溫度下進行。在一些實施例中，沉積金屬層是由原子層沉積進行。在一些實施例中，所述方法進一步包括：於金屬層的第一表面上方沉積第二覆蓋層，其中第二覆蓋層為n型金屬材料。在一些實施例中，第一覆蓋層包含氮化鈦(TiN)或氮化鉭(TaN)。在一些實施例中，沉積至少一個金屬層包括循環地沉積第一鈦單層、第一鋁單層及矽單層，以形成鈦鋁矽(TiAlSi)材料。在一些實施例中，金屬層被沉積至約10至50埃之厚度。在一些實施例中，第一覆蓋層被沉積至約5至15埃之厚度。在一些實施例中，金屬層包含40至50原子百分比之量的鈦。在一些實施例中，金屬層包含1至10原子百分比的鋁。在一些實施例中，金屬層包含30至40原子百分比的矽。在一些實施例中，第一覆蓋層包括具有約5至15埃之厚度的氮化鈦，且金屬層為具有約10至50埃之厚度的TiAlSi。
在一些實施例中，本揭示內容與處理高k介電材料之方法有關，所述方法包括以下步驟：於高k介電層上方沉積第一覆蓋層，第一覆蓋層具有第一表面；於第一覆蓋層的第一表面上方沉積一或多個金屬功函數層，其中一或多個金屬功函數層包含鈦鋁矽(TiAlSi)；於一或多個金屬功函數層上方沉積第二覆蓋層；以及視情況，於第二覆蓋層上方沉積第二金屬層。在一些實施例中，藉由使至少一種鹵化鈦前驅物、至少一種鋁前驅物及至少一種矽烷前驅物反應來沉積一或多個金屬功函數層。在一些實施例中，沉積一或多個金屬功函數層包含一或多個以下順序循環：a) 將金屬鹵化物前驅物導入製程腔室，以於第一覆蓋層上形成第一單層；b) 使用淨化氣體清除金屬鹵化物前驅物；c) 將至少一種鋁前驅物導入，以於第一覆蓋層上形成第二單層；d) 使用淨化氣體清除鋁前驅物；以及e) 導入至少一種矽烷前驅物，以於第一覆蓋層上形成第三單層，其中a)至e)於第一覆蓋層上方形成鈦鋁矽層。在一些實施例中，所述方法包括：重複a)至e)，以形成具有預定厚度之鈦鋁矽層。在一些實施例中，所述方法包括：沉積一或多個金屬功函數層是在攝氏350至470度下進行。
在一些實施例中，本揭示內容與處理高k介電材料之方法有關，所述方法包含或由以下步驟組成：於高k介電層上方沉積第一覆蓋層，第一覆蓋層具有第一表面；於第一覆蓋層的第一表面上方沉積一或多個金屬功函數層，其中一或多個金屬功函數層包含鈦鋁矽(TiAlSi)或由鈦鋁矽(TiAlSi)組成；於一或多個金屬功函數層上方沉積第二覆蓋層；以及於第二覆蓋層上方沉積第二金屬層。
儘管上文涉及本揭示內容之實施例，但在不脫離上文的基本範疇下可設計本揭示內容之其他及進一步實施例。
100:方法 120:步驟 125:步驟 130:步驟 140:步驟 150:步驟 200:基板 205:第一表面 210:高k介電層 212:第一表面 220:第一覆蓋層 225:第一表面 230:金屬層 235:第一表面 240:第二覆蓋層 245:第一表面 250:金屬閘極填充材料 10:系統 14:殼體 14a:腔室底部 14b:側壁 16:製程腔室 18:泵送系統 18a:節流閥 20:蓋體總成 32a:閥 32b:閥 32c:閥 34:氣體岐管 44:狹縫閥開口 46:加熱器/舉升總成 48:支撐基座 48a:支撐軸 50:伸縮囊 50a:熱電偶 52:電源 52a:加熱器元件 54:圓柱狀部分 58:通道 60:孔洞 62:泵送通道 62a:第一孔 62b:第二孔 68a:源 68b:源 68c:源 70:控制器 72:處理器 73:通道 74:隨機存取記憶體 76:硬碟機 400:金屬氧化物閘極元件 410:金屬閘極 411:高k介電層 412:基板 414:第一覆蓋層 415:金屬層 416:隔離物 417:第二覆蓋層 420:源極/汲極區 422:間隙填充層 500:方法 510:步驟 520:步驟 530:步驟 540:步驟
藉由參照在附圖中描繪之本揭示內容之說明性實施例，可理解前文簡要概述且於後文詳細討論之本揭示內容的實施例。然而，附圖僅圖解本揭示內容之典型實施例，且因此不應被視為範疇的限制，本揭示內容可允許其他等效實施例。
第1圖為根據本揭示內容的一些實施例之形成半導體元件之方法的流程圖。
第2A至2E圖為根據本揭示內容的一些實施例，第1圖之處理序列的不同階段期間之基板的說明性剖面視圖。
第3圖為適於進行根據本揭示內容所述之方法並形成元件之裝置。
第4圖為本揭示內容之NMOS閘電極。
第5圖為根據本揭示內容之一些實施例之處理高k介電材料之方法的流程圖。
為了便於理解，在可能的情況下，使用相同的元件符號來表示圖式中共有的相同元件。圖式未按比例繪示，且可能為了清楚起見而簡化。一個實施例之元件和特徵可有益地併入其他實施例而無需進一步敘述。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
100:方法
120:步驟
125:步驟
130:步驟
140:步驟
150:步驟

Claims (20)

  1. 一種用於形成一半導體結構之方法，包含以下步驟： 於一高k介電層的一第一表面上方沉積一第一覆蓋層，該第一覆蓋層具有一第一表面；以及於該第一覆蓋層的該第一表面上方沉積一金屬層，該金屬層具有一第一表面，其中該金屬層包含鈦鋁矽(titanium aluminum silicide)材料。
  2. 如請求項1所述之方法，包含以下步驟：在沉積該金屬層之前，從該第一覆蓋層的該第一表面去除一氧化物層。
  3. 如請求項2所述之方法，其中去除該氧化物層包含以下步驟：使該第一覆蓋層接觸一金屬氯化物，該金屬氯化物的量足以去除一氧化物層。
  4. 如請求項1或2所述之方法，其中沉積該金屬層是在攝氏350至470度之一溫度下進行。
  5. 如請求項1或2所述之方法，其中沉積該金屬層是由原子層沉積進行。
  6. 如請求項1或2所述之方法，進一步包含以下步驟：於該金屬層的該第一表面上方沉積一第二覆蓋層，其中該第二覆蓋層為一n型金屬材料。
  7. 如請求項1或2所述之方法，其中該第一覆蓋層包含氮化鈦(TiN)或氮化鉭(TaN)。
  8. 如請求項1或2所述之方法，其中沉積至少一個金屬層包含以下步驟：循環地沉積一第一鈦單層、一第一鋁單層及一矽單層，以形成一鈦鋁矽(TiAlSi)材料。
  9. 如請求項1或2所述之方法，其中該金屬層被沉積至約10至50埃之一厚度。
  10. 如請求項1或2所述之方法，其中該第一覆蓋層被沉積至約5至15埃之一厚度。
  11. 如請求項1或2所述之方法，其中該金屬層包含40至50原子百分比之量的鈦。
  12. 如請求項1所述之方法，其中該金屬層包含1至10原子百分比的鋁。
  13. 如請求項1或2所述之方法，其中該金屬層包含30至40原子百分比的矽。
  14. 如請求項1或2所述之方法，其中在該第一覆蓋層中包含具有約5至15埃之一厚度的氮化鈦，且該金屬層為具有約10至50埃之一厚度的TiAlSi。
  15. 一種處理一高k介電材料之方法，包含以下步驟： 於一高k介電層上方沉積一第一覆蓋層，該第一覆蓋層具有一第一表面； 於該第一覆蓋層的該第一表面上方沉積一或多個金屬功函數層，其中該一或多個金屬功函數層包含鈦鋁矽(TiAlSi)； 於該一或多個金屬功函數層上方沉積一第二覆蓋層；以及 視情況，於該第二覆蓋層上方沉積一第二金屬層。
  16. 如請求項15或16所述之方法，其中藉由使至少一種鹵化鈦前驅物、至少一種鋁前驅物及至少一種矽烷前驅物反應來沉積該一或多個金屬功函數層。
  17. 如請求項15或16所述之方法，其中沉積一或多個金屬功函數層包含一或多個以下順序循環： a)    將一金屬鹵化物前驅物導入一製程腔室，以於該第一覆蓋層上形成一第一單層； b)    使用一淨化氣體清除該金屬鹵化物前驅物； c)    將至少一種鋁前驅物導入，以於該第一覆蓋層上形成一第二單層； d)    使用一淨化氣體清除該鋁前驅物；以及 e)    將至少一種矽烷前驅物導入，以於該第一覆蓋層上形成一第三單層，其中a)至e)於該第一覆蓋層上方形成一鈦鋁矽層。
  18. 如請求項17所述之方法，包含以下步驟：重複a)至e)以形成具有一預定厚度之一鈦鋁矽層。
  19. 如請求項15或16所述之方法，其中沉積一或多個金屬功函數層是在攝氏350至470度之一溫度下進行。
  20. 一種非暫態電腦可讀取媒體，具有儲存於該非暫態電腦可讀取媒體上之指令，當執行該等指令時能導致形成一半導體結構之方法，該方法包含以下步驟：於一高k介電層的一第一表面上方沉積一第一覆蓋層，該第一覆蓋層具有一第一表面；以及於該第一覆蓋層的該第一表面上方沉積一金屬層，該金屬層具有一第一表面，其中該金屬層包含鈦鋁矽材料。
TW108136376A 2018-10-08 2019-10-08 使用金屬基前驅物之原子層沉積(ald)製程的n型金屬氧化物半導體(nmos)金屬閘極材料之方法與設備 TWI837191B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862742864P 2018-10-08 2018-10-08
US62/742,864 2018-10-08
US16/594,596 US11075276B2 (en) 2018-10-08 2019-10-07 Methods and apparatus for n-type metal oxide semiconductor (NMOS) metal gate materials using atomic layer deposition (ALD) processes with metal based precursors
US16/594,596 2019-10-07

Publications (2)

Publication Number Publication Date
TW202025299A true TW202025299A (zh) 2020-07-01
TWI837191B TWI837191B (zh) 2024-04-01

Family

ID=

Also Published As

Publication number Publication date
WO2020076710A1 (en) 2020-04-16
US11075276B2 (en) 2021-07-27
KR20210057201A (ko) 2021-05-20
CN112823408A (zh) 2021-05-18
US20200111885A1 (en) 2020-04-09

Similar Documents

Publication Publication Date Title
KR101498960B1 (ko) 박막의 형성 방법 및 성막 장치
US7651730B2 (en) Method and apparatus for forming silicon oxide film
US7939455B2 (en) Method for forming strained silicon nitride films and a device containing such films
JP4281082B2 (ja) 堆積前の表面調整方法
US7202166B2 (en) Surface preparation prior to deposition on germanium
WO2016046909A1 (ja) 半導体装置の製造方法、基板処理装置、半導体装置およびプログラム
TW202247471A (zh) 製造熱穩定之低介電常數鰭式場效電晶體間隔物之方法
JPWO2006028215A1 (ja) 薄膜キャパシタ及びその形成方法、及びコンピュータ読み取り可能な記憶媒体
JP2016222954A (ja) 金属膜の成膜方法
US7674710B2 (en) Method of integrating metal-containing films into semiconductor devices
TWI796388B (zh) 減少或消除鎢膜中缺陷的方法
US9879341B2 (en) Method and apparatus for microwave assisted chalcogen radicals generation for 2-D materials
US11075276B2 (en) Methods and apparatus for n-type metal oxide semiconductor (NMOS) metal gate materials using atomic layer deposition (ALD) processes with metal based precursors
US20070039924A1 (en) Low-temperature oxide removal using fluorine
TWI827750B (zh) 減少半導體結構中有效氧化物厚度的方法
US7737051B2 (en) Silicon germanium surface layer for high-k dielectric integration
TWI837191B (zh) 使用金屬基前驅物之原子層沉積(ald)製程的n型金屬氧化物半導體(nmos)金屬閘極材料之方法與設備
JP2015010247A (ja) 半導体装置の製造方法、基板処理装置及び基板処理プログラム
TW202235670A (zh) 硼膜的沉積
JP6061385B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
TW202108815A (zh) 用於藉由循環沉積製程將氮化鉬膜沉積於基板表面上之方法及包括氮化鉬膜之相關半導體裝置結構
JP2005159316A (ja) 半導体装置の製造方法及び成膜装置並びに記憶媒体
US10475665B2 (en) Heating method, film forming method, semiconductor device manufacturing method, and film forming apparatus
JP2007073637A (ja) 成膜方法および半導体装置の製造方法
TW202329215A (zh) 使用矽化釕之雙矽化物製程