JP2006120734A - 成膜方法及び成膜装置並びに記憶媒体 - Google Patents
成膜方法及び成膜装置並びに記憶媒体 Download PDFInfo
- Publication number
- JP2006120734A JP2006120734A JP2004304712A JP2004304712A JP2006120734A JP 2006120734 A JP2006120734 A JP 2006120734A JP 2004304712 A JP2004304712 A JP 2004304712A JP 2004304712 A JP2004304712 A JP 2004304712A JP 2006120734 A JP2006120734 A JP 2006120734A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- reaction vessel
- film forming
- polysilicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】 ポリシリコン膜を形成する際、ポリシリコン膜のグレインサイズを任意の大きさに制御すること。また反応容器内にてウエハを棚状に保持させて処理を行う成膜装置にて、面間均一性及び面内均一性を高めること。
【解決手段】 多数枚のウエハWをウエハボート25に保持させて、反応容器2内に搬入し、成膜ガスを供給して所定の成膜処理を行うにあたり、先ず反応容器内に成膜ガスを供給し、前記ウエハW上に第1のポリシリコン膜を形成し、次いで前記成膜ガスの供給を停止し、反応容器内を真空排気して前記成膜ガスを除去する。続いて酸素ガスを供給して、前記第1のポリシリコン膜の表面を酸素に接触させ、次に前記酸素ガスの供給を停止し、反応容器内を真空排気して前記酸素ガスを除去し、しかる後反応容器内に前記成膜ガスを供給し、前記第1のポリシリコンの上に第2のポリシリコン膜を形成する。
【選択図】 図2
Description
本発明は、例えば不揮発性半導体メモリの浮遊ゲートとして用いられるポリシリコン膜を形成する際に好適な成膜方法及び成膜装置に関する。
近年、不揮発性半導体メモリの一種であるフラッシュメモリが注目されている。このフラッシュメモリは、ゲート酸化膜に埋め込まれた浮遊ゲートを備えており、この浮遊ゲートに電子の出し入れを行うことにより、情報の書き込み、消去動作が行われるようになっている。
前記浮遊ゲートとしてはポリシリコン膜(多結晶シリコン膜)が広く用いられており、従来から化学気相成長法(CVD)を用いて、モノシラン(SiH4)ガス等を、窒素(N2)や水素(H2)雰囲気中でポリ化(多結晶化)する温度雰囲気下で熱分解することにより、微結晶粒子(グレイン)の集まりよりなるポリシリコン膜を成膜していた。そして成膜時の温度、圧力、ガス種、流量を調節することにより、前記微結晶粒子のグレインサイズの調整を行ない、微小結晶形成後、結晶を継承しつつ成長させてポリシリコン膜を形成していた。
ところでこうして形成されたポリシリコン膜に対しては、後の工程にてエッチングが行われて浮遊ゲートが形成されるが、ポリシリコン膜のグレインサイズが大きいと、エッチングの際に、膜の表面では微結晶粒子毎除去されてしまうので、端面が荒れた状態になって平坦性が悪くなってしまう。このためこのような浮遊ゲートを用いたフラッシュメモリでは、電気的特性が悪化したり、電気特性のばらつきから歩留まりが悪化するという問題が発生してしまう。
このようなことから、ポリシリコン膜のグレインサイズを小さくする要請があり、本発明者らは、膜のグレインサイズの膜厚方向や面内方向の大きさが8nm〜10nmのポリシリコン膜を形成することに着目している。
ところで本発明者らは、縦型の熱処理炉内に多段に半導体ウエハ(以下「ウエハ」という)を載置したウエハ保持具を搬入し、熱処理炉内にノズルより成膜に必要なガスを供給する方式のバッチ式の熱処理装置にて、グレインサイズや膜厚等の面間均一性(ウエハ間の均一性)、面内均一性(ウエハ面内の均一性)を高めながら、ポリシリコン膜のグレインサイズを所望の大きさに制御できる手法を検討している。
ここでポリシリコン膜の膜厚方向や面内方向のグレインサイズを小さくするには球状結晶を成膜することが好ましいが、この球状結晶を成膜する際は、成膜圧力をより高くする必要があり、高圧で処理を行う場合、バッチ式の縦型の熱処理炉内ではガスを高い均一性で混合することが難しく、熱処理炉の上部側と下部側との間や、ウエハWの中央部と周縁部との間では、ガスの流量比が異なってしまい、この結果グレインサイズや膜厚の面間均一性や面内均一性が悪化したり、パーティクルが発生する等の問題があって、ポリシリコン膜の細粒化は難しい状況にある。このように成膜時の温度、圧力、添加ガス等の成膜処理条件の制御によるグレインサイズの調整には限界があり、グレインサイズ等の良好な面間均一性や面内均一性を確保しながら、ポリシリコン膜のグレインサイズを任意に制御することは困難である。
ここでポリシリコン膜のグレインサイズを小さくする技術として、特許文献1〜特許文献3の技術が提案されている。
前記特許文献1の技術は、成膜ガスとしてSiH4ガスを用いると共に、N2Oガス等を少量添加し、例えば図13に示すように、第1工程でN2Oガスにより反応を停止させて微結晶粒子の成長を抑制し、次いで第2工程で多結晶を成長させる際に結晶成長を抑制させて、グレインサイズの小さいポリシリコン膜を得るものである。しかしながらこの技術では、SiH4ガスやN2Oガス等の流量比によりグレインサイズのコントロールを行っているので、既述のように縦型の熱処理炉内では、熱処理炉の上部側と下部側との間や、ウエハWの中央部と周縁部との間ではガスの流量比が異なりやすい。この際N2Oガスはもともと添加量が少量であるので、熱処理炉内でのガスの流量比の均一性を高めるためには、ノズル構造やウエハ保持具などの装置構造で調整しなければならず、グレインサイズ等の高い面間均一性や面内均一性を確保することは困難である。
また特許文献2の手法は、図14に示すように、ポリシリコン膜成膜初期の段階で微結晶粒子を成膜し、この結晶の結晶構造を承継させながら錘状結晶を成長させてポリシリコン膜を得るものである。この手法にて得られるポリシリコン膜は錘状結晶により構成されているので、グレインサイズは膜の膜厚方向(深さ方向)に例えば17μm程度と大きくなってしまうが、このように膜厚方向が大きいと、当該方向の微結晶粒子の数が揃いにくいので、電気的特性が悪化してしまい、本発明者らの要請に合わない。
さらに特許文献3の手法は、多結晶シリコン膜を複数の成長工程に分けて形成することにより、シリコン単結晶の成長を抑え、多結晶シリコン膜表面のシリコン単結晶の粒径を小さくするものである。このためにこの手法では、第1の多結晶シリコン膜を形成した後、チャンバ内へのSiH4ガスの供給を停止し、次いでチャンバ内を不活性ガスによりパージしてから、前記第1の多結晶シリコン膜の表面を酸素を含む雰囲気に晒すことにより、シリコン単結晶の成長を抑え、次いでチャンバ内にSiH4ガスを供給して、第1の多結晶シリコン膜の表面に第2の多結晶シリコン膜を形成するようにしている。
しかしながらこの手法では、第1の多結晶シリコン膜を酸素に晒してから、不活性ガスによるパージやバキュームを行わずに第2の多結晶シリコン膜を形成しているので、チャンバ内に酸素が存在する状態でSiH4ガスが供給されている。このため第1の多結晶シリコン膜と第2の多結晶シリコン膜との間にCVD法で形成されたSiO2膜が形成されてしまうおそれがある。このようなSiO2膜が形成されると、トータルの膜厚が大きくなってしまう上、バッチ式の熱処理装置では、熱処理炉の上部側と下部側とでは既述のようにガスの流量比が変わってしまうのでSiO2膜の厚さが変わってしまい、結果としてトータルの多結晶シリコン膜の膜厚の面間均一性が悪化するという問題がある。
本発明は、このような事情の下になされたものであり、その目的は、被処理体にポリシリコン膜を形成するに際し、ポリシリコン膜の微結晶粒子の大きさを任意に制御できる成膜方法及び成膜装置を提供することにある。また他の目的は、反応容器内にて多数枚の被処理体を棚状に保持させて処理を行う成膜装置にてポリシリコン膜を形成するにあたり、膜厚や微結晶粒子の大きさの、高い面間均一性や面内均一性を確保できる成膜方法を提供することにある。
このため本発明の成膜方法は、内部に被処理体が載置された反応容器内にシリコンを含む成膜ガスを供給し、前記被処理体を加熱しながら、この被処理体の上に第1のポリシリコン膜を形成する工程と、
次いで反応容器内への前記成膜ガスの供給を停止して、この反応容器内を真空排気する工程と、
次いで反応容器内に、前記第1のポリシリコン膜の結晶の成長を停止させるために、酸素を含むガスを供給して、前記第1のポリシリコン膜の表面を酸素に接触させる工程と、
次いで反応容器内への前記酸素を含むガスの供給を停止して、この反応容器内を真空排気する工程と、
次いで反応容器内にシリコンを含む成膜ガスを供給し、前記被処理体を加熱しながら、前記第1のポリシリコンの上に第2のポリシリコン膜を形成する工程と、を含むことを特徴とする。
次いで反応容器内への前記成膜ガスの供給を停止して、この反応容器内を真空排気する工程と、
次いで反応容器内に、前記第1のポリシリコン膜の結晶の成長を停止させるために、酸素を含むガスを供給して、前記第1のポリシリコン膜の表面を酸素に接触させる工程と、
次いで反応容器内への前記酸素を含むガスの供給を停止して、この反応容器内を真空排気する工程と、
次いで反応容器内にシリコンを含む成膜ガスを供給し、前記被処理体を加熱しながら、前記第1のポリシリコンの上に第2のポリシリコン膜を形成する工程と、を含むことを特徴とする。
前記第1のポリシリコン膜の表面を酸素に接触させる工程では、第1のポリシリコン膜の終端のシリコンが酸素と結合し、これによりこのポリシリコン膜の結晶の成長が停止する。ここで前記反応容器内には多数枚の被処理体が棚状に載置されるようにしてもよい。また前記酸素を含むガスとしては、酸素ガスや、例えばNO2ガスやNOガス等の窒素と酸素とを含むガス、又はオゾン(O3)ガスを用いることができる。また例えば前記ポリシリコン膜は、不揮発性半導体メモリの例えば浮遊ゲートや制御ゲート電極等のゲート電極として用いられる。
また本発明の成膜装置は、多数枚の被処理体を棚状に保持させて、反応容器内に搬入するための被処理体保持具と、前記反応容器の周囲に設けられた加熱手段と、前記反応容器内にシリコンを含む成膜ガスを供給するための成膜ガス供給部と、前記反応容器内に酸素を含むガスを供給するためのガス供給部と、前記反応容器内を真空排気するための真空排気手段と、を備え、制御部からの指令に基づいて被処理体に対して成膜処理が行われる成膜装置において、
前記制御部は、前記被処理体を前記加熱手段により加熱して、前記反応容器内に前記成膜ガスを供給し、前記被処理体の上に第1のポリシリコン膜を形成する工程と、
次いで反応容器内への前記成膜ガスの供給を停止し、この反応容器内を真空排気手段により真空排気する工程と、
次いで反応容器内に、前記第1のポリシリコン膜の結晶の成長を停止させるために、酸素を含むガスを供給して、前記第1のポリシリコン膜の表面を酸素に接触させる工程と、
次いで反応容器内への前記酸素を含むガスの供給を停止し、この反応容器内を真空排気手段により真空排気する工程と、
次いで反応容器内に前記成膜ガスを供給し、被処理体を前記加熱手段により加熱して、前記第1のポリシリコンの上に第2のポリシリコン膜を形成する工程と、を実行するためのプログラムを備えることを特徴とする。
前記制御部は、前記被処理体を前記加熱手段により加熱して、前記反応容器内に前記成膜ガスを供給し、前記被処理体の上に第1のポリシリコン膜を形成する工程と、
次いで反応容器内への前記成膜ガスの供給を停止し、この反応容器内を真空排気手段により真空排気する工程と、
次いで反応容器内に、前記第1のポリシリコン膜の結晶の成長を停止させるために、酸素を含むガスを供給して、前記第1のポリシリコン膜の表面を酸素に接触させる工程と、
次いで反応容器内への前記酸素を含むガスの供給を停止し、この反応容器内を真空排気手段により真空排気する工程と、
次いで反応容器内に前記成膜ガスを供給し、被処理体を前記加熱手段により加熱して、前記第1のポリシリコンの上に第2のポリシリコン膜を形成する工程と、を実行するためのプログラムを備えることを特徴とする。
他の発明は、本発明の成膜方法を実施するために用いられるプログラムを格納したことを特徴とする記憶媒体である。このプログラムとは、例えば内部に被処理体が載置された反応容器と、前記反応容器の周囲に設けられた加熱手段と、前記反応容器内にシリコンを含む成膜ガスを供給するための成膜ガス供給部と、前記反応容器内に酸素を含むガスを供給するためのガス供給部と、前記反応容器内を真空排気するための真空排気手段と、前記反応容器内の圧力を調整する圧力調整部と、を備えた装置に適用されるものであれば、内部に被処理体が載置された反応容器内にシリコンを含む成膜ガスを供給し、前記被処理体を加熱しながら、この被処理体の上に第1のポリシリコン膜を形成するステップと、
次いで反応容器内への前記成膜ガスの供給を停止して、この反応容器内を真空排気するステップと、
次いで反応容器内に、前記第1のポリシリコン膜の結晶の成長を停止させるために、酸素を含むガスを供給して、前記第1のポリシリコン膜の表面を酸素に接触させるステップと、
次いで反応容器内への前記酸素を含むガスの供給を停止して、この反応容器内を真空排気するステップと、
次いで反応容器内にシリコンを含む成膜ガスを供給し、前記被処理体を加熱しながら、前記第1のポリシリコンの上に第2のポリシリコン膜を形成するステップと、を実行するために、加熱手段と成膜ガス供給部とガス供給部と圧力調整部とを制御するためのプログラムである。ここでこの場合であっても。前記反応容器内には多数枚の被処理体が棚状に載置されるようにしてもよい。また前記酸素を含むガスとしては、酸素ガスや、例えばNO2ガスやNOガス等の窒素と酸素とを含むガス、又はO3ガスを用いることができる。また例えば前記ポリシリコン膜は、不揮発性半導体メモリの例えば浮遊ゲートや制御ゲート電極等のゲート電極として用いられる。また記憶媒体としては、フレキシブルディスク、コンパクトディスク、マグネットオプティカルディスク(いわゆるMO)等を挙げることができる。
次いで反応容器内への前記成膜ガスの供給を停止して、この反応容器内を真空排気するステップと、
次いで反応容器内に、前記第1のポリシリコン膜の結晶の成長を停止させるために、酸素を含むガスを供給して、前記第1のポリシリコン膜の表面を酸素に接触させるステップと、
次いで反応容器内への前記酸素を含むガスの供給を停止して、この反応容器内を真空排気するステップと、
次いで反応容器内にシリコンを含む成膜ガスを供給し、前記被処理体を加熱しながら、前記第1のポリシリコンの上に第2のポリシリコン膜を形成するステップと、を実行するために、加熱手段と成膜ガス供給部とガス供給部と圧力調整部とを制御するためのプログラムである。ここでこの場合であっても。前記反応容器内には多数枚の被処理体が棚状に載置されるようにしてもよい。また前記酸素を含むガスとしては、酸素ガスや、例えばNO2ガスやNOガス等の窒素と酸素とを含むガス、又はO3ガスを用いることができる。また例えば前記ポリシリコン膜は、不揮発性半導体メモリの例えば浮遊ゲートや制御ゲート電極等のゲート電極として用いられる。また記憶媒体としては、フレキシブルディスク、コンパクトディスク、マグネットオプティカルディスク(いわゆるMO)等を挙げることができる。
本発明によれば、被処理体にポリシリコン膜を形成するに際し、分割してポリシリコン膜を成長させ、複数の膜を積層してポリシリコン膜を得ているので、1層のポリシリコン膜の膜厚を調整することにより、微結晶粒子の大きさを制御することができ、これによりポリシリコン膜の微結晶粒子の大きさを任意にコントロールすることができる。また反応容器内にて多数枚の被処理体を棚状に保持させて処理を行う成膜装置にてポリシリコン膜を形成するにあたり、膜厚や微結晶粒子の大きさの制御を、膜の積層数や、1層のポリシリコン膜の膜厚を調整することにより行っているので、膜厚や微結晶粒子の大きさの高い面間均一性や面内均一性を確保できる。
先ず本発明に係る成膜方法が実施される成膜装置の実施の形態について説明する。図1は、成膜装置であるバッチ式の減圧CVD装置であり、図1中2は、例えば石英により縦型の円筒状に形成された反応容器である。この反応容器2の下端は、炉口として開口され、その開口部21の周縁部にはフランジ22が一体に形成されている。前記反応容器2の下方には、フランジ22の下面に当接して開口部21を気密に閉塞する、例えば石英製の蓋体23が図示しないボートエレベータにより上下方向に開閉可能に設けられている。蓋体23の中央部には、回転軸24が貫通して設けられ、その上端部には、被処理体保持具であるウエハボート25が搭載されている。
このウエハボート25は、3本以上例えば4本の支柱26を備えており、複数枚例えば125枚の被処理体である半導体ウエハ(以下「ウエハ」という)Wを棚状に保持できるように、前記支柱26に溝(スロット)が形成されている。但し、125枚のウエハWの保持領域の内、上下両端部については複数枚のダミーウエハが保持され、その間の領域に製品ウエハが保持されることになる。前記回転軸24の下部には、当該回転軸24を回転させる駆動部をなすモータMが設けられており、従ってウエハボート25はモータMにより回転することになる。また蓋体23の上には前記回転軸24を囲むように保温ユニット27が設けられている。
前記反応容器2の下部のフランジ22には、反応容器2内のウエハWにガスを供給するためのL字型のインジェクタ31が挿入して設けられている。インジェクタ31の基端側には、ガス供給路であるガス供給管32が接続されており、ガス供給管32の他端側は、夫々流量調整部をなすバルブV1,V2,V3を介して成膜ガス供給源33、不活性ガス例えば窒素(N2)ガスの供給源34、酸素(O2)を含むガス例えばO2ガスの供給源35に接続され、前記ガス供給管32、インジェクタ31を介して反応容器2の中に成膜に必要なガスを供給できるようになっている。ここでガス供給管32、成膜ガス供給源33、不活性ガスの供給源34、酸素ガスの供給源35、バルブV1,V2,V3によりガス供給部3が構成されている。
前記成膜ガスとしては、シリコン(Si)と水素とを含むガス、例えばモノシラン(SiH4)ガス、ジシラン(Si2H6)ガス、ジクロロシラン(SiH2Cl2)ガス、テトラクロロシラン(SiCl4)ガス、ヘキサクロロシラン(SiH2Cl6)ガス、ヘキサエチルアミノジシランガス、ヘキサメチルジシラザンガス、ジシリルアミンガス、トリシリルアミンガス、ビスターシャルブチルアミノシランガスなどを用いることができる。また前記酸素を含むガスとしては、O2ガスやO3ガスの他に、窒素と酸素とを含むガス例えばNO2ガスやNOガス等を用いることができる。
また反応容器2の上方には、反応容器内を排気するための排気口4が形成されている。この排気口4には、反応容器内を所望の真空度に減圧排気可能な真空排気手段をなす真空ポンプ41及び例えばバタフライバルブからなる圧力調整部42を備えた排気管43が接続されている。反応容器2の周囲には、反応容器2内を加熱するための加熱手段であるヒータ44を備えた加熱炉45が設けられている。前記ヒータ44としては、コンタミネーションがなく昇降温特性が優れたカーボンワイヤー等を用いることが好ましい。
さらにこの減圧CVD装置は、コンピュータからなる制御部5を備えている。この制御部5は、処理プログラムを起動し、図示しないメモリ内のプロセスレシピの記載事項を読み出して、そのレシピに基づいて処理条件を制御する機能を有し、ヒータ44、圧力調整部42及びガス供給部3の各バルブV1〜V3を夫々制御するための制御信号a,bを出力する。前記処理プログラム及びプロセスレシピ(プロセスレシピ入力用の画面データを含む)を含むソフトウェアは、記憶媒体、例えばフレキシブルディスク、コンパクトディスク、マグネットオプティカルディスク(いわゆるMO)などに格納され、制御部5にインストールされる。
次に上述の減圧CVD装置を用いて実施する成膜方法の一例について、2層のポリシリコン膜を形成する場合を例にして、図2及び図3を用いて説明する。先ず被処理体であるウエハWを所定枚数ウエハボート25に保持させて、反応容器2内に、図示しないボートエレベータを上昇させることにより搬入(ロード)するあ。ここで反応容器2の内部には例えば窒素ガスが所定の流量例えば10slmの流量で供給されると共に、反応容器2内の温度は例えば600℃程度に維持されている。
ウエハボート25が搬入されて反応容器2の下端開口部21が蓋体23により塞がれた後、反応容器2内の温度を例えば50℃/分の昇温速度で、ポリ化が得られる温度例えば620℃まで昇温させると共に、反応容器2内を排気口4を通じて真空ポンプ41により、例えば266Pa/秒(2Torr/秒)の排気速度で所定の真空度例えば26.6Pa(0.2Torr)までに真空排気する。ここで前記ポリ化が得られる温度とは、例えば610℃以上の温度であり、反応容器2内の真空度は26.6Pa程度に設定することが望ましい。
そして反応容器2内の温度を例えば620℃に安定させた後、第1の成膜処理を行う。成膜ガス供給源33から例えばSiH4ガスを所定の流量例えば0.18slmで反応容器2内に供給し、更に圧力調整部42により反応容器2内を例えば20Pa〜30Paの減圧雰囲気に調整して成膜工程を5〜6分程度行う(ステップS1)。
反応容器2内では、SiH4ガスが熱分解して、ポリシリコン膜がウエハWの表面に成膜される。次いで成膜ガスの供給を停止し、反応容器2内に残存する成膜ガスを排気して除去するために、例えばバタフライバルブ(圧力調整部42)を全開にして反応容器2内を例えば1分程度真空排気する(ステップS2)。続いて反応容器2内にN2ガスとO2ガスとを例えば夫々9.99slm、0.01slmの流量で導入して反応容器2内をO2ガスによりパージし、成膜工程にて成膜されたポリシリコン膜の表面を例えば1分程度、酸素と接触させる(ステップS3)。続いてN2ガスとO2ガスの導入を停止して、反応容器2内に残存するO2ガスを排気して除去するために、例えばバタフライバルブ(圧力調整部42)を全開にして反応容器2内を例えば1分程度真空排気し(ステップS4)、こうして第1の成膜処理を終了する。この成膜処理によりウエハW表面には、例えば厚さが500オングストローム程度の第1のポリシリコン膜が形成される。
ここでステップS2、ステップS4の真空排気では反応容器2内が例えば1〜2Pa程度の圧力になるので、反応容器2内では、ステップS2では成膜ガス、ステップS4ではO2ガスがほとんど存在しない状態となる。
続いて第2の成膜処理を行う。この成膜処理は第1の成膜処理と同様に、反応容器2内への成膜ガスの供給によるポリシリコン膜の成膜(ステップS5)と、反応容器2内に残存する成膜ガスの真空排気による除去(ステップS6)と、反応容器2内へのN2ガスとO2ガスとの供給による、ポリシリコン膜の表面の酸素との接触(ステップS7)と、反応容器2内に残存する酸素を含むガスの真空排気による除去(ステップS8)と、により行われ、これによりウエハW表面の第1のポリシリコン膜の表面に、例えば厚さが500オングストローム程度の第2のポリシリコン膜が形成される。これら一連の工程を行っている間、ウエハボート25はモータMにより回転している。
こうして第1のポリシリコン膜と第2のポリシリコン膜とを連続して成膜して2層よりなるポリシリコン膜を成膜した後、反応容器2内を排気してから、N2ガスの供給を開始してパージを行い、反応容器2内の圧力を大気圧に戻すと共に、反応容器2内の温度を設定された温度この例では600℃まで下降させ、ウエハボート25を反応容器2から搬出(アンロード)し、反応容器2内を所定温度に冷却する。こうした一連のプロセスは、制御部5内の既述のソフトウェアに基づいて各部がコントロールされて実行される。
ここで上述の例では、ポリシリコン膜を2層積層して形成する例を説明したが、本発明では上述の第1の成膜処理と同様の処理を3回繰り返して行えば、3層のポリシリコン膜が形成され、上述の第1の成膜処理と同様の処理を6回繰り返して行えば、6層のポリシリコン膜が形成される。このように第1の成膜処理と同様の処理を複数回繰り返して行うことにより、所定の積層数のポリシリコン膜が形成される。
この際上述の例では、最上層のポリシリコン膜も下方側のポリシリコン膜と同様の手法にて形成したが、最上層のポリシリコン膜は、反応容器2内に成膜ガスを供給して所定の成膜処理を行った後、当該ポリシリコン膜の表面を必ずしも酸素と接触させる必要はなく、この場合には、反応容器2内に成膜ガスを供給して成膜処理を行った後、反応容器2内の排気(図3中ステップS2、ステップS6に相当)や、反応容器2内へのO2ガスの供給(図3中ステップS3、ステップS7に相当)や、反応容器2内の排気(図3中ステップS4、ステップS8に相当)等を行わず、成膜ガスの供給を停止した後、一連の成膜処理が行われてポリシリコン膜が形成されたウエハWを反応容器2からアンロードするための、反応容器2の排気やパージを行うようにしてもよい。
このような手法にて形成されたポリシリコン膜は、例えば不揮発性半導体メモリの一種であるフラッシュメモリの浮遊ゲートとして用いられる。ここでフラッシュメモリのメモリトランジスタの構造について図4を用いて簡単に説明すると、このメモリセルトランジスタはMOS電界効果トランジスタにより構成されており、P型Si基板61表面近傍に、N+型のソース/ドレイン領域62,63が形成され、その上にSiO2膜よりなるゲート酸化膜60に埋め込まれた浮遊ゲート64と、制御ゲート65と、アルミニウム(Al)より形成されたソース電極66、ドレイン電極67を備えている。浮遊ゲート64、制御ゲート65はポリシリコン膜により形成され、浮遊ゲート64の厚さは例えば1000オングストローム程度である。このようなフラッシュメモリでは浮遊ゲート64に電子の出し入れを行うことにより、情報の書き込み、消去動作が行われるようになっている。前記浮遊ゲート64は、他の部分とは電気的に絶縁されており、前記制御ゲート65は、MOSとしての通常のゲートとして機能しており、制御ゲート電極68と接続されている。
このような手法で形成されたポリシリコン膜は、図5に示すように、複数のポリシリコン膜を積層して形成することにより、膜の成長を分割して行っているので、1層の膜厚を調整することにより、膜厚方向のグレインサイズを小さくすることできる。このため所定のトータル膜厚を得るときの、ポリシリコン膜の分割数(積層数)を変えることにより、得られるポリシリコン膜の膜厚方向のグレインサイズを例えば5nm〜20nmの範囲で任意に設定できる。このように、ポリシリコン膜のグレインサイズと膜厚の制御を、成膜回数を変えることによって行っているので、これらをガスの流量比を変化させることによって制御する場合に比べて制御が容易であり、反応容器2内にてウエハボート25に多数枚のウエハWを棚状に保持させて処理を行う縦型の成膜装置を用いた場合であっても、複雑なパラメータの調整や成膜装置のハード側での調整を行わなくても、良好な面間均一性や面内均一性を確保することができる。
このようにポリシリコン膜の膜厚方向のグレインサイズを任意に制御できるのは次のような理由による。即ち例えば第1の成膜処理の際、成膜工程にて反応容器2内にSiH4ガスを供給して所定時間成膜処理を行うと、反応容器2内はポリ化が行われる温度例えば620度に設定されているので、所定の厚さのポリシリコン膜が形成される。
次いで反応容器2内に残留するSiH4ガスを排気して除去してから、反応容器2内にO2ガスとN2ガスとを導入すると、ポリシリコン膜の表面が酸素に接触し、これにより例えば図6に示すように、ポリシリコン膜表面のSi原子の端子がO原子と結合する。このSi原子とO原子との結合は、1つのO原子が2つのSi原子と結合しているので強固であり、一旦Si原子とO原子とが結合すると、次工程の成膜処理時に成膜種であるSiが供給されても、このSiはO原子とSi原子との結合を切断して、新たなSi原子とSi原子の結合を形成しにくい。このためポリシリコン膜表面では、Si原子とO原子とが結合した状態で、結晶成長が停止する。
次いで反応容器2内に残留するO2ガスを排気により除去してから、第1の成膜処理と同様に第2の成膜処理を行い、第1のポリシリコン膜の上に第2のポリシリコン膜を積層した状態で成膜する。ここでこの2回目の成膜処理では、1回目の成膜処理で得られたポリシリコン膜の結晶を承継せずに、新たに結晶を成長させることができる。
そして各成膜処理でのグレインサイズは、結晶は膜の膜厚方向に成長していくので、成膜処理の処理時間を制御することにより、当該処理で得られるポリシリコン膜の膜厚と、膜厚方向のグレインサイズが制御できる。ここで成膜処理の処理時間とは、反応容器2内にSiH4ガスの供給を開始してから停止するまでの時間をいう。
このように本発明のポリシリコン膜では、1層の膜厚を調整することによって膜厚方向のグレインサイズを5nm程度とかなり小さくすることができるので、ポリシリコン膜のグレインサイズを小さくすれば、当該膜表面の平坦性が良好になる。またポリシリコン膜をフラッシュメモリの浮遊ゲート64として用いる場合に、例えばエッチングされる領域の膜厚方向のグレインサイズを5〜10nm程度と小さくすることにより、後の工程にてエッチングする際、当該領域ではグレイン単位で除去されるとしても、もともと膜厚方向のグレインサイズが小さいので、エッチング後のポリシリコン膜表面の直線性が改善され、電気的特性が高められる。
また膜厚方向において、同じ成膜条件でポリシリコン膜を成膜した場合には、ほぼ同じ大きさのグレインが積層され、膜厚方向のグレインの数が同じになるので、より電気的特性が高められる。
本発明では、このように膜を分割して成長させており、各層では任意のグレインサイズを得ることができるので、各成膜処理の処理時間の制御により、各層のグレインサイズや膜厚がコントロールでき、成膜回数を変えることにより、トータルの膜厚を制御できる。ここで各層は同じ厚さに設定してもよいし、ポリシリコン膜の表面近傍領域のみ膜厚を小さく設定して、グレインサイズを小さくするようにしてもよい。
ここで本発明では、成膜処理を行った後、反応容器2内に残存する成膜ガスを排気して除去してから、O2ガスによりパージしてポリシリコン膜の表面を酸素と接触させ、ポリシリコン膜の結晶成長を停止させることが必要であるが、この有効性を確認すべく、反応容器2内を排気してからO2ガスをパージする代わりに、反応容器2内を排気してから不活性ガス例えばN2ガスやH2ガスでパージを行ない、ポリシリコン膜の表面に窒素や水素を接触させた場合にも、グレインサイズが小さくなるか否かの実験を試みた。しかしながら、この場合にはポリシリコン膜のグレインサイズは、1回のプロセスで一気に結晶を成長させたポリシリコン膜とあまり変わらないことが確認された。
その理由は、例えば反応容器2にH2ガスを供給すると、反応容器2内にはH2ガスのH原子が存在するので、ポリシリコン膜の表面が水素に接触し、例えば図7に示すように、ポリシリコン膜表面のSi原子の端子がH原子と結合する。図7中点線は、H2ガスを供給するタイミングを示している。このSiとHとの結合は、1つのSi原子と1つのH原子とが結合するので弱く、次工程の成膜処理時に成膜種であるSiが供給されると、このSiがH原子とSi原子との結合を切断して、新たなSi原子とSi原子の結合を形成してしまう。このためポリシリコン膜表面では、結晶成長が停止せず、再び成長してしまうので、結果としてグレインサイズが大きくなってしまうと推察される。
またN2ガスをパージした場合も、ポリシリコン膜表面のSi原子とN原子とは結合せず、成膜種であるSiが供給されると、新たなSi原子とSi原子の結合を形成しやすく、再び結晶が成長してしまうと考えられる。
またパージガスとしてO2ガスを用いる場合であっても、O2ガスを供給する前に、反応容器2内に残存する成膜ガスを排気せずに、不活性ガス例えば窒素ガスによるパージのみを行う場合には、不活性ガスによる置換に時間がかかるので、成膜ガスを排気する場合に比べて成膜ガスが存在する時間が長くなり、その分結晶が成長してしまい、グレインサイズは大きくなってしまうと推察される。
また本発明では、反応容器2内にO2ガスを供給して、ポリシリコン膜の表面を酸素と接触させた後、反応容器2内に残存するO2ガスを排気して除去してから、当該反応容器2内に成膜ガスを供給して次の成膜処理を行っているので、後述するように、3層以上に多層化でき、これによりグレインサイズを小さくすることができる。
つまりポリシリコン膜を酸素に接触させた後、反応容器2内を排気してO2ガスを除去してから、反応容器2内に成膜ガスを供給しているので、下層のポリシリコン膜と上層のポリシリコン膜との境界層は、後述の実験例からも明らかなように極めて薄く、SiO2膜ではなく、SiとOとを含む膜になっており、境界層の面方向で見ると、SiO2膜の領域とSi領域とが混在していると思われる。このSiとOとを含む膜は、既述のように下層側のポリシリコン膜の表面には、結晶成長を停止するためにOが存在しており、このOと下層側のポリシリコン膜のSiや、上層側のポリシリコン膜を形成するときの成膜ガス(SiH4ガス)との反応によって形成されたものと考えられる。
ここで反応容器2内を1〜2Pa程度まで真空排気したとしても、反応容器2内には微量の酸素が存在するが、この酸素と下層側のポリシリコン膜の表面の酸素との量を考慮しても、化学量論的にSiO2膜を形成ために必要な量には全く足りないので、SiO2膜を形成することはできず、また後述するように、膜厚がSiO2膜の1原子層以下であることから、この境界層はSiO2膜ではなく、SiとOとを含む膜と言える。
このように境界層が極めて薄いので、この境界領域での膜厚や、当該境界領域の電気的特性への影響を考慮する必要がない。このため分割(積層)数を多くして多層化を図ることができ、分割数が多くなればなるほど、その分グレインサイズを小さくすることができるので、かなり小さなグレインサイズのポリシリコン膜を得ることができる。
ここで既述の特許文献3の技術のように、反応容器2内にO2ガスを供給して、ポリシリコン膜の表面を酸素と接触させた後、当該反応容器2内に成膜ガスを供給して次の成膜処理を行う前に、反応容器2内を排気しない場合には、反応容器2内にO2ガスが残存する雰囲気のまま、成膜ガスであるSiH4ガスを供給しているので、下層側のポリシリコン膜と上層側のポリシリコン膜との境界にCVD法によりSiO2膜が形成されてしまうと推測される。
前記縦型の成膜装置では、反応容器2の上部側と下部側との間で、ガスの供給量が異なるため、多段に設けられたウエハW同士の間でのSiO2膜の膜厚のコントロールが難しく、ウエハW同士の間でSiO2膜の厚さが変わってしまう。ここでポリシリコン膜を積層する毎にSiO2膜の厚さが変わると、積層数が大きくなるとトータルのSiO2膜の厚さが大きく異なってしまうので、結果としてトータル膜厚のウエハ間のバラツキを少なくするためには、せいぜい積層数は3層になり、それほどグレインサイズを小さくすることはできない。
以上において本発明では、ポリシリコン膜の表面近傍のグレインサイズのみを小さくするようにしてもよく、この場合にはポリシリコン膜の表面の粗さが小さくなって、平坦性が向上する。またポリシリコン膜表面の平坦性が向上することにより、ホトリソ工程でのパターニング精度が向上し、これにより加工後の直線性が高められる。
(実験例1)
上述の装置を用いて、SiO2基板の表面に、上述の条件、つまり成膜温度620℃にてSiH4ガスを供給して成膜処理を行い、次いでSiH4ガスの供給を停止して、反応容器2内を1分間真空排気してSiH4ガスを除去し、次いでO2ガス0.01slmとN2ガス9.99slmを夫々供給してポリシリコン膜の表面を酸素に接触させ、次いで反応容器2内を1分間真空排気してO2ガスを除去して1層のポリシリコン膜を形成し、こうして同じ成膜サイクルを3回繰り返して、トータルの厚さが1500オングストロームの3層よりなるポリシリコン膜を形成し、そのポリシリコン膜に対してSIMS(2次イオン質量分析法)によりポリシリコン膜中の組成を分析した。この結果を図8に示す。図中横軸は膜の深さ、右縦軸はSiの2次イオン強度、左縦軸はO濃度を夫々示している。
上述の装置を用いて、SiO2基板の表面に、上述の条件、つまり成膜温度620℃にてSiH4ガスを供給して成膜処理を行い、次いでSiH4ガスの供給を停止して、反応容器2内を1分間真空排気してSiH4ガスを除去し、次いでO2ガス0.01slmとN2ガス9.99slmを夫々供給してポリシリコン膜の表面を酸素に接触させ、次いで反応容器2内を1分間真空排気してO2ガスを除去して1層のポリシリコン膜を形成し、こうして同じ成膜サイクルを3回繰り返して、トータルの厚さが1500オングストロームの3層よりなるポリシリコン膜を形成し、そのポリシリコン膜に対してSIMS(2次イオン質量分析法)によりポリシリコン膜中の組成を分析した。この結果を図8に示す。図中横軸は膜の深さ、右縦軸はSiの2次イオン強度、左縦軸はO濃度を夫々示している。
この測定データに基づいてOの量を積分して膜厚を検出することができるが、これにより隣接するポリシリコン膜同士の間の境界層の膜厚を求めたところ、当該膜厚はSiO2膜厚に換算して0.5オングストローム以下つまり1原子層以下であることが認められ、従ってこのデータからは、前記境界層はSiO2膜とは言えないものと推察される。
(実験例2)
実験例1と同様の条件で、分割回数を変えてポリシリコン膜の成膜を行い、3層よりなるポリシリコン膜と、6層よりなるポリシリコン膜と、9層よりなるポリシリコン膜と、また比較例として1層よりなるポリシリコン膜を夫々形成し、夫々のポリシリコン膜に対してTEM(透過型電子顕微鏡)により、ポリシリコン膜の厚さ方向の断面を観察した。いずれのポリシリコン膜もトータルの厚さは1500オングストロームとした。
実験例1と同様の条件で、分割回数を変えてポリシリコン膜の成膜を行い、3層よりなるポリシリコン膜と、6層よりなるポリシリコン膜と、9層よりなるポリシリコン膜と、また比較例として1層よりなるポリシリコン膜を夫々形成し、夫々のポリシリコン膜に対してTEM(透過型電子顕微鏡)により、ポリシリコン膜の厚さ方向の断面を観察した。いずれのポリシリコン膜もトータルの厚さは1500オングストロームとした。
これらの結果を、TEMの撮影写真をトレースして、1層よりなるポリシリコン膜については図9(a)に、3層よりなるポリシリコン膜については図9(b)に、6層よりなるポリシリコン膜については図10(a)に、9層よりなるポリシリコン膜については図10(b)に夫々示す。
この結果、分割回数に合わせてほぼ均一にポリシリコン膜が積層され、結晶は各層毎に成長が停止され、上層側の結晶は、下層側の結晶を承継せずに新たに成長することが認められた。これによりポリシリコン膜の膜厚方向のグレインサイズは膜の分割数が多くなるほど小さくなり、分割数を変えることによりグレインサイズを制御できることが裏付けられた。
また図9,図10のTEMの撮影写真は膜厚(深さ)方向の断面であるが、各層の境界は、かろうじて認識できる程度であり、また図示はしないが上方側から見た場合には、境界層が存在する領域と存在しない領域とがあり、このTEMの観察結果からも、前記境界層は極めて薄く、またSiO2膜とSi領域とが混在している状態であると推察される。
さらに図9,図10より、1層のポリシリコン膜では表面の粗さが大きく、平坦性がかなり悪いが、積層数が多くなるにつれて、ポリシリコン膜の表面の平坦性が良好になり、グレインサイズが小さいほど、ポリシリコン膜の表面がより平坦になることが認められた。
またTEMによるグレインサイズの評価について求めたものを図11に示す。ここで斜線で示すデータは平均値、黒で示すデータは標準偏差(ばらつき)を夫々示している。このグレインサイズは、TEMによりポリシリコン膜を上部側から下部側まで通して見たときに検出されたデータであるので正確なグレインサイズとは言えず、傾向を示すものであるが、このデータからは、グレインサイズは、一気に1層を成長させる場合は30nm程度であるのに対し、膜を分割して成長させた場合には10nm程度以下であることから、膜を分割して成長させた場合には、一気に1層を成長させる場合に比べてグレインサイズがかなり小さくなり、また分割数を多くした場合にはよりグレインサイズが小さくできることが理解される。
(実験例3)
実験例2により形成された3層よりなるポリシリコン膜と、6層よりなるポリシリコン膜と、9層よりなるポリシリコン膜と、また比較例として1層よりなるポリシリコン膜に対して、夫々X線回折によるグレインサイズの評価を行った。この際グレインサイズは、X線回折装置を用いて、Si(111)面とSi(220)面、Si(311)面について半値幅より求めた。この結果を図12に夫々示す。図中斜線で示すものはSi(111)面のデータ、黒で示すものはSi(220)面のデータ、白で示すものはSi(311)面のデータである。
実験例2により形成された3層よりなるポリシリコン膜と、6層よりなるポリシリコン膜と、9層よりなるポリシリコン膜と、また比較例として1層よりなるポリシリコン膜に対して、夫々X線回折によるグレインサイズの評価を行った。この際グレインサイズは、X線回折装置を用いて、Si(111)面とSi(220)面、Si(311)面について半値幅より求めた。この結果を図12に夫々示す。図中斜線で示すものはSi(111)面のデータ、黒で示すものはSi(220)面のデータ、白で示すものはSi(311)面のデータである。
このXRDによるグレインサイズの測定は、結晶性のデータも含まれるため正確なものとは言えず、傾向を示すものであるが、このデータからも膜を分割して成長させた場合には、一気に1層を成長させる場合に比べてグレインサイズがかなり小さくなり、また分割数を多くした場合にはよりグレインサイズが小さくできることが理解される。
以上において本発明の手法によって形成されるポリシリコン膜は、不揮発性半導体メモリの浮遊ゲートや、制御ゲート電極等のゲート電極として用いられる。
W 半導体ウエハ
2 反応容器
25 ウエハボート
3 ガス供給部
32 ガス供給管
33 成膜ガス供給源
34 不活性ガス供給源
35 酸素ガス供給源
41 真空ポンプ
44 ヒータ
45 加熱炉
5 制御部
2 反応容器
25 ウエハボート
3 ガス供給部
32 ガス供給管
33 成膜ガス供給源
34 不活性ガス供給源
35 酸素ガス供給源
41 真空ポンプ
44 ヒータ
45 加熱炉
5 制御部
Claims (6)
- 内部に被処理体が載置された反応容器内にシリコンを含む成膜ガスを供給し、前記被処理体を加熱しながら、この被処理体の上に第1のポリシリコン膜を形成する工程と、
次いで反応容器内への前記成膜ガスの供給を停止して、この反応容器内を真空排気する工程と、
次いで反応容器内に、前記第1のポリシリコン膜の結晶の成長を停止させるために、酸素を含むガスを供給して、前記第1のポリシリコン膜の表面を酸素に接触させる工程と、
次いで反応容器内への前記酸素を含むガスの供給を停止して、この反応容器内を真空排気する工程と、
次いで反応容器内にシリコンを含む成膜ガスを供給し、前記被処理体を加熱しながら、前記第1のポリシリコンの上に第2のポリシリコン膜を形成する工程と、を含むことを特徴とする成膜方法。 - 前記反応容器内には多数枚の被処理体が棚状に載置されていることを特徴とする請求項1記載の成膜方法。
- 前記酸素を含むガスは、酸素ガス又は窒素と酸素とを含むガス又はオゾンガスであることを特徴とする請求項1又は2記載の成膜方法。
- 前記ポリシリコン膜は、不揮発性半導体メモリのゲート電極として用いられることを特徴とする請求項1ないし3のいずれか一に記載の成膜方法。
- 多数枚の被処理体を棚状に保持させて、反応容器内に搬入するための被処理体保持具と、前記反応容器の周囲に設けられた加熱手段と、前記反応容器内にシリコンを含む成膜ガスを供給するための成膜ガス供給部と、前記反応容器内に酸素を含むガスを供給するためのガス供給部と、前記反応容器内を真空排気するための真空排気手段と、を備え、制御部からの指令に基づいて被処理体に対して成膜処理が行われる成膜装置において、
前記制御部は、前記被処理体を前記加熱手段により加熱して、前記反応容器内に前記成膜ガスを供給し、前記被処理体の上に第1のポリシリコン膜を形成する工程と、
次いで反応容器内への前記成膜ガスの供給を停止し、この反応容器内を真空排気手段により真空排気する工程と、
次いで反応容器内に、前記第1のポリシリコン膜の結晶の成長を停止させるために、酸素を含むガスを供給して、前記第1のポリシリコン膜の表面を酸素に接触させる工程と、
次いで反応容器内への前記酸素を含むガスの供給を停止し、この反応容器内を真空排気手段により真空排気する工程と、
次いで反応容器内に前記成膜ガスを供給し、被処理体を前記加熱手段により加熱して、前記第1のポリシリコンの上に第2のポリシリコン膜を形成する工程と、を実行するためのプログラムを備えることを特徴とする成膜装置。 - 請求項1ないし4のいずれか一つに記載した成膜方法を実施するために用いられるプログラムを格納したことを特徴とする記憶媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004304712A JP2006120734A (ja) | 2004-10-19 | 2004-10-19 | 成膜方法及び成膜装置並びに記憶媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004304712A JP2006120734A (ja) | 2004-10-19 | 2004-10-19 | 成膜方法及び成膜装置並びに記憶媒体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006120734A true JP2006120734A (ja) | 2006-05-11 |
Family
ID=36538353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004304712A Pending JP2006120734A (ja) | 2004-10-19 | 2004-10-19 | 成膜方法及び成膜装置並びに記憶媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006120734A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9356110B2 (en) | 2013-02-26 | 2016-05-31 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
-
2004
- 2004-10-19 JP JP2004304712A patent/JP2006120734A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9356110B2 (en) | 2013-02-26 | 2016-05-31 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5240159B2 (ja) | 成膜装置及び成膜方法 | |
JP5158068B2 (ja) | 縦型熱処理装置及び熱処理方法 | |
JP5015134B2 (ja) | 基板から酸化物を除去する方法 | |
KR101791727B1 (ko) | 아몰퍼스 실리콘의 결정화 방법, 결정화 실리콘막의 성막 방법, 반도체 장치의 제조 방법 및 성막 장치 | |
KR102072270B1 (ko) | 오목부 내의 결정 성장 방법 및 처리 장치 | |
JP2015045082A (ja) | シリコン膜の成膜方法、薄膜の成膜方法および断面形状制御方法 | |
TWI436421B (zh) | Substrate processing method and substrate processing device | |
JP5809771B2 (ja) | 基板処理方法、基板処理装置、半導体装置の製造方法及びプログラム | |
JP6583064B2 (ja) | マスク構造体の形成方法及び成膜装置 | |
CN107452598A (zh) | 半导体器件的制造方法、衬底处理装置及记录介质 | |
CN107026077A (zh) | 半导体器件的制造方法、衬底处理装置及气体供给系统 | |
KR100861853B1 (ko) | 성막 방법, 성막 장치 및 기억 매체 | |
JP4655495B2 (ja) | 成膜方法 | |
US9388495B2 (en) | Method of forming mask structure | |
US20240055259A1 (en) | Method of manufacturing semiconductor device, non-transitory computer-readable recording medium and substrate processing apparatus | |
JP4655578B2 (ja) | 成膜装置及び成膜方法 | |
JP2006120734A (ja) | 成膜方法及び成膜装置並びに記憶媒体 | |
US10388762B2 (en) | Method of manufacturing semiconductor device | |
JP4905315B2 (ja) | 半導体製造装置、半導体製造方法及び記憶媒体 | |
JP2005159316A (ja) | 半導体装置の製造方法及び成膜装置並びに記憶媒体 | |
JP7190880B2 (ja) | 半導体膜の形成方法及び成膜装置 | |
JP2009088236A (ja) | 成膜方法、成膜装置及び記憶媒体 | |
JP2023005410A (ja) | 半導体装置の製造方法、基板処理装置、プログラム及びエッチング方法 | |
CN114503242A (zh) | 半导体装置的制造方法、记录介质和基板处理装置 |