JP5015134B2 - 基板から酸化物を除去する方法 - Google Patents
基板から酸化物を除去する方法 Download PDFInfo
- Publication number
- JP5015134B2 JP5015134B2 JP2008504164A JP2008504164A JP5015134B2 JP 5015134 B2 JP5015134 B2 JP 5015134B2 JP 2008504164 A JP2008504164 A JP 2008504164A JP 2008504164 A JP2008504164 A JP 2008504164A JP 5015134 B2 JP5015134 B2 JP 5015134B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- film
- gas
- hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 213
- 238000000034 method Methods 0.000 title claims description 64
- 229910052710 silicon Inorganic materials 0.000 claims description 119
- 239000010703 silicon Substances 0.000 claims description 116
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 115
- 238000012545 processing Methods 0.000 claims description 100
- 239000007789 gas Substances 0.000 claims description 88
- 230000008569 process Effects 0.000 claims description 36
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 32
- 239000001257 hydrogen Substances 0.000 claims description 32
- 229910052739 hydrogen Inorganic materials 0.000 claims description 32
- 238000000151 deposition Methods 0.000 claims description 24
- 230000008021 deposition Effects 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 11
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 229910003902 SiCl 4 Inorganic materials 0.000 claims description 2
- 229910052786 argon Inorganic materials 0.000 claims description 2
- -1 epitaxially grown Si Inorganic materials 0.000 claims description 2
- 229910052734 helium Inorganic materials 0.000 claims description 2
- 238000003672 processing method Methods 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 229910003811 SiGeC Inorganic materials 0.000 claims 1
- 229910004541 SiN Inorganic materials 0.000 claims 1
- 229910003465 moissanite Inorganic materials 0.000 claims 1
- 238000000059 patterning Methods 0.000 description 22
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 1
- 101100521334 Mus musculus Prom1 gene Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- NQZFAUXPNWSLBI-UHFFFAOYSA-N carbon monoxide;ruthenium Chemical group [Ru].[Ru].[Ru].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-] NQZFAUXPNWSLBI-UHFFFAOYSA-N 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005338 heat storage Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/02—Pretreatment of the material to be coated
- C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
- C23C16/0245—Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32357—Generation remote from the workpiece, e.g. down-stream
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02046—Dry cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
- H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- General Chemical & Material Sciences (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Analytical Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Description
本発明は基板処理に関し、より詳細には低温で基板から酸化物を除去し、それに続く基板上へのシリコン含有膜の形成に関する。
シリコン含有膜は、半導体残業において広範な用途に用いられている。シリコン含有膜は、たとえばエピタキシャル成長シリコン、多結晶シリコン（ｐｏｌｙ−Ｓｉ）、アモルファスシリコン、エピタキシャル成長シリコンゲルマニウム（ＳｉＧｅ）、シリコンゲルマニウムカーバイド（ＳｉＧｅＣ）、シリコンカーバイド（ＳｉＣ）、シリコンナイトライド（ＳｉＮ）、シリコンカルボナイトライド（ＳｉＣＮ）、及びシリコンカルボキサイド（ＳｉＣＯ）のようなシリコン膜を有する。回路の幾何学的構造がより小さな特徴部位サイズにまで縮小されることで、より低い成膜温度が望ましくなっている。その理由は、半導体素子に新たな材料を導入するため、並びにソース領域及びドレインでの浅い注入物への熱の蓄積を減少させるためである。しかも、シリコン含有膜の非選択（全体的）成長及び選択成長が、将来の素子に必要となることは明らかである。
シリコンのエピタキシャル成長とは、バルクのシリコンとは異なるドーピングレベルを有することのできる新たなシリコン含有膜の成長によって、バルクシリコンの結晶格子が引き延ばされる処理である。ターゲットであるエピタキシャル膜の厚さ及び抵抗のパラメータを適合させることは、続いて行われる適切に機能する素子の作製にとって重要である。基板上にシリコン含有膜を成膜させる前、たとえばシリコン基板上にシリコン又はシリコンゲルマニウムをエピタキシャル成長させる前に、高品質のエピタキシャル膜を成膜させるため、基板表面から自然酸化膜を除去する必要があると思われる。典型的には数Åの厚さである自然酸化膜は、たとえ室温でかつ大気圧であっても、清浄なシリコン表面上に容易に形成される。基板が、その上にシリコン含有膜を成膜させる前に清浄でない場合、つまり全ての酸素及び他の不純物が基板表面から除去される場合、続いて成膜されるシリコン含有膜は欠陥を含む。その欠陥により、その膜には大きな漏れ電流が生じ、マイクロエレクトロニクス素子が最適な状態で機能しなくなる。
同様に、ｐｏｌｙ−Ｓｉ膜は、ｐｏｌｙ−Ｓｉ膜上に直接成膜されることで、電気コンタクトを形成して良い。他の処理は典型的にはｐｏｌｙ−Ｓｉ成膜工程間に行われるので、基板（ウエハ）は、成膜工程と別な成膜工程との間では処理システムから外に取り出されて良い。それにより、基板上に自然酸化膜が形成されてしまう。Ｐｏｌｙ−Ｓｉ膜の成膜前に自然酸化膜が除去されない場合、その結果として形成されるコンタクトは非常に高い電気抵抗を有してしまう。
従来、（垂直）バッチ型の処理システムでは、成膜処理前に、基板から自然酸化膜を除去しかつ他の不純物を除去するのには、水素雰囲気中で９００℃よりも高温にする高温アニーリングが用いられている。しかしそのような高温処理は、多くの先端処理にとっての現在又は未来の熱の蓄積に係る要求を満たさない。たとえば、現在のゲート長及び現代のマイクロエレクトロニクス構造に起因して、素子の熱蓄積を減少させることが求められていることは周知である。水素雰囲気中での高温アニーリングに代わる方法として、プラズマ処理であれば、処理中に基板温度を下げることが可能であることが見いだされた。しかし基板をプラズマ源に曝露する結果、基板に損傷を与える恐れがある。しかもプラズマの利用は、酸化物の除去温度を続いて行われる工程の温度と同一レベルの温度にまで下げることが提唱されている。しかし本発明者らは、このことは、処理工程の温度に望ましくない制約を課すものだと認識している。
米国特許出願第１０／６７３３７５号明細書
特開２００２−３２４７６０号明細書
従って本発明の目的は、基板からの酸化物の除去に関連する上述の問題を解決することである。
本発明の別な目的は、基板への損傷を減少させながらも低処理温度での基板からの酸化物の除去を可能にすることである。
本発明のさらに別な目的は、酸化物除去工程の温度に自由度を供することである。
これら及び／又は他の目的は、基板の処理方法によって供されて良い。本発明の実施例に従うと、当該方法は、バッチ型処理システムの処理チャンバ内へ上に酸化膜が形成されている基板を供する工程、処理チャンバと結合するリモートプラズマ源内で水素含有ガスを励起する工程、約９００℃よりも低温である第１基板温度の基板を励起された水素含有ガス流に曝露することで基板から酸化膜を除去する工程、基板を第１基板温度とは異なる第２基板温度に維持する工程、及び第２基板温度の基板上にシリコン含有膜を成膜する工程を有する。
本発明の別な態様は基板処理システムを有する。その基板処理システムは、上に酸化膜が形成された基板を有するように備えられた処理チャンバ、並びに、処理チャンバと結合し、及び水素含有ガスを励起するように備えられたリモートプラズマ源を有する。またガスを処理チャンバへ流すように備えられたガス供給ライン、及び基板を加熱するように備えられた熱源も含まれる。制御装置は、熱源に、基板を約９００℃よりも低温の第１温度に加熱させ、かつガス供給ラインによって、励起した水素含有ガスが処理チャンバへ流れるように備えられている。それにより、第１温度に加熱された基板が、励起した水素含有ガスに曝露される。制御装置はさらに、熱源に、基板を第１温度とは異なる第２温度に加熱させ、かつ、シリコン含有ガスを処理チャンバへ流すように備えられている。それにより、第２温度に加熱された基板が、シリコン含有ガスに曝露される。
以降の説明では、本発明についての一貫した理解を助けるため、及び限定ではない例示目的のため、堆積システムの具体的構成及び様々な構成要素の説明のような具体的詳細について説明する。しかし本発明は、これらの具体的詳細から逸脱した他の実施例でも実施可能であることに留意すべきである。
ここで図を参照する。図１は、本発明の実施例に従ったバッチ型処理システムの単純化されたブロック図を示している。バッチ型のプロセスシステム１は、処理チャンバ１０及び処理管２５を有する。処理管２５は、排気パイプ８０と接続する上側端部２３及び円筒形マニホールド２の蓋２７と密閉して接続する下側端部２４を有する。排気パイプ８０は、処理管２５から真空排気システム８８へガスを放出することで、処理システム１を所定の大気圧又は大気圧未満の圧力に維持する。複数の基板（ウエハ）４０を段重ねで（垂直方向に間隔が設けられた各水平面内に）保持する基板ホルダ３５が、処理管２５内に設けられている。基板ホルダ３５は回転台２６上に存在する。回転台２６は、蓋２７を貫通する回転シャフト２１上に設けられ、モーター２８によって駆動する。回転台２６は処理中に回転することで、全体の膜の均一性を改善させて良い。あるいはその代わりに回転台は、処理中に静止していても良い。処理管２５へ基板ホルダを入れかつ処理管２５から基板ホルダを出すための昇降機２２上に、蓋２７は設けられている。蓋２７は、最上の位置にあるときに、マニホールド２の開口端部を閉じるように備えられている。
ガス供給システム９７は、ガスを処理チャンバへ導入するように備えられている。複数のガス供給ラインが、ガス供給ラインを介して複数種類のガスを処理管２５へ供給するように、マニホールド２の周囲に備えられて良い。図１では、複数のガス供給ラインのうち１のガス供給ライン４５のみが図示されている。図示されたガス供給ライン４５はガス源９４と接続する。一般的には、ガス源９４は、基板４０を処理する処理ガスを供給して良い。処理ガスには、基板４０上に成膜するためのガス（たとえばシリコン含有膜を成膜するためのシリコン含有ガス）、基板４０をエッチングするためのガス、又は基板４０を酸化させるためのガスが含まれる。（リモート）プラズマ源９５は、ガス供給ライン４５によって処理チャンバ１０と動作可能なように結合する。プラズマ源９５は、ガス源９６からの水素含有ガスを励起するように備えられている。励起（分解）した水素含有ガスは、続いてガス供給システム９７のガス供給ライン４５によって処理管２５へ導入されて良い。プラズマ源９５はたとえば、マイクロ波プラズマ源、高周波（ＲＦ）プラズマ源、又は光照射によって起動するプラズマ源であって良い。マイクロ波プラズマ源の場合では、マイクロ波出力は、約５００ワット（Ｗ）から約５０００Ｗであって良い。マイクロ波プラズマはたとえば、２．４５ＧＨｚから８．３ＧＨｚであって良い。一例では、リモートプラズマ源は、ＭＫＳインスツルメンツによって製造されているＡＸ７６１０型のダウンストリームプラズマ源（Ｄｏｗｎｓｔｒｅａｍ Ｐｌａｓｍａ Ｓｏｕｒｃｅ ＴｙｐｅＡＸ７６１０）であって良い。
円筒形遮熱材３０は、反応管２５を覆うように設けられている。遮熱材３０は、鏡面仕上げの内側表面を有する。鏡面仕上げの内側表面は、主ヒーター２０、下部ヒーター６５、上部ヒーター１５及び排気パイプヒーター７０によって放出される放射熱の分散を抑制する。ヘリカル冷却水路（図示されていない）が、冷却媒体路として処理チャンバ１０の壁内に形成される。
真空排気システム８８は、真空ポンプ８６、トラップ８４及び自動圧力制御装置（ＡＰＣ）８２を有する。真空ポンプ８６はたとえば、最大２００００リットル／秒（以上）の排気速度での排気が可能なドライ真空ポンプを有して良い。処理中では、ガス注入システム９７のガス供給ライン４５を介してガスが処理チャンバ１０へ導入され、かつ処理圧力はＡＰＣ８２によって調節されて良い。トラップ８４は、処理チャンバ１０から未反応ルテニウムカルボニル先駆体材料及び副生成物を回収して良い。
処理監視システム９２は、リルタイムで処理を監視する能力を有するセンサ７５を有する。また処理監視システム９２は、たとえばＭＳ、ＦＴＩＲ分光計又はパーティクルカウンタを有して良い。制御装置９０は、マイクロプロセッサ、メモリ及びデジタルＩ／Ｏポートを有する。デジタルＩ／Ｏポートは、処理システム１からの出力を監視するのみならず、処理システム１の入力とやり取りし、かつ操作を行うのに十分な制御電圧を発生させる能力を有する。制御装置９０は、ガス注入システム９７、モーター２８、処理監視システム９２、ヒーター２０、ヒーター１５、ヒーター６５、ヒーター７０、及び真空排気システム８８と結合し、かつこれらと情報をやり取りする。制御装置９０は、デルコーポレーションから販売されているＤＥＬＬ ＰＲＥＣＩＳＩＯＮ ＷＯＲＫＳＴＡＴＩＯＮ６１０（商標）で実装されて良い。制御装置９０はまた、汎用コンピュータシステムで実装されても良い。その制御装置は、基板処理装置に、コンピュータによる読み取りが可能な媒体から制御装置に格納されている１以上の命令に係る１以上のシーケンスを実行する制御装置９０に応答して、本発明に係る処理工程の一部又は全部を実行させる。コンピュータによる読み取りが可能な媒体又はメモリは、本発明の教示に従ってプログラミングされた命令を保持し、かつ本発明を実装するのに必要なデータ構造、テーブル、レコード又は他のデータを有する。
コンピュータによる読み取りが可能な媒体の例には、コンパクトディスク（たとえばＣＤ−ＲＯＭ）若しくは他の光学式媒体、ハードディスク、フロッピーディスク、テープ、磁気光学ディスク、ＰＲＯＭｓ（ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュＥＰＲＯＭ）、ＤＲＡＭ、ＳＲＡＭ、ＳＤＲＡＭ若しくは他の磁気媒体、パンチカード、紙テープ若しくは穴のパターンを有する他の物理媒体、又は搬送波（後述）若しくはコンピュータによる読み取りが可能な他の媒体がある。
制御装置９０は、処理システム１に対して局所的に設置されても良いし、又はインターネット又はイントラネットを介して処理システム１に対して離れた場所に設置されても良い。よって制御装置９０は、直接接続、イントラネット、インターネット及びワイヤレス接続のうちの少なくとも１を用いることによって処理システム１とのデータのやり取りをして良い。制御装置９０は、たとえば顧客側（つまりデバイスメーカー等）のイントラネットと結合して良いし、又はたとえば売り手側（つまり装置製造者等）のイントラネットと結合しても良い。さらに別なコンピュータ（つまり制御装置、サーバー等）が、たとえば制御装置とアクセスすることで、直接接続、イントラネット及びインターネットのうちの少なくとも１を介してデータのやり取りをして良い。
本発明を実施するのに特定ハードウエアについての多くの変化型を用いることが可能であり、かつこれらの変化型は当業者にはすぐに思いつくので、図１に図示されているバッチ型の処理システム１は、例示目的でのみ図示されている。図１のプロセスシステム１はたとえば、２００ｍｍ基板、３００ｍｍ基板、又はそれ以上の大きさの基板というような如何なる大きさの基板をも処理して良い。さらに処理システム１は、最大で約２００以上の基板を同時に処理して良い。あるいはその代わりに、処理システムは、最大で約２５の基板を同時に処理しても良い。たとえばシリコンウエハのような半導体基板に加えて、基板は、たとえばＬＣＤ基板、ガラス基板、又は化合物半導体基板を有しても良い。
本発明者らは、処理前に基板から酸化膜及び他の不純物を除去するために実行される、９００℃よりも高温である従来の水素アニーリングは、現在又は未来の熱蓄積に関する要求を満たさないと考えた。よって小さな熱蓄積が求められる先端素子プロセスとの相性の良い、酸化膜を除去する低温処理が必要である。プラズマ源を利用するプラズマ処理が、低温で酸化膜を除去するのに用いることが可能な一方で、そのようなプラズマ処理はまた基板に損傷を起こしてしまう恐れがある。本発明者らは、この損傷は、プラズマ環境中の高エネルギー種（たとえばイオン及び電子）が基板と衝突することで生じると考えた。なぜなら基板は、プラズマの直接視野にあるからである。それに加えて、基板温度がたとえば約９００℃よりも高温というように高すぎる場合には、プラズマ処理の結果、基板材料（たとえばシリコン）の損傷又はエッチングが生じうる。
本発明者らは、処理（たとえば基板上にシリコン含有膜を成膜するような）前に基板から酸化膜を除去することに関連する上述の問題を解決することは、処理チャンバと結合するリモートプラズマ源内で水素含有ガスを励起し、かつ励起した水素含有ガスに基板を曝露することによって解決されると考えた。ここでリモートプラズマ源は、処理チャンバ内の被処理基板には直接視野にない。この構成は、基板への損傷を減少させながら、９００℃よりも低温での低温プラズマ処理を供することが可能である。たとえば特許文献２では、リモートプラズマ源が自然酸化膜を除去するのに用いることが可能であることが示唆されているが、この参考文献はリモートプラズマを実装することで、酸化物除去工程が、その後に行われる処理工程と同一の温度で実行可能にしている。この制約が処理システムの処理能力を改善させるかもしれないが、本発明者らは、処理結果を最適化させるため、各異なる工程が各異なる温度で実行できることが望ましい場合がよくあることを認識していた。
この認識に基づき、本発明の実施例は、第１基板温度での酸化膜の除去に続いて、基板温度を異なる温度に維持し、基板をシリコン含有ガスに曝露することによって、シリコン含有膜を基板上に成膜する。よって本発明の酸化膜除去工程は、他の処理工程の処理温度に基づく制約を受けない。一の実施例では、シリコン含有膜は、第１基板温度よりも高温である第２基板温度の基板上に成膜される。それにより、素子製造にとって十分な成膜速度が実現され、かつ成膜されたシリコン含有膜が所望の材料特性を有することが確かめられた。所望の材料特性とは例えば、結晶構造（つまりエピタキシャル成長したものか、多結晶か、又はアモルファスか）及び元素組成を有して良い。さらに第２基板温度は、基板の曝露されたシリコン含有表面上での選択成長、又は基板全体上での非選択（全体的）成長を行うために選択されて良い。基板上に新たな酸化膜が生成されるのを防止するため、基板を大気曝露せずに、シリコン含有膜は基板上に成膜される。
ここで図２Ａ及び図２Ｂを参照する。図２Ａは、本発明の実施例に従った、バッチ型の処理システム内での基板からの酸化物の除去及びその後に続いて行われるその基板上へのシリコン含有膜の成膜についてのフローチャートである。図２Ｂは、本発明の実施例に従った、基板からの酸化物の除去及びその後に続いて行われるその基板上へのシリコン含有膜の成膜についての処理時間の関数として基板温度を図示している。ここで図２Ａを参照すると、処理２００は、２１０で、上に酸化膜を有する基板をバッチ型処理システムの処理チャンバ内に供する工程を有する。基板はたとえば、シリコン基板、ゲルマニウム含有シリコン基板、ゲルマニウム基板又は化合物半導体基板のような半導体基板であって良い。また基板は、多数の能動素子及び／又は分離領域を有して良い。さらに基板は、ビア若しくは溝又はこれらの結合を有して良い。
２１０で処理チャンバ内に基板を供した後、図２Ｂに図示されているように、基板は、時間周期ｔ１中に第１基板温度Ｔ１に加熱される。一の実施例では、Ｔ１は、基板へのエッチングによる損傷のような処理に係る損傷を減少するため、約５００℃未満である。しかし当業者にとって明らかなように、熱の蓄積及び損傷の許容度は、それぞれの処理及び素子で変化する。よって本発明の目的では、Ｔ１は、従来の酸化物除去に用いられてきた約９００℃より低温で十分である。時間周期ｔ１は遷移段階であり、たとえば約２分から約１５分であって良い。しかしこれは本発明にとって必須ではない。
２１２では、処理チャンバに結合するリモートプラズマ源内で水素含有ガスが励起される。プラズマ源はたとえば、マイクロ波プラズマ源、高周波（ＲＦ）プラズマ源、又は光照射によって起動するプラズマ源を有して良い。本発明の実施例に従うと、水素含有ガスは水素（Ｈ２）であって良い。本発明の別な実施例に従うと、水素含有ガスはＨ２及び不活性ガスを有して良い。不活性ガスはたとえば、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、クリプトン（Ｋｒ）若しくはキセノン（Ｘｅ）又はこれら２以上の混合ガスを有して良い。本発明の一実施例に従うと、水素含有ガスはＨ２及びＡｒを有して良い。励起した水素ガスにＡｒガスを加えることで、プラズマ源下流の原子状水素の再結合が減少することで、水素含有ガスを含むガス流内の原子状水素の寿命が延びることが示された。よってより効率的な酸化物の除去を可能にするより高濃度の原子状水素に（複数の）基板は曝露される。
２１４では、時間周期ｔ２中に、約９００℃よりも低い第１基板温度Ｔ１の基板が励起した水素含有ガス流に曝露されることで、基板のシリコン含有表面から酸化膜が除去される。第１基板温度Ｔ１は、全体の熱蓄積を考慮して、及び／又は、基板材料若しくは基板材料上に形成された他の材料のエッチングのような損傷を最小にしながら効率的に基板から酸化膜を除去できるように選ばれて良い。たとえばより高温での熱蓄積が許容され、かつ基板エッチングが重要でなくなることで、Ｔ１は従来温度である９００℃に近づいて良い。しかし本発明に従ったリモートプラズマ源を用いて、基板へ到達する高エネルギー種の数を減少させることで、基板への損傷を最小にすることが可能である。本発明の実施例に従うと、第１基板温度は、約０℃よりも高温でかつ約５００℃よりも低温であるか、又は２００℃と３００℃との間であって良い。酸化物除去に係る処理条件には、処理チャンバ内で約１００Ｔｏｒｒ未満のガス圧力が含まれて良い。あるいはその代わりにガス圧力は、処理チャンバ内で約１０Ｔｏｒｒ未満であって良い。標準状態で約０．０１０リットル／分（ｓｌｍ）から約２０ｓｌｍのガス流速が、水素含有ガスに用いられて良い。
基板からの酸化膜除去に続き、２１６では、基板は、時間周期ｔ３中に、第１基板温度Ｔ１から第１基板温度Ｔ１とは異なる第２基板温度Ｔ２に加熱される。図２Ｂに図示された実施例では、第２温度は第１温度よりも高温である。一の実施例では、水素含有ガスは、時間周期ｔ３前又は時間周期ｔ３中に排気されることで、基板へのエッチングによる損傷が最小となる。時間周期ｔ３は遷移段階であり、その長さは、システム設計、及び、基板温度Ｔ１での酸化物除去工程と基板温度Ｔ２との処理温度差に依存して変化して良い。時間周期ｔ３はたとえば、約５分から約４５分であって良いが、これは本発明にとって必須ではない。本発明の実施例に従うと、第２基板温度Ｔ２は、約５００℃から約９００℃であって良い。本発明の別な実施例に従うと、第２基板温度Ｔ２は、約５５０℃から約７５０℃であって良い。本発明の一実施例では、第１処理温度Ｔ１が約２００℃から３００℃であるのに対し、第２処理温度Ｔ２が約５５０℃から７５０℃である。しかし本発明に従った処理温度が用いられて良い。
２１８では、第２基板温度Ｔ２の基板上にシリコン含有膜が成膜される。基板上に酸化膜を形成する恐れのある大気にシリコン含有表面を曝露せずに酸化膜を除去した後、基板上にシリコン含有膜が成膜される。本発明の実施例に従うと、たとえばＳｉＨ４、ＳｉＣｌ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２若しくはＳｉ２Ｃｌ６又はこれら２以上の混合ガスのようなシリコン含有ガスに基板を曝露させることによって、その基板上にシリコン含有膜が成膜される。本発明の実施例に従うと、シリコン含有膜は、たとえばＧｅＨ４、ＧｅＣｌ４、又はこれらの混合ガスのようなゲルマニウム含有ガスをさらに有して良い。シリコン含有膜は、たとえば図１のガス源９４のような非プラズマガス源からシリコン含有ガスを供することによって成膜されて良い。しかしプラズマ源９５によって励起される、図１のガス源９６のようなガス源からのガスが、成膜を補助するのに用いられて良い。時間周期ｔ４は成膜段階であり、一般的には所望の膜厚に依存する。約５００Å未満の膜厚である多くの用途については、時間周期ｔ４は約１時間未満であって良い。
所望の厚さを有するシリコン含有膜が基板上に成膜されたとき、シリコン含有ガスの流れが止まり、基板は時間周期ｔ５中に冷却されて良く、その後処理チャンバから取り出される。時間周期ｔ１及びｔ３同様に、時間周期ｔ５も遷移段階であって、その長さは可変であって良い。時間周期ｔ１は、たとえば約２分から約１５分であって良い。しかしこれは本発明にとって必須ではない。
当業者にとって明らかなように、フローチャート図２Ｂ中の各工程又は各段階は、１以上の独立した工程及び／又は操作を含んで良い。従って２１０、２１２、２１４、２１６及び２１８において５工程のみ列挙しているのは、本発明を５工程又は段階に限定するものと解してはならない。しかもそれぞれの代表的工程又は段階２１０、２１２、２１４、２１６及び２１８を、単一処理のみであると解してはならない。
図３Ａ−図３Ｃは、図２Ａのフローダイヤグラムに記述された処理に従って、基板から酸化物を除去した後に清浄基板上にシリコン含有膜を成膜する様子を概略的に図示している。図３Ａは、基板３１０を含む構造３００及び基板３１０上の酸化膜３２０を図示している。本発明の実施例に従うと、酸化膜３２０は自然酸化膜であって良い。基板３１０はたとえば、Ｓｉ、ＳｉＧｅ、ＳｉＧｅＣ、ＳｉＣ、ＳｉＮ、ＳｉＣＮ、又はＳｉＣＯを有して良い。基板３１０上に酸化膜３２０が存在しているために、適切なシリコン含有シード（核化）層の形成が阻害されることで、構造体３００上のシリコン成膜に影響が及ぼされる。
図３Ｂは、本発明の実施例に従った、基板３１０から酸化膜３２０が除去された後の構造３００を図示している。図３Ｃは、続いて基板３１０上にシリコン含有膜が成膜された後の構造体３００を図示している。膜３３０はたとえば、エピタキシャル成長したシリコン膜であって良い。このとき新たなシリコン膜３３０の成長によって、シリコン基板３１０の結晶格子が引き延ばされる。あるいはその代わりに、成膜された膜３３０はｐｏｌｙ−Ｓｉ膜又はアモルファスＳｉ膜であって良い。またあるいはその代わりに、成膜された膜３３０はＳｉＧｅ膜であって良い。
図４Ａ−図４Ｄは、本発明の実施例に従って、パターニング構造から酸化物を除去した後に続いてそのパターニング構造上にシリコン含有膜を成膜する様子を概略的に図示している。図４Ａは、基板４１０、パターニング膜４２０及び基板４１０上の開口部４３０中に成膜された酸化膜４４０を有するパターニング構造４００を図示している。開口部４３０はたとえば、ビア若しくは溝又はこれらの結合であって良い。パターニング構造４００は、素子作製に用いられる典型的な構造であって、シリコン基板４１０及びその上に存在するフォトリソグラフィによってパターニングされた酸化膜４２０を有して良い。
図４Ｂは、図２のフローダイヤグラムで記述された処理に従って、開口部４３０から酸化膜４４０を除去した後のパターニング構造４００を図示している。本発明の実施例に従うと、酸化膜は、バッチ型処理システムの処理チャンバ内に基板を供し、処理チャンバと操作可能なように結合するプラズマ源内で水素含有ガスを励起し、かつ約５００℃よりも低温の第１基板温度の基板を励起したガスに曝露することによって、基板のシリコン含有表面から除去される。
図４Ｃは、基板４１０の曝露部分上にシリコン含有膜４５０を選択的に堆積した後のパターニング構造４００を図示している。選択的に堆積された膜４５０はたとえば、シリコン基板４１０上に堆積されたエピタキシャル成長したシリコン膜であって良い。エピタキシャル成長したシリコン膜４５０はたとえば、図１に図示されたバッチ型処理システム１内において、たとえば基板温度約８００℃でＳｉ２Ｃｌ６を含む処理ガスを用いることによって、シリコン基板４１０の曝露部分上に選択的に堆積されて良い。あるいはその代わりに基板温度は約５５０℃から約７５０℃であって良い。ＨＣＤガスを用いたシリコン含有膜の成膜に関するさらなる詳細は特許文献１を参照のこと。
エピタキシャル成長したＳｉ含有膜４５０を選択的に堆積させることで、当業者にとって既知の方法を用いたパターニング膜の除去に続いて、隆起したエピタキシャル成長したシリコン含有膜４５０をシリコン基板４１０上に形成することが可能となる。一般的には、パターニング膜４２０は、酸化物マスク（たとえばＳｉＯ２）及び窒化物マスク（たとえばＳｉ３Ｎ４）のうちの少なくとも１を有して良い。エピタキシャル成長したＳｉ含有膜の選択成長は、隆起したソース及びドレイン領域を有する絶縁体上のシリコン（ＳＯＩ）素子の作製に用いられて良い。ＳＯＩ素子作製中、処理が、ソース及びドレイン領域で全シリコンを使い尽くすことで、別なシリコンがこれらの領域に必要となっても良い。このようなシリコンは、シリコン含有膜の選択エピタキシャル成長（ＳＥＧ）によって供されて良い。シリコン含有膜の選択成長によって、必要とされるフォトリソグラフィ及びエッチング工程の数を減少させることが可能である。これにより、全体的なコスト及び素子作製に含まれる複雑さを減少させることが可能である。
図４Ｄは、パターニング膜４００上にシリコン含有膜４６０を非選択的（全体的）に成長させた後のパターニング構造４００を図示している。本発明の一実施例に従うと、膜４６０はシリコン膜であって良い。シリコン膜４６０は、基板４１０及びパターニング膜４２０を有する材料の型によらず、ほぼ均一の厚さでパターニング構造４００上に成膜されて良い。一例では、シリコン膜４６０は、約５００℃以上の基板温度でＳｉ２Ｃｌ６を用いることによって、パターニング構造４００上に成膜されて良い。別な例では、Ｓｉ２Ｃｌ６及びＳｉＨ４を含む処理ガスが用いられて良い。当業者には明らかであるように、成膜されたシリコン含有膜の結晶構造は、基板温度、処理圧力及びガスの組成を含む処理条件の関数であって良い。
たとえ本発明のある典型的実施例のみが詳細に説明されたとしても、当業者は、本発明の新規な教示及び利点からほとんど逸脱することなく、多くの修正型が可能であることをすぐに理解する。従って多くの係る修正型は、本発明の技術的範囲内に含まれるものと解される。
Claims (23)
- 基板の処理方法であって：
上に酸化膜が形成されている前記基板を処理チャンバ内に供する工程；
前記処理チャンバと結合するリモートプラズマ源内で水素含有ガスを励起する工程；
５００℃よりも低温である第１基板温度の前記基板を前記の励起した水素含有ガス流に曝露することで前記基板から前記酸化膜を除去する工程；
前記基板を前記第１基板温度とは異なる第２基板温度に維持する工程；及び
前記基板が前記第２基板温度のまま、Si2Cl6を含むシリコン含有ガスに前記基板上を曝露することによって、前記基板上にシリコン含有膜を成膜する工程；
を有する方法。 - 前記水素含有ガスがＨ２ガスを有する、請求項１に記載の方法。
- 前記水素含有ガスが不活性ガスをさらに有する、請求項１に記載の方法。
- 前記不活性ガスが、Ａｒ、Ｈｅ、Ｎｅ、Ｋｒ若しくはＸｅ又はこれら２以上の混合ガスを有する、請求項３に記載の方法。
- 前記水素含有ガスの流速が、約０．０１０ｓｌｍから約２０ｓｌｍである、請求項１に記載の方法。
- 前記シリコン含有ガスが、ＳｉＨ４、ＳｉＣｌ４、Ｓｉ２Ｈ６、若しくはＳｉＨ２Ｃｌ２又はこれら２以上の混合ガスを有する、請求項１に記載の方法。
- 前記シリコン含有ガスは、ＧｅＨ４、ＧｅＣｌ４、又はこれらの混合ガスを含むゲルマニウム含有ガスをさらに有する、請求項７に記載の方法。
- 前記の曝露工程及び前記の成膜工程が、約１００Ｔｏｒｒ未満の処理チャンバ圧力で実行される、請求項１に記載の方法。
- 前記の曝露工程及び前記の成膜工程が、約１０Ｔｏｒｒ未満の処理チャンバ圧力で実行される、請求項１に記載の方法。
- 前記の基板を供する工程が、前記基板をバッチ処理チャンバ内に供する工程を有する、請求項１に記載の方法。
- 前記基板がシリコン含有膜材料を有する、請求項１に記載の方法。
- 前記シリコン含有膜材料が、Ｓｉ、ＳｉＧｅ、ＳｉＧｅＣ、ＳｉＣ、ＳｉＮ、ＳｉＣＮ、又はＳｉＣＯを有する、請求項１１に記載の方法。
- 前記シリコン含有膜が、多結晶Ｓｉ、アモルファスＳｉ、エピタキシャル成長Ｓｉ又はＳｉＧｅを有する、請求項１に記載の方法。
- 前記第１基板温度が約２００℃から約３００℃である、請求項１に記載の方法。
- 前記第２基板温度が約５００℃から約９００℃である、請求項１に記載の方法。
- 前記第２基板温度が約５５０℃から約７５０℃である、請求項１に記載の方法。
- 前記基板が、１以上のビア若しくは溝又はこれらの結合を有するパターニング基板を有する、請求項１に記載の方法。
- 前記シリコン含有膜が、前記基板の曝露されたシリコン含有表面上に選択的に形成される、請求項１に記載の方法。
- 前記シリコン含有膜が、前記基板上に非選択的に形成される、請求項１に記載の方法。
- 前記励起工程が、前記基板の直接視野内に存在しないリモートプラズマ源内で水素含有ガスを励起する工程を有する、請求項１に記載の方法。
- 前記基板を曝露する工程と前記シリコン含有膜を成膜する工程との間の期間、前記基板を大気に曝露しない工程をさらに有する、請求項１に記載の方法。
- 基板上にシリコン含有膜を成膜する方法であって：
バッチ処理チャンバ内に複数のシリコン含有基板を供する工程であって、該シリコン含有基板の各々は酸化物含有マスク又は窒化物含有マスクのうちの少なくとも1つを上に有し、それにより前記シリコン含有基板の曝露表面は前記マスクを介して曝露され、前記曝露表面は酸化膜を上に有する、工程；
前記バッチ処理チャンバと結合するリモートプラズマ源内で水素含有ガスを励起する工程；
前記複数のシリコン含有基板を、前記の励起された水素含有ガス流に、約５００℃よりも低温の第１基板温度で曝露して、前記複数のシリコン含有基板の各々から前記酸化膜を除去する、工程；
前記複数のシリコン含有基板の温度を、少なくとも５００℃である第２基板温度へ昇温する工程；及び
前記複数のシリコン含有基板を、Si２Cl6を含む処理ガスへ曝露することによって、前記複数のシリコン含有基板の各々の曝露表面上にシリコン含有膜を選択的に成膜する工程；
を有する方法。 - 基板上にシリコン含有膜を成膜する方法であって：
バッチ処理チャンバ内に複数のシリコン含有基板を供する工程であって、該シリコン含有基板の各々は酸化物含有マスク又は窒化物含有マスクのうちの少なくとも1つを上に有し、それにより前記シリコン含有基板の曝露表面は前記マスクを介して曝露され、前記曝露表面は酸化膜を上に有する、工程；
前記バッチ処理チャンバと結合するリモートプラズマ源内で水素含有ガスを励起する工程；
前記複数のシリコン含有基板を、前記の励起された水素含有ガス流に、約５００℃よりも低温の第１基板温度で曝露して、前記複数のシリコン含有基板の各々から前記酸化膜を除去する、工程；
前記複数のシリコン含有基板の温度を、少なくとも５００℃である第２基板温度へ昇温する工程；及び
前記複数のシリコン含有基板を、Si２Cl6を含む処理ガスへ曝露することによって、前記複数のシリコン含有基板の各々の曝露表面上にシリコン含有膜を非選択的に成膜する工程；
を有する方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/094,462 | 2005-03-31 | ||
| US11/094,462 US7524769B2 (en) | 2005-03-31 | 2005-03-31 | Method and system for removing an oxide from a substrate |
| PCT/US2006/010536 WO2006104819A2 (en) | 2005-03-31 | 2006-03-23 | A method and system for removing an oxide from a substrate |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2008538161A JP2008538161A (ja) | 2008-10-09 |
| JP2008538161A5 JP2008538161A5 (ja) | 2009-04-30 |
| JP5015134B2 true JP5015134B2 (ja) | 2012-08-29 |
Family
ID=37053915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008504164A Active JP5015134B2 (ja) | 2005-03-31 | 2006-03-23 | 基板から酸化物を除去する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7524769B2 (ja) |
| JP (1) | JP5015134B2 (ja) |
| KR (1) | KR101238152B1 (ja) |
| CN (1) | CN101151712A (ja) |
| WO (1) | WO2006104819A2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080153266A1 (en) * | 2006-12-21 | 2008-06-26 | Interuniversitair Microeletronica Centrum (Imec) Vzw | Method to improve the selective epitaxial growth (seg) process |
| US20080242062A1 (en) * | 2007-03-31 | 2008-10-02 | Lucent Technologies Inc. | Fabrication of diverse structures on a common substrate through the use of non-selective area growth techniques |
| CN102326229B (zh) * | 2009-03-05 | 2014-03-12 | 应用材料公司 | 沉积具有低界面污染的层的方法 |
| US8852674B2 (en) * | 2010-11-12 | 2014-10-07 | Applied Materials, Inc. | Method for segregating the alloying elements and reducing the residue resistivity of copper alloy layers |
| US20120312326A1 (en) * | 2011-06-10 | 2012-12-13 | Applied Materials, Inc. | Methods for cleaning a surface of a substrate using a hot wire chemical vapor deposition (hwcvd) chamber |
| US20140011339A1 (en) * | 2012-07-06 | 2014-01-09 | Applied Materials, Inc. | Method for removing native oxide and residue from a germanium or iii-v group containing surface |
| KR102245729B1 (ko) * | 2013-08-09 | 2021-04-28 | 어플라이드 머티어리얼스, 인코포레이티드 | 에피택셜 성장 이전에 기판 표면을 사전 세정하기 위한 방법 및 장치 |
| SG11201602316PA (en) | 2013-09-25 | 2016-05-30 | Ev Group E Thallner Gmbh | Apparatus and method for bonding substrates |
| US9735009B2 (en) * | 2014-09-15 | 2017-08-15 | Applied Materials, Inc. | Pre-clean of silicon germanium for pre-metal contact at source and drain and pre-high K at channel |
| US9653291B2 (en) | 2014-11-13 | 2017-05-16 | Applied Materials, Inc. | Method for removing native oxide and residue from a III-V group containing surface |
| US20170018427A1 (en) * | 2015-07-15 | 2017-01-19 | Applied Materials, Inc. | Method of selective epitaxy |
| US9972511B2 (en) | 2015-10-01 | 2018-05-15 | Applied Materials, Inc. | Substrate processing apparatus and methods |
| CN107723790B (zh) * | 2016-08-12 | 2020-07-07 | 上海新昇半导体科技有限公司 | 一种外延设备、设备制作方法及外延方法 |
| US20220108888A1 (en) * | 2020-10-04 | 2022-04-07 | Applied Materials, Inc. | Selective Deposition of Germanium |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5089441A (en) * | 1990-04-16 | 1992-02-18 | Texas Instruments Incorporated | Low-temperature in-situ dry cleaning process for semiconductor wafers |
| JPH04336426A (ja) * | 1991-05-14 | 1992-11-24 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH05217921A (ja) * | 1991-09-13 | 1993-08-27 | Motorola Inc | 材料膜のエピタキシアル成長を行うための温度制御された処理 |
| US5352636A (en) * | 1992-01-16 | 1994-10-04 | Applied Materials, Inc. | In situ method for cleaning silicon surface and forming layer thereon in same chamber |
| JPH05259091A (ja) * | 1992-03-13 | 1993-10-08 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0697140A (ja) * | 1992-09-14 | 1994-04-08 | Toshiba Corp | 半導体基板処理方法 |
| US5510277A (en) | 1994-06-29 | 1996-04-23 | At&T Corp. | Surface treatment for silicon substrates |
| JP3533583B2 (ja) | 1994-07-25 | 2004-05-31 | 富士通株式会社 | 水素プラズマダウンフロー装置の洗浄方法 |
| US7053002B2 (en) * | 1998-12-04 | 2006-05-30 | Applied Materials, Inc | Plasma preclean with argon, helium, and hydrogen gases |
| US6365516B1 (en) | 2000-01-14 | 2002-04-02 | Advanced Micro Devices, Inc. | Advanced cobalt silicidation with in-situ hydrogen plasma clean |
| US6613695B2 (en) * | 2000-11-24 | 2003-09-02 | Asm America, Inc. | Surface preparation prior to deposition |
| JP4138269B2 (ja) | 2001-04-26 | 2008-08-27 | 株式会社日立国際電気 | 半導体製造装置 |
| JP2003229425A (ja) * | 2002-02-05 | 2003-08-15 | Hitachi Kokusai Electric Inc | 基板処理装置 |
-
2005
- 2005-03-31 US US11/094,462 patent/US7524769B2/en active Active
-
2006
- 2006-03-23 JP JP2008504164A patent/JP5015134B2/ja active Active
- 2006-03-23 CN CNA2006800108240A patent/CN101151712A/zh active Pending
- 2006-03-23 WO PCT/US2006/010536 patent/WO2006104819A2/en active Application Filing
- 2006-03-23 KR KR1020077024257A patent/KR101238152B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| WO2006104819A2 (en) | 2006-10-05 |
| KR20080002855A (ko) | 2008-01-04 |
| WO2006104819A3 (en) | 2007-08-16 |
| KR101238152B1 (ko) | 2013-02-28 |
| US7524769B2 (en) | 2009-04-28 |
| JP2008538161A (ja) | 2008-10-09 |
| US20060228900A1 (en) | 2006-10-12 |
| CN101151712A (zh) | 2008-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5015134B2 (ja) | 基板から酸化物を除去する方法 | |
| US10837122B2 (en) | Method and apparatus for precleaning a substrate surface prior to epitaxial growth | |
| US7501349B2 (en) | Sequential oxide removal using fluorine and hydrogen | |
| JP5219815B2 (ja) | 引張応力を有するシリコン酸窒化膜を形成する方法 | |
| JP2009505419A (ja) | Ｓｉ含有膜を成膜する連続的成膜処理方法 | |
| US8309440B2 (en) | Method and apparatus for cleaning a substrate surface | |
| EP0335313A2 (en) | Method of manufacturing semiconductor device and apparatus for use in practicing the method | |
| US20060156970A1 (en) | Methods for in-situ cleaning of semiconductor substrates and methods of semiconductor device fabrication employing the same | |
| US20070039924A1 (en) | Low-temperature oxide removal using fluorine | |
| US7405140B2 (en) | Low temperature formation of patterned epitaxial Si containing films | |
| JPH11204517A (ja) | シリコン酸化膜の形成方法、及びシリコン酸化膜形成装置 | |
| JP7231120B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JPH07130668A (ja) | 半導体膜形成方法及び薄膜半導体装置の製造方法と、基板熱処理方法及び化学気相堆積方法 | |
| JP2007073637A (ja) | 成膜方法および半導体装置の製造方法 | |
| JP2003178990A (ja) | 基板熱処理方法、半導体装置の製造方法、化学気相堆積方法及ディスプレイ | |
| TW202418355A (zh) | Cvd浸泡製程的氧化阻障層 | |
| KR100942146B1 (ko) | 펄스 가스 유동 증착방법, 그 장치 및 이를 이용한에피택셜 웨이퍼의 제작 방법 | |
| JPH04124814A (ja) | Ｓｏｉ基板の作製方法 | |
| JP2002118064A (ja) | 半導体の低温化結晶成長法 | |
| JP2006120734A (ja) | 成膜方法及び成膜装置並びに記憶媒体 | |
| JPH0429369A (ja) | 半導体装置及びその製造方法 | |
| JP2001057340A (ja) | 半導体装置の製造方法および製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090310 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120606 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5015134 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |