JPH0697140A - 半導体基板処理方法 - Google Patents
半導体基板処理方法Info
- Publication number
- JPH0697140A JPH0697140A JP4270901A JP27090192A JPH0697140A JP H0697140 A JPH0697140 A JP H0697140A JP 4270901 A JP4270901 A JP 4270901A JP 27090192 A JP27090192 A JP 27090192A JP H0697140 A JPH0697140 A JP H0697140A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- heat treatment
- temperature
- oxide film
- treatment chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02046—Dry cleaning only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 半導体基板を、その表面に酸化膜が付着しな
いようにして熱処理する。 【構成】 本発明の半導体基板処理方法は、半導体基板
４を、１５０℃以下の温度とした熱処理室２へ搬入する
ステップと、その熱処理室２を２００℃前後の温度に昇
温して、前記半導体基板４に付着している水分を放出さ
せるステップと、前記熱処理室２内にエッチングガスを
導入して、前記半導体基板４表面の酸化膜のエッチング
を行うステップと、前記熱処理室２の温度を熱処理温度
まで昇温して、前記半導体基板４を熱処理するステップ
と、を備えるものとして構成される。
いようにして熱処理する。 【構成】 本発明の半導体基板処理方法は、半導体基板
４を、１５０℃以下の温度とした熱処理室２へ搬入する
ステップと、その熱処理室２を２００℃前後の温度に昇
温して、前記半導体基板４に付着している水分を放出さ
せるステップと、前記熱処理室２内にエッチングガスを
導入して、前記半導体基板４表面の酸化膜のエッチング
を行うステップと、前記熱処理室２の温度を熱処理温度
まで昇温して、前記半導体基板４を熱処理するステップ
と、を備えるものとして構成される。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板処理方法に
関し、特に、半導体基板を熱処理装置に出し入れする場
合並びに熱処理装置内部で熱処理する場合に、半導体基
板上に酸化膜が成長するのを抑制し、また成長した酸化
膜を除去するようにした半導体基板処理方法に関する。
関し、特に、半導体基板を熱処理装置に出し入れする場
合並びに熱処理装置内部で熱処理する場合に、半導体基
板上に酸化膜が成長するのを抑制し、また成長した酸化
膜を除去するようにした半導体基板処理方法に関する。
【０００２】
【従来の技術】従来、一般に、半導体基板を熱処理装置
に出し入れする場合に、半導体基板表面に酸化膜が成長
するのを抑制するための機構が設けられていた。例え
ば、熱処理装置への半導体基板の出し入れ領域を外気と
隔離し、この領域の雰囲気を真空に引いた後に、熱処理
装置への半導体基板の出し入れを行うようにしていた。
その結果、外気の混入による半導体基板表面の酸化膜の
成長は抑制される。
に出し入れする場合に、半導体基板表面に酸化膜が成長
するのを抑制するための機構が設けられていた。例え
ば、熱処理装置への半導体基板の出し入れ領域を外気と
隔離し、この領域の雰囲気を真空に引いた後に、熱処理
装置への半導体基板の出し入れを行うようにしていた。
その結果、外気の混入による半導体基板表面の酸化膜の
成長は抑制される。
【０００３】
【発明が解決しようとする課題】上記の構成によれば、
外気の混入による半導体基板上への酸化膜の成長は、抑
制できる。しかし、半導体基板がもともと吸着している
水分による酸化膜の成長は抑制できない。また、半導体
基板の酸化膜除去処理を行った後、熱処理装置に半導体
基板を挿入するまでの間に形成された酸化膜の除去はで
きない。
外気の混入による半導体基板上への酸化膜の成長は、抑
制できる。しかし、半導体基板がもともと吸着している
水分による酸化膜の成長は抑制できない。また、半導体
基板の酸化膜除去処理を行った後、熱処理装置に半導体
基板を挿入するまでの間に形成された酸化膜の除去はで
きない。
【０００４】本発明は、上記に鑑みてなされたもので、
その目的は、半導体基板の表面に酸化膜被着のない状態
で熱処理を行うことを可能とした半導体基板処理方法を
提供することにある。
その目的は、半導体基板の表面に酸化膜被着のない状態
で熱処理を行うことを可能とした半導体基板処理方法を
提供することにある。
【０００５】
【課題を解決するための手段】本発明の第１の半導体基
板処理方法は、半導体基板を、１５０℃以下の温度とし
た熱処理室へ搬入するステップと、その熱処理室を２０
０℃前後の温度に昇温して、前記半導体基板に付着して
いる水分を放出させるステップと、前記熱処理室内にエ
ッチングガスを導入して、前記半導体基板表面の酸化膜
のエッチングを行うステップと、前記熱処理室の温度を
熱処理温度まで昇温して、前記半導体基板を熱処理する
ステップと、を備えるものとして構成される。
板処理方法は、半導体基板を、１５０℃以下の温度とし
た熱処理室へ搬入するステップと、その熱処理室を２０
０℃前後の温度に昇温して、前記半導体基板に付着して
いる水分を放出させるステップと、前記熱処理室内にエ
ッチングガスを導入して、前記半導体基板表面の酸化膜
のエッチングを行うステップと、前記熱処理室の温度を
熱処理温度まで昇温して、前記半導体基板を熱処理する
ステップと、を備えるものとして構成される。
【０００６】本発明の第２の方法は、前記第１の方法に
おいて、前記エッチングを行うステップでは、前記エッ
チングガスとして微量の水分を含むフッ化水素ガスを用
いて前記酸化膜のエッチングを行うものとして構成され
る。
おいて、前記エッチングを行うステップでは、前記エッ
チングガスとして微量の水分を含むフッ化水素ガスを用
いて前記酸化膜のエッチングを行うものとして構成され
る。
【０００７】本発明の第３の方法は、前記第１又は第２
の方法において、前記熱処理を行うステップの後に、シ
リコンを含んだガスを導入して、前記半導体基板の表面
にポリシリコン層を形成する工程をさらに含むものとし
て構成される。
の方法において、前記熱処理を行うステップの後に、シ
リコンを含んだガスを導入して、前記半導体基板の表面
にポリシリコン層を形成する工程をさらに含むものとし
て構成される。
【０００８】本発明の第４の方法は、前記第１又は第２
の手法において、前記熱処理を行うステップの後に、シ
リコン及び窒素を含んだガスを導入して、前記半導体基
板の表面に窒化膜層を形成する工程をさらに含むものと
して構成される。
の手法において、前記熱処理を行うステップの後に、シ
リコン及び窒素を含んだガスを導入して、前記半導体基
板の表面に窒化膜層を形成する工程をさらに含むものと
して構成される。
【０００９】
【作用】半導体基板は比較的低温度の熱処理室に挿入さ
れる。これにより、基板表面上への酸化膜の成長は抑制
される。前記熱処理室を比較的高温度として一定時間保
持することにより、前記半導体基板から水分が除去され
る。熱処理室にエッチングガスを導入することにより、
前記半導体基板上に成長した酸化膜を除去する。この
後、前記熱処理室を高温度とし熱処理を行う。
れる。これにより、基板表面上への酸化膜の成長は抑制
される。前記熱処理室を比較的高温度として一定時間保
持することにより、前記半導体基板から水分が除去され
る。熱処理室にエッチングガスを導入することにより、
前記半導体基板上に成長した酸化膜を除去する。この
後、前記熱処理室を高温度とし熱処理を行う。
【００１０】
【実施例】以下、図面を参照しながらこの発明の実施例
を説明する。
を説明する。
【００１１】図１は本発明の一実施例に係る半導体基板
処理方法を実施するための熱処理装置の概略構成図であ
る。特に、減圧下で、ポリシリコンの形成を行う熱処理
装置を例示するものである。図１に示すように、反応管
２がヒータ１に囲まれて熱処理部を構成している。半導
体基板４は、これを保持する半導体基板保持ボート３に
搭載された状態で、反応管２の中に挿入される。基板４
はこの管２中で熱処理され、ポリシリコンが形成され
る。熱処理温度を５００℃以下の温度とした場合におい
て、反応管２内部の温度を、１０℃／分以上のレートで
降温させる。このために、空冷式の強制空冷装置８が取
り付けられている。この装置８は、冷却した空気を、ヒ
ータ１と反応管２の間を強制的に通過させ、反応管２内
部の冷却を行う。フランジ５には、ガス排気口６が設け
られている。この排気口６を介して、排気ポンプ１０に
より反応管２内部を真空に引く。一方、シリンダーキャ
ビネット９に接続されるドーピングユニット７は、
Ｎ２、ＳｉＨ４、５％ＨＦなどのガスを調合し、シラン
ガスノズルＡ、フッ化水素ガスノズルＢを通じて、反応
管２内に処理用のガスを供給する。反応管２内部に半導
体基板４を挿入した後に、半導体基板４上に被着してい
る酸化膜を除去するため、微量の水分、例えば、３００
０ppm 以下の水分を含むフッ化水素ガスが、ドーピング
ユニット７で調合され、フッ化水素ガスノズルＢを通じ
て、反応管２内部に供給される。
処理方法を実施するための熱処理装置の概略構成図であ
る。特に、減圧下で、ポリシリコンの形成を行う熱処理
装置を例示するものである。図１に示すように、反応管
２がヒータ１に囲まれて熱処理部を構成している。半導
体基板４は、これを保持する半導体基板保持ボート３に
搭載された状態で、反応管２の中に挿入される。基板４
はこの管２中で熱処理され、ポリシリコンが形成され
る。熱処理温度を５００℃以下の温度とした場合におい
て、反応管２内部の温度を、１０℃／分以上のレートで
降温させる。このために、空冷式の強制空冷装置８が取
り付けられている。この装置８は、冷却した空気を、ヒ
ータ１と反応管２の間を強制的に通過させ、反応管２内
部の冷却を行う。フランジ５には、ガス排気口６が設け
られている。この排気口６を介して、排気ポンプ１０に
より反応管２内部を真空に引く。一方、シリンダーキャ
ビネット９に接続されるドーピングユニット７は、
Ｎ２、ＳｉＨ４、５％ＨＦなどのガスを調合し、シラン
ガスノズルＡ、フッ化水素ガスノズルＢを通じて、反応
管２内に処理用のガスを供給する。反応管２内部に半導
体基板４を挿入した後に、半導体基板４上に被着してい
る酸化膜を除去するため、微量の水分、例えば、３００
０ppm 以下の水分を含むフッ化水素ガスが、ドーピング
ユニット７で調合され、フッ化水素ガスノズルＢを通じ
て、反応管２内部に供給される。
【００１２】以上のような構成において、次にその動作
を説明する。
を説明する。
【００１３】先ず、ヒータ１により反応管２内部の温度
を１００℃とする。この後、半導体基板保持ボート３に
保持されている半導体基板４を、反応管２内部に挿入す
る。その後、フランジ５に開口したガス排気口６から排
気して、反応管２内部を１mmTorrまで真空に引く。反応
管２内部の温度を、２０℃／分の速度で、２００℃まで
上げる。この温度で３０分間保持する。これにより、半
導体基板４表面に吸着されている水分を放出させる。そ
の後、強制空冷装置８を動作させて、１５℃／分の速度
で、５０℃まで反応管２内部の温度を降下させる。引き
続いて、２０００ppm の水分を含む５％ＨＦ（ベースガ
スが窒素の５％フッ化水素ガス）を、ドーピングユニッ
ト７から、フッ化水素ガスノズルＢを経て、反応管２内
部に導入する。これにより、酸化膜の除去を行う。この
後、再度反応管２内部を、１mmTorrまで真空に引き、２
０℃／分で６２５℃まで昇温する。昇温後に温度が安定
した状態になってから、ドーピングユニット７から、シ
ランガスノズルＡを通じて、ＳｉＨ４（シランガス）を
１３０sccm程流す。これにより、半導体基板４へのポリ
シリコン膜の形成を行う。反応管２内部を、再度、強制
空冷装置８により、１５℃／分の速度で、１００℃まで
冷却する。然る後、半導体基板４を反応管２から取り出
すことにより、半導体基板４の熱処理を終了する。
を１００℃とする。この後、半導体基板保持ボート３に
保持されている半導体基板４を、反応管２内部に挿入す
る。その後、フランジ５に開口したガス排気口６から排
気して、反応管２内部を１mmTorrまで真空に引く。反応
管２内部の温度を、２０℃／分の速度で、２００℃まで
上げる。この温度で３０分間保持する。これにより、半
導体基板４表面に吸着されている水分を放出させる。そ
の後、強制空冷装置８を動作させて、１５℃／分の速度
で、５０℃まで反応管２内部の温度を降下させる。引き
続いて、２０００ppm の水分を含む５％ＨＦ（ベースガ
スが窒素の５％フッ化水素ガス）を、ドーピングユニッ
ト７から、フッ化水素ガスノズルＢを経て、反応管２内
部に導入する。これにより、酸化膜の除去を行う。この
後、再度反応管２内部を、１mmTorrまで真空に引き、２
０℃／分で６２５℃まで昇温する。昇温後に温度が安定
した状態になってから、ドーピングユニット７から、シ
ランガスノズルＡを通じて、ＳｉＨ４（シランガス）を
１３０sccm程流す。これにより、半導体基板４へのポリ
シリコン膜の形成を行う。反応管２内部を、再度、強制
空冷装置８により、１５℃／分の速度で、１００℃まで
冷却する。然る後、半導体基板４を反応管２から取り出
すことにより、半導体基板４の熱処理を終了する。
【００１４】以上のような処理を行った上で形成したポ
リシリコンに、ドース量が１．２Ｅ１６cm-2、加速電圧
５０keV で、Ａｓを、イオン注入する。これにより、ｎ
ｐｎトランジスタのエミッタ領域を形成する。そのｎｐ
ｎトランジスタのエミッタ抵抗を形成する。このように
したトランジスタを、従来の方法で形成したｐｎｐトラ
ンジスタのものと比較する。両者のエミッタサイズとエ
ミッタ抵抗の関係を、図２に示す。図２では、横軸がエ
ミッタ長（μｍ）、縦軸がエミッタ抵抗（Ω）である。
エミッタ幅は０．５μｍで一定とする。図２からも明ら
かなように、本発明の方法により形成したポリシリコン
を用いてエミッタ部を形成すると、エミッタ長２μｍで
見ると、エミッタ抵抗が従来に比べて約１／３になって
いることが判かる。また、両者のエミッタ部の断面を高
分解能の透過型電子顕微鏡で見る。これらを図３、図４
の図面付図写真に示す。同図４は実施例の方法で形成し
たポリシリコン。図３は従来方法によるポリシリコンを
示す。後者では、ポリシリコンと半導体基板の界面での
酸化膜の成長はない。図３の従来の方法で形成したもの
には、１０程度の酸化膜領域があることが判る。
リシリコンに、ドース量が１．２Ｅ１６cm-2、加速電圧
５０keV で、Ａｓを、イオン注入する。これにより、ｎ
ｐｎトランジスタのエミッタ領域を形成する。そのｎｐ
ｎトランジスタのエミッタ抵抗を形成する。このように
したトランジスタを、従来の方法で形成したｐｎｐトラ
ンジスタのものと比較する。両者のエミッタサイズとエ
ミッタ抵抗の関係を、図２に示す。図２では、横軸がエ
ミッタ長（μｍ）、縦軸がエミッタ抵抗（Ω）である。
エミッタ幅は０．５μｍで一定とする。図２からも明ら
かなように、本発明の方法により形成したポリシリコン
を用いてエミッタ部を形成すると、エミッタ長２μｍで
見ると、エミッタ抵抗が従来に比べて約１／３になって
いることが判かる。また、両者のエミッタ部の断面を高
分解能の透過型電子顕微鏡で見る。これらを図３、図４
の図面付図写真に示す。同図４は実施例の方法で形成し
たポリシリコン。図３は従来方法によるポリシリコンを
示す。後者では、ポリシリコンと半導体基板の界面での
酸化膜の成長はない。図３の従来の方法で形成したもの
には、１０程度の酸化膜領域があることが判る。
【００１５】前記シランガスに代えてシランガスとアン
モニアガス（窒素を含んだガス）を流して、窒化膜層を
形成することもできる。
モニアガス（窒素を含んだガス）を流して、窒化膜層を
形成することもできる。
【００１６】このように、本発明の方法によりポリシリ
コン層又は窒化膜層を形成した場合には、ポリシリコン
下に酸化膜の形成をなくすることができる。このため、
エミッタ抵抗の低いデバイスを形成することができる。
コン層又は窒化膜層を形成した場合には、ポリシリコン
下に酸化膜の形成をなくすることができる。このため、
エミッタ抵抗の低いデバイスを形成することができる。
【００１７】
【発明の効果】以上述べたように、本発明によれば、半
導体基板の酸化膜の成長抑制と酸化膜の除去を、比較的
短時間で達成でき、このため、効率的に高性能の半導体
基板を得ることができる。
導体基板の酸化膜の成長抑制と酸化膜の除去を、比較的
短時間で達成でき、このため、効率的に高性能の半導体
基板を得ることができる。
【図１】本発明の一実施例に係る半導体基板処理方法を
実施する熱処理装置の概略構成図である。
実施する熱処理装置の概略構成図である。
【図２】本実施例の半導体基板処理方法により得たｐｎ
ｐトランジスタのエミッタサイズとエミッタ抵抗の関係
を、従来方法で形成したもののそれと比較して示す説明
図である。
ｐトランジスタのエミッタサイズとエミッタ抵抗の関係
を、従来方法で形成したもののそれと比較して示す説明
図である。
【図３】従来方法により得た半導体基板におけるｐｎｐ
トランジスタのエミッタ部の断面の金属組織を示す高分
解能透過型電子顕微鏡写真である。
トランジスタのエミッタ部の断面の金属組織を示す高分
解能透過型電子顕微鏡写真である。
【図４】本発明の方法により得た半導体基板におけるｐ
ｎｐトランジスタの図３に対応する金属組織を示す顕微
鏡写真である。
ｎｐトランジスタの図３に対応する金属組織を示す顕微
鏡写真である。
１ ヒータ ２ 反応管 ３ 半導体基板保持ボート ４ 半導体基板 ５ フランジ ６ ガス排気口 ７ ドーピングユニット ８ 強制空冷装置 ９ シリンダーキャビネット １０ 排気ポンプ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１０月２３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】以上のような処理を行った上で形成したポ
リシリコンに、ドース量が１．２Ｅ１６ｃｍ−２、加速
電圧５０ｋｅＶで、Ａｓを、イオン注入する。これによ
り、ｎｐｎトランジスタのエミッタ領域を形成する。そ
のｎｐｎトランジスタのエミッタ抵抗を形成する。この
ようにしたトランジスタを、従来の方法で形成したｐｎ
ｐトランジスタのものと比較する。両者のエミッタサイ
ズとエミッタ抵抗の関係を、図２に示す。図２では、横
軸がエミッタ長（μｍ）、縦軸がエミッタ抵抗（Ω）で
ある。エミッタ幅は０．５μｍで一定とする。図２から
も明らかなように、本発明の方法により形成したポリシ
リコンを用いてエミッタ部を形成すると、エミッタ長２
μｍで見ると、エミッタ抵抗が従来に比べて約１／３に
なっていることが判かる。また、両者のエミッタ部の断
面を高分解能の透過型電子顕微鏡で見る。これらを図３
〜図６の写真に示す。同図４，６は実施例の方法で形成
したポリシリコン。図３は従来方法によるポリシリコン
を示す。後者では、ポリシリコンと半導体基板の界面で
の酸化膜の成長はない。図３，５の従来の方法で形成し
たものには、１０オングストローム程度の酸化膜領域が
あることが判る。
リシリコンに、ドース量が１．２Ｅ１６ｃｍ−２、加速
電圧５０ｋｅＶで、Ａｓを、イオン注入する。これによ
り、ｎｐｎトランジスタのエミッタ領域を形成する。そ
のｎｐｎトランジスタのエミッタ抵抗を形成する。この
ようにしたトランジスタを、従来の方法で形成したｐｎ
ｐトランジスタのものと比較する。両者のエミッタサイ
ズとエミッタ抵抗の関係を、図２に示す。図２では、横
軸がエミッタ長（μｍ）、縦軸がエミッタ抵抗（Ω）で
ある。エミッタ幅は０．５μｍで一定とする。図２から
も明らかなように、本発明の方法により形成したポリシ
リコンを用いてエミッタ部を形成すると、エミッタ長２
μｍで見ると、エミッタ抵抗が従来に比べて約１／３に
なっていることが判かる。また、両者のエミッタ部の断
面を高分解能の透過型電子顕微鏡で見る。これらを図３
〜図６の写真に示す。同図４，６は実施例の方法で形成
したポリシリコン。図３は従来方法によるポリシリコン
を示す。後者では、ポリシリコンと半導体基板の界面で
の酸化膜の成長はない。図３，５の従来の方法で形成し
たものには、１０オングストローム程度の酸化膜領域が
あることが判る。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明の一実施例に係る半導体基板処理方法を
実施する熱処理装置の概略構成図である。
実施する熱処理装置の概略構成図である。
【図２】本実施例の半導体基板処理方法により得たｐｎ
ｐトランジスタのエミッタサイズとエミッタ抵抗の関係
を、従来方法で形成したもののそれと比較して示す説明
図である。
ｐトランジスタのエミッタサイズとエミッタ抵抗の関係
を、従来方法で形成したもののそれと比較して示す説明
図である。
【図３】従来方法により得た半導体基板におけるｐｎｐ
トランジスタのエミッタ部の断面の金属組織を示す高分
解能透過型電子顕微鏡写真である。
トランジスタのエミッタ部の断面の金属組織を示す高分
解能透過型電子顕微鏡写真である。
【図４】本発明の方法により得た半導体基板におけるｐ
ｎｐトランジスタの図３に対応する金属組織を示す顕微
鏡写真である。
ｎｐトランジスタの図３に対応する金属組織を示す顕微
鏡写真である。
【図５】従来方法により得た半導体基板におけるｐｎｐ
トランジスタのエミッタ部の断面の金属組織を示す高分
解能透過型電子顕微鏡写真である。
トランジスタのエミッタ部の断面の金属組織を示す高分
解能透過型電子顕微鏡写真である。
【図６】本発明の方法により得た半導体基板におけるｐ
ｎｐトランジスタの図３に対応する金属組織を示す顕微
鏡写真である。
ｎｐトランジスタの図３に対応する金属組織を示す顕微
鏡写真である。
【符号の説明】 １ ヒータ ２ 反応管 ３ 半導体基板保持ボート ４ 半導体基板 ５ フランジ ６ ガス排気口 ７ ドーピングユニット ８ 強制空冷装置 ９ シリンダーキャビネット １０ 排気ポンプ
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】追加
【補正内容】
【図５】
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】追加
【補正内容】
【図６】
Claims (4)
- 【請求項１】半導体基板を、１５０℃以下の温度とした
熱処理室へ搬入するステップと、 その熱処理室を２００℃前後の温度に昇温して、前記半
導体基板に付着している水分を放出させるステップと、 前記熱処理室内にエッチングガスを導入して、前記半導
体基板表面の酸化膜のエッチングを行うステップと、 前記熱処理室の温度を熱処理温度まで昇温して、前記半
導体基板を熱処理するステップと、 を備える半導体基板の熱処理方法。 - 【請求項２】前記エッチングを行うステップでは、前記
エッチングガスとして微量の水分を含むフッ化水素ガス
を用いて前記酸化膜のエッチングを行う、請求項１記載
の方法。 - 【請求項３】前記熱処理を行うステップの後に、シリコ
ンを含んだガスを導入して、前記半導体基板の表面にポ
リシリコン層を形成する工程をさらに含む、請求項１又
は２記載の方法。 - 【請求項４】前記熱処理を行うステップの後に、シリコ
ン及び窒素を含んだガスを導入して、前記半導体基板の
表面に窒化膜層を形成する工程をさらに含む、請求項１
又は２記載の方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4270901A JPH0697140A (ja) | 1992-09-14 | 1992-09-14 | 半導体基板処理方法 |
| KR1019930018338A KR970008326B1 (ko) | 1992-09-14 | 1993-09-13 | 반도체 기판 처리 방법 |
| US08/120,436 US5380399A (en) | 1992-09-14 | 1993-09-14 | Method of treating semiconductor substrates |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4270901A JPH0697140A (ja) | 1992-09-14 | 1992-09-14 | 半導体基板処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697140A true JPH0697140A (ja) | 1994-04-08 |
Family
ID=17492564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4270901A Pending JPH0697140A (ja) | 1992-09-14 | 1992-09-14 | 半導体基板処理方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5380399A (ja) |
| JP (1) | JPH0697140A (ja) |
| KR (1) | KR970008326B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004095559A1 (ja) * | 2003-04-22 | 2004-11-04 | Tokyo Electron Limited | シリコン酸化膜の除去方法及び処理装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5913149A (en) * | 1992-12-31 | 1999-06-15 | Micron Technology, Inc. | Method for fabricating stacked layer silicon nitride for low leakage and high capacitance |
| US5489553A (en) * | 1995-05-25 | 1996-02-06 | Industrial Technology Research Institute | HF vapor surface treatment for the 03 teos gap filling deposition |
| US5735962A (en) * | 1996-01-11 | 1998-04-07 | S3 Service Support Specialties, Inc. | Silicon substrate cleaning method and apparatus |
| US5670431A (en) * | 1996-06-13 | 1997-09-23 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of forming an ultra thin dielectric film for a capacitor |
| JPH11288893A (ja) | 1998-04-03 | 1999-10-19 | Nec Corp | 半導体製造装置及び半導体装置の製造方法 |
| JP3330554B2 (ja) * | 1999-01-27 | 2002-09-30 | 松下電器産業株式会社 | エッチング方法 |
| US7524769B2 (en) * | 2005-03-31 | 2009-04-28 | Tokyo Electron Limited | Method and system for removing an oxide from a substrate |
| US10535538B2 (en) | 2017-01-26 | 2020-01-14 | Gary Hillman | System and method for heat treatment of substrates |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4981811A (en) * | 1990-04-12 | 1991-01-01 | At&T Bell Laboratories | Process for fabricating low defect polysilicon |
-
1992
- 1992-09-14 JP JP4270901A patent/JPH0697140A/ja active Pending
-
1993
- 1993-09-13 KR KR1019930018338A patent/KR970008326B1/ko not_active IP Right Cessation
- 1993-09-14 US US08/120,436 patent/US5380399A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004095559A1 (ja) * | 2003-04-22 | 2004-11-04 | Tokyo Electron Limited | シリコン酸化膜の除去方法及び処理装置 |
| US7611995B2 (en) | 2003-04-22 | 2009-11-03 | Tokyo Electron Limited | Method for removing silicon oxide film and processing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US5380399A (en) | 1995-01-10 |
| KR970008326B1 (ko) | 1997-05-23 |
| KR940007970A (ko) | 1994-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04218910A (ja) | 熱処理成膜方法 | |
| JPH0697140A (ja) | 半導体基板処理方法 | |
| KR950004387A (ko) | 고 용량 반도체 도펀트의 증착 및 산화 방법 | |
| US20080009143A1 (en) | Method of forming silicon oxide layer | |
| JP3207402B2 (ja) | 半導体用熱処理装置および半導体基板の熱処理方法 | |
| US5620932A (en) | Method of oxidizing a semiconductor wafer | |
| US6624095B1 (en) | Method for manufacturing a semiconductor device | |
| JPH1041241A (ja) | 半導体装置の製造方法 | |
| JPH11297689A (ja) | シリコン絶縁膜の熱処理方法並びに半導体装置の製造方法 | |
| JP3439580B2 (ja) | シリコン酸化膜の形成方法および形成装置 | |
| JPH02237025A (ja) | 半導体装置の製造方法 | |
| KR970006216B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| JP3177152B2 (ja) | 熱処理成膜方法 | |
| JPH0562961A (ja) | ウエハの洗浄方法 | |
| KR100312380B1 (ko) | 반도체소자의 평탄화 방법 | |
| JP3462368B2 (ja) | 半導体装置の製造装置および製造方法 | |
| JP2000124220A (ja) | 半導体装置の製造方法 | |
| JPS5857903B2 (ja) | トランジスタの表面安定化処理方法 | |
| JP3354947B2 (ja) | 半導体基板の製法 | |
| JPH06349801A (ja) | 表面処理方法 | |
| JPH0955379A (ja) | 半導体基板の処理方法及び半導体装置の製造方法 | |
| US20060148223A1 (en) | Wafer surface pre-treatment with hydrogen for gate oxide formation | |
| KR100334524B1 (ko) | 반도체소자의게이트산화막제조방법 | |
| JPH07193054A (ja) | 半導体装置の製造方法およびその製造装置 | |
| JPH11224860A (ja) | 化合物半導体の熱処理方法 |