JPH04218910A - 熱処理成膜方法 - Google Patents
熱処理成膜方法Info
- Publication number
- JPH04218910A JPH04218910A JP3080688A JP8068891A JPH04218910A JP H04218910 A JPH04218910 A JP H04218910A JP 3080688 A JP3080688 A JP 3080688A JP 8068891 A JP8068891 A JP 8068891A JP H04218910 A JPH04218910 A JP H04218910A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- heat treatment
- substrate
- reaction chamber
- film forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010438 heat treatment Methods 0.000 title claims abstract description 120
- 238000000034 method Methods 0.000 title claims abstract description 85
- 230000015572 biosynthetic process Effects 0.000 title abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 206
- 239000004065 semiconductor Substances 0.000 claims abstract description 73
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 53
- 229920005591 polysilicon Polymers 0.000 claims abstract description 53
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 27
- 239000010703 silicon Substances 0.000 claims abstract description 27
- 239000013078 crystal Substances 0.000 claims abstract description 14
- 230000007423 decrease Effects 0.000 claims abstract description 9
- 230000001590 oxidative effect Effects 0.000 claims abstract description 5
- 238000011068 loading method Methods 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 2
- 239000012298 atmosphere Substances 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 225
- 239000007789 gas Substances 0.000 description 39
- 239000012535 impurity Substances 0.000 description 34
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 18
- 238000010586 diagram Methods 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 12
- 238000004140 cleaning Methods 0.000 description 11
- 238000001816 cooling Methods 0.000 description 9
- 239000012495 reaction gas Substances 0.000 description 7
- 238000002128 reflection high energy electron diffraction Methods 0.000 description 7
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 5
- 239000011261 inert gas Substances 0.000 description 5
- 230000002265 prevention Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 3
- 108010083687 Ion Pumps Proteins 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 238000001179 sorption measurement Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 238000003917 TEM image Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000003749 cleanliness Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010348 incorporation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000002003 electron diffraction Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67115—Apparatus for thermal treatment mainly by radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/54—Apparatus specially adapted for continuous coating
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/10—Heating of the reaction chamber or the substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/906—Cleaning of wafer as interim step
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Mechanical Engineering (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Chemical Vapour Deposition (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体製造における熱
処理成膜装置及び熱処理成膜方法に関するもので、特に
半導体基板表面に酸化膜被着や不純物吸着等のない清浄
面の現われた状態で該表面に被膜を形成することが可能
な熱処理成膜装置及び熱処理成膜方法に係るものである
。
処理成膜装置及び熱処理成膜方法に関するもので、特に
半導体基板表面に酸化膜被着や不純物吸着等のない清浄
面の現われた状態で該表面に被膜を形成することが可能
な熱処理成膜装置及び熱処理成膜方法に係るものである
。
【０００２】
【従来の技術】半導体装置の製造においては、デバイス
の構成要素となるポリシリコン膜、酸化膜、窒化膜など
の薄膜を、熱処理装置やＣＶＤ装置等を使用して、半導
体基板上に形成する工程が多用されている。これらの工
程において、薄膜形成前の半導体基板面の清浄度は、製
品となったデバイスの特性及び信頼性に大きな影響を与
える場合が多い。
の構成要素となるポリシリコン膜、酸化膜、窒化膜など
の薄膜を、熱処理装置やＣＶＤ装置等を使用して、半導
体基板上に形成する工程が多用されている。これらの工
程において、薄膜形成前の半導体基板面の清浄度は、製
品となったデバイスの特性及び信頼性に大きな影響を与
える場合が多い。
【０００３】例えば小信号トランジスタでは、ベース領
域形成後、エミッタ部を開口し、ポリシリコン膜を被着
し、次にポリシリコン膜に不純物をイオン注入した後、
熱処理によって不純物を半導体基板中に拡散してエミッ
タ領域を形成する。減圧ＣＶＤ装置で基板上にポリシリ
コン膜を形成する場合の膜生成温度は約６００℃前後で
ある。このため従来技術では、半導体基板を成膜装置に
出し入れする際の反応室の温度も６００℃の状態を保っ
ている。したがって半導体基板は、高温で空気中にさら
されることになり、表面に０．００１〜０．００３μｍ
程度の酸化膜が形成される。このため、この上にポリシ
リコンを形成した後、不純物をイオン注入し、熱処理に
よって該不純物を半導体基板中に拡散しようとしたとき
、この酸化膜によって阻止されてしまう。したがって所
望の不純物濃度の拡散層が得られず、エミッタ抵抗も増
大する。
域形成後、エミッタ部を開口し、ポリシリコン膜を被着
し、次にポリシリコン膜に不純物をイオン注入した後、
熱処理によって不純物を半導体基板中に拡散してエミッ
タ領域を形成する。減圧ＣＶＤ装置で基板上にポリシリ
コン膜を形成する場合の膜生成温度は約６００℃前後で
ある。このため従来技術では、半導体基板を成膜装置に
出し入れする際の反応室の温度も６００℃の状態を保っ
ている。したがって半導体基板は、高温で空気中にさら
されることになり、表面に０．００１〜０．００３μｍ
程度の酸化膜が形成される。このため、この上にポリシ
リコンを形成した後、不純物をイオン注入し、熱処理に
よって該不純物を半導体基板中に拡散しようとしたとき
、この酸化膜によって阻止されてしまう。したがって所
望の不純物濃度の拡散層が得られず、エミッタ抵抗も増
大する。
【０００４】したがって、半導体基板上に被膜を形成す
る場合、清浄な基板面を得るため、物理的、化学的の各
種のウェーハ洗浄工程が行なわれるほか、工程と工程と
の間などにおけるウェーハの汚染に対しても注意がはら
われている。
る場合、清浄な基板面を得るため、物理的、化学的の各
種のウェーハ洗浄工程が行なわれるほか、工程と工程と
の間などにおけるウェーハの汚染に対しても注意がはら
われている。
【０００５】例えば半導体基板を熱処理装置やＣＶＤ装
置等へ出し入れする際、外気に触れて、基板上に酸化膜
が形成されることがある。この酸化膜の成長を抑制する
機構を備えた従来の熱処理装置においては、該装置内へ
の半導体基板出し入れ領域を、外気より隔離して、該領
域の雰囲気を真空に引いた後に、熱処理装置への半導体
基板の出し入れを行ない、外気の混入による半導体基板
上での酸化膜（自然酸化膜等）の成長を抑制していた。
置等へ出し入れする際、外気に触れて、基板上に酸化膜
が形成されることがある。この酸化膜の成長を抑制する
機構を備えた従来の熱処理装置においては、該装置内へ
の半導体基板出し入れ領域を、外気より隔離して、該領
域の雰囲気を真空に引いた後に、熱処理装置への半導体
基板の出し入れを行ない、外気の混入による半導体基板
上での酸化膜（自然酸化膜等）の成長を抑制していた。
【０００６】このような従来技術では、外気の混入に伴
う半導体基板上での酸化膜の成長は抑制できるが、半導
体基板に吸蔵されいている水分等の除去はできない。ま
た前工程で半導体基板表面の残存酸化膜や自然酸化膜を
除去した後から、熱処理装置に半導体基板を挿入するま
での間に形成された酸化膜、表面に吸着した不純物、さ
らに前記酸化膜除去処理時に、基板表面に吸着したフッ
素（Ｆ）等の不純物の除去はできない。
う半導体基板上での酸化膜の成長は抑制できるが、半導
体基板に吸蔵されいている水分等の除去はできない。ま
た前工程で半導体基板表面の残存酸化膜や自然酸化膜を
除去した後から、熱処理装置に半導体基板を挿入するま
での間に形成された酸化膜、表面に吸着した不純物、さ
らに前記酸化膜除去処理時に、基板表面に吸着したフッ
素（Ｆ）等の不純物の除去はできない。
【０００７】
【発明が解決しようとする課題】上記のように、半導体
基板上に被膜を形成する場合、基板表面の清浄度を良く
するため種々の手段が講じられているが、従来技術では
、自然酸化膜等の残存酸化膜や吸着または吸蔵不純物が
、成膜前の基板表面に存在し、半導体デバイスの特性及
び信頼性劣化の要因となっている。
基板上に被膜を形成する場合、基板表面の清浄度を良く
するため種々の手段が講じられているが、従来技術では
、自然酸化膜等の残存酸化膜や吸着または吸蔵不純物が
、成膜前の基板表面に存在し、半導体デバイスの特性及
び信頼性劣化の要因となっている。
【０００８】本発明は、上記課題にかんがみなされたも
ので、その目的は、半導体基板上に被膜を形成するとき
、基板表面に酸化膜被着や不純物吸着等のない清浄面の
現われた状態で、成膜を行なうことを可能とするととも
に基板の能動領域の不純物濃度プロファイルの変動を抑
えることのできる熱処理成膜装置及び熱処理成膜方法を
提供することであり、また他の目的は、半導体基板上に
ポリシリコン膜を形成する場合に、基板とポリシリコン
膜との間の自然酸化膜を減らすことにより、後工程で、
ポリシリコン膜中にドープされた不純物を、確実に基板
内に熱拡散させることを可能とする熱処理成膜方法を提
供することである。
ので、その目的は、半導体基板上に被膜を形成するとき
、基板表面に酸化膜被着や不純物吸着等のない清浄面の
現われた状態で、成膜を行なうことを可能とするととも
に基板の能動領域の不純物濃度プロファイルの変動を抑
えることのできる熱処理成膜装置及び熱処理成膜方法を
提供することであり、また他の目的は、半導体基板上に
ポリシリコン膜を形成する場合に、基板とポリシリコン
膜との間の自然酸化膜を減らすことにより、後工程で、
ポリシリコン膜中にドープされた不純物を、確実に基板
内に熱拡散させることを可能とする熱処理成膜方法を提
供することである。
【０００９】
【課題を解決するための手段】請求項１に係る熱処理成
膜装置は、（ａ）該装置の反応室の温度を１５０℃以下
に保った状態で該反応室に半導体基板を出し入れする手
段、例えばヒータ１を含む反応室２を冷却する手段２０
（図１参照）及び基板出し入れ機構等と、（ｂ）該反応
室の温度が５００℃ないし１００℃であるとき該反応室
の温度の昇降速度を毎分１０℃以上にすることができる
手段、例えばヒータ１及び前記冷却手段２０等と、（ｃ
）該反応室を真空度５×１０−５Ｐａ以下の真空状態に
保持する手段、例えばクライオポンプ１３、ターボ分子
ポンプ９等から成る排気手段及び反応室２と炉口フラン
ジ７との接続部１６からのリーク防止手段１７等とを、
具備することを特徴とするものである。
膜装置は、（ａ）該装置の反応室の温度を１５０℃以下
に保った状態で該反応室に半導体基板を出し入れする手
段、例えばヒータ１を含む反応室２を冷却する手段２０
（図１参照）及び基板出し入れ機構等と、（ｂ）該反応
室の温度が５００℃ないし１００℃であるとき該反応室
の温度の昇降速度を毎分１０℃以上にすることができる
手段、例えばヒータ１及び前記冷却手段２０等と、（ｃ
）該反応室を真空度５×１０−５Ｐａ以下の真空状態に
保持する手段、例えばクライオポンプ１３、ターボ分子
ポンプ９等から成る排気手段及び反応室２と炉口フラン
ジ７との接続部１６からのリーク防止手段１７等とを、
具備することを特徴とするものである。
【００１０】請求項２に係る熱処理成膜装置は、請求項
１記載の熱処理成膜装置に係る前記（ｃ）記載の手段と
、反応室の温度が５００℃ないし１００℃であるとき、
反応室の温度の下降速度を毎分１０℃以上にすることが
できる手段、例えば冷却手段２０等と、真空排気手段を
有するロードロック室（ｌｏａｄ−ｌｏｃｋ ｃｈａｍ
ｂｅｒ）とを具備する熱処理成膜装置（図２参照）であ
る。なおロードロック室は、反応室を大気中に解放しな
いで基板を出し入れすることを目的とし、バルブを介し
て反応室に連接された真空室または予備処理室である。
１記載の熱処理成膜装置に係る前記（ｃ）記載の手段と
、反応室の温度が５００℃ないし１００℃であるとき、
反応室の温度の下降速度を毎分１０℃以上にすることが
できる手段、例えば冷却手段２０等と、真空排気手段を
有するロードロック室（ｌｏａｄ−ｌｏｃｋ ｃｈａｍ
ｂｅｒ）とを具備する熱処理成膜装置（図２参照）であ
る。なおロードロック室は、反応室を大気中に解放しな
いで基板を出し入れすることを目的とし、バルブを介し
て反応室に連接された真空室または予備処理室である。
【００１１】請求項３に係る熱処理成膜装置は、還元性
ガス（例えばＨ２ を含むガス）または酸化膜を除去す
るガス（例えばＨＦガス等）を供給する手段をロードロ
ック室（図３参照）に付加した請求項２記載の熱処理成
膜装置である。
ガス（例えばＨ２ を含むガス）または酸化膜を除去す
るガス（例えばＨＦガス等）を供給する手段をロードロ
ック室（図３参照）に付加した請求項２記載の熱処理成
膜装置である。
【００１２】請求項４に係る熱処理成膜方法は、請求項
１記載の装置を使用する場合で、熱処理成膜装置の反応
室の温度を１５０℃以下に保った状態で、該反応室に半
導体基板をセットする工程と、該反応室を真空度５×１
０−５Ｐａ以下の真空状態に保持して、前記半導体基板
の温度を該基板主面の清浄面が現われる所定温度に上げ
る工程（清浄化熱処理と略記することがある）と、この
清浄面が現われた半導体基板の前記温度を、成膜する温
度まで下げ、該基板面に被膜を形成する工程とを、含む
ことを特徴とするものである。
１記載の装置を使用する場合で、熱処理成膜装置の反応
室の温度を１５０℃以下に保った状態で、該反応室に半
導体基板をセットする工程と、該反応室を真空度５×１
０−５Ｐａ以下の真空状態に保持して、前記半導体基板
の温度を該基板主面の清浄面が現われる所定温度に上げ
る工程（清浄化熱処理と略記することがある）と、この
清浄面が現われた半導体基板の前記温度を、成膜する温
度まで下げ、該基板面に被膜を形成する工程とを、含む
ことを特徴とするものである。
【００１３】なお上記半導体基板の清浄面は、基板が単
結晶基板の場合には、該基板の単結晶面とほぼ同意義で
ある。
結晶基板の場合には、該基板の単結晶面とほぼ同意義で
ある。
【００１４】請求項５に係る熱処理成膜方法は、請求項
２記載の装置を使用する場合で、ロードロック室に基板
を挿入した後、ロードロック室内を真空排気する工程と
、ロードロック室内の前記基板を反応室にセットする工
程と、反応室内を真空度５×１０−５Ｐａ以下の真空状
態に保持して、基板の温度を基板主面の清浄面が現れる
所定温度まで上げる工程と、清浄面が現われた基板の温
度を成膜温度まで下げ、該基板面に被膜を形成する工程
とを含む熱処理成膜方法である。
２記載の装置を使用する場合で、ロードロック室に基板
を挿入した後、ロードロック室内を真空排気する工程と
、ロードロック室内の前記基板を反応室にセットする工
程と、反応室内を真空度５×１０−５Ｐａ以下の真空状
態に保持して、基板の温度を基板主面の清浄面が現れる
所定温度まで上げる工程と、清浄面が現われた基板の温
度を成膜温度まで下げ、該基板面に被膜を形成する工程
とを含む熱処理成膜方法である。
【００１５】請求項６に係る熱処理成膜方法は、請求項
３記載の装置を使用する場合で、ロードロック室に基板
を挿入し、次にロードロック室に還元性ガスまたは酸化
膜を除去するガスを供給して自然酸化膜を除去した後、
ロードロック室内を真空排気する工程とを含む請求項５
記載の熱処理成膜方法である。
３記載の装置を使用する場合で、ロードロック室に基板
を挿入し、次にロードロック室に還元性ガスまたは酸化
膜を除去するガスを供給して自然酸化膜を除去した後、
ロードロック室内を真空排気する工程とを含む請求項５
記載の熱処理成膜方法である。
【００１６】請求項７に係る熱処理成膜方法は、請求項
４ないし請求項６いずれか記載の熱処理成膜方法におい
て、基板がシリコン単結晶基板で、基板主面の清浄面が
現われる所定温度を８００℃ないし１１００℃とする熱
処理成膜方法である。
４ないし請求項６いずれか記載の熱処理成膜方法におい
て、基板がシリコン単結晶基板で、基板主面の清浄面が
現われる所定温度を８００℃ないし１１００℃とする熱
処理成膜方法である。
【００１７】請求項８に係る熱処理成膜方法は、例えば
常圧ＣＶＤ装置（図４参照）等を使用する場合で、熱処
理成膜装置の反応室内の温度を１５０℃以下に保った状
態で、反応室内にシリコン基板をセットする工程と、反
応室内に非酸化性ガスを満たした状態で該シリコン基板
温度を成膜温度まで上昇し、次に生成ガスを流して基板
面にポリシリコン膜を形成する工程とを、含むことを特
徴とする熱処理成膜方法である。
常圧ＣＶＤ装置（図４参照）等を使用する場合で、熱処
理成膜装置の反応室内の温度を１５０℃以下に保った状
態で、反応室内にシリコン基板をセットする工程と、反
応室内に非酸化性ガスを満たした状態で該シリコン基板
温度を成膜温度まで上昇し、次に生成ガスを流して基板
面にポリシリコン膜を形成する工程とを、含むことを特
徴とする熱処理成膜方法である。
【００１８】なお、非酸化性ガスは、Ｎ２ 等の不活性
ガスまたは不活性ガスにＨ２ 等を添加した還元性ガス
である。
ガスまたは不活性ガスにＨ２ 等を添加した還元性ガス
である。
【００１９】
【作用】半導体基板表面への酸化膜形成及び不純物の吸
着は、主として（１）フッ酸水溶液による半導体基板の
酸化膜除去等の清浄化処理工程後から、熱処理成膜装置
へ半導体基板を搬送するまでの間、（２）半導体基板を
熱処理成膜装置の内部に挿入、セットする間、及び（３
）熱処理中の３つの期間に起きる。
着は、主として（１）フッ酸水溶液による半導体基板の
酸化膜除去等の清浄化処理工程後から、熱処理成膜装置
へ半導体基板を搬送するまでの間、（２）半導体基板を
熱処理成膜装置の内部に挿入、セットする間、及び（３
）熱処理中の３つの期間に起きる。
【００２０】したがって、半導体基板上に被膜を形成す
るに際し、基板表面に残存酸化膜や不純物吸着等のない
清浄面が現われた状態で成膜を行なうためには、前記３
つの期間中における酸化膜形成や不純物の取り込みを極
力抑制するとともに、成膜直前においてこれら残存酸化
膜や不純物を除去する必要がある。
るに際し、基板表面に残存酸化膜や不純物吸着等のない
清浄面が現われた状態で成膜を行なうためには、前記３
つの期間中における酸化膜形成や不純物の取り込みを極
力抑制するとともに、成膜直前においてこれら残存酸化
膜や不純物を除去する必要がある。
【００２１】請求項１記載の熱処理成膜装置は、前記（
ａ）、（ｂ）及び（ｃ）記載の手段の組み合わせにより
、基板表面に残存する酸化膜や不純物のない清浄面（例
えば基板と同じ単結晶面）が得られる熱処理装置である
とともに、清浄面を保持した状態で該面上にポリシリコ
ン、ＳｉＯ２ 及びＳｉＮｘ等の被膜を形成する成膜装
置である。
ａ）、（ｂ）及び（ｃ）記載の手段の組み合わせにより
、基板表面に残存する酸化膜や不純物のない清浄面（例
えば基板と同じ単結晶面）が得られる熱処理装置である
とともに、清浄面を保持した状態で該面上にポリシリコ
ン、ＳｉＯ２ 及びＳｉＮｘ等の被膜を形成する成膜装
置である。
【００２２】請求項１記載の熱処理成膜装置及び請求項
４記載の熱処理成膜方法では、反応室の温度を１５０℃
以下の低温に保った状態で、基板の出し入れを行なうの
で、酸化膜はボールアップし、不純物の取り込みも抑制
され、後述の熱処理において清浄面が得られやすくなる
。また５００℃以下の温度で、反応室の温度の昇降速度
を毎分１０℃以上と速くするのは熱処理時間を短縮して
、特に基板の能動領域の不純物濃度プロファイルの変動
を抑えるためである。
４記載の熱処理成膜方法では、反応室の温度を１５０℃
以下の低温に保った状態で、基板の出し入れを行なうの
で、酸化膜はボールアップし、不純物の取り込みも抑制
され、後述の熱処理において清浄面が得られやすくなる
。また５００℃以下の温度で、反応室の温度の昇降速度
を毎分１０℃以上と速くするのは熱処理時間を短縮して
、特に基板の能動領域の不純物濃度プロファイルの変動
を抑えるためである。
【００２３】反応室に、半導体基板をセットした後、反
応室を排気しながら温度を上昇させる。基板に吸蔵して
いる水分等は、反応室温度４００℃ないし４５０℃、真
空度１０−４Ｐａ程度で放出される。次に反応室を５×
１０−５Ｐａの高真空になるよう排気しながら、さらに
温度を上昇させる。例えばシリコン基板では、真空度５
×１０−５Ｐａ以下の高真空で、温度８００℃ないし１
１００℃となると、基板表面に残存する酸化膜（自然酸
化膜のような薄い酸化膜）と基板表面に吸着している炭
素（Ｃ）やフッ素（Ｆ）等の不純物は基板から脱離除去
され、基板表面に清浄面が現われる。引き続いて基板の
温度を成膜温度まで下げて清浄な基板面に被膜を形成す
る。
応室を排気しながら温度を上昇させる。基板に吸蔵して
いる水分等は、反応室温度４００℃ないし４５０℃、真
空度１０−４Ｐａ程度で放出される。次に反応室を５×
１０−５Ｐａの高真空になるよう排気しながら、さらに
温度を上昇させる。例えばシリコン基板では、真空度５
×１０−５Ｐａ以下の高真空で、温度８００℃ないし１
１００℃となると、基板表面に残存する酸化膜（自然酸
化膜のような薄い酸化膜）と基板表面に吸着している炭
素（Ｃ）やフッ素（Ｆ）等の不純物は基板から脱離除去
され、基板表面に清浄面が現われる。引き続いて基板の
温度を成膜温度まで下げて清浄な基板面に被膜を形成す
る。
【００２４】請求項２記載の熱処理成膜装置及び請求項
５記載の熱処理成膜方法は、真空排気手段を有するロー
ドロック室を付加したことにより、反応室を大気にさら
すことなく半導体基板の出し入れができるとともに、ロ
ードロック室と外部（例えばカセットローダ）との間の
基板の出し入れはほぼ室温状態で行なわれる。このため
半導体基板を反応室にセットする間に、自然酸化膜はほ
とんど形成されず、この発明の効果を確実にする。
５記載の熱処理成膜方法は、真空排気手段を有するロー
ドロック室を付加したことにより、反応室を大気にさら
すことなく半導体基板の出し入れができるとともに、ロ
ードロック室と外部（例えばカセットローダ）との間の
基板の出し入れはほぼ室温状態で行なわれる。このため
半導体基板を反応室にセットする間に、自然酸化膜はほ
とんど形成されず、この発明の効果を確実にする。
【００２５】請求項３記載の熱処理成膜装置及び請求項
６記載の熱処理成膜方法においては、熱処理成膜前の半
導体基板上の残存自然酸化膜を、ロードロック室におい
て除去することを可能としたもので、この発明の効果を
確実にするものである。
６記載の熱処理成膜方法においては、熱処理成膜前の半
導体基板上の残存自然酸化膜を、ロードロック室におい
て除去することを可能としたもので、この発明の効果を
確実にするものである。
【００２６】請求項７記載の熱処理成膜方法は、請求項
４ないし請求項６記載の熱処理成膜方法において、半導
体基板がシリコン基板のとき、清浄化熱処理の所定温度
を８００℃ないし１１００℃に限定するもので、後述の
試行結果より求めたものである。
４ないし請求項６記載の熱処理成膜方法において、半導
体基板がシリコン基板のとき、清浄化熱処理の所定温度
を８００℃ないし１１００℃に限定するもので、後述の
試行結果より求めたものである。
【００２７】請求項８記載の熱処理成膜方法は、主とし
て常圧ＣＶＤ装置に適用される方法である。反応室内の
温度を１５０℃以下に保った状態で、シリコン基板をセ
ットするとともに、Ｎ２ 等の不活性ガスまたはＨ２
を混合した不活性ガスで反応室を満たすので、基板を反
応室に導入するに際し、自然酸化膜はほとんど形成され
ない。また上記ガスを満たした状態で、成膜温度まで昇
温するので、温度上昇過程における吸着水分等による酸
化膜成長も大幅に抑えられる。これらにより、基板とポ
リシリコン膜との界面自然酸化膜は凝縮（ボールアップ
）できる厚さとなる。
て常圧ＣＶＤ装置に適用される方法である。反応室内の
温度を１５０℃以下に保った状態で、シリコン基板をセ
ットするとともに、Ｎ２ 等の不活性ガスまたはＨ２
を混合した不活性ガスで反応室を満たすので、基板を反
応室に導入するに際し、自然酸化膜はほとんど形成され
ない。また上記ガスを満たした状態で、成膜温度まで昇
温するので、温度上昇過程における吸着水分等による酸
化膜成長も大幅に抑えられる。これらにより、基板とポ
リシリコン膜との界面自然酸化膜は凝縮（ボールアップ
）できる厚さとなる。
【００２８】
【実施例】本発明の請求項１に係る熱処理成膜装置の一
実施例を図１に示す。同図は、本発明を減圧下における
ポリシリコン成膜装置として実施した場合の構成の概要
を示す模式図である。本装置は、ヒータ１に囲まれて反
応室２があり、ボート３に半導体基板４を搭載し反応室
２の内部へセットして、ポリシリコンを成膜する装置で
ある。反応室内部の温度を１５０℃以下に保った状態で
、半導体基板を出し入れするため、並びに反応室の内部
温度が５００℃ないし１００℃であるとき、該内部温度
の下降速度を毎分１０℃以上にするため、冷却手段２０
が設けられる。冷却手段２０は、主として反応室の内部
温度を前記レートで降温するとき用いられ、水冷式冷却
器２０ａ及び送風機２０ｂ等からなり、冷却した空気を
ヒータ１と反応室２との間を通過させ、反応室の冷却を
行なう。
実施例を図１に示す。同図は、本発明を減圧下における
ポリシリコン成膜装置として実施した場合の構成の概要
を示す模式図である。本装置は、ヒータ１に囲まれて反
応室２があり、ボート３に半導体基板４を搭載し反応室
２の内部へセットして、ポリシリコンを成膜する装置で
ある。反応室内部の温度を１５０℃以下に保った状態で
、半導体基板を出し入れするため、並びに反応室の内部
温度が５００℃ないし１００℃であるとき、該内部温度
の下降速度を毎分１０℃以上にするため、冷却手段２０
が設けられる。冷却手段２０は、主として反応室の内部
温度を前記レートで降温するとき用いられ、水冷式冷却
器２０ａ及び送風機２０ｂ等からなり、冷却した空気を
ヒータ１と反応室２との間を通過させ、反応室の冷却を
行なう。
【００２９】反応室２の内部を真空度５×１０−５Ｐａ
以下の高真空状態に保持する手段は、ターボ分子ポンプ
９、メカニカルブースターポンプ１０、及びドライポン
プ１１等からなる第１の排気系と、反応室内部をさらに
高真空度にするためのクライオポンプ１３及びイオンポ
ンプ１２等からなる第２の排気系と、炉口フランジ７と
反応室２との接続部１６からのリークを防止するターボ
分子ポンプ５及びドライポンプ６等からなるリーク防止
手段１７等から構成される。符号８ａないし８ｇは、各
排気系の排気路の開閉を行なうゲートバルブである。符
号１４は反応室内に反応ガス（本実施例ではシランガス
）を供給するためのノズルで、他端は図示しないシラン
ガス用ボンベストッカーに連結される。また符号１５ａ
及び１５ｂは、半導体基板４を搭載するボート３の均熱
長を長くするため、その上部及び下部に設けられた熱遮
蔽部材である。
以下の高真空状態に保持する手段は、ターボ分子ポンプ
９、メカニカルブースターポンプ１０、及びドライポン
プ１１等からなる第１の排気系と、反応室内部をさらに
高真空度にするためのクライオポンプ１３及びイオンポ
ンプ１２等からなる第２の排気系と、炉口フランジ７と
反応室２との接続部１６からのリークを防止するターボ
分子ポンプ５及びドライポンプ６等からなるリーク防止
手段１７等から構成される。符号８ａないし８ｇは、各
排気系の排気路の開閉を行なうゲートバルブである。符
号１４は反応室内に反応ガス（本実施例ではシランガス
）を供給するためのノズルで、他端は図示しないシラン
ガス用ボンベストッカーに連結される。また符号１５ａ
及び１５ｂは、半導体基板４を搭載するボート３の均熱
長を長くするため、その上部及び下部に設けられた熱遮
蔽部材である。
【００３０】本発明の請求項２に係る熱処理成膜装置の
一実施例を図２に示す。本装置は図１に示す熱処理成膜
装置に、真空排気手段を有するロードロック室３０を付
加したものである。図２において、図１と同符号は、同
じ部分をあらわすので説明を省略することもある。上記
真空排気手段は、ターボ分子ポンプ３１及びゲートバル
ブ３２等より成る。半導体基板４は、カセットローダ３
３からウェーハ移載機３４によりロードロック室３０に
移される。ゲートバルブ３５は、炉口フランジ７および
搭載されるボート３等が下降してロードロック室３０に
収納された状態で、反応室２とロードロック室３０との
間を遮断するのに使用される。なお本実施例では、所望
によりゲートバルブ８ｈを介して反応ガスノズル３６を
ロードロック室３０に設ける。
一実施例を図２に示す。本装置は図１に示す熱処理成膜
装置に、真空排気手段を有するロードロック室３０を付
加したものである。図２において、図１と同符号は、同
じ部分をあらわすので説明を省略することもある。上記
真空排気手段は、ターボ分子ポンプ３１及びゲートバル
ブ３２等より成る。半導体基板４は、カセットローダ３
３からウェーハ移載機３４によりロードロック室３０に
移される。ゲートバルブ３５は、炉口フランジ７および
搭載されるボート３等が下降してロードロック室３０に
収納された状態で、反応室２とロードロック室３０との
間を遮断するのに使用される。なお本実施例では、所望
によりゲートバルブ８ｈを介して反応ガスノズル３６を
ロードロック室３０に設ける。
【００３１】本発明の請求項３に係る熱処理成膜装置の
ロードロック室の構成の一例を図３に示す。ロードロッ
ク室４０は、図２に示すロードロック室３０に、ゲート
バルブ３７を介し酸化物を除去するＨＦガスを供給する
ノズル３８を付加したものである。
ロードロック室の構成の一例を図３に示す。ロードロッ
ク室４０は、図２に示すロードロック室３０に、ゲート
バルブ３７を介し酸化物を除去するＨＦガスを供給する
ノズル３８を付加したものである。
【００３２】次に請求項４に係る熱処理成膜方法の実施
例として、単結晶シリコン基板４上にポリシリコン膜を
形成する熱処理成膜方法について図１を参照して以下説
明する。
例として、単結晶シリコン基板４上にポリシリコン膜を
形成する熱処理成膜方法について図１を参照して以下説
明する。
【００３３】反応室内部の温度を１５０℃以下の低温度
とし、炉口フランジ７を下降する。被加工シリコン基板
４を搭載したボート３を、熱遮蔽部材１５ａ及び１５ｂ
の間に挟み、炉口フランジ７上に載置し、反応室２内に
挿入する。次にヒータ１をオンして、反応室内の温度を
上げるとともに、第１排気系を作動し、反応室内を排気
する。他方リーク防止手段１７を作動し、炉口フランジ
と反応室との接続部１６の外周領域を排気する。なおリ
ーク防止手段１７は、反応室２内と前記外周領域との圧
力差を減少し、外気が接続部１６を通って反応室内にリ
ークするのを防止するために設けられたもので、反応室
内の真空度を高真空に保持するために必要である。
とし、炉口フランジ７を下降する。被加工シリコン基板
４を搭載したボート３を、熱遮蔽部材１５ａ及び１５ｂ
の間に挟み、炉口フランジ７上に載置し、反応室２内に
挿入する。次にヒータ１をオンして、反応室内の温度を
上げるとともに、第１排気系を作動し、反応室内を排気
する。他方リーク防止手段１７を作動し、炉口フランジ
と反応室との接続部１６の外周領域を排気する。なおリ
ーク防止手段１７は、反応室２内と前記外周領域との圧
力差を減少し、外気が接続部１６を通って反応室内にリ
ークするのを防止するために設けられたもので、反応室
内の真空度を高真空に保持するために必要である。
【００３４】反応室内の真空度に注意しながら、反応室
内の温度を上昇していくと、半導体基板表面に吸着して
いる水分は放出され、さらに真空度１×１０−４Ｐａ、
温度４００℃〜４５０℃になると基板に吸蔵されている
水分、及び基板表面に吸着する一部の不純物は除去され
る。
内の温度を上昇していくと、半導体基板表面に吸着して
いる水分は放出され、さらに真空度１×１０−４Ｐａ、
温度４００℃〜４５０℃になると基板に吸蔵されている
水分、及び基板表面に吸着する一部の不純物は除去され
る。
【００３５】次にイオンポンプ１２、クライオポンプ１
３等からなる第２排気系を作動し、５×１０−５Ｐａ以
下の真空状態にしながら、反応室内の温度を基板の清浄
面が現われる温度８００℃〜１１００℃に上げる。この
状態を保持して、基板面を清浄面にするに必要な時間は
、基板面に被着している酸化膜の厚さ、吸着している不
純物の程度、あるいはこの状態に達するまでの熱処理条
件等に左右され、一概に決められないが、１０秒ないし
１０００秒程度である。
３等からなる第２排気系を作動し、５×１０−５Ｐａ以
下の真空状態にしながら、反応室内の温度を基板の清浄
面が現われる温度８００℃〜１１００℃に上げる。この
状態を保持して、基板面を清浄面にするに必要な時間は
、基板面に被着している酸化膜の厚さ、吸着している不
純物の程度、あるいはこの状態に達するまでの熱処理条
件等に左右され、一概に決められないが、１０秒ないし
１０００秒程度である。
【００３６】このような基板面の清浄化熱処理を行なっ
た後、基板温度を、ポリシリコンの被膜形成（デポジシ
ョン、ｄｅｐｏｓｉｔｉｏｎ）温度約６２０℃ないし６
４０℃まで下げる。その後第２排気系のゲートバルブ８
ａ及び８ｂを閉め、被膜形成を開始する。なお半導体基
板表面の清浄面を出した後に、前記被膜形成温度、被膜
形成圧力（１０ないし２０Ｐａ）とするまでの間に、基
板表面に不純物が取り込まれないように、不活性ガスを
ガスノズル１８から流してもよい。被膜形成は、公知の
方法により反応ガスノズル１４からシランガス（ＳｉＨ
４ ）を流して行なう。
た後、基板温度を、ポリシリコンの被膜形成（デポジシ
ョン、ｄｅｐｏｓｉｔｉｏｎ）温度約６２０℃ないし６
４０℃まで下げる。その後第２排気系のゲートバルブ８
ａ及び８ｂを閉め、被膜形成を開始する。なお半導体基
板表面の清浄面を出した後に、前記被膜形成温度、被膜
形成圧力（１０ないし２０Ｐａ）とするまでの間に、基
板表面に不純物が取り込まれないように、不活性ガスを
ガスノズル１８から流してもよい。被膜形成は、公知の
方法により反応ガスノズル１４からシランガス（ＳｉＨ
４ ）を流して行なう。
【００３７】被膜形成後、冷却手段２０を作動し、１０
℃／分以上のレートで反応室２内部の温度を下降させ、
室内の温度を１５０℃以下とする。次にこの状態を保持
し、ポリシリコンの被膜を形成した基板４を反応室より
取り出し、熱処理成膜工程を完了する。
℃／分以上のレートで反応室２内部の温度を下降させ、
室内の温度を１５０℃以下とする。次にこの状態を保持
し、ポリシリコンの被膜を形成した基板４を反応室より
取り出し、熱処理成膜工程を完了する。
【００３８】次に請求項５に係る熱処理成膜方法の実施
例として、単結晶シリコン基板４上にポリシリコン膜を
形成する熱処理成膜方法について、図２を参照して以下
説明する。
例として、単結晶シリコン基板４上にポリシリコン膜を
形成する熱処理成膜方法について、図２を参照して以下
説明する。
【００３９】まず被処理半導体基板４を、カセットロー
ダー３３内に用意する。次にロードロック室内を大気圧
とした後、ウェーハ移載機３４を使用し、ロードロック
室３０内に収納されている炉口フランジ７上に、基板４
を移す。次にゲートバルブ３２を開きターボ分子ポンプ
３１を作動し、ロードロック室３０内を真空にする。排
気後、所望によりゲートバルブ８ｈを開け、反応ガスの
一部をガスノズル３６から室内に注入し、半導体基板４
の自然酸化膜等をあらかじめロードロック室３０内で除
去することもできる。
ダー３３内に用意する。次にロードロック室内を大気圧
とした後、ウェーハ移載機３４を使用し、ロードロック
室３０内に収納されている炉口フランジ７上に、基板４
を移す。次にゲートバルブ３２を開きターボ分子ポンプ
３１を作動し、ロードロック室３０内を真空にする。排
気後、所望によりゲートバルブ８ｈを開け、反応ガスの
一部をガスノズル３６から室内に注入し、半導体基板４
の自然酸化膜等をあらかじめロードロック室３０内で除
去することもできる。
【００４０】次にゲートバルブ３５を開き、反応室２を
真空に保ったままで、炉口フランジ７を上昇し、反応室
２内に半導体基板４を挿入する。この場合反応室２内の
温度は必ずしも１５０℃以下にする必要はない。反応室
２内に基板４をセットしてから、ポリシリコン膜を基板
面に形成し、反応室の温度を１５０℃以下とするまでの
工程は、請求項４に係る熱処理成膜方法の前記工程にほ
ぼ等しいので説明を省略する。次にロードロック室３０
を真空排気した後、炉口フランジ７を降下し、ゲートバ
ルブ３５を閉め、反応室２とロードロック室３０とを遮
断する。次にロードロック室３０を大気圧とし、ウェー
ハ移載機３４により、半導体基板４をカセットローダ３
３に移す。
真空に保ったままで、炉口フランジ７を上昇し、反応室
２内に半導体基板４を挿入する。この場合反応室２内の
温度は必ずしも１５０℃以下にする必要はない。反応室
２内に基板４をセットしてから、ポリシリコン膜を基板
面に形成し、反応室の温度を１５０℃以下とするまでの
工程は、請求項４に係る熱処理成膜方法の前記工程にほ
ぼ等しいので説明を省略する。次にロードロック室３０
を真空排気した後、炉口フランジ７を降下し、ゲートバ
ルブ３５を閉め、反応室２とロードロック室３０とを遮
断する。次にロードロック室３０を大気圧とし、ウェー
ハ移載機３４により、半導体基板４をカセットローダ３
３に移す。
【００４１】次に請求項６に係る熱処理成膜方法の実施
例として、単結晶シリコン基板４上にポリシリコン膜を
形成する熱処理成膜方法について図３を参照して以下説
明する。この成膜方法は、基板４をロードロック室４０
に挿入し、室内を真空排気した後、例えばＨＦガス等の
酸化膜を除去するガスを、ガスノズル３８より室内に流
し、基板４上の自然酸化膜を除去する。次に再びロード
ロック室内を真空排気した後、ゲートバルブ３５を開き
、反応室２内に基板４を挿入する。なおこの熱処理成膜
方法において、ロードロック室４０は、ウェーハ移載機
３４を介してカセットローダー３３と基板４を授受する
際、大気にさらされるが、所望により大気に代えて例え
ばＮ２ 等の不活性ガスにＨ２ を添加した還元性ガス
を用いることができる。このような還元性ガスを使用す
ることにより、成膜工程前においては基板４上の自然酸
化膜の生成防止あるいは除去を、また成膜工程後におい
ては、基板４を冷却する作用を持たせることができる。
例として、単結晶シリコン基板４上にポリシリコン膜を
形成する熱処理成膜方法について図３を参照して以下説
明する。この成膜方法は、基板４をロードロック室４０
に挿入し、室内を真空排気した後、例えばＨＦガス等の
酸化膜を除去するガスを、ガスノズル３８より室内に流
し、基板４上の自然酸化膜を除去する。次に再びロード
ロック室内を真空排気した後、ゲートバルブ３５を開き
、反応室２内に基板４を挿入する。なおこの熱処理成膜
方法において、ロードロック室４０は、ウェーハ移載機
３４を介してカセットローダー３３と基板４を授受する
際、大気にさらされるが、所望により大気に代えて例え
ばＮ２ 等の不活性ガスにＨ２ を添加した還元性ガス
を用いることができる。このような還元性ガスを使用す
ることにより、成膜工程前においては基板４上の自然酸
化膜の生成防止あるいは除去を、また成膜工程後におい
ては、基板４を冷却する作用を持たせることができる。
【００４２】次に請求項７に係る熱処理成膜方法は、半
導体基板をシリコン基板に、また清浄化熱処理における
所定温度を８００℃ないし１１００℃に、それぞれ限定
したもので、上記実施例に述べられているので記述を省
略する。
導体基板をシリコン基板に、また清浄化熱処理における
所定温度を８００℃ないし１１００℃に、それぞれ限定
したもので、上記実施例に述べられているので記述を省
略する。
【００４３】次に請求項１ないし請求項７に係る発明を
完成する過程で実施した試行例について説明する。
完成する過程で実施した試行例について説明する。
【００４４】半導体基板を反応室内部にセットする際の
該室内部の温度と、その間に基板表面に形成される酸化
膜厚との関係を調べた。セット直後の基板上の酸化膜厚
の測定は、反応室内にエリプソメータ（偏光分光計とも
呼ばれる）を取り付けて行なった。反応室内温度が１５
０℃以下の場合には、基板表面に新しい酸化膜の成長は
認められないが、２００℃→３００℃→４００℃と室内
温度の上昇に伴い、基板表面の酸化膜厚は急増するのが
確認された。
該室内部の温度と、その間に基板表面に形成される酸化
膜厚との関係を調べた。セット直後の基板上の酸化膜厚
の測定は、反応室内にエリプソメータ（偏光分光計とも
呼ばれる）を取り付けて行なった。反応室内温度が１５
０℃以下の場合には、基板表面に新しい酸化膜の成長は
認められないが、２００℃→３００℃→４００℃と室内
温度の上昇に伴い、基板表面の酸化膜厚は急増するのが
確認された。
【００４５】さらに、図１に示す熱処理成膜装置を使用
し、反応室内に基板をセットする際の反応室内の温度（
Ｔｉｎと略記）をパラメーターとして、複数のＮＰＮト
ランジスタを作成し、エミッタ抵抗を測定するとともに
、高分解能の透過型電子顕微鏡（ＴＥＭと略記）による
エミッタ部の断面像を求め、シリコン単結晶基板とポリ
シリコン膜との界面に介在する酸化膜の厚さ及びその形
状について調べた。
し、反応室内に基板をセットする際の反応室内の温度（
Ｔｉｎと略記）をパラメーターとして、複数のＮＰＮト
ランジスタを作成し、エミッタ抵抗を測定するとともに
、高分解能の透過型電子顕微鏡（ＴＥＭと略記）による
エミッタ部の断面像を求め、シリコン単結晶基板とポリ
シリコン膜との界面に介在する酸化膜の厚さ及びその形
状について調べた。
【００４６】図４は、上記ＴＥＭによる断面像の模写図
である。同図（ａ）に示すように、界面酸化膜が厚い場
合、例えば１０数オングストローム（１０−４μｍ）以
上では、酸化膜は切れ目のない連続した層２４を形成し
ているが、膜厚が次第に薄くなり、１０オングストロー
ム前後になると、同図（ｂ）に示すように、突然酸化膜
は、凝結した複数個のかたまり（ボールと呼ぶ）２７に
分離する。すなわちいわゆるボールアップ現象があらわ
れる。また同図（ａ）の断面像においては、単結晶基板
２５とポリシリコン膜２３との識別は可能であるが、同
図（ｂ）の断面像では、ボールとボールの間の領域を介
して基板の単結晶と等しい原子配列のエピタキシャル層
が上方に向かって形成され、積層されたポリシリコン膜
２６は単結晶化されている。
である。同図（ａ）に示すように、界面酸化膜が厚い場
合、例えば１０数オングストローム（１０−４μｍ）以
上では、酸化膜は切れ目のない連続した層２４を形成し
ているが、膜厚が次第に薄くなり、１０オングストロー
ム前後になると、同図（ｂ）に示すように、突然酸化膜
は、凝結した複数個のかたまり（ボールと呼ぶ）２７に
分離する。すなわちいわゆるボールアップ現象があらわ
れる。また同図（ａ）の断面像においては、単結晶基板
２５とポリシリコン膜２３との識別は可能であるが、同
図（ｂ）の断面像では、ボールとボールの間の領域を介
して基板の単結晶と等しい原子配列のエピタキシャル層
が上方に向かって形成され、積層されたポリシリコン膜
２６は単結晶化されている。
【００４７】図５は、基板をセットするときの反応室の
温度Ｔｉｎ（横軸）と、基板とポリシリコン膜との間に
形成される酸化膜厚ｔｏｘ（縦軸）との関係の一例を示
す図である。温度Ｔｉｎの低減に伴い、酸化膜厚ｔｏｘ
は薄くなる。ボールアップ現象が発生する臨界温度ＢＴ
ｉｎは、若干の幅があるが、１５０℃以下の温度ではボ
ールアップする。
温度Ｔｉｎ（横軸）と、基板とポリシリコン膜との間に
形成される酸化膜厚ｔｏｘ（縦軸）との関係の一例を示
す図である。温度Ｔｉｎの低減に伴い、酸化膜厚ｔｏｘ
は薄くなる。ボールアップ現象が発生する臨界温度ＢＴ
ｉｎは、若干の幅があるが、１５０℃以下の温度ではボ
ールアップする。
【００４８】図６は、温度Ｔｉｎとエミッタ抵抗Ｒｅと
の関係を示す図で、Ｔｉｎが２００℃以上ではＲｅは数
１００Ωと高い値を示すが、Ｔｉｎが１５０℃以下では
数１０Ωと急激に減少する。これはＴｉｎが２００℃以
上のときは、図４（ａ）に示すように、酸化膜が連続し
た層状となり、後工程のエミッタ拡散において、ドナー
不純物はこの酸化膜に阻止され、エミッタ領域にほとん
ど拡散されないので、高いエミッタ抵抗値を示す。他方
温度Ｔｉｎが臨界値１５０℃以下となれば、図４（ｂ）
に示すように、酸化膜はボールアップし、エミッタ電極
となるポリシリコン膜は、基板のエミッタ領域に連接す
る単結晶シリコン領域を形成する。このため、エミッタ
拡散においては、所望濃度のドナー不純物がエミッタ領
域に拡散されるとともにキャリアを阻止する酸化膜が存
在しないため、エミッタ抵抗値は階段的に低下する。
の関係を示す図で、Ｔｉｎが２００℃以上ではＲｅは数
１００Ωと高い値を示すが、Ｔｉｎが１５０℃以下では
数１０Ωと急激に減少する。これはＴｉｎが２００℃以
上のときは、図４（ａ）に示すように、酸化膜が連続し
た層状となり、後工程のエミッタ拡散において、ドナー
不純物はこの酸化膜に阻止され、エミッタ領域にほとん
ど拡散されないので、高いエミッタ抵抗値を示す。他方
温度Ｔｉｎが臨界値１５０℃以下となれば、図４（ｂ）
に示すように、酸化膜はボールアップし、エミッタ電極
となるポリシリコン膜は、基板のエミッタ領域に連接す
る単結晶シリコン領域を形成する。このため、エミッタ
拡散においては、所望濃度のドナー不純物がエミッタ領
域に拡散されるとともにキャリアを阻止する酸化膜が存
在しないため、エミッタ抵抗値は階段的に低下する。
【００４９】上記試行結果と、後述の図１２、図１３に
係る試行結果と、前述の基板表面を清浄面とする熱処理
条件とを勘案し、反応室の内部温度を１５０℃以下に保
った状態で、反応室内部に基板をセットする必要がある
。
係る試行結果と、前述の基板表面を清浄面とする熱処理
条件とを勘案し、反応室の内部温度を１５０℃以下に保
った状態で、反応室内部に基板をセットする必要がある
。
【００５０】反応室の温度を毎分１０℃以上で昇温する
のは、基板に吸着する残留水分により、昇温期間に基板
面に酸化膜が形成されるのを軽減するためである。
のは、基板に吸着する残留水分により、昇温期間に基板
面に酸化膜が形成されるのを軽減するためである。
【００５１】冷却手段２０は、反応室内部温度を高温か
ら１５０℃以下の温度に下げるまでの時間を短縮するた
めに設けられ、特に反応室の温度と周囲温度との差が減
少する５００℃以下の温度で毎分１０℃以上の下降速度
とする。これは、高温状態で基板の能動領域の不純物プ
ロファイルが変化するのを抑え、併せて生産能率の低下
を防ぐ効果がある。
ら１５０℃以下の温度に下げるまでの時間を短縮するた
めに設けられ、特に反応室の温度と周囲温度との差が減
少する５００℃以下の温度で毎分１０℃以上の下降速度
とする。これは、高温状態で基板の能動領域の不純物プ
ロファイルが変化するのを抑え、併せて生産能率の低下
を防ぐ効果がある。
【００５２】次に基板主面に清浄面が現われる熱処理条
件、即ち反応室内の真空度５×１０−５Ｐａ以下、シリ
コン基板温度８００℃ないし１１００℃等の数値は次の
試行により求めた。即ち図１に示す本発明の熱処理成膜
装置を使用し、請求項４記載の前記熱処理成膜方法に従
いシリコン基板を反応室内にセットした後、基板主面に
清浄面を露出させる清浄化熱処理を行なうに際し、前記
熱処理条件を種々変えたときの基板の表面状態を、反応
室内に取り付けたＲＨＥＥＤ（Ｒｅｆｌｅｃｔｉｏｎ
ＨｉｇｈＥｎｅｒｇｙ Ｅｌｅｃｔｒｏｎ Ｄｉｆｆｒ
ａｃｔｉｏｎ Ｍｅｔｈｏｄ、反射高速電子線回折法）
装置により観測し、清浄面が現われる条件を求めた。
件、即ち反応室内の真空度５×１０−５Ｐａ以下、シリ
コン基板温度８００℃ないし１１００℃等の数値は次の
試行により求めた。即ち図１に示す本発明の熱処理成膜
装置を使用し、請求項４記載の前記熱処理成膜方法に従
いシリコン基板を反応室内にセットした後、基板主面に
清浄面を露出させる清浄化熱処理を行なうに際し、前記
熱処理条件を種々変えたときの基板の表面状態を、反応
室内に取り付けたＲＨＥＥＤ（Ｒｅｆｌｅｃｔｉｏｎ
ＨｉｇｈＥｎｅｒｇｙ Ｅｌｅｃｔｒｏｎ Ｄｉｆｆｒ
ａｃｔｉｏｎ Ｍｅｔｈｏｄ、反射高速電子線回折法）
装置により観測し、清浄面が現われる条件を求めた。
【００５３】図７（ａ）は、清浄化熱処理を実施しない
か、または熱処理条件が不適当で、基板表面に清浄面が
露出していない状態のＲＨＥＥＤパターンの一例を示す
もので、デバイリング２１が認められる。同図（ｂ）は
、清浄化熱処理を実施し、その熱処理条件が適当で、基
板表面に清浄面が露出している状態のＲＨＥＥＤパター
ンの一例で、清浄面がシリコン単結晶面であることを示
す菊地ライン２２が認められる。同図（ｃ）は、同図（
ｂ）のように表面に清浄面が露出した基板面に、前記熱
処理成膜方法に従い、ポリシリコン膜を形成した直後の
ＲＨＥＥＤパターン例で、シリコン基板と同一結晶方位
にポリシリコンが成膜しているのがわかる。上記のよう
に、同図（ａ）ないし（ｃ）に示すＲＨＥＥＤパターン
を評価基準にして、シリコン基板主面に清浄面が現われ
る熱処理条件を求め前記の結果が得られた。
か、または熱処理条件が不適当で、基板表面に清浄面が
露出していない状態のＲＨＥＥＤパターンの一例を示す
もので、デバイリング２１が認められる。同図（ｂ）は
、清浄化熱処理を実施し、その熱処理条件が適当で、基
板表面に清浄面が露出している状態のＲＨＥＥＤパター
ンの一例で、清浄面がシリコン単結晶面であることを示
す菊地ライン２２が認められる。同図（ｃ）は、同図（
ｂ）のように表面に清浄面が露出した基板面に、前記熱
処理成膜方法に従い、ポリシリコン膜を形成した直後の
ＲＨＥＥＤパターン例で、シリコン基板と同一結晶方位
にポリシリコンが成膜しているのがわかる。上記のよう
に、同図（ａ）ないし（ｃ）に示すＲＨＥＥＤパターン
を評価基準にして、シリコン基板主面に清浄面が現われ
る熱処理条件を求め前記の結果が得られた。
【００５４】半導体基板がＧａＡｓ基板の場合において
も、ほぼ同様の方法で清浄化熱処理条件を求めた。その
結果、清浄化熱処理において、ＧａＡｓ基板の温度を５
００℃ないし６００℃に上げることにより、該基板主面
に清浄面が現われることがわかった。
も、ほぼ同様の方法で清浄化熱処理条件を求めた。その
結果、清浄化熱処理において、ＧａＡｓ基板の温度を５
００℃ないし６００℃に上げることにより、該基板主面
に清浄面が現われることがわかった。
【００５５】次に本発明の請求項１記載の熱処理成膜装
置及び請求項４記載の熱処理成膜方法を、ＮＰＮトラン
ジスタ形成に適用した例について述べる。エミッタ形成
予定領域上のシリコン基板面に、請求項４記載の方法に
よりポリシリコン膜を被着し、このポリシリコン膜に、
ドーズ量１．２×１０１６ａｔｏｍｓ／ｃｍ２ 、加速
電圧５０ｋｅＶでＡｓをイオン注入し、熱拡散してエミ
ツタ領域を形成する。このように本発明を適用して形成
したＮＰＮトランジスタと従来の方法で形成したＮＰＮ
トランジスタとのそれぞれのエミッタ抵抗とエミッタ長
の関係を図８に示す。同図の横軸はエミッタ長（μｍ）
、縦軸はエミッタ抵抗（Ω）を表わす。なおエミッタ幅
は一定で、０．５μｍである。同図の○印は、図１記載
の熱処理成膜装置を使用し請求項４記載の熱処理成膜方
法によりポリシリコンを成膜した場合、また●印は従来
の方法によりポリシリコンを成膜した場合のそれぞれの
トランジスタのエミッタ抵抗とエミッタ長との関係を示
す。 これより明らかなように、本発明によるエミッタ抵抗は
、従来のエミッタ抵抗の約４分の１になっていることが
わかる。
置及び請求項４記載の熱処理成膜方法を、ＮＰＮトラン
ジスタ形成に適用した例について述べる。エミッタ形成
予定領域上のシリコン基板面に、請求項４記載の方法に
よりポリシリコン膜を被着し、このポリシリコン膜に、
ドーズ量１．２×１０１６ａｔｏｍｓ／ｃｍ２ 、加速
電圧５０ｋｅＶでＡｓをイオン注入し、熱拡散してエミ
ツタ領域を形成する。このように本発明を適用して形成
したＮＰＮトランジスタと従来の方法で形成したＮＰＮ
トランジスタとのそれぞれのエミッタ抵抗とエミッタ長
の関係を図８に示す。同図の横軸はエミッタ長（μｍ）
、縦軸はエミッタ抵抗（Ω）を表わす。なおエミッタ幅
は一定で、０．５μｍである。同図の○印は、図１記載
の熱処理成膜装置を使用し請求項４記載の熱処理成膜方
法によりポリシリコンを成膜した場合、また●印は従来
の方法によりポリシリコンを成膜した場合のそれぞれの
トランジスタのエミッタ抵抗とエミッタ長との関係を示
す。 これより明らかなように、本発明によるエミッタ抵抗は
、従来のエミッタ抵抗の約４分の１になっていることが
わかる。
【００５６】また高分解能の透過型電子顕微鏡（ＴＥＭ
）を使用し、上記ＮＰＮトランジスタのエミッタ部の断
面像を求め、シリコン単結晶基板とポリシリコン被着膜
の界面状態を調べた。図９はこの断面像の模写図で、同
図（ａ）は従来の、また同図（ｂ）は本発明の図１に示
す装置を使用し請求項４記載の方法により形成したＮＰ
Ｎトランジスタの断面像である。同図から本発明により
形成したポリシリコン被着膜２６では、ポリシリコンと
シリコン基板２５との界面に、自然酸化膜はないが、従
来技術により形成したポリシリコン膜２３では、ポリシ
リコンとシリコン基板２５との間に０．００１μｍ程度
の酸化膜層２４があることがわかる。このように請求項
１記載の熱処理成膜装置を使用し、請求項４記載の熱処
理成膜方法により、シリコン基板上にポリシリコン膜を
形成した場合には、ポリシリコン膜下に酸化膜を形成し
ないかあるいはその形成を著しく抑えることができ、さ
らに界面に炭素やフッ素等の不純物層もなく、エミッタ
抵抗の低いデバイスを形成できる。
）を使用し、上記ＮＰＮトランジスタのエミッタ部の断
面像を求め、シリコン単結晶基板とポリシリコン被着膜
の界面状態を調べた。図９はこの断面像の模写図で、同
図（ａ）は従来の、また同図（ｂ）は本発明の図１に示
す装置を使用し請求項４記載の方法により形成したＮＰ
Ｎトランジスタの断面像である。同図から本発明により
形成したポリシリコン被着膜２６では、ポリシリコンと
シリコン基板２５との界面に、自然酸化膜はないが、従
来技術により形成したポリシリコン膜２３では、ポリシ
リコンとシリコン基板２５との間に０．００１μｍ程度
の酸化膜層２４があることがわかる。このように請求項
１記載の熱処理成膜装置を使用し、請求項４記載の熱処
理成膜方法により、シリコン基板上にポリシリコン膜を
形成した場合には、ポリシリコン膜下に酸化膜を形成し
ないかあるいはその形成を著しく抑えることができ、さ
らに界面に炭素やフッ素等の不純物層もなく、エミッタ
抵抗の低いデバイスを形成できる。
【００５７】上記実施例においては、シリコン単結晶基
板上にポリシリコン膜を形成する場合について述べたが
、被着膜はＳｉＯ２ 膜やＳｉＮｘ膜等その他の膜に対
しても、本発明は適用できる。また、半導体基板がＧａ
Ａｓ基板であっても差し支えない。
板上にポリシリコン膜を形成する場合について述べたが
、被着膜はＳｉＯ２ 膜やＳｉＮｘ膜等その他の膜に対
しても、本発明は適用できる。また、半導体基板がＧａ
Ａｓ基板であっても差し支えない。
【００５８】次に請求項８に係る熱処理成膜方法の実施
例について、図１０を参照して以下説明する。図１０は
、この方法の実施に使用する常圧ＣＶＤ装置の構成の概
要を示す模式図である。石英から成るベルジャー４１は
、図示しない昇降機構を有し、底板４２上に密着して置
かれる。ベルジャー４１の内部（反応室）４１ａには、
複数の半導体基板４３を載置するグラファイトから成る
平型サセプター（ウェーハ載置台）４４が設けられてい
る。平型サセプター４４は、ＲＦ加熱ヒーター（高周波
加熱ヒーター）４５により加熱されるとともに中心軸の
回りに回転できるようになっている。ベルジャー４１の
頂面には、反応ガス供給ノズル４６および非酸化性ガス
供給ノズル４７、また底板４２には、図示してないが強
制排気または自然排気手段に接続する排気口４８がそれ
ぞれ設けられる。
例について、図１０を参照して以下説明する。図１０は
、この方法の実施に使用する常圧ＣＶＤ装置の構成の概
要を示す模式図である。石英から成るベルジャー４１は
、図示しない昇降機構を有し、底板４２上に密着して置
かれる。ベルジャー４１の内部（反応室）４１ａには、
複数の半導体基板４３を載置するグラファイトから成る
平型サセプター（ウェーハ載置台）４４が設けられてい
る。平型サセプター４４は、ＲＦ加熱ヒーター（高周波
加熱ヒーター）４５により加熱されるとともに中心軸の
回りに回転できるようになっている。ベルジャー４１の
頂面には、反応ガス供給ノズル４６および非酸化性ガス
供給ノズル４７、また底板４２には、図示してないが強
制排気または自然排気手段に接続する排気口４８がそれ
ぞれ設けられる。
【００５９】上記装置を使用し、シリコン基板４３上に
ポリシリコン膜を形成する手順は、次のようにする。ま
ず平型サセプター４４の温度を１５０℃以下、例えば１
００℃の状態とする。このため所望によりノズル４７か
らＮ２ ガスを反応室に流し込み、平型サセプター４４
を冷却する。次にベルジャー４１を上昇させ、サセプタ
ー４４上に被処理半導体基板４３をセットする。次にノ
ズル４７からＮ２ ガスを反応室４１ａに流し込み、室
内をＮ２ ガスで満たす。次にベルジャー４１を下降し
、底板４２と密着させ、反応室内を外気と遮断する。次
にＮ２ ガスを流した状態で、ＲＦ加熱ヒーター４５を
作動させ、１０℃／ｍｉｎ以上の速度で約６００℃程度
まで昇温する。次にノズル４７を閉じ、反応ガス供給ノ
ズル４６を開き、反応ガス（この実施例ではＳｉＨ４
＋Ｎ２ （キャリアガス））を室内に導入すると共にサ
セプター４４を回転する。基板４３上に、ポリシリコン
膜を厚さ０．４μｍ程度形成する。ポリシリコン膜を形
成後、反応ガスをＮ２ ガスに切り換える。引き続きＮ
２ ガスを放流して基板等を冷却した後、ベルジャー４
１を上げて基板４３を反応室外に取り出す。
ポリシリコン膜を形成する手順は、次のようにする。ま
ず平型サセプター４４の温度を１５０℃以下、例えば１
００℃の状態とする。このため所望によりノズル４７か
らＮ２ ガスを反応室に流し込み、平型サセプター４４
を冷却する。次にベルジャー４１を上昇させ、サセプタ
ー４４上に被処理半導体基板４３をセットする。次にノ
ズル４７からＮ２ ガスを反応室４１ａに流し込み、室
内をＮ２ ガスで満たす。次にベルジャー４１を下降し
、底板４２と密着させ、反応室内を外気と遮断する。次
にＮ２ ガスを流した状態で、ＲＦ加熱ヒーター４５を
作動させ、１０℃／ｍｉｎ以上の速度で約６００℃程度
まで昇温する。次にノズル４７を閉じ、反応ガス供給ノ
ズル４６を開き、反応ガス（この実施例ではＳｉＨ４
＋Ｎ２ （キャリアガス））を室内に導入すると共にサ
セプター４４を回転する。基板４３上に、ポリシリコン
膜を厚さ０．４μｍ程度形成する。ポリシリコン膜を形
成後、反応ガスをＮ２ ガスに切り換える。引き続きＮ
２ ガスを放流して基板等を冷却した後、ベルジャー４
１を上げて基板４３を反応室外に取り出す。
【００６０】なおＮ２ ガスは、水分等を含まない高純
度のドライＮ２ ガスを使用するが、Ｎ２ ガスにＨ２
等を付加した還元性ガスを使用しても良い。
度のドライＮ２ ガスを使用するが、Ｎ２ ガスにＨ２
等を付加した還元性ガスを使用しても良い。
【００６１】上記常圧ＣＶＤ装置によるポリシリコン膜
形成工程は、例えば小信号トランジスタデバイスのウェ
ーハプロセスにおいて使用される。図１１は、上記ポリ
シリコン膜形成工程前後における小信号トランジスタの
ウェーハプロセスの概要を示す工程流れ図である。すな
わちＮ型エピタキシャル層を堆積したシリコンウェーハ
上に、ベース部を開口しボロンＢ＋ をイオン注入し、
熱拡散してベース領域を形成後、エミッタ部を開口し上
記本発明の方法により厚さ０．４μｍのポリシリコン膜
を形成する。次にＡｓをイオン注入（５０ｋｅＶ、４×
１０１６ａｔｏｍｓ／ｃｍ２ ）し、Ｎ２ 雰囲気中で
１０００℃、３０分の熱処理によりポリシリコン膜から
Ａｓを基板に拡散させ、トランジスタを作成する。
形成工程は、例えば小信号トランジスタデバイスのウェ
ーハプロセスにおいて使用される。図１１は、上記ポリ
シリコン膜形成工程前後における小信号トランジスタの
ウェーハプロセスの概要を示す工程流れ図である。すな
わちＮ型エピタキシャル層を堆積したシリコンウェーハ
上に、ベース部を開口しボロンＢ＋ をイオン注入し、
熱拡散してベース領域を形成後、エミッタ部を開口し上
記本発明の方法により厚さ０．４μｍのポリシリコン膜
を形成する。次にＡｓをイオン注入（５０ｋｅＶ、４×
１０１６ａｔｏｍｓ／ｃｍ２ ）し、Ｎ２ 雰囲気中で
１０００℃、３０分の熱処理によりポリシリコン膜から
Ａｓを基板に拡散させ、トランジスタを作成する。
【００６２】次に請求項８に係る発明を完成する過程で
実施した試行例について以下説明する。
実施した試行例について以下説明する。
【００６３】図１０に示す常圧ＣＶＤ装置を使用し、平
型サセプター４４に基板をセットする際のサセプターの
温度（Ｔｉｎと略記）をパラメータとして、複数のＮＰ
Ｎトランジスタを作成し、該トランジスタのエミッタ拡
散領域とエミッタ拡散源及び電極となるポリシリコン膜
との間の界面酸化膜（ピーク濃度）量を、ＳＩＭＳ（Ｓ
ｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏ
ｍｅｔｒｙ ）分析により求め、またエミッタ拡散層の
シート抵抗ρｓ を測定した。
型サセプター４４に基板をセットする際のサセプターの
温度（Ｔｉｎと略記）をパラメータとして、複数のＮＰ
Ｎトランジスタを作成し、該トランジスタのエミッタ拡
散領域とエミッタ拡散源及び電極となるポリシリコン膜
との間の界面酸化膜（ピーク濃度）量を、ＳＩＭＳ（Ｓ
ｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏ
ｍｅｔｒｙ ）分析により求め、またエミッタ拡散層の
シート抵抗ρｓ を測定した。
【００６４】図１２は、基板セット時のサセプターの温
度Ｔｉｎと界面酸化膜の酸素ピーク濃度との関係を調べ
た図である。同図より温度Ｔｉｎの増加に伴い、界面酸
化膜量は指数関数的に急激に増加するが、その増加は一
様で連続的である。
度Ｔｉｎと界面酸化膜の酸素ピーク濃度との関係を調べ
た図である。同図より温度Ｔｉｎの増加に伴い、界面酸
化膜量は指数関数的に急激に増加するが、その増加は一
様で連続的である。
【００６５】図１３は、前記温度Ｔｉｎと、エミッタ拡
散領域のシート抵抗ρｓ （Ω／□）との関係を示す図
である。ρｓ が小さいほど、ドナー不純物が多く入り
込んだと考えることができる。すなわち界面酸化膜のバ
リヤが小さいといえる。同図においてρｓ は、Ｔｉｎ
が１５０℃ないし２００℃の範囲で階段的に減少するの
が観測される。
散領域のシート抵抗ρｓ （Ω／□）との関係を示す図
である。ρｓ が小さいほど、ドナー不純物が多く入り
込んだと考えることができる。すなわち界面酸化膜のバ
リヤが小さいといえる。同図においてρｓ は、Ｔｉｎ
が１５０℃ないし２００℃の範囲で階段的に減少するの
が観測される。
【００６６】図１２の縦軸のＳＩＭＳ分析による酸素ピ
ーク濃度は、主として被測定領域内の酸化膜量を表わし
ているのに対し、図１３のρｓ は、エミッタ拡散にお
けるドナー不純物の拡散程度に関係し、界面酸化膜の形
状に大きく影響される。上記ρｓ の階段的な減少は、
界面酸化膜に前記ボールアップ現象が発生したためと考
えられる。したがって反応室の温度を１５０℃以下に保
った状態で、基板をセットする必要がある。
ーク濃度は、主として被測定領域内の酸化膜量を表わし
ているのに対し、図１３のρｓ は、エミッタ拡散にお
けるドナー不純物の拡散程度に関係し、界面酸化膜の形
状に大きく影響される。上記ρｓ の階段的な減少は、
界面酸化膜に前記ボールアップ現象が発生したためと考
えられる。したがって反応室の温度を１５０℃以下に保
った状態で、基板をセットする必要がある。
【００６７】図５及び図６に係る試行は、図１に示す減
圧ＣＶＤ装置を使用し、また図１２及び図１３に係る試
行は、図１０に示す常圧ＣＶＤ装置を使用したものであ
るが、いずれの場合においても、反応室内に基板をセッ
トする時には大気圧にさらされるので、上記２つの試行
は互いに等価である。
圧ＣＶＤ装置を使用し、また図１２及び図１３に係る試
行は、図１０に示す常圧ＣＶＤ装置を使用したものであ
るが、いずれの場合においても、反応室内に基板をセッ
トする時には大気圧にさらされるので、上記２つの試行
は互いに等価である。
【００６８】これまで述べたように請求項８記載の成膜
方法により、シリコン基板面にポリシリコン膜を形成す
れば、界面酸化膜の厚さは減少し、ボールアップ現象が
発生し、後工程のエミッタ拡散工程において不純物を確
実に基板内に熱拡散させることができる。
方法により、シリコン基板面にポリシリコン膜を形成す
れば、界面酸化膜の厚さは減少し、ボールアップ現象が
発生し、後工程のエミッタ拡散工程において不純物を確
実に基板内に熱拡散させることができる。
【００６９】
【発明の効果】これまで詳述したように、本発明により
、半導体基板上に被膜を形成するとき、基板表面に酸化
膜被着や不純物吸着などのない清浄面の現われた状態で
、成膜を行なうことを可能とするとともに、基板の能動
領域の不純物濃度プロファイルの変動を抑えることので
きる熱処理成膜装置及び熱処理成膜方法を提供すること
ができ、また半導体基板上にポリシリコン膜を形成する
場合に、基板とポリシリコン膜との間の自然酸化膜を減
らすことにより、後工程で、ポリシリコン膜中にイオン
注入された不純物を確実に基板内に熱拡散させることを
可能とする熱処理成膜方法を提供することができた。
、半導体基板上に被膜を形成するとき、基板表面に酸化
膜被着や不純物吸着などのない清浄面の現われた状態で
、成膜を行なうことを可能とするとともに、基板の能動
領域の不純物濃度プロファイルの変動を抑えることので
きる熱処理成膜装置及び熱処理成膜方法を提供すること
ができ、また半導体基板上にポリシリコン膜を形成する
場合に、基板とポリシリコン膜との間の自然酸化膜を減
らすことにより、後工程で、ポリシリコン膜中にイオン
注入された不純物を確実に基板内に熱拡散させることを
可能とする熱処理成膜方法を提供することができた。
【図１】本発明の請求項１に係る熱処理成膜装置の構成
の概要を示す模式図である。
の概要を示す模式図である。
【図２】本発明の請求項２に係る熱処理成膜装置の構成
の概要を示す模式図である。
の概要を示す模式図である。
【図３】本発明の請求項３に係る熱処理成膜装置のロー
ドロック室の構成の概要を示す模式図である。
ドロック室の構成の概要を示す模式図である。
【図４】トランジスタのエミッタ部断面のＴＥＭ像の模
写図である。
写図である。
【図５】基板をセットするときの反応室の温度（Ｔｉｎ
）と酸化膜厚との関係を示す図である。
）と酸化膜厚との関係を示す図である。
【図６】反応室の温度（Ｔｉｎ）とエミッタ抵抗との関
係を示す図である。
係を示す図である。
【図７】半導体基板の表面状態を示すＲＨＥＥＤパター
ン図である。
ン図である。
【図８】請求項４記載の本発明及び従来技術のそれぞれ
を適用して形成されたトランジスタのエミッタ抵抗とエ
ミッタ長との依存性を示す特性図である。
を適用して形成されたトランジスタのエミッタ抵抗とエ
ミッタ長との依存性を示す特性図である。
【図９】上記トランジスタのエミッタ部断面のＴＥＭ像
の模写図である。
の模写図である。
【図１０】請求項８に係る本発明の熱処理成膜方法の実
施に使用する熱処理成膜装置の構成の概要を示す模式図
である。
施に使用する熱処理成膜装置の構成の概要を示す模式図
である。
【図１１】小信号トランジスタにおけるウェーハプロセ
スの概要の一部を示す工程流れ図である。
スの概要の一部を示す工程流れ図である。
【図１２】図１０に示す装置を使用した小信号トランジ
スタの温度Ｔｉｎと界面酸化膜の酸素ピーク濃度との関
係を示す図である。
スタの温度Ｔｉｎと界面酸化膜の酸素ピーク濃度との関
係を示す図である。
【図１３】上記トランジスタの温度Ｔｉｎと、エミッタ
拡散層のρｓ との関係を示す図である。
拡散層のρｓ との関係を示す図である。
１ ヒーター
２ 反応室
３ ボート
４ 半導体基板
５ ターボ分子ポンプ
６ ドライポンプ
７ 炉口フランジ
８ａ〜８ｈ ゲートバルブ
９ ターボ分子ポンプ
１０ メカニカルブースタポンプ
１１ ドライポンプ
１２ イオンポンプ
１３ クライオポンプ
１４ シランガスノズル
１６ 炉口フランジと反応室との接続部１７ リー
ク防止手段 ２０ 冷却手段 ２１ デバイリング ２２ 菊池ライン ２３ ポリシリコン膜 ２４ 酸化膜 ２５ シリコン基板 ２６ 単結晶化したポリシリコン膜 ２７ ボール ３０ ロードロック室 ３１ ターボ分子ポンプ ３３ カセットローダー ３４ ウェーハ移載機 ３８ ガスノズル ４０ ロードロック室 ４１ ベルジャー ４１ａ 反応室 ４２ 底板 ４３ 半導体基板 ４４ 平型サセプター ４５ 高周波加熱ヒーター ４６ 反応ガス供給ノズル ４７ 非酸化性ガス供給ノズル ４８ 排気口
ク防止手段 ２０ 冷却手段 ２１ デバイリング ２２ 菊池ライン ２３ ポリシリコン膜 ２４ 酸化膜 ２５ シリコン基板 ２６ 単結晶化したポリシリコン膜 ２７ ボール ３０ ロードロック室 ３１ ターボ分子ポンプ ３３ カセットローダー ３４ ウェーハ移載機 ３８ ガスノズル ４０ ロードロック室 ４１ ベルジャー ４１ａ 反応室 ４２ 底板 ４３ 半導体基板 ４４ 平型サセプター ４５ 高周波加熱ヒーター ４６ 反応ガス供給ノズル ４７ 非酸化性ガス供給ノズル ４８ 排気口
Claims (8)
- 【請求項１】熱処理成膜装置の反応室の温度を１５０℃
以下に保った状態で、該反応室に半導体基板を出し入れ
する手段と、該反応室の温度が５００℃ないし１００℃
であるとき、該反応室の温度の昇降速度を毎分１０℃以
上にすることができる手段と、該反応室を真空度５×１
０−５Ｐａ以下の真空状態に保持する手段とを、具備す
ることを特徴とする熱処理成膜装置。 - 【請求項２】熱処理成膜装置の反応室の温度が５００℃
ないし１００℃であるとき、該反応室の温度の下降速度
を毎分１０℃以上にすることができる手段と、該反応室
を真空度５×１０−５Ｐａ以下の真空状態に保持する手
段と、真空排気手段を有するロードロック室とを具備す
ることを特徴とする熱処理成膜装置。 - 【請求項３】還元性ガスまたは酸化膜を除去するガスを
供給する手段をロードロック室に付加したことを特徴と
する請求項２記載の熱処理成膜装置。 - 【請求項４】熱処理成膜装置の反応室の温度を１５０℃
以下に保った状態で、該反応室に半導体基板をセットす
る工程と、該反応室を真空度５×１０−５Ｐａ以下の真
空状態に保持して、前記半導体基板の温度を該基板主面
の清浄面が現われる所定温度まで上げる工程と、前記清
浄面が現われた半導体基板の温度を成膜する温度まで下
げ、該基板面に被膜を形成する工程とを、含むことを特
徴とする熱処理成膜方法。 - 【請求項５】熱処理成膜装置のロードロック室に半導体
基板を挿入した後、ロードロック室内を真空排気する工
程と、ロードロック室内の半導体基板を前記熱処理成膜
装置の反応室にセットする工程と、該反応室内部を真空
度５×１０−５Ｐａ以下の真空状態に保持して、前記半
導体基板の温度を該基板主面の清浄面が現われる所定温
度まで上げる工程と、前記清浄面が現われた半導体基板
の温度を成膜する温度まで下げ、該基板面に被膜を形成
する工程とを、含むことを特徴とする熱処理成膜方法。 - 【請求項６】熱処理成膜装置のロードロック室に半導体
基板を挿入し、次にロードロック室に還元性ガスまたは
酸化膜を除去するガスを供給し、該半導体基板上の自然
酸化膜を除去した後、ロードロック室内を真空排気する
工程を含む請求項５記載の熱処理成膜方法。 - 【請求項７】請求項４ないし請求項６いずれか記載の熱
処理成膜方法において、半導体基板がシリコン単結晶基
板で、該基板主面の清浄面が現われる所定温度を８００
℃ないし１１００℃とする熱処理成膜方法。 - 【請求項８】熱処理成膜装置の反応室の温度を１５０℃
以下に保った状態で、該反応室内にシリコン基板をセッ
トする工程と、該反応室内に非酸化性ガスを満たした状
態で該シリコン基板温度を成膜温度まで上昇した後、生
成ガスを流して基板面にポリシリコン膜を形成する工程
とを、含むことを特徴とする熱処理成膜方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3080688A JP2892170B2 (ja) | 1990-07-20 | 1991-03-19 | 熱処理成膜方法 |
| KR1019910012357A KR940010514B1 (ko) | 1990-07-20 | 1991-07-19 | 열처리 막 형성 장치 및 방법 |
| DE69119989T DE69119989T2 (de) | 1990-07-20 | 1991-07-19 | CVD-Anlage und Verfahren zum Herstellen geglühter Filme |
| EP91112123A EP0467392B1 (en) | 1990-07-20 | 1991-07-19 | Chemical vapor depositions apparatus and method of manufacturing annealed films |
| US08/300,067 US5589421A (en) | 1990-07-20 | 1994-09-01 | Method of manufacturing annealed films |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-192100 | 1990-07-20 | ||
| JP19210090 | 1990-07-20 | ||
| JP3080688A JP2892170B2 (ja) | 1990-07-20 | 1991-03-19 | 熱処理成膜方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10190996A Division JP3177152B2 (ja) | 1990-07-20 | 1996-04-01 | 熱処理成膜方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04218910A true JPH04218910A (ja) | 1992-08-10 |
| JP2892170B2 JP2892170B2 (ja) | 1999-05-17 |
Family
ID=26421661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3080688A Expired - Fee Related JP2892170B2 (ja) | 1990-07-20 | 1991-03-19 | 熱処理成膜方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5589421A (ja) |
| EP (1) | EP0467392B1 (ja) |
| JP (1) | JP2892170B2 (ja) |
| KR (1) | KR940010514B1 (ja) |
| DE (1) | DE69119989T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335608A (ja) * | 2006-06-14 | 2007-12-27 | Hitachi Kokusai Electric Inc | 半導体デバイスの製造方法 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993002468A1 (en) * | 1991-07-16 | 1993-02-04 | Seiko Epson Corporation | Chemical vapor deposition apparatus, method of semiconductor film formation, and method of producing thin film semiconductor device |
| US5855677A (en) * | 1994-09-30 | 1999-01-05 | Applied Materials, Inc. | Method and apparatus for controlling the temperature of reaction chamber walls |
| CA2172233C (en) * | 1995-03-20 | 2001-01-02 | Lei Zhong | Slant-surface silicon wafer having a reconstructed atomic-level stepped surface structure |
| EP1143036A3 (en) * | 1996-05-21 | 2001-11-28 | Applied Materials, Inc. | Apparatus and method for controlling the temperature of a wall of a reaction chamber |
| JPH113861A (ja) * | 1997-06-12 | 1999-01-06 | Sony Corp | 半導体装置の製造方法及びその装置 |
| US6183562B1 (en) * | 1997-12-23 | 2001-02-06 | Sony Corporation Of Japan | Thermal protection system for a chemical vapor deposition machine |
| US6352430B1 (en) | 1998-10-23 | 2002-03-05 | Goodrich Corporation | Method and apparatus for cooling a CVI/CVD furnace |
| KR100480904B1 (ko) * | 1998-12-24 | 2005-08-30 | 주식회사 하이닉스반도체 | 반응로및이를이용한단결정실리콘층형성방법 |
| EP1063319B1 (en) | 1999-06-04 | 2005-12-07 | Goodrich Corporation | Method and apparatus for cooling a CVI/CVD furnace |
| US6861619B1 (en) | 2000-02-07 | 2005-03-01 | Therma-Wave, Inc. | Method and apparatus for preparing semiconductor wafers for measurement |
| US6261853B1 (en) * | 2000-02-07 | 2001-07-17 | Therma-Wave, Inc. | Method and apparatus for preparing semiconductor wafers for measurement |
| KR100345304B1 (ko) * | 2000-10-12 | 2002-07-25 | 한국전자통신연구원 | 수직형 초고진공 화학증착장치 |
| US7418982B2 (en) | 2006-05-17 | 2008-09-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Substrate carrier and facility interface and apparatus including same |
| US20090269939A1 (en) * | 2008-04-25 | 2009-10-29 | Asm International, N.V. | Cyclical oxidation process |
| US9127340B2 (en) * | 2009-02-13 | 2015-09-08 | Asm International N.V. | Selective oxidation process |
| US8889565B2 (en) * | 2009-02-13 | 2014-11-18 | Asm International N.V. | Selective removal of oxygen from metal-containing materials |
| US7829457B2 (en) * | 2009-02-20 | 2010-11-09 | Asm International N.V. | Protection of conductors from oxidation in deposition chambers |
| US9058988B2 (en) * | 2009-03-05 | 2015-06-16 | Applied Materials, Inc. | Methods for depositing layers having reduced interfacial contamination |
| US8507388B2 (en) | 2010-04-26 | 2013-08-13 | Asm International N.V. | Prevention of oxidation of substrate surfaces in process chambers |
| US20130207109A1 (en) * | 2012-02-14 | 2013-08-15 | Ji Fu Machinery & Equipment Inc. | Semiconductor device and method for manufacturing a semiconductor device |
| JP2015133444A (ja) * | 2014-01-15 | 2015-07-23 | 株式会社東芝 | 半導体製造装置および半導体装置の製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5754122A (ja) * | 1980-08-14 | 1982-03-31 | New York Blood Center Inc | |
| JPS61294811A (ja) * | 1985-06-21 | 1986-12-25 | Nippon Telegr & Teleph Corp <Ntt> | 半導体結晶製造装置 |
| JPH01289086A (ja) * | 1988-05-16 | 1989-11-21 | Toshiba Corp | 真空加熱装置 |
| JPH01292811A (ja) * | 1988-05-20 | 1989-11-27 | Sumitomo Electric Ind Ltd | 気相成長方法及びその装置 |
| JPH02151022A (ja) * | 1988-12-01 | 1990-06-11 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE813913C (de) * | 1949-11-05 | 1951-09-17 | Zeiss Opton | Vakuumgefaess aus Metall |
| DE3142548A1 (de) * | 1981-10-27 | 1983-05-05 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von oxidschichten auf aus silizium oder anderem oxidierbarem material bestehenden substratscheiben in extrem trockener sauerstoffatmosphaere bzw. in sauerstoffatmosphaere mit chlorwasserstoffgas-zusaetzen |
| DE3539981C1 (de) * | 1985-11-11 | 1987-06-11 | Telog Systems Gmbh | Verfahren und Vorrichtung zur Behandlung von Halbleitermaterialien |
| US4835114A (en) * | 1986-02-19 | 1989-05-30 | Hitachi, Ltd. | Method for LPCVD of semiconductors using oil free vacuum pumps |
| JPS63128710A (ja) * | 1986-11-19 | 1988-06-01 | Mitsubishi Electric Corp | 反応炉 |
| US4723363A (en) * | 1986-12-29 | 1988-02-09 | Motorola Inc. | Process for removal of water |
| US4802441A (en) * | 1987-01-08 | 1989-02-07 | Btu Engineering Corporation | Double wall fast cool-down furnace |
| US4753192A (en) * | 1987-01-08 | 1988-06-28 | Btu Engineering Corporation | Movable core fast cool-down furnace |
| US4763602A (en) * | 1987-02-25 | 1988-08-16 | Glasstech Solar, Inc. | Thin film deposition apparatus including a vacuum transport mechanism |
| GB2202236B (en) * | 1987-03-09 | 1991-04-24 | Philips Electronic Associated | Manufacture of electronic devices comprising cadmium mercury telluride |
| JPH01125821A (ja) * | 1987-11-10 | 1989-05-18 | Matsushita Electric Ind Co Ltd | 気相成長装置 |
| JP2502661B2 (ja) * | 1988-03-04 | 1996-05-29 | 松下電器産業株式会社 | 気相成長装置 |
| JP2928930B2 (ja) * | 1989-12-06 | 1999-08-03 | セイコーインスツルメンツ株式会社 | 不純物ドーピング装置 |
| JP2895166B2 (ja) * | 1990-05-31 | 1999-05-24 | キヤノン株式会社 | 半導体装置の製造方法 |
| US5194397A (en) * | 1991-06-05 | 1993-03-16 | International Business Machines Corporation | Method for controlling interfacial oxide at a polycrystalline/monocrystalline silicon interface |
-
1991
- 1991-03-19 JP JP3080688A patent/JP2892170B2/ja not_active Expired - Fee Related
- 1991-07-19 KR KR1019910012357A patent/KR940010514B1/ko not_active IP Right Cessation
- 1991-07-19 EP EP91112123A patent/EP0467392B1/en not_active Revoked
- 1991-07-19 DE DE69119989T patent/DE69119989T2/de not_active Revoked
-
1994
- 1994-09-01 US US08/300,067 patent/US5589421A/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5754122A (ja) * | 1980-08-14 | 1982-03-31 | New York Blood Center Inc | |
| JPS61294811A (ja) * | 1985-06-21 | 1986-12-25 | Nippon Telegr & Teleph Corp <Ntt> | 半導体結晶製造装置 |
| JPH01289086A (ja) * | 1988-05-16 | 1989-11-21 | Toshiba Corp | 真空加熱装置 |
| JPH01292811A (ja) * | 1988-05-20 | 1989-11-27 | Sumitomo Electric Ind Ltd | 気相成長方法及びその装置 |
| JPH02151022A (ja) * | 1988-12-01 | 1990-06-11 | Nec Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335608A (ja) * | 2006-06-14 | 2007-12-27 | Hitachi Kokusai Electric Inc | 半導体デバイスの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2892170B2 (ja) | 1999-05-17 |
| KR920003445A (ko) | 1992-02-29 |
| EP0467392B1 (en) | 1996-06-05 |
| KR940010514B1 (ko) | 1994-10-24 |
| EP0467392A1 (en) | 1992-01-22 |
| US5589421A (en) | 1996-12-31 |
| DE69119989T2 (de) | 1996-11-28 |
| DE69119989D1 (de) | 1996-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04218910A (ja) | 熱処理成膜方法 | |
| US4985372A (en) | Method of forming conductive layer including removal of native oxide | |
| US8123858B2 (en) | Manufacturing method of semiconductor device and substrate processing apparatus | |
| JP2001345279A (ja) | 半導体製造方法、基板処理方法、及び半導体製造装置 | |
| JPH01125821A (ja) | 気相成長装置 | |
| US8367560B2 (en) | Semiconductor device manufacturing method | |
| US6841450B2 (en) | Annealed wafer manufacturing method and annealed wafer | |
| US20010012667A1 (en) | Clustered system and method for formation of integrated circuit devices | |
| US7273818B2 (en) | Film formation method and apparatus for semiconductor process | |
| JPH10149984A (ja) | 多結晶シリコンの形成方法及び形成装置 | |
| Kunii et al. | Si Surface Cleaning by Si2H6–H2 Gas Etching and Its Effects on Solid-Phase Epitaxy | |
| US20020090802A1 (en) | Safe arsenic gas phase doping | |
| JP5286565B2 (ja) | 半導体装置の製造方法、基板処理方法および基板処理装置 | |
| US6238737B1 (en) | Method for protecting refractory metal thin film requiring high temperature processing in an oxidizing atmosphere and structure formed thereby | |
| JP4324418B2 (ja) | 基板処理装置および半導体デバイスの製造方法 | |
| JP3177152B2 (ja) | 熱処理成膜方法 | |
| JP5214778B2 (ja) | 基板処理装置及び半導体デバイスの製造方法 | |
| JP3194062B2 (ja) | 熱酸化膜の形成方法 | |
| JPH0766193A (ja) | 半導体装置における酸化膜の形成方法 | |
| JP2504598B2 (ja) | 半導体基板の枚葉式表面処理方法 | |
| KR100331964B1 (ko) | 원자층 증착 설비 및 이를 이용한 원자층 증착 방법 | |
| JPH11260738A (ja) | 真空熱処理装置 | |
| JPH04345024A (ja) | 半導体装置の製造方法 | |
| JPH0143454B2 (ja) | ||
| JP4271767B2 (ja) | 基板搬送方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |