JP2007335608A - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法 Download PDF

Info

Publication number
JP2007335608A
JP2007335608A JP2006165291A JP2006165291A JP2007335608A JP 2007335608 A JP2007335608 A JP 2007335608A JP 2006165291 A JP2006165291 A JP 2006165291A JP 2006165291 A JP2006165291 A JP 2006165291A JP 2007335608 A JP2007335608 A JP 2007335608A
Authority
JP
Japan
Prior art keywords
substrate
temperature
gas
processing chamber
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006165291A
Other languages
English (en)
Other versions
JP4829013B2 (ja
Inventor
Takashi Koshimizu
隆史 小清水
Yuji Takebayashi
雄二 竹林
Taketoshi Sato
武敏 佐藤
Osamu Kasahara
修 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2006165291A priority Critical patent/JP4829013B2/ja
Publication of JP2007335608A publication Critical patent/JP2007335608A/ja
Application granted granted Critical
Publication of JP4829013B2 publication Critical patent/JP4829013B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

【課題】処理室内の酸素成分を除去して、複数の基板表面が酸化するのを抑制する。
【解決手段】半導体デバイスの製造方法は、複数の基板を処理室内に搬入する工程と、前記基板を処理温度まで昇温させる工程と、前記処理室内に反応ガスを供給してプラズマ化する工程と、前記反応ガスのプラズマを用いて基板表面を処理する工程と、前記基板を降温させる工程と、処理後の前記基板を前記処理室内より搬出する工程とを有し、前記基板を処理温度まで昇温させる過程において、水素ガスと不活性ガスとの混合ガスを前記処理室内に供給する。
【選択図】 図1

Description

本発明は、半導体デバイスの製造方法に係り、特に複数の基板表面をプラズマ処理する半導体デバイスの製造方法に関する。
一般に、シリコンウェハなどの基板の表面にプラズマを利用してエッチングしたり、薄膜を形成したりする半導体デバイスを製造する装置として、プラズマ処理装置が知られている。特に複数の基板を同時に処理するバッチプラズマ処理装置では、処理室内に複数の基板を装填するとともに、反応性ガスを供給し、処理室内で反応性ガスのプラズマを発生させて基板表面をプラズマ処理している。
この場合、基板表面に自然酸化膜が形成されているとプラズマ処理に不具合が生じる。また、基板処理の過程において、処理室内に残存している酸素分子や、処理室表面に付着している酸素により、不必要な酸化膜が基板表面に形成されることがある。
そこで、基板処理に際して、基板表面の自然酸化膜、又は搬入後に基板表面に形成される酸化膜を除去することが行われている。
例えば、自然酸化膜の影響を本質的に除いて良質なゲート酸化膜を形成することを目的として、500℃以下でウエハを搬入し、500℃程度以上とした第一の雰囲気(水素などの還元性ガスを利用)で自然酸化膜を除去し、次に第二の雰囲気でガスを置換し1000℃程度まで昇温を行ってから熱酸化を行い、熱酸化の後、不活性雰囲気に置換し、降温して基板を搬出している。
また、高温水素処理と酸化膜の形成処理を連続して行い、自然酸化膜を除去することを目的として、N2雰囲気でウエハを挿入し、その後N2ガスをH2に置換し高温下(1000〜1200℃)で水素処理を行い、その後H2をN2に置換している。
さらに、基板挿入時の酸素混入による不必要な酸化膜の形成を防止することを目的として、反応室の温度が400℃程度で処理基板を挿入し、H2またはHeを流入させ続け、基板表面上の自然酸化膜の成長を抑制する。このとき、酸素等の気体も混入するが、基板が酸化される温度に至る頃には反応室外へ追い出される。約1200℃に達したら、所定の不活性ガスと切り替え、不純物の拡散処理を行う。処理終了後、再びH2またはHeを反応室内に流入させ、400℃程度で高速降温している。
しかし、上述した特許文献1〜3に記載の発明では、何れも基板表面に形成された自然酸化膜を除去することを主な目的としているために、基板挿入時の酸素混入による不必要な酸化膜の形成を防止する場合であっても、基板処理前に500℃〜1200℃と高温の処理を必要としていた。また、水素ガスのみによる還元処理を行っているが、水素は比重が軽く処理室内の水素濃度が不均一になるおそれがあるため、基板挿入時の酸素混入による不必要な酸化膜の形成を均一に抑制することが困難であった。
また、上述した特許文献1、3に記載の発明では、基板処理の後、処理室内を不活性雰囲気又は水素ガスに置換することも行われている。しかし、特に熱処理が選択酸化の場合のように、基板上の酸化を抑制した部位が、選択酸化時の残留酸素成分により酸化されるという問題が生じやすいが、不活性雰囲気だけではそのような酸化を防止することが困難であり、また水素ガス雰囲気だけでも、上述した理由から、そのような酸化を均一に抑制することが困難であった。
これらの問題は、特に、複数の基板を同時に処理するバッチ処理の場合にあっては、処理室を形成する処理容器が縦型である等その容積が大きいため、特に問題となっていた。
本発明の課題は、処理室内の酸素成分を除去して、複数の基板表面が酸化するのを抑制することが可能な半導体デバイスの製造方法を提供することにある。
本発明の一態様によれば、複数の基板を処理室内に搬入する工程と、前記基板を処理温度まで昇温させる工程と、前記処理室内に反応ガスを供給してプラズマ化する工程と、前記反応ガスのプラズマを用いて前記基板表面を処理する工程と、前記基板を降温させる工程と、処理後の前記基板を前記処理室内より搬出する工程とを有し、前記基板を処理温度まで昇温させる過程において、水素ガスと不活性ガスとの混合ガスを前記処理室内に供給する半導体デバイスの製造方法が提供される。
本発明の他の態様によれば、複数の基板を処理室内に搬入する工程と、前記基板を処理温度まで昇温させる工程と、前記処理室内に酸素成分を含む反応ガスを供給してプラズマ化する工程と、前記反応ガスのプラズマを用いて前記基板表面を処理する工程と、前記基板を降温させる工程と、処理後の前記基板を前記処理室内より搬出する工程とを有し、前記基板を降温させる過程において、水素ガスと不活性ガスとの混合ガスを前記処理室内に供給する半導体デバイスの製造方法が提供される。
本発明によれば、処理室内の酸素成分を除去して、複数の基板表面が酸化するのを確実に抑制することができる。
本発明の実施形態について、図面を参照しながら説明する。図5は、本発明の一実施形態に係る半導体デバイスの製造方法を実施するためのプラズマ処理装置である。
図5に示すように、筐体101の内部の前面側には、図示しない外部搬送装置との間で基板収納容器としてのカセット100の授受を行う保持具授受部材としてのカセットステージ105が設けられ、カセットステージ105の後側には昇降手段としてのカセットエレベータ115が設けられ、カセットエレベータ115には搬送手段としてのカセット移載機114が取り付けられている。又、カセットエレベータ115の後側には、カセット100の載置手段としてのカセット棚109が設けられると共にカセットステージ105の上方にも予備カセット棚110が設けられている。予備カセット棚110の上方にはクリーンユニット118が設けられクリーンエアを筐体101の内部を流通させるように構成されている。
筐体101の後部上方には、処理炉202が設けられ、処理炉202の下方にはシリコンウェハ等の基板5を水平姿勢で多段に保持する基板保持手段としてのボート22を処理炉202に昇降させる昇降手段としてのボートエレベータ121が設けられ、ボートエレベータ121に取り付けられた昇降部材122の先端部には蓋体としてのシールキャップ25が取り付けられボート22を垂直に支持している。ボートエレベータ121とカセット棚109との間には、昇降手段としての移載エレベータ113が設けられ、移載エレベータ113には搬送手段としてのウェハ移載機112が取り付けられている。又、ボートエレベータ121の横には、開閉機構を持ち処理炉202の下側のウェハ搬入出口131を気密に閉塞する閉塞手段としての炉口シャッタ116が設けられている。
基板5が装填されたカセット100は、図示しない外部搬送装置からカセットステージ105に基板5が上向き姿勢で搬入され、基板5が水平姿勢となるようカセットステージ105で90°回転させられる。更に、カセット100は、カセットエレベータ115の昇降動作、横行動作及びカセット移載機114の進退動作、回転動作の協働によりカセットステージ105からカセット棚109又は予備カセット棚110に搬送される。
カセット棚109にはウェハ移載機112の搬送対象となるカセット100が収納される移載棚123があり、基板5の移載に供されるカセット100はカセットエレベータ115、カセット移載機114により移載棚123に移載される。
カセット100が移載棚123に移載されると、ウェハ移載機112の進退動作、回転動作及び移載エレベータ113の昇降動作の協働により移載棚123から降下状態のボート22に基板5を移載する。
ボート22に所定枚数の基板5が移載されるとボートエレベータ121によりボート22が処理炉202に挿入され、シールキャップ25により処理炉202が気密に閉塞される。気密に閉塞された処理炉202内では基板5が加熱されると共に処理ガスが処理炉202内に供給され、基板5に処理がなされる。
基板5への処理が完了すると、基板5は上記した作動の逆の手順により、ボート22から移載棚123のカセット100に移載され、カセット100はカセット移載機114により移載棚123からカセットステージ105に移載され、図示しない外部搬送装置により筐体101の外部に搬出される。
炉口シャッタ116は、ボート22が降下状態の際に処理炉202のウェハ搬入出口131を気密に閉塞し、外気が処理炉202内に巻き込まれるのを防止している。
カセット移載機114等の搬送動作は、搬送制御手段124により制御される。
図6は、プラズマ処理装置の処理炉を説明するための概略縦断面図である。
図6に示すように、処理炉202は、処理室1を内部に形成する反応管2と、処理室1内を加熱するヒータ14とから構成される。処理室1は、反応管2およびシールキャップ25で気密に構成され、反応管2の周囲には、ヒータ14が処理室1を取り囲むように設けられている。反応管2は、石英などの誘導体で構成する。
処理室1にはガス導入ポート10が連通して設けられており、処理室1の内部に所要のガスを導入できるようになっている。処理室1は、排気管6を介してポンプ7に接続され、処理室1の内部のガスを排気できる構造となっている。
処理室1の内部には、ボート22がシールキャップ25の上に載置されている。ボート22は、通常、石英やセラミックスなどの誘電体で構成する。
ボート22には、電極板21が一定間隔で多段に取り付けられている。ボート22の多段に重ねて配置された電極板21の間にはシリコンウェハ等の基板5が電極板21と接触しないように配置される構造となっている。
基板5が、ボート22に設けた電極板21の間に等間隔で載置できるように、ボート22には基板5を載置するための溝(図示せず)が設けてあり、ウェハ移載機112により基板5を自動で搬送できる機構となっている。
基板5の搬送時には、ウェハ移載機112の基板5を乗せるツィーザ(図示せず)は電極板21の間に挿入され、基板5を直接ボート22に載せて保持させることができるため、サセプタ電極上へ直接基板5を載置する場合と異なり、基板5を一時的に支持するピンが不要である。このため、電極板21にはピンを貫通させるための孔を設けていない。
基板5と電極板21とは、接触しないように配置されているため、基板5をサセプタに載置する構造と比べると、ピンによる受け渡しがない分、基板5の搬送が容易である。
このようなプラズマ処理装置を用いた本発明の半導体デバイスの製造方法の一実施形態について説明する。参照する図において、図1は、酸化処理の一例を示すプロセスシーケンス図である。
本実施の形態では、本発明を適用するのに好適な基板5の処理として、選択酸化処理の場合で説明する。選択酸化処理は、例えば、ゲート酸化膜上に形成したポリシリコン膜の上部にタングステン(W)などの金属膜を積層した構造としたポリメタル構造のゲート電極において、タングステン(W)などの金属膜表面の酸化を抑え、シリコン基板やポリシリコン膜表面のみを選択的に熱酸化して酸化膜を形成する処理である。
プラズマ処理装置の筐体101内に基板5を準備する。この基板5は、本実施例によっては、自然酸化膜の除去が既に行われていることを前提としている。この自然酸化膜除去は、通常840℃より高い温度で行われる。
処理室1が大気圧の状態で、エレベータ機構(図5の昇降部材122参照)を用いて電極板21が多段に設けられたボート22を載せたシールキャップ25を下げる。基板搬送用ロボット(図5のウェハ移載機112参照)により、プラズマ処理装置の筐体101内に準備された所用の数の基板5を、ボート22の各電極板21の間に1枚ずつ載置する。その後、シールキャップ25を上昇させてボート22を処理室1内に挿入する(ボートロード、図1におけるt1〜t2)。なお、図6では4枚の基板5を載置した状態を示している。また、あらかじめヒータ14に電力を投入し、反応管2、電極板21など処理室1内部の部材を所定の温度に加熱しておき、処理室1内の温度を、例えば200℃〜300℃(図示例では200℃)としている。
反応管2がシールキャップ25により気密に閉塞されると、ガス導入ポート10から、水素ガスと窒素ガスの混合ガス(H2+N2混合ガス)を導入する(t2〜t3)。ここで、水素ガスと不活性ガスとは、処理室1内に供給してから混合するよりも、処理室1内に供給する前に混合することが好ましい。処理室1内に供給する前に混合することにより、処理室内の水素ガスをより均一に不活性ガスである窒素ガスと混合できるからである。
混合ガスを導入すると同時に、あるいはそれ以前よりポンプ7により排気管6から処理室1内のガスを排気して、処理室1内をH2+N2混合ガスに入れ替える。なお、選択酸化の場合、Wは200℃で酸化が始まり、また基板5を処理室1内に搬入するときは既に処理室1内が200℃〜300℃となっていることから、処理室1内に基板5を入れた後、速やかにH2+N2混合ガスを導入するのが好ましい。
2+N2混合ガスは、処理室1内の残留酸素成分を除去して、処理室1内を還元性雰囲気にして、基板の酸化を防止するために導入される。そのため、H2+N2混合ガス中のH2の割合は、基板の酸化防止を達成できる範囲で任意に決定することができるが、H2の割合が少ない方がコストを抑えられることと、H2の燃焼性を下げることができることから、なるべくH2の割合が少ないのが望ましい。例えば、Wの酸化を防止する目的の場合、H2の流量比を10%〜100%とすることができる。水素ガスの混合比率は10%〜100%が好ましい。混合比率が10%〜100%であれば、確実な酸化抑制が得られやすく、コストも安価になる。
このH2+N2混合ガスの導入は、本実施形態では、処理室1の昇温前に完了しておくのがよい。基板5の酸化は、基板上に形成された膜種に応じて、所定の高温域で酸素に晒された場合に進行し、本実施形態のように、Wを有する基板の選択酸化処理の場合には、Wの酸化開始温度が200℃程度と低いからである。なお、シリコンの酸化は700℃前後で開始する。
2+N2混合ガスの導入の後、ポンプ7による排気が完了し、圧力が安定したら、ヒータ14により処理室1が昇温されて基板5が処理温度まで加熱される(t3〜t4)。図示例では処理温度は840℃である。
この昇温過程において、処理室1内がH2+N2混合ガスの雰囲気になっていることにより、処理室1内に残存した酸素及び反応管2の表面に付着した酸素による基板上のWの酸化が抑えられる。
また、水素ガスのみを導入した場合には、水素ガスは非常に軽いガスであるため処理室1内が高温である場合、水素ガスが処理室1内の上方にのみ溜まり、下方において酸化の抑制ができないことがある。特に、処理炉が縦型炉の場合にこのような問題が生じやすい。しかし、本実施形態の方法によれば、水素ガスと窒素ガス(不活性ガス)を混合させた上で処理室1内に導入しているため、混合ガス全体としての密度が重くなり、処理室1内に均一に分散しやすく、結果的に処理室1内での複数の基板5の上下の配置位置にかかわらず、均一にWの酸化を防止できる。この効果は、処理室1内に、H2+N2混合ガスを上方から導入する場合に特に顕著である。
基板5が所定の温度になった時点で、選択酸化処理のための処理ガスをガス導入ポート10から導入し、図示しない圧力調整機構によって処理室1内の圧力を所定の値に保持する。処理室1内部の圧力が所定の圧力になった時点で、多段に積まれた電極板21に高周波電力を供給してプラズマを生成し、基板5を選択酸化処理する(t4〜t5)。
選択酸化処理のためには、例えば、水素を継続して導入しつつ、酸素含有ガスを導入する。この酸素の導入の際には、水素/酸素の流量比が2.0より大きい水素リッチ条件とすることで、シリサイド膜(WSi2)や金属薄膜(W)の酸化を防止しつつ、シリコン基板や多結晶シリコン膜表面を保護する熱酸化膜を選択的に形成できる。
なお、酸素含有ガスとしては、酸素ガス(O2)、亜酸化窒素ガス(N2O)及び一酸化窒素ガス(NO)よりなる群から選択される少なくとも一つのガスを用いることができる。
選択酸化処理が終了すると、ポンプ7で排気しながら、ガス導入ポート10からH2+N2混合ガスを再度供給する(t5〜t6)。これにより処理室1内が還元性の雰囲気になる。処理室1内の雰囲気が十分に入れ替わったら、処理室1内を降温させる(t6〜t7)。
このように、降温時にH2+N2混合ガスを導入することにより、選択酸化処理のために処理室1内に導入された酸素を含むガスの残留酸素成分により、基板5が降温時に酸化されるのが防止される。また、降温時にN2ガスを処理室1内に供給することにより、反応管2をクリーニングできる。
そして、処理室1内が十分に冷却された後、シールキャップ25を開いてボート22を反応管2から取り出し(ボートアンロード、t7〜t8)、次のバッチプラズマ処理が続けられる。
以上のような本実施形態の半導体デバイスの製造方法によれば、処理室1の昇温時及び降温時における基板5上のWの酸化が防止される。その際、導入されるH2+N2混合ガスは、水素ガスのみの場合と比較してコストが低く、製造コストを下げることができる。また、H2+N2混合ガスは、水素ガスと比較して、水素ガス濃度が低いため、製造時の安全性がより高いだけでなく、処理室1内で、水素ガスが均一に分散するため、処理室1内での基板5の位置によらず、どの基板5も均一に酸化が防止される。
また、実施形態のH2+N2混合ガスによる酸化抑制の狙いは、自然酸化膜の除去ではなく、処理室1内の残留酸素成分の除去である。自然酸化膜の除去は、処理室1内に基板を搬入する前に既に行っていることを前提としているからである。従って、自然酸化膜除去ほどの高温(1000℃以上)を必要とせず、200℃ないし800℃低度の低い温度で済む。
以上本発明の一実施形態について説明したが、本発明は、前記した実施形態に限定されず、適宜変更して実施することが可能である。
前記実施形態においては、選択酸化膜を形成する場合に、昇温前にH2+N2混合ガスの導入を完了させたが、必ずしも、昇温前にH2+N2混合ガスの導入が完了している必要はない。例えば、ゲート酸化膜を形成する場合には、シリコンの酸化が700℃程度から開始するので、昇温開始後、処理室1内の温度が700℃に達する前にH2+N2混合ガスの導入が完了していればよい。つまり、基板上の膜種の酸化温度に達する前に水素ガスと不活性ガスの混合ガスの導入が完了していればよい。
また、本発明は、選択酸化、ゲート酸化膜形成以外の処理であって、処理室内に残留酸素成分が生じ、しかも不必要な酸化を抑制することが要請されるような基板処理、例えば酸化膜形成等の処理にも適用可能である。
また、前記実施形態においては、処理室1の昇温時と降温時の両方においてH2+N2混合ガスを導入することとしたが、必ずしも降温時にH2+N2混合ガスを導入しなくてもよい。すなわち、本実施形態においては、選択酸化処理において、選択酸化性のガスを導入していたが、処理において酸化を行わない場合には、降温時に基板の酸化の懸念が少ないため、処理ガスを残したままか、不活性ガスに置き換えて降温させてもよい。
また、前記実施形態においては、水素と混合する不活性ガスとしてN2を用いたが、N2に代えて、Ar、Ne、He等の不活性ガスを混合するか、これらのガスを混合して用いてもよい。もっとも、N2は入手しやすく、環境への影響も少ないため、N2を用いるのが望ましい。
次に、本発明の好適な実施例を比較例とともに説明する。
(実施例)
前記した一実施形態と同様のバッチプラズマ処理装置を用いて、プラズマによる選択酸化処理を行った。なおSLMは、0℃、1atm状態での流量(L/min)を示す。
ヒータ温度 840℃
流量 水素ガス 1SLM
酸素ガス 0.2SLM
圧力 35Pa
高周波出力 500W
プラズマ処理前の昇温時及び処理後の降温時には、次の条件で処理室内にガスを供給した。
処理室導入ガス H2+N2混合ガス(混合ガス中の水素の流量比10%)
流量 水素ガス 0.45SLM
窒素ガス 0.05SLM
圧力 35Pa
(比較例1)
選択酸化処理条件は実施例と同様とした。また、プラズマ処理前の昇温時及び処理後の降温時には、次の条件で処理室内にガスを供給した。
処理室導入ガス N2
流量 3.6SLM
圧力 100Pa
(比較例2)
選択酸化処理条件は実施例と同様とした。また、プラズマ処理前の昇温時及び処理後の降温時には、次の条件で処理室内にガスを供給した。
処理室導入ガス H2
流量 0.5SLM
圧力 35Pa
以上の結果、比較例1では、図2に示すSEM像のように、Wの異常酸化を示すウィスカ(針状結晶)が成長したのに対し、図3に示す比較例2及び図4に示す実施例においては、いずれもウィスカの成長が見られなかった。
すなわち、H2の濃度(H2とN2との混合比率)が10%であっても、H2の濃度が100%の場合と同様に、Wの酸化が抑制されていることが確認できた。
また、Wの平均酸化膜厚を測定したところ比較例1では、約41Å(約4.1nm)であったのに対し、実施例では約26Å(約2.6nm)であった。
本発明の好ましい態様を以下に付記する。
第1の態様は、複数の基板を処理室内に搬入する工程と、前記基板を処理温度まで昇温させる工程と、前記処理室内に反応ガスを供給してプラズマ化する工程と、前記反応ガスのプラズマを用いて前記基板表面を処理する工程と、前記基板を降温させる工程と、処理後の前記基板を前記処理室内より搬出する工程とを有し、前記基板を処理温度まで昇温させる過程において、水素ガスと不活性ガスとの混合ガスを前記処理室内に供給する半導体デバイスの製造方法である。
基板を処理温度まで昇温させる過程において、水素ガスと不活性ガスとの混合ガスを前記処理室内に供給することによって、昇温過程における処理室内の酸素成分を除去することができるので、基板表面の酸化を抑制することができる。
また、水素ガスと不活性ガスとの混合ガスを供給するので、水素ガスのみを供給する場合に比べて、混合ガスの密度が重くなって処理室内に均一に分散しやすくなるので、昇温時における基板表面の酸化を均一に抑制することができる。また、水素ガスと不活性ガスとの混合ガスを供給するので、水素ガスのみを供給する場合に比べて原料コストを低減できる。
第2の態様は、複数の基板を処理室内に搬入する工程と、前記基板を処理温度まで昇温させる工程と、前記処理室内に酸素成分を含む反応ガスを供給してプラズマ化する工程と、前記反応ガスのプラズマを用いて前記基板表面を処理する工程と、前記基板を降温させる工程と、処理後の前記基板を前記処理室内より搬出する工程とを有し、前記基板を降温させる過程において、水素ガスと不活性ガスとの混合ガスを前記処理室内に供給する半導体デバイスの製造方法である。
基板を降温させる過程において、水素ガスと不活性ガスとの混合ガスを前記処理室内に供給することによって、基板処理工程における処理室内の酸素成分を除去することができるので、降温時における基板表面の酸化を確実に抑制することができる。
特に、基板処理時に酸素成分を含む処理を行う場合には、処理後に酸素が残る可能性があるので、この降温時の水素ガスと不活性ガスの混合ガスの供給により、酸化膜の成長を防止することができる。
第3の態様は、第1の態様において、前記基板を処理温度まで昇温させる過程において、前記基板温度が該基板表面の被酸化物の酸化温度になる前に、水素ガスと不活性ガスとの混合ガスを前記処理室内に供給する半導体デバイスの製造方法である。
酸化させたくない非酸化物(膜)の酸化温度に応じて、混合ガスを流すタイミングを異ならせるので、基板表面の酸化をより確実に抑制することができる。ここで、被酸化物は、例えばタングステン(W)やシリコン(Si)である。
第4の態様は、第1ないし第3の態様において、前記水素ガスの窒素ガスとの混合比率(水素ガス/(水素ガス+窒素ガス))を10%〜100%とした半導体デバイスの製造方法である。
水素ガスの混合比率がこの範囲であれば、確実な酸化抑制が得られやすく、コストも安価になる。
本発明の一実施形態における酸化処理の一例を示すプロセスシーケンス図である。 比較例1の処理後の基板のSEM像である。 比較例2の処理後の基板のSEM像である。 本発明の一実施例の処理後の基板のSEM像である。 本発明の一実施形態における半導体デバイスの製造方法を実施するプラズマ処理装置である。 本発明の一実施形態におけるプラズマ処理装置の処理炉を説明するための概略縦断面図である。
符号の説明
1 処理室
2 反応管
5 基板
6 排気管
7 ポンプ
10 ガス導入ポート
14 ヒータ
17、18 電極
22 ボート
202 処理炉

Claims (3)

  1. 複数の基板を処理室内に搬入する工程と、
    前記基板を処理温度まで昇温させる工程と、
    前記処理室内に反応ガスを供給してプラズマ化する工程と、
    前記反応ガスのプラズマを用いて前記基板表面を処理する工程と、
    前記基板を降温させる工程と、
    処理後の前記基板を前記処理室内より搬出する工程と
    を有し、
    前記基板を処理温度まで昇温させる過程において、水素ガスと不活性ガスとの混合ガスを前記処理室内に供給する半導体デバイスの製造方法。
  2. 複数の基板を処理室内に搬入する工程と、
    前記基板を処理温度まで昇温させる工程と、
    前記処理室内に酸素成分を含む反応ガスを供給してプラズマ化する工程と、
    前記反応ガスのプラズマを用いて前記基板表面を処理する工程と、
    前記基板を降温させる工程と、
    処理後の前記基板を前記処理室内より搬出する工程と
    を有し、
    前記基板を降温させる過程において、水素ガスと不活性ガスとの混合ガスを前記処理室内に供給する半導体デバイスの製造方法。
  3. 前記基板を処理温度まで昇温させる過程において、前記基板温度が該基板表面の被酸化物の酸化温度になる前に、水素ガスと不活性ガスとの混合ガスを前記処理室内に供給する請求項1に記載の半導体デバイスの製造方法。
JP2006165291A 2006-06-14 2006-06-14 半導体デバイスの製造方法及び基板処理装置 Active JP4829013B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006165291A JP4829013B2 (ja) 2006-06-14 2006-06-14 半導体デバイスの製造方法及び基板処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006165291A JP4829013B2 (ja) 2006-06-14 2006-06-14 半導体デバイスの製造方法及び基板処理装置

Publications (2)

Publication Number Publication Date
JP2007335608A true JP2007335608A (ja) 2007-12-27
JP4829013B2 JP4829013B2 (ja) 2011-11-30

Family

ID=38934790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006165291A Active JP4829013B2 (ja) 2006-06-14 2006-06-14 半導体デバイスの製造方法及び基板処理装置

Country Status (1)

Country Link
JP (1) JP4829013B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011013616A1 (ja) * 2009-07-27 2011-02-03 東京エレクトロン株式会社 選択酸化処理方法、選択酸化処理装置およびコンピュータ読み取り可能な記憶媒体
US9147573B2 (en) 2012-02-17 2015-09-29 Hitachi Kokusai Electric Inc. Substrate processing apparatus and method of manufacturing semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03119763A (ja) * 1989-10-02 1991-05-22 Toshiba Corp 半導体装置の製造方法
JPH04218910A (ja) * 1990-07-20 1992-08-10 Toshiba Corp 熱処理成膜方法
JPH08241863A (ja) * 1995-03-06 1996-09-17 Canon Inc 半導体基板の製造方法
JP2000332245A (ja) * 1999-05-25 2000-11-30 Sony Corp 半導体装置の製造方法及びp形半導体素子の製造方法
JP2000335545A (ja) * 1999-05-28 2000-12-05 Sanyo Electric Co Ltd 成型トレー及びその固定に用いる作業装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03119763A (ja) * 1989-10-02 1991-05-22 Toshiba Corp 半導体装置の製造方法
JPH04218910A (ja) * 1990-07-20 1992-08-10 Toshiba Corp 熱処理成膜方法
JPH08241863A (ja) * 1995-03-06 1996-09-17 Canon Inc 半導体基板の製造方法
JP2000332245A (ja) * 1999-05-25 2000-11-30 Sony Corp 半導体装置の製造方法及びp形半導体素子の製造方法
JP2000335545A (ja) * 1999-05-28 2000-12-05 Sanyo Electric Co Ltd 成型トレー及びその固定に用いる作業装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011013616A1 (ja) * 2009-07-27 2011-02-03 東京エレクトロン株式会社 選択酸化処理方法、選択酸化処理装置およびコンピュータ読み取り可能な記憶媒体
JP2011029415A (ja) * 2009-07-27 2011-02-10 Tokyo Electron Ltd 選択酸化処理方法、選択酸化処理装置およびコンピュータ読み取り可能な記憶媒体
KR101361318B1 (ko) 2009-07-27 2014-02-11 도쿄엘렉트론가부시키가이샤 선택 산화 처리 방법, 선택 산화 처리 장치 및 컴퓨터 판독 가능한 기억 매체
US9147573B2 (en) 2012-02-17 2015-09-29 Hitachi Kokusai Electric Inc. Substrate processing apparatus and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP4829013B2 (ja) 2011-11-30

Similar Documents

Publication Publication Date Title
JP6095825B2 (ja) 基板処理装置および半導体装置の製造方法
TWI437635B (zh) 半導體裝置的製造方法、及基板處理裝置
JP5722595B2 (ja) 基板処理装置および半導体装置の製造方法
JP4361932B2 (ja) 基板処理装置および半導体装置の製造方法
KR101289305B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JP2013012719A (ja) 基板処理装置および基板処理方法
JP2011068984A (ja) 半導体装置の製造方法、クリーニング方法および基板処理装置
TW201236078A (en) Substrate processing apparatus, substrate supporting tool and method of manufacturing semiconductor device
JP2005064305A (ja) 基板処理装置及び半導体デバイスの製造方法
JP2008303452A (ja) 基板処理装置
JP4829013B2 (ja) 半導体デバイスの製造方法及び基板処理装置
JP2009263764A (ja) 半導体製造装置及び半導体装置の製造方法
JP5888820B2 (ja) 基板処理装置、クリーニング方法及び半導体装置の製造方法
JP2009141015A (ja) 基板収容容器及び基板処理方法
JP4961218B2 (ja) 基板処理装置および半導体装置の製造方法
JP2008028307A (ja) 基板の製造方法及び熱処理装置
JP2002100574A (ja) 基板処理装置
JP2009272367A (ja) 基板処理装置
JP6021977B2 (ja) 基板処理装置および半導体装置の製造方法
JP2012138530A (ja) 基板の製造方法、半導体デイバスの製造方法及び基板処理装置
JP2007077455A (ja) 半導体デバイスの製造方法
JP2009124070A (ja) 半導体装置の製造方法および基板処理装置
JP2014143421A (ja) 基板処理装置、半導体製造方法、基板処理方法
JP4977636B2 (ja) 基板処理装置および半導体装置の製造方法
CN113574640B (zh) 半导体装置的制造方法、基板处理装置和记录介质

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110901

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110915

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4829013

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350