JPH03119763A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03119763A JPH03119763A JP25527289A JP25527289A JPH03119763A JP H03119763 A JPH03119763 A JP H03119763A JP 25527289 A JP25527289 A JP 25527289A JP 25527289 A JP25527289 A JP 25527289A JP H03119763 A JPH03119763 A JP H03119763A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide film
- gas
- silicon
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000007789 gas Substances 0.000 claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000010438 heat treatment Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 150000004767 nitrides Chemical class 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000012298 atmosphere Substances 0.000 claims abstract description 14
- 230000001590 oxidative effect Effects 0.000 claims abstract description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 6
- 238000007865 diluting Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 18
- 230000015556 catabolic process Effects 0.000 abstract description 16
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 11
- 239000012535 impurity Substances 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 238000010030 laminating Methods 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 description 14
- 230000003647 oxidation Effects 0.000 description 9
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- 150000002431 hydrogen Chemical class 0.000 description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- 238000002844 melting Methods 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 239000001569 carbon dioxide Substances 0.000 description 3
- 229910002092 carbon dioxide Inorganic materials 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 3
- 229910001868 water Inorganic materials 0.000 description 3
- 229910002090 carbon oxide Inorganic materials 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、半導体装置の製造方法に関し、特にゲート電
極形成後の酸化工程(ゲート後酸化工程)を改良した半
導体装置の製造方法に係わるものである。
極形成後の酸化工程(ゲート後酸化工程)を改良した半
導体装置の製造方法に係わるものである。
(従来の技術)
周知の如く、半導体装置の電極や配線としては多結晶シ
リコンが広く用いられている。しかしながら、半導体装
置の高集積化、高速化に伴い電極や配線の抵抗による信
号伝達遅延が重大な問題となってきている。特に、大容
量、高集積化が進展しているMO3LSIの分野ではゲ
ート電極に使用されている多結晶シリコンは第1層配線
と共用になるので、ここでの抵抗値が半導体装置の高速
動作の障害となっている。
リコンが広く用いられている。しかしながら、半導体装
置の高集積化、高速化に伴い電極や配線の抵抗による信
号伝達遅延が重大な問題となってきている。特に、大容
量、高集積化が進展しているMO3LSIの分野ではゲ
ート電極に使用されている多結晶シリコンは第1層配線
と共用になるので、ここでの抵抗値が半導体装置の高速
動作の障害となっている。
このようなことから、多結晶シリコンに代わる電極配線
材料として、熱的な安定性と電気的な低抵抗性を有する
高融点金属のシリサイドが使用されつつある。また、最
近ではW、Mo等の高融点金属そのものをゲート電極と
して使用する試みもなされている。WSMoなどの高融
点金属は、その電気抵抗率が多結晶シリコンよりも 2
桁低く、またシリサイドの抵抗率の1/4〜l/3であ
り、低抵抗の電極配線として有望視されている。
材料として、熱的な安定性と電気的な低抵抗性を有する
高融点金属のシリサイドが使用されつつある。また、最
近ではW、Mo等の高融点金属そのものをゲート電極と
して使用する試みもなされている。WSMoなどの高融
点金属は、その電気抵抗率が多結晶シリコンよりも 2
桁低く、またシリサイドの抵抗率の1/4〜l/3であ
り、低抵抗の電極配線として有望視されている。
上述した高融点金属(例えばW)をゲート電極の一構成
材として用いた半導体装置としては、従来より第4図に
示す構造のものが知られている。
材として用いた半導体装置としては、従来より第4図に
示す構造のものが知られている。
即ち、図中の1はp型シリコン基板であり、この基板1
表面には素子領域を電気的に分離するためのフィールド
絶縁膜2が形成されている。このフィールド絶縁膜2で
分離された基板1表面には、互いに電気的に分離された
ソース、ドレインとなるn+型型数散層3a 3bが形
成されている。これら拡散層3a、 3b間のチャンネ
ル領域を含む前記基板1表面上には、ゲート酸化膜4を
介して多結晶シリコン層5、窒化金属層(例えばTiN
層)6及びW層7からなるゲート電極8が設けられてい
る。
表面には素子領域を電気的に分離するためのフィールド
絶縁膜2が形成されている。このフィールド絶縁膜2で
分離された基板1表面には、互いに電気的に分離された
ソース、ドレインとなるn+型型数散層3a 3bが形
成されている。これら拡散層3a、 3b間のチャンネ
ル領域を含む前記基板1表面上には、ゲート酸化膜4を
介して多結晶シリコン層5、窒化金属層(例えばTiN
層)6及びW層7からなるゲート電極8が設けられてい
る。
なお、前記ゲート電極8を構成する窒化金属層6はW層
7の多結晶シリコン層4に対する密着性を向上すると共
にW層7と多結晶シリコン層4とが反応して抵抗率が1
桁上昇するのを防止する反応障壁層として作用する。
7の多結晶シリコン層4に対する密着性を向上すると共
にW層7と多結晶シリコン層4とが反応して抵抗率が1
桁上昇するのを防止する反応障壁層として作用する。
ところで、従来より採用されている多結晶シリコンゲー
ト電極の形成工程では50〜500人といった薄いゲー
ト酸化膜に対する欠陥やゲート電極のエッヂ形状に起因
するゲート耐圧劣化を回復するために酸化雰囲気(例え
ば乾燥酸素)中で熱処理を行い多結晶シリコン層の露出
面やソース、ドレイン領域の基板上にシリコン酸化膜を
新たに成長させる工程を行っている。この工程は、ゲー
ト後酸化工程と呼ばれている。
ト電極の形成工程では50〜500人といった薄いゲー
ト酸化膜に対する欠陥やゲート電極のエッヂ形状に起因
するゲート耐圧劣化を回復するために酸化雰囲気(例え
ば乾燥酸素)中で熱処理を行い多結晶シリコン層の露出
面やソース、ドレイン領域の基板上にシリコン酸化膜を
新たに成長させる工程を行っている。この工程は、ゲー
ト後酸化工程と呼ばれている。
しかしながら、一般にW、Moなどの高融点金属は酸化
雰囲気中での熱処理において耐性がないため、前述した
第4図に示すゲート電極構造で従来のような後酸化工程
を適用することができないという問題があった。
雰囲気中での熱処理において耐性がないため、前述した
第4図に示すゲート電極構造で従来のような後酸化工程
を適用することができないという問題があった。
一方、W層単独のゲート電極の場合には水蒸気(H20
)をloppm 〜10%含む水素(H2)キャリガス
中で熱処理を行う方法が提案されている。
)をloppm 〜10%含む水素(H2)キャリガス
中で熱処理を行う方法が提案されている。
しかしながら、このような雰囲気下で前述した第4図に
示すゲート電極構造の後酸化を行なうと、金属窒化層、
例えばTiN層から窒素が抜け、Tiが酸化されるとい
う問題があった。従って、水素−水蒸気雰囲気での後酸
化も窒化金属層か存在するゲート電極構造では有効な解
決にはなっていない。そのため、ゲート後酸化工程を適
用できず、ゲート耐圧が極端に悪化し、高融点金属ゲー
ト電極の実用化の障害となっている。
示すゲート電極構造の後酸化を行なうと、金属窒化層、
例えばTiN層から窒素が抜け、Tiが酸化されるとい
う問題があった。従って、水素−水蒸気雰囲気での後酸
化も窒化金属層か存在するゲート電極構造では有効な解
決にはなっていない。そのため、ゲート後酸化工程を適
用できず、ゲート耐圧が極端に悪化し、高融点金属ゲー
ト電極の実用化の障害となっている。
(発明が解決しようとする課題)
本発明は、上記従来の課題を解決するためになされたも
ので、後酸化工程においてゲート電極を構成する金属層
及び窒化金属層の酸化を招くことなくシリコン酸化膜を
成長でき、ゲート耐圧を向上させた半導体装置の製造方
法を提供しようとするものである。
ので、後酸化工程においてゲート電極を構成する金属層
及び窒化金属層の酸化を招くことなくシリコン酸化膜を
成長でき、ゲート耐圧を向上させた半導体装置の製造方
法を提供しようとするものである。
[発明の構成]
(課題を解決するための手段)
本発明は、シリコン基板上にシリコン酸化膜を介して窒
化金属層及び金属層をこの順序で積層した電極(例えば
ゲート電極)を形成する工程と、還元性気体及び酸化性
気体を含み、かつ窒素を含む気体を希釈気体とした雰囲
気中で熱処理する工程とを具備したことを特徴とする半
導体装置の製造方法である。
化金属層及び金属層をこの順序で積層した電極(例えば
ゲート電極)を形成する工程と、還元性気体及び酸化性
気体を含み、かつ窒素を含む気体を希釈気体とした雰囲
気中で熱処理する工程とを具備したことを特徴とする半
導体装置の製造方法である。
上記窒化金属としては、例えばTi、Zr。
Hf、Nb、Ta、W、Moなどの周期律表のrVa族
、Va族又はVla族に属する金属元素の窒化物を挙げ
ることができる。
、Va族又はVla族に属する金属元素の窒化物を挙げ
ることができる。
上記金属としては、例えばWSMo、AΩ、Cu SA
g s A uの少なくとも1つを主成分とするもの
を挙げることができる。
g s A uの少なくとも1つを主成分とするもの
を挙げることができる。
上記還元性気体としては、例えば−酸化炭素、水素等を
、上記酸化性気体としては例えば二酸化炭素、水蒸気、
二窒化酸素等を、挙げることができる。上記窒素を含む
気体としては、例えば窒素単独、窒素と水素の混合気体
等を挙げることができる。
、上記酸化性気体としては例えば二酸化炭素、水蒸気、
二窒化酸素等を、挙げることができる。上記窒素を含む
気体としては、例えば窒素単独、窒素と水素の混合気体
等を挙げることができる。
上記熱処理は、800〜900℃の温度範囲で行なえば
よい。
よい。
上記還元性気体としてH2を、酸化性気体として水蒸気
(H20)を、窒素を含む気体としてN2を用いた場合
には、それら気体の混合比率を次のように設定すること
が望ましい、即ち、H2、H2O,N2の分圧をPH2
、P H2Os P N2とすると、P H2/ P
1420を0.5以上、1.OX to9以下にし、か
つ logp N2を一22以上、14以下にする。更
に、より好ましい条件としては前記温度を800〜90
0℃にすることがよく、この際P l+2/ P 11
20をLX 10’以上、1.OX 10’以下にし、
かつlogP N2を一2以上、 2以下にする。但し
、N2、N20に代えて上述した還元性気体、酸化性気
体をそれぞれ用いても同様な条件にて本発明を達成でき
る。
(H20)を、窒素を含む気体としてN2を用いた場合
には、それら気体の混合比率を次のように設定すること
が望ましい、即ち、H2、H2O,N2の分圧をPH2
、P H2Os P N2とすると、P H2/ P
1420を0.5以上、1.OX to9以下にし、か
つ logp N2を一22以上、14以下にする。更
に、より好ましい条件としては前記温度を800〜90
0℃にすることがよく、この際P l+2/ P 11
20をLX 10’以上、1.OX 10’以下にし、
かつlogP N2を一2以上、 2以下にする。但し
、N2、N20に代えて上述した還元性気体、酸化性気
体をそれぞれ用いても同様な条件にて本発明を達成でき
る。
なお、本発明方法において金属層の厚さを厚くする場合
には金属層から半導体基板やゲート酸化膜に応力が加わ
り、また金属層中の可動イオンが多い場合にはその可動
イオンがシリコン酸化膜に拡散して耐圧を劣化する恐れ
があるため、前記金属層から半導体基板に加わる応力の
緩和及び金属層中の可動イオンのシリコン酸化膜への拡
散を阻止する目的で該シリコン酸化膜と窒化金属層の間
に多結晶シリコン層を介在させてもよい。
には金属層から半導体基板やゲート酸化膜に応力が加わ
り、また金属層中の可動イオンが多い場合にはその可動
イオンがシリコン酸化膜に拡散して耐圧を劣化する恐れ
があるため、前記金属層から半導体基板に加わる応力の
緩和及び金属層中の可動イオンのシリコン酸化膜への拡
散を阻止する目的で該シリコン酸化膜と窒化金属層の間
に多結晶シリコン層を介在させてもよい。
(作用)
本発明によれば、シリコン基板上にシリコン酸化膜を介
して窒化金属層及び金属層をこの順序で積層した電極(
例えばゲート電極)を形成した後に熱処理を行なう際、
還元性気体及び酸化性気体を含み、かつ窒素を含む気体
を希釈気体とじた雰囲気中で熱処理することによって、
金属層(例えばW層)を酸化させずにシリコンのみを酸
化することが可能な酸素ポテンシャルを得ることができ
、かつ窒素を含む気体をキャリアガスにすることにより
窒化金属層(例えばTiN層)からの脱窒反応を阻止す
ることができ、窒化金属層の酸化も同時に防止すること
ができる。従って、かかる雰囲気中での後酸化処理によ
り金属層及び窒化金属層を酸化させることなくシリコン
酸化膜を成長できるため、良好なゲート絶縁耐圧を有す
る半導体装置を製造することができる。
して窒化金属層及び金属層をこの順序で積層した電極(
例えばゲート電極)を形成した後に熱処理を行なう際、
還元性気体及び酸化性気体を含み、かつ窒素を含む気体
を希釈気体とじた雰囲気中で熱処理することによって、
金属層(例えばW層)を酸化させずにシリコンのみを酸
化することが可能な酸素ポテンシャルを得ることができ
、かつ窒素を含む気体をキャリアガスにすることにより
窒化金属層(例えばTiN層)からの脱窒反応を阻止す
ることができ、窒化金属層の酸化も同時に防止すること
ができる。従って、かかる雰囲気中での後酸化処理によ
り金属層及び窒化金属層を酸化させることなくシリコン
酸化膜を成長できるため、良好なゲート絶縁耐圧を有す
る半導体装置を製造することができる。
(実施例)
以下、本発明の実施例を図面を参照して詳細に説明する
。
。
まず、第1図に示すように例えば比抵抗6Ω・cmのp
型シリコン基板11表面に選択酸化によりフィルド酸化
膜12を形成した後、熱酸化処理を施してフィールド酸
化膜12で分離されたシリコン基板11表面に厚さ50
〜300人のシリコン酸化膜13を形成した。
型シリコン基板11表面に選択酸化によりフィルド酸化
膜12を形成した後、熱酸化処理を施してフィールド酸
化膜12で分離されたシリコン基板11表面に厚さ50
〜300人のシリコン酸化膜13を形成した。
次いで、シリコン酸化膜13上に不純物が添加された厚
さ 500人の多結晶シリコン層14を堆積した後、基
板11を473にの温度に保持した状態にてTiをター
ゲットとしたN2とArの混合ガス(混合比50:50
)中でスパッタリングすることにより多結晶シリコン層
14上に厚さ 500人のTiN層15を堆積した。つ
づいて、LPCVD法により水素(N2)、モノシラン
(SiH4)及び六フッ化タングステン(WF6)の混
合ガスを用いてN2をO,173torr、SiH4を
0.013torrsWF6を0.065torrの各
分圧に保持し、420℃の基板温度でTiN層1層上5
上さ約1500人のW層16を堆積した(第1図(b)
図示)。ひきつづき、前記W層16、TiN層15及び
多結晶シリコン層14を通常のフォトリソグラフィと反
応性イオンエツチング(RI E)を用いて順次選択的
にエツチングすることにより第1図(C)に示すゲート
電極17を形成した。
さ 500人の多結晶シリコン層14を堆積した後、基
板11を473にの温度に保持した状態にてTiをター
ゲットとしたN2とArの混合ガス(混合比50:50
)中でスパッタリングすることにより多結晶シリコン層
14上に厚さ 500人のTiN層15を堆積した。つ
づいて、LPCVD法により水素(N2)、モノシラン
(SiH4)及び六フッ化タングステン(WF6)の混
合ガスを用いてN2をO,173torr、SiH4を
0.013torrsWF6を0.065torrの各
分圧に保持し、420℃の基板温度でTiN層1層上5
上さ約1500人のW層16を堆積した(第1図(b)
図示)。ひきつづき、前記W層16、TiN層15及び
多結晶シリコン層14を通常のフォトリソグラフィと反
応性イオンエツチング(RI E)を用いて順次選択的
にエツチングすることにより第1図(C)に示すゲート
電極17を形成した。
次いで、水素(N2)と水蒸気(N20)を含み、窒素
(N2)をキャリアガスとした混合ガス雰囲気中、80
0℃で熱処理した。この熱処理は、例えばl100Kで
第2図に斜線部に示す範囲の分圧、具体的にはN2 :
N20−2000: lに混合されたガスを40%
含むN2雰囲気(点Aで示す)で行なった。こうした熱
処理により第1図(d)に示すように多結晶シリコン層
14の側壁部とシリコン基板11にそれぞれ新たな酸化
膜18.19が成長し、ゲート酸化膜が厚くなった。ま
た、前記熱処理においてゲート電極17を構成するW層
16及びTiN層15はいずれも全く酸化されなかった
。即ち、この熱処理雰囲気はシリコンに対して酸化性、
W層16に対しては還元性、更にTiN層15に対して
は酸化防止性を奏するように働く。熱処理雰囲気をかか
る性質を示すように選定することが重要であり、そのた
めに前述したように温度とガスの割合を定めた。つづい
て、フィールド酸化膜12及びゲート電極17をマスク
としてn型不純物、例えば砒素をイオン注入し、“活性
化することによりシリコン基板1表面にソース、ドレイ
ンとなるn+型型数散層20a、 20bを形成した。
(N2)をキャリアガスとした混合ガス雰囲気中、80
0℃で熱処理した。この熱処理は、例えばl100Kで
第2図に斜線部に示す範囲の分圧、具体的にはN2 :
N20−2000: lに混合されたガスを40%
含むN2雰囲気(点Aで示す)で行なった。こうした熱
処理により第1図(d)に示すように多結晶シリコン層
14の側壁部とシリコン基板11にそれぞれ新たな酸化
膜18.19が成長し、ゲート酸化膜が厚くなった。ま
た、前記熱処理においてゲート電極17を構成するW層
16及びTiN層15はいずれも全く酸化されなかった
。即ち、この熱処理雰囲気はシリコンに対して酸化性、
W層16に対しては還元性、更にTiN層15に対して
は酸化防止性を奏するように働く。熱処理雰囲気をかか
る性質を示すように選定することが重要であり、そのた
めに前述したように温度とガスの割合を定めた。つづい
て、フィールド酸化膜12及びゲート電極17をマスク
としてn型不純物、例えば砒素をイオン注入し、“活性
化することによりシリコン基板1表面にソース、ドレイ
ンとなるn+型型数散層20a、 20bを形成した。
本実施例によれば、前記雰囲気下での後酸化工程により
ゲート酸化膜に存在する絶縁耐圧不良部を消滅できると
共に、電界の集中するゲート電極17のエッヂ部のゲー
ト酸化膜を厚くできるため、良好なゲート耐圧を得るこ
とができる。また、W層16を含む低抵抗材料でゲート
電極17を形成できる。その結果、ゲート耐圧(破壊電
界強度)が高く、ゲート遅延時間が非常に短く0.5μ
m以下のゲート長に微細化し得る高信頼性のMOS型半
導体装置を製造することができる。
ゲート酸化膜に存在する絶縁耐圧不良部を消滅できると
共に、電界の集中するゲート電極17のエッヂ部のゲー
ト酸化膜を厚くできるため、良好なゲート耐圧を得るこ
とができる。また、W層16を含む低抵抗材料でゲート
電極17を形成できる。その結果、ゲート耐圧(破壊電
界強度)が高く、ゲート遅延時間が非常に短く0.5μ
m以下のゲート長に微細化し得る高信頼性のMOS型半
導体装置を製造することができる。
事実、本実施例により得られたMOS型半導体装置にお
けるゲート耐圧(破壊電界強度)の頻度、及び熱処理を
施さなかった前述した第4図図示のMO8半導体装置(
比較例)おけるゲート耐圧(破壊電界強度)の頻度をそ
れぞれ調べたところ、第3図(A)、(B)に示す結果
を得た。なお、第3図(A)、(B)はl u m 2
のゲート面積のトランジスタ 100万個を並列接続し
た測定パターンを用いて100パターンを評価した結果
である。
けるゲート耐圧(破壊電界強度)の頻度、及び熱処理を
施さなかった前述した第4図図示のMO8半導体装置(
比較例)おけるゲート耐圧(破壊電界強度)の頻度をそ
れぞれ調べたところ、第3図(A)、(B)に示す結果
を得た。なお、第3図(A)、(B)はl u m 2
のゲート面積のトランジスタ 100万個を並列接続し
た測定パターンを用いて100パターンを評価した結果
である。
本実施例で製造された半導体装置(第3図(A))は、
ゲート耐圧の大部分がgMV/c+n以上であり、比較
例の半導体装置(第3図(B))と比べて初期短絡(:
:1MV/cm)や5M V / c+n+下の不良モ
ードが観測されず、良好なゲート耐圧特性を有すること
がわかる。
ゲート耐圧の大部分がgMV/c+n以上であり、比較
例の半導体装置(第3図(B))と比べて初期短絡(:
:1MV/cm)や5M V / c+n+下の不良モ
ードが観測されず、良好なゲート耐圧特性を有すること
がわかる。
なお、上記実施例では還元性気体として水素、酸化性気
体として水蒸気を用いたが、還元性気体として一酸化炭
素、酸化性気体として二酸化炭素を用いた場合、熱処理
時の酸素ポテンシャルは水素−水蒸気の場合とほぼ同値
で、第2図に示す条件範囲をそのまま適用できる。
体として水蒸気を用いたが、還元性気体として一酸化炭
素、酸化性気体として二酸化炭素を用いた場合、熱処理
時の酸素ポテンシャルは水素−水蒸気の場合とほぼ同値
で、第2図に示す条件範囲をそのまま適用できる。
なお、上記実施例では、n型シリコン基板を用いたnチ
ャンネルMO8半導体装置の製造に適用した例を説明し
たが、n型シリコン基板を用いたてもpチャンネルMO
3半導体装置、MOSキャパシタ、MOSダイオード等
の製造に同様に適用できる。
ャンネルMO8半導体装置の製造に適用した例を説明し
たが、n型シリコン基板を用いたてもpチャンネルMO
3半導体装置、MOSキャパシタ、MOSダイオード等
の製造に同様に適用できる。
[発明の効果]
以上詳述した如く、本発明によれば後酸化工程において
ゲート電極を構成する金属層及び窒化金属層の酸化を招
くことなくシリコン酸化膜を成長でき、ひいては信号伝
達速度が高く、ゲート耐圧が向上された高信頼性の半導
体装置を高歩留りで製造し得る方法を提供できる。
ゲート電極を構成する金属層及び窒化金属層の酸化を招
くことなくシリコン酸化膜を成長でき、ひいては信号伝
達速度が高く、ゲート耐圧が向上された高信頼性の半導
体装置を高歩留りで製造し得る方法を提供できる。
第1図(a)〜(d)は本発明の実施例におけるMOS
型半導体装置の製造工程を示す断面図、第2図は本実施
例での熱処理時の水素、水蒸気(又は−酸化炭素、二酸
化炭素)の分圧条件を示す特性図、第3図(A)は本実
施例で製造されたMOS型半導体装置のゲート耐圧の頻
度を示す特性図、同図(B)は従来法(比較例)により
製造されたMOS型半導体装置のゲート耐圧の頻度を示
す特性図、第4図は従来のMOS型半導体装置を示す断
面図である。 11・・・n型シリコン基板、13・・・シリコン酸化
膜、14・・・多結晶シリコン層、15・・・TiN層
、16・・・W層、17 =−・ゲート電極、18.1
9−・・酸化膜、20a 、 20b −・・n+型型
数散層 (a) (b) (C) (d) 第1図 第 2 図 V界強厘[Mvcm] (A) 電岑蝕屋[xv/cml (B) 第 図
型半導体装置の製造工程を示す断面図、第2図は本実施
例での熱処理時の水素、水蒸気(又は−酸化炭素、二酸
化炭素)の分圧条件を示す特性図、第3図(A)は本実
施例で製造されたMOS型半導体装置のゲート耐圧の頻
度を示す特性図、同図(B)は従来法(比較例)により
製造されたMOS型半導体装置のゲート耐圧の頻度を示
す特性図、第4図は従来のMOS型半導体装置を示す断
面図である。 11・・・n型シリコン基板、13・・・シリコン酸化
膜、14・・・多結晶シリコン層、15・・・TiN層
、16・・・W層、17 =−・ゲート電極、18.1
9−・・酸化膜、20a 、 20b −・・n+型型
数散層 (a) (b) (C) (d) 第1図 第 2 図 V界強厘[Mvcm] (A) 電岑蝕屋[xv/cml (B) 第 図
Claims (1)
- シリコン基板上にシリコン酸化膜を介して窒化金属層
及び金属層をこの順序で積層した電極を形成する工程と
、還元性気体及び酸化性気体を含み、かつ窒素を含む気
体を希釈気体とした雰囲気中で熱処理する工程とを具備
したことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25527289A JP2950555B2 (ja) | 1989-10-02 | 1989-10-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25527289A JP2950555B2 (ja) | 1989-10-02 | 1989-10-02 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03119763A true JPH03119763A (ja) | 1991-05-22 |
JP2950555B2 JP2950555B2 (ja) | 1999-09-20 |
Family
ID=17276444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25527289A Expired - Lifetime JP2950555B2 (ja) | 1989-10-02 | 1989-10-02 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2950555B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5907188A (en) * | 1995-08-25 | 1999-05-25 | Kabushiki Kaisha Toshiba | Semiconductor device with conductive oxidation preventing film and method for manufacturing the same |
EP0964437A2 (en) * | 1998-05-20 | 1999-12-15 | Hitachi, Ltd. | Process for producing semiconductor integrated circuit device and semiconductor integrated circuit device |
US6197702B1 (en) | 1997-05-30 | 2001-03-06 | Hitachi, Ltd. | Fabrication process of a semiconductor integrated circuit device |
US7049187B2 (en) | 2001-03-12 | 2006-05-23 | Renesas Technology Corp. | Manufacturing method of polymetal gate electrode |
US7053459B2 (en) | 2001-03-12 | 2006-05-30 | Renesas Technology Corp. | Semiconductor integrated circuit device and process for producing the same |
US7221056B2 (en) | 2003-09-24 | 2007-05-22 | Renesas Technology Corp. | Semiconductor integrated circuit device and manufacturing method thereof |
WO2007069438A1 (ja) * | 2005-12-16 | 2007-06-21 | Tokyo Electron Limited | 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法 |
US7253465B2 (en) | 2003-04-16 | 2007-08-07 | Hitachi, Ltd. | Semiconductor integrated circuit device and manufacturing method thereof |
JP2007335608A (ja) * | 2006-06-14 | 2007-12-27 | Hitachi Kokusai Electric Inc | 半導体デバイスの製造方法 |
-
1989
- 1989-10-02 JP JP25527289A patent/JP2950555B2/ja not_active Expired - Lifetime
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5907188A (en) * | 1995-08-25 | 1999-05-25 | Kabushiki Kaisha Toshiba | Semiconductor device with conductive oxidation preventing film and method for manufacturing the same |
US6133150A (en) * | 1995-08-25 | 2000-10-17 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
US6197702B1 (en) | 1997-05-30 | 2001-03-06 | Hitachi, Ltd. | Fabrication process of a semiconductor integrated circuit device |
US6503819B2 (en) | 1997-05-30 | 2003-01-07 | Hitachi, Ltd. | Fabrication process of a semiconductor integrated circuit device |
US6528403B2 (en) | 1997-05-30 | 2003-03-04 | Hitachi, Ltd. | Fabrication process of a semiconductor integrated circuit device |
US6784116B2 (en) | 1997-05-30 | 2004-08-31 | Hitachi, Ltd. | Fabrication process of a semiconductor integrated circuit device |
US6987069B2 (en) | 1997-05-30 | 2006-01-17 | Hitachi, Ltd. | Fabrication process of a semiconductor integrated circuit device |
US7122469B2 (en) | 1997-05-30 | 2006-10-17 | Hitachi, Ltd. | Fabrication process of a semiconductor integrated circuit device |
EP0964437A2 (en) * | 1998-05-20 | 1999-12-15 | Hitachi, Ltd. | Process for producing semiconductor integrated circuit device and semiconductor integrated circuit device |
US6323115B1 (en) | 1998-05-20 | 2001-11-27 | Hitachi, Ltd. | Method of forming semiconductor integrated circuit device with dual gate CMOS structure |
EP0964437A3 (en) * | 1998-05-20 | 2002-11-27 | Hitachi, Ltd. | Process for producing semiconductor integrated circuit device and semiconductor integrated circuit device |
US6784038B2 (en) | 1998-05-20 | 2004-08-31 | Renesas Technology Corp. | Process for producing semiconductor integrated circuit device and semiconductor integrated circuit device |
US7053459B2 (en) | 2001-03-12 | 2006-05-30 | Renesas Technology Corp. | Semiconductor integrated circuit device and process for producing the same |
US7049187B2 (en) | 2001-03-12 | 2006-05-23 | Renesas Technology Corp. | Manufacturing method of polymetal gate electrode |
US7144766B2 (en) | 2001-03-12 | 2006-12-05 | Renesas Technology Corp. | Method of manufacturing semiconductor integrated circuit device having polymetal gate electrode |
US7300833B2 (en) | 2001-03-12 | 2007-11-27 | Renesas Technology Corp. | Process for producing semiconductor integrated circuit device |
US7375013B2 (en) | 2001-03-12 | 2008-05-20 | Renesas Technology Corp. | Semiconductor integrated circuit device and process for manufacturing the same |
US7632744B2 (en) | 2001-03-12 | 2009-12-15 | Renesas Technology Corp. | Semiconductor integrated circuit device and process for manufacturing the same |
US7253465B2 (en) | 2003-04-16 | 2007-08-07 | Hitachi, Ltd. | Semiconductor integrated circuit device and manufacturing method thereof |
US7221056B2 (en) | 2003-09-24 | 2007-05-22 | Renesas Technology Corp. | Semiconductor integrated circuit device and manufacturing method thereof |
WO2007069438A1 (ja) * | 2005-12-16 | 2007-06-21 | Tokyo Electron Limited | 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法 |
JP2007165788A (ja) * | 2005-12-16 | 2007-06-28 | Tokyo Electron Ltd | 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法 |
KR100980528B1 (ko) * | 2005-12-16 | 2010-09-07 | 도쿄엘렉트론가부시키가이샤 | 금속계막의 탈탄소 처리 방법, 성막 방법 및 반도체 장치의제조 방법 |
JP2007335608A (ja) * | 2006-06-14 | 2007-12-27 | Hitachi Kokusai Electric Inc | 半導体デバイスの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2950555B2 (ja) | 1999-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4505028A (en) | Method of producing semiconductor device | |
WO2007060797A1 (ja) | 半導体装置およびその製造方法 | |
US7432566B2 (en) | Method and system for forming dual work function gate electrodes in a semiconductor device | |
JPH07235542A (ja) | 半導体装置およびその製造方法 | |
JP3350246B2 (ja) | 半導体装置の製造方法 | |
JPH06310667A (ja) | 半導体装置およびその製造方法 | |
JPH03119763A (ja) | 半導体装置の製造方法 | |
US6432817B1 (en) | Tungsten silicide barrier for nickel silicidation of a gate electrode | |
JPH0794716A (ja) | 半導体装置の製造方法 | |
JPH11224863A (ja) | 半導体装置及びその製造方法 | |
JP3655013B2 (ja) | 半導体装置の製造方法 | |
JPH0661177A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH08116057A (ja) | 半導体装置のTiNゲート電極の製造方法 | |
JPH08250451A (ja) | 半導体装置の製造方法 | |
JPS60123060A (ja) | 半導体装置 | |
JPH04290447A (ja) | 電荷結合素子を持つ半導体集積回路装置の製造方法 | |
CN1312736C (zh) | 半导体装置的制造方法 | |
JPH0922999A (ja) | Mis型半導体装置及びその製造方法 | |
JP2918914B2 (ja) | 半導体装置及びその製造方法 | |
JPH0612819B2 (ja) | 半導体装置の製造方法 | |
US6730587B1 (en) | Titanium barrier for nickel silicidation of a gate electrode | |
JPH04155967A (ja) | 半導体装置の製造方法 | |
JPH0730108A (ja) | Mis型半導体装置及びその製造方法 | |
JPS59177926A (ja) | 半導体装置の製造方法 | |
JPH09186104A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 11 |