KR100980528B1 - 금속계막의 탈탄소 처리 방법, 성막 방법 및 반도체 장치의제조 방법 - Google Patents

금속계막의 탈탄소 처리 방법, 성막 방법 및 반도체 장치의제조 방법 Download PDF

Info

Publication number
KR100980528B1
KR100980528B1 KR1020087014405A KR20087014405A KR100980528B1 KR 100980528 B1 KR100980528 B1 KR 100980528B1 KR 1020087014405 A KR1020087014405 A KR 1020087014405A KR 20087014405 A KR20087014405 A KR 20087014405A KR 100980528 B1 KR100980528 B1 KR 100980528B1
Authority
KR
South Korea
Prior art keywords
film
metal
treatment
gas
based film
Prior art date
Application number
KR1020087014405A
Other languages
English (en)
Other versions
KR20080073336A (ko
Inventor
히데아키 야마사키
고지 아키야마
가즈요시 야마자키
유미코 가와노
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20080073336A publication Critical patent/KR20080073336A/ko
Application granted granted Critical
Publication of KR100980528B1 publication Critical patent/KR100980528B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/08—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases only one element being applied
    • C23C8/10—Oxidising
    • C23C8/16—Oxidising using oxygen-containing compounds, e.g. water, carbon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

반도체 기판인 Si기판(1) 상에, 게이트 절연막(2)을 형성하고, 계속해서 게이트 절연막(2) 상에, W(CO)6 가스를 포함하는 성막 가스 이용한 CVD에 의해, W계막(3a)을 형성한다. 그 후, 환원성 가스의 존재하에서 산화 처리하고, W 계막(3a)중의 W는 산화시키지 않고 C만을 선택적으로 산화시켜서 W계막(3a)중에 포함되는 C농도를 감소시킨다. 그 후, 필요에 따라서 열처리를 실시한 후, 레지스트 도포, 패터닝, 에칭 등을 실행하고, 또한 이온 주입 등에 의해 불순물 확산 영역(10)을 형성하고, MOS 구조의 반도체 장치를 형성한다.

Description

금속계막의 탈탄소 처리 방법, 성막 방법 및 반도체 장치의 제조 방법{METAL FILM DECARBONIZING METHOD, FILM FORMING METHOD AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD}
본 발명은, 금속계막의 탈(脫)탄소 처리 방법, 성막 방법 및 반도체 장치의 제조 방법에 관한 것으로 보다 상세하게는 예컨대 MOS 트랜지스터 등의 반도체 장치에 있어서 게이트 전극 등을 형성하기 위한 금속계막 중에 포함되는 원료 유래의 탄소를 제거하는 탈탄소 처리 방법, 해당 탈탄소 처리 방법을 공정중에 포함하는 성막 방법 및 반도체 장치의 제조 방법에 관한 것이다．
종래에는, MOS 구조 트랜지스터의 게이트 전극 재료로서, 폴리 실리콘(Poly-Si)이 이용되어 왔다. MOS 구조 트랜지스터의 역치전압을 제어하는 방법으로서는, 채널 도프(channel dope)라 불리는 채널 영역에 불순물을 도프하는 방법이나, Poly-Si막에 불순물을 도프하는 방법이 일반적이다. 그러나, 반도체 장치의 미세화에 따라，채널 도프에서는 채널 영역의 불순물 농도의 증가가 캐리어에 영향을 미친다는 문제가 있다. 또한, Poly-Si도프에서는, Poly-Si와 하지 게이트 산화막 의 계면(界面)에 공핍층이 형성되는 것에 의해, 게이트 전극 동작시의 전기 특성의 열화나, 게이트 산화막의 박막화가 더욱 곤란해진다는 문제가 있다. 또한, LSI의 고집적화, 고속화가 진행됨에 따라, 게이트 전극의 저저항화가 요구되고 있다. 그러나, Poly-Si에서는 이러한 요구를 만족시키는 것이 곤란하므로， 게이트 전극 재료로서 금속이나 금속 화합물 등의 금속계 재료가 사용되게 되어 오고 있다.
또한, 트랜지스터의 게이트 절연막으로 실리콘 산화막이 이용되어 왔으나, 반도체 장치의 미세화와 집적화가 진행됨에 따라서, 게이트 절연막도 박막화되고, 양자(量子) 터널 효과에 의해 리크 전류(누설 전류)가 증대한다는 문제가 발생했다. 이 문제를 해결하기 위해서, 고유전율 재료(High-k재료)에 의한 게이트 절연막이 개발되었다. 그러나, 이 High-k 재료에 의한 게이트 절연막은, Poly-Si의 게이트 전극과 조합하여 사용했을 경우에, 경계면에서 불량이 발생하고, 동작 전압이 상승하거나, 포논 진동이 발생하여, 전자의 흐름을 저해하는 결점을 가지고 있었다.
그래서 게이트 전극 재료로서, 공핍층이 형성되지 않고, 보다 저저항의 텅스텐(W) 등의 금속을 이용한 게이트 전극(메탈 게이트)이 개발되고 있다. 메탈 게이트를 제조하기 위해서 금속막이나 금속화합물막(또한, 「금속계막」으로도 기재함)을 형성하는 방법으로서는, 고융점 금속인 W 등을 용융할 필요가 없고, 또한 디바이스의 미세화에 충분히 대응 가능한 화학증착법(CVD)이 이용되고 있다. CVD에 의한 W 막이나 W화합물막은, 성막원료로서, 예컨대, 6불화 텅스텐(WF6) 가스를 이용하 여 성막하는 것이 가능하지만, 이러한 F함유 가스를 사용하면, F가 하지 게이트 산화막의 막질에 영향을 미쳐, 게이트 절연막을 열화시키는 문제가 있다. 이 때문에，일본 특허공개 2005-217176호 공보에서는, F를 포함하지 않는 W(CO)6 등의 금속 카르보닐 화합물을 함유하는 원료를 이용하여 W화합물막을 형성하는 방법이 제안되고 있다.
그런데, 금속계막과 다결정 실리콘을 포함하는 폴리메탈 게이트 전극에 있어서는, 에칭시의 데미지(damage)나 이온 주입시의 데미지를 완화하기 위해서, 다결정 실리콘을 선택적으로 산화시키는 선택 산화 공정이 실시된다. 이 때, 실리콘보다도 산화되기 쉬운 금속계막을 산화시키지 않고, 실리콘만을 선택적으로 산화시키기 위해서, 예컨대, 일본 특허공개 2002-176051호 공보 및 일본 특허 공개 평성11-31666호 공보에서는, 수증기 및 수소의 존재하에서 산화 처리를 실행하는 방법이 제안되어 있다.
게이트 전극의 제조 과정에서, 게이트 전극에 가공할 목적으로 W 막 등의 금속계막을 형성한 후에, 소스 · 드레인 전극에 주입한 불순물의 활성화를 목적으로 하여, 1000℃ 정도의 고온에서의 열처리(어닐)가 실행되고 있다. 그러나, 상기 일본 특허공개 2005-217176호 공보에서 제안되고 있는 금속 카르보닐 화합물을 함유하는 원료를 이용하여 형성된 W막을 어닐하면, 게이트 전극의 일함수가 저하하는 현상이 발생한다. 이러한 일함수의 저하에는, W막의 원료가 된 금속 카르보닐 화합물에 유래하는 탄소가 관여하고 있는 것이 판명되었다. 그 때문에, 성막원료로 서 탄소를 포함하는 화합물을 사용하여 금속계막(금속막 또는 금속화합물막)을 성막할 경우에는, 소정의 수단으로 막중의 탄소량을 저감하는 것이 필요하다고 생각된다.
상기 일본 특허공개 2002-176051호 공보나 일본 특허공개 평성11-31666호 공보에 도시하는 바와 같이 종래의 게이트 전극의 형성 방법에 있어서는, 성막후 처리의 하나로서 게이트 전극의 데미지 경감을 도모하기 위해서 금속막이나 금속화합물막을 산화시키지 않고 실리콘을 산화시키는 선택 산화가 실행되고 있다. 그러나, 금속막이나 금속화합물막중의 탄소량을 저감하는 기술적 과제에 대해서는 일체 고려하고 있지 않다.
본 발명의 목적은, 반도체 장치의 전기적 특성을 손상하는 일이 없도록, 금속계막중의 탄소량을 저감할 수 있는 탈탄소 처리 방법 및 성막 방법을 제공하는 것이다.
본 발명의 제 1 관점에서는, 기판 상에 형성된 금속계막에 대하여, 처리실내에서 환원성 가스의 존재하에 산화 분위기에서 탈탄소 처리를 실행하는 것을 특징으로 하는 금속계막의 탈탄소 처리 방법을 제공한다.
상기 제 1 관점에 있어서, 상기 금속계막은 적어도 금속과 탄소를 구성 요소에 포함하는 금속화합물을 포함하는 성막원료로부터 CVD에 의해 성막된 것이 바람직하다.
또한, 상기 탈탄소 처리는, H2O 또는 O2와, H2의 존재하에 압력 2∼1.1×105Pa, 처리 온도 650℃이상에서 실행되는 열산화 처리더라도 좋다. 이 경우, H2O 또는 O2와, H2의 분압비 H2O/H2 또는 O2/H2가 0.5이하인 것이 바람직하다.
또한, 상기 탈탄소 처리는, O2와 H2의 존재하, 압력 2∼5000Pa, 처리 온도 250∼450℃에서 실행되는 플라즈마에 의한 래디컬 산화 처리더라도 좋다. 이 경우, O2와 H2의 분압비 O2/H2가 0.5 이하인 것이 바람직하다. 또한, 상기 플라즈마는, 복수의 슬롯을 가지는 평면 안테나에 의하여 상기 처리실내에 마이크로파를 도입하여 형성되는 마이크로파 여기 고밀도 플라즈마인 것이 바람직하다.
또한, 상기 탈탄소 처리는, O2와 H2의 존재하, 압력 2∼150Pa, 처리 온도 250∼600℃에서 실행되는 UV처리여도 좋다. 이 경우, O2와 H2의 분압비 O2/H2가 0.1이하인 것이 바람직하다.
또한, 상기 금속계막을 구성하는 금속은, W, Ni, Co, Ru, Mo, Re, Ta 및 Ti로부터 선택된 적어도 1종인 것이 바람직하다.
또한, 성막원료로서, Si를 함유하는 원료 및 N을 함유하는 원료중 적어도 1종을 포함하고, 상기 금속화합물중의 금속과 Si 및 N 중 적어도 1종을 포함하는 금속화합물막을 형성하는 것이라도 좋다. 이 경우, 상기 Si를 함유하는 원료는, 실란(silane), 디실란(disilane) 또는 디클로로실란(dichlorosilane)인 것이 바람직하고, 또한, 상기 N을 함유하는 원료는, 암모니아 또는 모노메틸 히드라진(mono-methyl-hydrazin)인 것이 바람직하다.
또한, 상기 제 1 관점에 있어서, 상기 금속계막은, 반도체 기판 상에 게이트 절연막을 거쳐서 형성된 것이 바람직하다.
본 발명의 제 2 관점은, 처리실내에 기판을 배치하고, 상기 처리실에, 적어도 금속과 탄소를 구성 요소로 포함하는 금속 화합물을 포함하는 성막원료를 도입하고, CVD에 의해, 기판상에 금속계막을 형성하는 공정과, 성막된 상기 금속계막에 대하여, 환원성 가스의 존재하, 산화성 분위기에서 탈탄소 처리를 실행하는 공정을 포함하는 것을 특징으로 하는 성막 방법을 제공한다.
본 발명의 제 3 관점은, 반도체 기판 상에 형성된 게이트 절연막 상에 상기 제 2 관점의 성막 방법에 의해 금속계막을 형성하는 공정과, 상기 금속계막으로부터 게이트 전극을 형성하는 공정을 포함하는 것을 특징으로 하는, 반도체 장치의 제조 방법을 제공한다.
본 발명의 제 4 관점은, 컴퓨터상에서 동작하는 제어 프로그램이 기억된 컴퓨터 판독 가능한 기억 매체에 있어서, 상기 제어 프로그램은 실행시에 기판 상에 형성된 금속계막에 대하여, 처리실내에서 환원성 가스의 존재하에 산화 분위기에서 탈탄소 처리를 실행하는 금속계막의 탈탄소 처리 방법이 실행되도록 상기 처리실을 제어하는 것을 특징으로 하는 컴퓨터 판독가능한 기억 매체를 제공한다.
상기한 바와 같이, 기판 상에 형성된 금속계막에 대하여, 처리실내에서 환원성 가스의 존재하에 산화 분위기에서 탈탄소 처리를 실행하는 것에 의해 금속계막중에 포함되는 탄소량을 저감할 수 있다. 이 탈탄소 처리에 의해, 그 후에 어닐을 실시해도, 금속계막의 일함수의 저하가 억제되어 전기적 특성을 손상하는 일없이 MOS 트랜지스터 등의 반도체 장치를 제조할 수 있다.
도1a는 실리콘 기판 상에 게이트 절연막을 형성한 상태를 모식적으로 도시한 도면이고,
도1b는 게이트 절연막 상에 W계막을 형성한 상태를 모식적으로 도시한 도면이고,
도1c는 W계막에 탈탄소 처리를 실시하고 있는 상태를 모식적으로 도시한 도면이고,
도1d는 MOS 트랜지스터를 형성한 상태를 모식적으로 도시한 도면이고,
도2는 W계막을 성막하기 위한 CVD 성막 장치의 일례를 나타내는 단면도이고
도3은 본 발명에 이용 가능한 플라즈마 처리 장치의 일례를 나타내는 개략 단면도이고,
도4는 평면 안테나 부재의 설명을 제공하는 도면이다.
도5는 W막중의 C농도 및 O농도의 측정 결과를 나타내는 그래프도 이고,
도6은 W막의 일함수의 변화를 나타내는 그래프도 이고,
도7은 비교예에 있어서의 W막중의 C농도 및 O농도의 측정 결과를 나타내는 그래프도 이고,
도8은 실시예에 있어서의 W막중의 C농도 및 O농도의 측정 결과를 나타내는 그래프도 이고,
도9는 열산화 처리를 실행한 경우와 실행하지 않은 경우의 W막중의 C농도 및 O농도의 측정 결과를 나타내는 그래프도 이고,
도10은 래디컬 산화 처리를 실행한 경우와 실행하지 않은 경우의 W막중의 C농도 및 O농도의 측정 결과를 나타내는 그래프도 이고,
도11은 W막의 비저항의 측정 결과를 나타내는 그래프도 이다.
이하, 적절히 첨부 도면을 참조하여 본 발명의 실시 형태에 대해서 구체적으로 설명한다. 도1a∼도1d는, 본 발명의 제 1 실시 형태에 따른 반도체 장치의 제조 공정을 설명하기 위한 단면도이다. 우선, 도1a에 도시하는 바와 같이 반도체 기판인 Si기판(1)상에, 게이트 절연막(2)을 형성한다. 게이트 절연막(2)으로서는, 실리콘 산화막(SiO2), 실리콘 질화막(Si3N4)이나, 예컨대 HfSiON막 등의 고유전율막(Hi-k막)을 이용할 수 있다.
이어서, 도1b에 도시하는 바와 같이 게이트 절연막(2) 상에, W 카르보닐 가스인 W(CO)6 가스를 포함하는 성막 가스를 이용한 CVD에 의해, W계막(3a)을 형성한다. 게이트 절연막(2) 및 W계막(3a)의 두께는, 예컨대, 각각 0.8∼1.5nm 및 7∼50nm로 할 수 있다.
그 후, 도1c에 도시하는 바와 같이 탈탄소 처리를 실행한다. 이 탈탄소 처리는, 후술하는 바와 같이 환원성 가스의 존재하에서 산화 처리하고, W계막(3a)중의 텅스텐(W)은 산화시키지 않고 탄소(C)만을 선택적으로 산화시켜, W계막(3a)중에 포함되는 C량을 감소시키기 위한 처리이다. 즉, 환원성 가스의 존재하에서 실행되는 탈탄소 처리에서는, 마일드(mild)한 산화 조건에 의해, 탄소(C)만이 산화되어, COX(CO, CO2 등)가 되어 W계막(3a)중에서 탈탄소 되는 것으로 생각되어진다.
탈탄소 처리의 구체적 방법은, 후에 상술하지만, 예컨대 열산화 처리, 플라즈마에 의한 래디컬 산화 처리, UV 조사 처리 등을 들 수 있다. 이 때, 산화제와 환원성 가스의 분압비를 제어하는 것이 바람직하다. 예컨대, 산화제로서 O2, 환원성 가스로서 H2를 이용하는 경우에는, 분압비를 처리방법에 따라 적절히 제어한다.
그 후, 필요에 따라 열처리를 실시한 후, 레지스트 도포, 패터닝, 에칭 등을 실행하고, 또한 이온 주입 등에 의해 불순물 확산 영역(10)을 형성하는 것에 의해， 도1d에 도시하는 바와 같이 W계막(3a)으로 이루어지는 게이트 전극(3)을 가지는 MOS 구조의 반도체 장치(MOS 트랜지스터)가 형성된다.
게이트 전극(3)을 구성하는 W계막(3a)으로서는, W막 외에, 예컨대 WSiX막, WNX막 등의 W화합물막을 들 수 있다. W화합물막의 성막에 있어서는, 예컨대, W(CO)6 가스, Si 함유 가스, N 함유 가스를 이용하고, 그 유량이나, 기판 온도, 처리실내 압력 등의 성막조건을 제어하는 것에 의해, Si, N의 함유량을 임의로 변화 시킬 수 있다. 이에 의해 임의 조성의 WSiX막, WNX막 및 이것들을 복합한 화합물막을 형성 할 수 있다. 여기에서, Si 함유 가스로서는, 예컨대 실란(silane), 디실란(disilane) 또는 디클로로실란(dichlorosilane)등을 이용할 수 있다. 또한, N 함유 가스로서는, 예컨대 암모니아, 모노메틸 히드라진(mono-methyl-hydrazin) 등을 이용할 수 있다. 또한, 필요에 따라，W계막(3a)에 예컨대 P, As, B 등의 불순물 이온의 이온 주입을 실행해도 좋다. 이에 의해, 역치 전압의 미조정을 실행할 수 있다.
다음에, 상기 W계막(3a)을, W(CO)6 가스와, 필요에 따라서 또한 Si 함유 가스 및 N 함유 가스 중 적어도 1종을 이용한 CVD에 의해 성막 할 때의 성막 방법의 바람직한 예에 대해서 설명한다. 도2는, W계막(3a)의 성막을 실시하기 위한 CVD성막 장치의 일례를 모식적으로 나타내는 단면도이다.
이 성막 장치(100)는, 기밀히 구성된 대략 원통형의 챔버(21)를 가지고 있다. 챔버(21)의 저벽(21b)의 중앙부에는 원형의 개구부(42)가 형성되어 있다. 그리고, 이 저벽(21b)의 개구부(42)와 연통하여, 하방을 향해서 돌출하는 배기실(43)이 마련되어 있다. 챔버(21)내에는 반도체 기판인 웨이퍼(W)를 수평으로 지지하기 위한 AIN 등의 세라믹으로 이루어지는 서셉터(22)가 마련되어 있다. 이 서셉터(22)는, 배기실(43)의 바닥부 중앙으로부터 상방으로 연장하는 원통형의 지지 부재(23)에 의해 지지되어 있다. 서셉터(22)의 외연부에는 웨이퍼(W)를 가이드하기 위한 가이드 링(24)이 마련되어 있다. 또한, 서셉터(22)에는 저항 가열형의 히 터(25)가 매립되어 있고, 이 히터(25)는 히터 전원(26)으로부터 급전(給電)되는 것에 의해 서셉터(22)를 가열하고, 그 열로 웨이퍼(W)를 가열한다. 이 열에 의해, 후술하는 바와 같이, 챔버(21)내에 도입된 W(CO)6 가스가 열분해된다. 히터 전원(26)에는 컨트롤러(도시하지 않음)가 접속되어 있고, 이에 의해 도시하지 않는 온도 센서의 신호에 따라 히터(25)의 출력이 제어된다. 또한, 챔버(21)의 벽에도 히터(도시하지 않음)가 매립되어 있어, 챔버(21)의 벽을 예컨대 40∼80℃정도로 가열하게 되어 있다.
서셉터(22)에는, 웨이퍼(W)를 지지하여 승강시키기 위한 3개(2개만 도시)의 웨이퍼 지지핀(46)이 서셉터(22)의 표면에 대하여 돌출 및 함몰 가능하게 마련되고, 이들 웨이퍼 지지핀(46)은 지지판(47)에 고정되어 있다. 그리고, 웨이퍼 지지핀(46)은, 에어 실린더 등의 구동 장치(48)에 의해 지지판(47)을 거쳐서 승강된다.
챔버(21)의 천벽(21a)에는, 샤워 헤드(30)가 마련되고, 이 샤워 헤드(30)의 하부에는, 서셉터(22)를 향해서 가스를 토출하기 위한 다수의 가스 토출 구멍(30b)이 형성된 샤워 플레이트(30a)가 배치되어 있다. 샤워 헤드(30)의 상벽에는, 샤워 헤드(30)내에 가스를 도입하는 가스 도입구(30c)가 마련되어 있고, 이 가스 도입구(30c)에 W카르보닐 가스인 W(CO)6가스를 공급하는 배관(32)과 Si 함유 가스인 실란(SiH4) 가스, N 함유 가스인 암모니아(NH3) 가스를 공급하는 배관(81)이 접속되어 있다. 또한, 샤워 헤드(30)의 내부에는 확산실(30d)이 형성되어 있다. 샤워 플레이트(30a)에는, 샤워 헤드(30)내에서의 W(CO)6 가스의 분해를 방지하기 위해서, 예 컨대 동심원 형상의 냉매 유로(30e)가 마련되어 있고, 냉매 공급원(30f)으로부터 이 냉매 유로(30e)에 냉각수 등의 냉매가 공급되어, 샤워 헤드(30)내의 온도를 20∼100℃로 제어할 수 있게 되어 있다.
배관(32)의 다른 쪽 단부는, 금속 카르보닐 원료인 고체 형상의 W(CO)6 원료(S)가 수용된 W원료 용기(33)에 삽입되어 있다. W원료 용기(33)의 주위에는 가열 수단으로서 히터(33a)가 마련되어 있다. W원료 용기(33)에는, 캐리어 가스 배관(34)이 삽입되어 있어, 캐리어 가스 공급원(35)으로부터 배관(34)을 거쳐서 캐리어 가스로서 예컨대 Ar가스를 W원료 용기(33)에 공급하는 것에 의해, W원료 용기(33)내의 고체형상의 W(CO)6 원료(S)가 히터(33a)에 의해 가열되어 승화하여, W(CO)6 가스가 된다. 이 W(CO)6 가스는, 캐리어 가스로 운반 되어서 배관(32)을 거쳐서 챔버(21)내의 확산실(30d)에 공급된다. 또한, 배관(34)에는 매스플로우(Mass flow) 컨트롤러(36)와 그 전후의 밸브(37a, 37b)가 마련되어 있다. 또한, 배관(32)에는 예컨대 W(CO)6 가스의 양에 근거하여 그 유량을 파악하기 위한 유량계(65)와 그 전후의 밸브(37c, 37d)가 마련되어 있다. 또한, 배관(32)의 유량계(65)의 하류측에는, 프리 플로우라인(pre-flow line)(61)이 접속되어 있다. 이 프리 플로우라인(61)은 후술하는 배기관(44)에 접속되어 있어, W(CO)6 가스를 챔버(21)내에 안정적으로 공급하기 위해서, 소정 시간 배기할 수 있게 되어 있다. 또한, 프리 플로우라인(61)에는, 배관(32)과의 분기부의 직(直)하류에 밸브(62)가 마련되어 있다. 배관(32, 34, 61)의 주위에는 히터(도시하지 않음)가 마련되어 있고, W(CO)6 가스가 고화하지 않는 온도, 예컨대 20∼100℃, 바람직하게는 25∼60℃로 제어된다.
또한, 배관(32)의 도중에는 퍼지 가스 배관(38)이 접속되어, 이 퍼지 가스 배관(38)의 다른 쪽 단부는 퍼지 가스 공급원(39)에 접속되어 있다. 퍼지 가스 공급원(39)은, 퍼지 가스로서, 예컨대 Ar 가스, He 가스, N2 가스 등의 불활성 가스나 H2 가스 등을 공급하도록 되어 있다. 이 퍼지 가스에 의해 배관(32)의 잔류 성막 가스의 배기나 챔버(21)내의 퍼지를 실행할 수 있다. 또한, 퍼지 가스 배관(38)에는 매스플로우 컨트롤러(40) 및 그 전후의 밸브(41a, 41b)가 마련되어 있다.
한편, 배관(81)의 다른 쪽 단부는, 가스 공급계(80)에 접속되어 있다. 가스 공급계(80)는, SiH4 가스를 공급하는 SiH4 가스 공급원(82) 및 NH3 가스를 공급하는 NH3 가스 공급원(83)을 가지고 있고, 이들에는 각각 가스 라인(85, 86)이 접속되어 있다. 가스 라인(85)에는 매스플로우 컨트롤러(88) 및 그 전후의 밸브(91)가 마련되고, 가스 라인(86)에는 매스플로우 컨트롤러(89) 및 그 전후의 밸브(92)가 마련되어 있다. 또한, 각 가스 라인은, 배관(81) 을 거쳐서 챔버(21)내의 확산실(30d)에 접속되어 있고, 가스 라인으로부터 각각 공급된 SiH4 가스 및 NH3 가스가 가스 확산실(30d)에 공급된다. 또한, 배관(81)에는, 프리 플로우라인(95)이 접속되고, 이 프리 플로우라인(95)은 후술하는 배기관(44)에 접속되어 있고, SiH4 가스 및 NH3 가 스를 챔버(21)내에 안정적으로 공급하기 위해서, 소정 시간 배기하게 되어 있다. 또한, 프리 플로우라인(95)에는, 배관(81)과의 분기부의 직하류에 밸브(95a)가 마련되어 있다.
또한, 배관(81)의 도중에는, 퍼지 가스 배관(97)이 접속되고, 이 퍼지 가스 배관(97)의 다른 쪽 단부는 퍼지 가스 공급원(96)에 접속되어 있다. 퍼지 가스 공급원(96)은, 퍼지 가스로서, 예컨대 Ar 가스, He 가스, N2 가스 등의 불활성 가스나 H2 가스 등을 공급한다. 이 퍼지 가스에 의해 배관(81)의 잔류 성막 가스의 배기나 챔버(21)내의 퍼지를 실행한다. 또한, 퍼지 가스 배관(97)에는, 매스플로우 컨트롤러(98) 및 그 전후의 밸브(99)가 마련되어 있다.
각 매스플로우 컨트롤러, 각 밸브, 및 유량계(65)는, 제어부(60)에 의해 제어된다. 이에 의해 캐리어 가스, W(CO)6 가스, SiH4 가스, NH3 가스 및 퍼지 가스의 공급·정지, 및 이들의 가스의 유량을 소정의 유량으로 제어하게 되어 있다. 챔버(21)내의 가스 확산실(30d)에 공급되는 W(CO)6 가스의 유량은, 유량계(65)의 값에 근거하여 캐리어 가스의 유량을 매스플로우 컨트롤러(36)에 의해 조절하는 것에 의해 제어된다.
상기 배기실(43)의 측면에는 배기관(44)이 접속되어 있고, 이 배기관(44)에는 고속 진공 펌프를 포함하는 배기 장치(45)가 접속되어 있다. 그리고 이 배기 장치(45)를 작동시키는 것에 의해, 챔버(21)내의 가스가 배기실(43)의 공간(43a)내에 균일히 배출되어, 배기관(44)을 거쳐서 챔버(21)내를 소정의 진공도까지 고속으 로 감압하는 것이 가능하게 되어 있다.
챔버(21)의 측벽에는, 성막 장치(100)에 인접하는 반송실(도시하지 않음)의 사이에서 웨이퍼(W)의 반출입을 실행하기 위한 반입출구(49)와, 이 반입출구(49)를 개폐하는 게이트 밸브(50)가 마련되어 있다.
이러한 성막 장치(100)를 이용하여, W계막(3a)을 성막할 때는, 우선, 게이트 밸브(50)를 열림으로 하여 반입출구(49)로부터, 게이트 산화막이 형성된 웨이퍼(W)를 챔버(21)내에 반입하고, 서셉터(22) 상에 탑재한다. 이어서, 히터(25)에 의해 서셉터(22)를 가열하여 그 열에 의해 웨이퍼(W)를 가열하고, 배기 장치(45)의 진공펌프에 의해 챔버(21)내를 배기하여, 챔버(21)내의 압력을 10∼150Pa로 진공배기한다. 이 때의 웨이퍼(W)의 가열 온도는, 350∼650℃인 것이 바람직하다.
다음에, 밸브(37a, 37b)를 열림으로 하여 고체형상의 W(CO)6 원료(S)가 수용된 W원료 용기(33)에 캐리어 가스 공급원(35)으로부터 캐리어 가스, 예컨대 Ar 가스를 불어넣어, W(CO)6 원료(S)를 히터(33a)에 의해 가열하여 승화시킨다. 이어서, 밸브(37c)를 열림으로 하여, 생성한 W(CO)6 가스를 캐리어 가스에 의해 캐리어 시킨다. 그리고, 밸브(62)를 열어 소정의 시간의 프리 플로우를 실행하여, 배관(61)을 거쳐서 배기하고, W(CO)6 가스의 유량을 안정시킨다. 이어서, 밸브(62)를 닫음과 동시에 밸브(37d)를 열어, W(CO)6 가스를 배관(32)에 도입하고, 가스 도입구(30c)를 거쳐서 챔버(21)내의 가스 확산실(30d)에 공급한다. 이 때의 챔버(21)내의 압력은 예컨대 10∼150Pa인 것이 바람직하다. 또한, 캐리어 가스는 Ar 가스에 한하지 않고 다른 가스를 이용해도 좋고, 예컨대 N2 가스, H2 가스, He 가스 등이 이용된다.
한편, W화합물막을 형성할 경우는, 또한, W(CO)6 가스의 가스 확산실(30d)에의 공급을 실행함과 동시에, SiH4 가스 및 NH3 가스 중 적어도 1종을 가스 확산실(30d)에 공급한다. 즉, 우선 소정시간, 이들 가스 중 공급하고자 하는 가스의 프리 플로우를 실행하고, 배관(95)을 통해 배기하여 가스의 유량을 안정시킨 후, W(CO)6 가스의 가스 확산실(30d)로의 공급과 타이밍을 맞추어, 가스 확산실(30d)에 공급한다.
W(CO)6 가스, 및 SiH4 가스 및 NH3 가스 중 적어도 1종의 가스를 가스 확산실(30d)에 공급할 때에는, 이들 가스가 소정의 유량비로 유지된다. 예컨대, W(CO)6 가스의 유량은 1∼20mL/min(sccm), SiH4 가스의 유량은 10∼200mL/min(sccm), NH3 가스의 유량은 10∼500mL/min(sccm)의 범위로 제어하는 것이 바람직하다.
가스 확산실(30d)에 공급된 W(CO)6 가스 및, 필요에 따라 SiH4 가스, NH3 가스 중 적어도 1종이, 확산실(30d)내에서 확산되어, 샤워 플레이트(30a)의 가스 토출 구멍(30b)으로부터 챔버(21)내의 웨이퍼(W) 표면을 향해서 균일히 공급된다. 이에 따라, 가열된 웨이퍼(W)표면에서 W(CO)6이 열분해하여 발생된 W와, SiH4 가스, NH3 가스의 Si, N과의 반응에 따라, 웨이퍼(W) 상에 원하는 W화합물막이 형성된다. SiH4 가스, NH3 가스를 각각 단독으로 이용했을 경우에는, 각각 WSix, WNx이 형성되고, 이들중 2종 이상을 이용했을 경우에는, 이들이 복합화된 화합물이 형성된다.
소정의 막두께의 W화합물막이 형성된 시점에서, 각 가스의 공급을 정지하고, 퍼지 가스 공급원(39, 96)으로부터 퍼지 가스를 챔버(21)내에 도입하여 잔류 성막 가스를 퍼지하고, 게이트 밸브(50)를 열림으로 하여 반입출구(49)로부터 웨이퍼(W)를 반출한다.
또한, 상기 실시 형태에서는, 게이트 전극에 이용하는 금속화합물막 및 배리어층으로서, 금속 카르보닐로서 W(CO)6을 이용하여 W를 포함하는 W계막(3a)을 형성할 경우에 대해서 설명했으나, 예컨대, 금속 카르보닐로서 Ni(CO)4, Co2(CO)8, Ru3(CO)12, Mo(CO)6, Re2(CO)10, Ta(CO)6, Ti(CO)6으로부터 선택되는 적어도 1종을 이용하여 Ni, Co, Ru, Mo, Re, Ta 및 Ti 중 적어도 1종을 포함하는 금속화합물막을 형성하는 것도 가능하다. 또한, CVD에 의해 금속계막을 형성하기 위한 성막원료로서는, 가스에 한하지 않고 액체원료나 고체 원료여도 좋다.
다음에, 본 발명의 탈탄소 처리 방법에 대해서, 그 실시 형태를 들어서 상세히 설명한다.
<제 1 실시 형태>
본 발명의 탈탄소 처리 방법의 제 1 실시 형태로서, 환원성 가스 존재하 또한 산화제에 의한 산화 분위기에서 실행하는 열산화 처리(선택 산화)를 들 수 있 다. 여기에서, 환원성 가스로서는, 예컨대, H2, NH3 등을 들 수 있다. 산화제로서는, 예컨대, O2, 수증기(H2O), N2O, NO 등을 들 수 있다.
열산화 처리는, 이미 알려져 있는 구성의 확산로의 처리 챔버내에서 실행할 수 있다. 열산화 처리의 바람직한 조건을 이하에 나타낸다.
예컨대 웨이퍼 온도는, 통상의 어닐 온도(1000℃)보다 낮은 온도, 예컨대 650℃∼940℃가 바람직하고, 700℃∼900℃로 하는 것이 보다 바람직하다. 웨이퍼 온도가 940℃를 넘을 경우에는, 게이트 전극(3)이 되는 W계막(3a)이나 게이트 절연막(2)의 산화가 진행될 위험이 있고, 650℃ 미만에서는 효과가 부족하여 W계막(3a)으로부터의 탈탄소가 충분히 진행되지 않는 경우가 있다.
챔버 압력은, 예컨대 2∼1.1×105Pa가 바람직하고, 4×104∼1.1×105Pa로 하는 것이 보다 바람직하다. 처리압력이 1.1×105Pa를 넘을 경우에는, 게이트 전극(3)이 되는 W계막(3a)나 게이트 절연막(2)의 산화가 진행될 위험이 있고, 2Pa 미만에서는, 효과가 부족하여, W계막(3a)으로부터의 탈탄소가 충분히 진행되지 않는 경우가 있다.
도입 가스로서는, 예컨대 H2O(수증기)와 H2와 N2를 이용하고, 각각의 유량을, H2O는 50∼500mL/min(sccm), 바람직하게는 100∼300mL/min(sccm), H2는 100∼2000mL/min(sccm), 바람직하게는 300∼900mL/min(sccm), N2는 200∼2000mL/min(sccm), 바람직하게는 500∼1500mL/min(sccm)으로 한다.
또한, 산화제와 환원성 가스의 분압비는, 금속계막중의 금속은 산화시키지 않고, 막중에 포함되는 탄소만을 산화시키기 위해서, 예컨대 H2O/H2=0.03 이상 0.5이하로 하는 것이 바람직하고, H2O/H2=0.1 이상 0.3이하로 하는 것이 보다 바람직하다.
또한, 처리시간은 예컨대 300∼3600초가 바람직하고, 600∼1800초가 보다 바람직하다.
<제 2 실시 형태>
탈탄소 처리 방법의 다른 실시 형태는, 플라즈마를 이용한 래디컬 산화 처리이다. 래디컬 산화 처리는, 환원성 가스 존재하 또한 산화제에 의한 산화 분위기에서 실행할 수 있다. 환원성 가스 및 산화제로서는, 상기 제 1 실시 형태와 동일한 것을 이용할 수 있다.
도3은, 래디컬 산화 처리에 의한 탈탄소 처리 방법에 적합하게 이용할 수 있는 플라즈마 처리 장치의 일례를 모식적으로 나타내는 단면도이다. 이 플라즈마 처리 장치(200)는, 복수의 슬롯(slot)을 가지는 평면 안테나, 특히 RLSA(Radial Line Slot Antenna)에 로 처리실내에 마이크로파를 도입하여 플라즈마를 발생시키는 것에 의해, 고밀도 또한 저전자 온도의 마이크로파 여기 플라즈마를 발생시킬 수 있는 RLSA마이크로파 플라즈마 처리 장치로서 구성되어 있다. 따라서, 이 플라즈마 처리 장치(200)에서는, 1011∼1013/cm3의 플라즈마 밀도로, 또한 0.7 ∼2eV의 저전자온도의 플라즈마에 의한 처리가 가능하여, 각종 반도체 장치의 제조 과정에 있어서, 본 발명의 탈탄소 처리를 실행할 목적으로 적합하게 이용 가능한 것이다.
상기 플라즈마 처리 장치(200)는, 기밀히 구성되어, 접지된 대략 원통형의 챔버(101)를 가지고 있다. 챔버(101)의 저벽(101a)의 대략 중앙부에는 원형의 개구부(110)가 형성되어 있다. 그리고, 저벽(101a)에는 이 개구부(110)와 연통하여, 하방을 향해서 돌출하는 배기실(111)이 마련되어 있다. 이 배기실(111)은, 배기관(123)을 거쳐서 배기 장치(124)에 접속되어 있다.
챔버(101)내에는 피처리기판인 웨이퍼(W)를 수평으로 지지하기 위한 AIN 등의 세라믹으로 이루어지는 탑재대(102)가 마련되어 있다. 이 탑재대(102)는, 배기실(111)의 바닥부 중앙으로부터 상방으로 연장하는 원통형의 AIN 등의 세라믹으로 이루어지는 지지부재(103)에 의해 지지되어 있다. 탑재대(102)에는, 그 외연부를 커버하고, 웨이퍼(W)를 가이드하기 위한 커버링(104)이 마련되어 있다. 이 커버링(104)은, 예컨대 석영, AIN、Al2O3, SiN 등의 재질로 구성된 부재이다.
탑재대(102)에는, 저항 가열형의 히터(105)가 매립되어 있고, 이 히터(105)는 히터 전원(105a)으로부터 급전되는 것에 의해 탑재대(102)를 가열하고, 그 열로 피처리기판인 웨이퍼(W)를 가열한다. 또한, 탑재대(102)에는, 열전쌍(106)이 설치되어 있다. 따라서, 웨이퍼(W)의 가열 온도를, 예컨대 실온에서 900℃까지의 범위로 온도제어 가능하게 되어 있다. 탑재대(102)에는, 웨이퍼(W)를 지지하여 승강시키기 위한 웨이퍼 지지핀(도시하지 않음)이 탑재대(102)의 표면에 대하여 돌출 및 함몰 가능하게 마련되어 있다.
챔버(101)의 내주에는, 석영으로 이루어지는 원통형의 라이너(107)가 마련되어, 챔버 구성 재료에 의한 금속오염을 방지하고 있다. 또한, 탑재대(102)의 외주측에는, 챔버(101)내를 균일히 배기하기 위해서, 다수의 관통공(도시하지 않음)이 형성된 배플 플레이트(108)가 링 형상으로 마련되어 있다. 이 배플 플레이트(108)는, 복수의 받침대(109)에 의해 지지되어 있다.
챔버(101)의 측벽에는, 링 형상을 하는 가스 도입부(115)가 마련되어 있고, 이 가스 도입부(115)에는 가스 공급계(116)가 접속되어 있다. 또한, 가스 도입부(115)는 노즐 형상 또는 샤워 형상으로 배치해도 좋다. 가스 공급계(116)는, 예컨대 Ar 가스 공급원(117), O2 가스 공급원(118) 및 H2 가스 공급원(119)을 가지고 있고, Ar 가스, 산화제로서의 O2 가스 및 환원제로서의 H2 가스가, 각각 가스 라인(120)을 거쳐서 가스 도입부(115)에 도달하여, 가스 도입부(115)로부터 챔버(101)내에 도입된다. 가스 라인(120)의 각각에는, 매스플로우 컨트롤러(121) 및 그 전후에 개폐 밸브(122)가 마련되어 있다. 또한, Ar 가스 대신에, 예컨대 Kr 가스, Xe 가스, He 가스 등의 희(希)가스를 도입할 수도 있다.
상기 배기실(111)의 측면에는 배기관(123)이 접속되어 있고, 이 배기관(123)에는 고속 진공 펌프를 포함하는 상술한 배기 장치(124)가 접속되어 있다. 그리고, 이 배기 장치(124)를 작동시키는 것에 의해, 챔버(101)내의 가스가, 배플 플레이트(108)를 거쳐서 배기실(111)의 공간(111a)내에 균일하게 배출되어, 배기관(123)을 거쳐서 배기된다. 이에 의해 챔버(101)내는 소정의 진공도, 예컨대 0.133Pa까지 고속으로 압력을 감압하는 것이 가능하게 되어 있다.
챔버(101)의 측벽에는, 플라즈마 처리 장치(200)에 인접하는 반송실(도시하지 않음)과의 사이에서 웨이퍼(W)의 반출입을 실행하기 위한 반입출구(125)와, 이 반입출구(125)를 개폐하는 게이트 밸브(126)가 마련되어 있다.
챔버(101)의 상부는 개구부로 되어 있고, 이 개구부에는 링 형상의 어퍼(upper) 플레이트(127)가 접합된다. 어퍼 플레이트(127)의 내주 하부는, 내측의 챔버내 공간을 향해서 돌출하는, 링 형상의 지지부(127a)를 형성하고 있다. 이 지지부(127a) 상에, 유전체, 예컨대 석영이나 Al2O3, AlN 등의 세라믹으로 이루어지고, 마이크로파를 투과하는 마이크로파 투과판(128)이 시일(seal) 부재(129)를 거쳐서 기밀히 마련되어 있다. 따라서, 챔버(101)내는 기밀히 유지된다.
투과판(128)의 상방에는, 탑재대(102)와 대향하도록, 원판 형상의 평면 안테나 부재(131)가 마련되어 있다. 또한, 평면 안테나 부재(131)의 형상은, 원판 형상에 한하지 않고, 예컨대 사각판 형상이라도 좋다. 이 평면 안테나 부재(131)는 챔버(101)의 측벽상단에 걸려져 있다. 평면 안테나 부재(131)는, 예컨대 표면이 금 또는 은도금된 동판 또는 알루미늄판으로 이루어지고, 마이크로파를 방사하는 다수의 슬롯 형상의 마이크로파 방사 구멍(132)이 소정의 패턴으로 관통하여 형성된 구성으로 되어 있다.
마이크로파 방사 구멍(132)은, 예컨대 도4에 도시하는 바와 같이 긴 홈 형상을 하고, 전형적으로는 인접하는 마이크로파 방사 구멍(132)끼리가 「T」자 형상으 로 배치되어, 이들 복수의 마이크로파 방사 구멍(132)이 동심원 형상으로 배치되어 있다. 마이크로파 방사 구멍(132)의 길이나 배열 간격은, 마이크로파의 파장(λg)에 따라 결정되어, 예컨대 마이크로파 방사 구멍(132)의 간격은, 1/2λg 또는 λg이 되도록 배치된다. 또한, 도4에 있어서, 동심원 형상으로 형성된 인접하는 마이크로파 방사 구멍(132)끼리의 간격을 Δr로 나타내고 있다. 또한, 마이크로파 방사 구멍(132)은, 원형 형상, 원호 형상 등의 다른 형상이여도 좋다. 또한, 마이크로파 방사 구멍(132)의 배치 형태는 특히 한정되지 않고, 동심원 형상 외에, 예컨대, 나선형상, 방사 형상으로 배치할 수도 있다.
이 평면 안테나 부재(131)의 상면에는, 진공보다도 큰 유전율을 가지는 지파부재(133)가 마련되어 있다. 이 지파부재(133)는, 진공중에서는 마이크로파의 파장이 길어짐으로, 마이크로파의 파장을 짧게하여 플라즈마를 조정하는 기능을 가지고 있다. 또한, 평면 안테나 부재(131)와 투과판(128)의 사이, 또한, 지파부재(133)와 평면 안테나 부재(131)의 사이는, 각각 밀착시켜도 혹은, 사이 간격을 띄어도 좋지만, 밀착시키는 것이 바람직하다.
챔버(101)의 상면에는, 이들 평면 안테나 부재(131) 및 지파부재(133)를 덮도록, 예컨대 알루미늄이나 스테인리스강 등의 금속재로 이루어지는 실드 덮개(134)가 마련되어 있다. 챔버(101)의 상면과 실드 덮개(134)는 시일 부재(135)에 의해 시일되어 있다. 실드 덮개(134)에는, 냉각수유로(134a)가 형성되어 있고, 거기에 냉각수를 통류시키는 것에 의해, 실드 덮개(134), 지파부재(133), 평면 안테나 부재(131), 투과판(128)을 냉각하게 되어 있다. 또한, 실드 덮개(134)는 접 지되어 있다.
실드 덮개(134) 상벽의 중앙에는, 개구부(136)가 형성되어 있고, 이 개구부에는 도파관(137)이 접속되어 있다. 이 도파관(137)의 단부에는, 매칭 회로(138)를 거쳐서 마이크로파를 발생하는 마이크로파 발생 장치(139)가 접속되어 있다. 이에 의해, 마이크로파 발생 장치(139)에 의해 발생한, 예컨대 주파수 2.45GHz의 마이크로파가 도파관(137)을 거쳐서 상기 평면 안테나 부재(131)에 전파되게 되어 있다. 마이크로파의 주파수로서는, 8.35GHz, 1.98GHz 등을 이용할 수도 있다.
도파관(137)은, 상기 실드 덮개(134)의 개구부(136)로부터 상방으로 연장하는 단면 원형 형상의 동축도파관(137a)과, 이 동축도파관(137a)의 상단부에 모드 변환기(140)를 거쳐서 접속된 수평 방향으로 연장하는 직사각형 도파관(137b)을 가지고 있다. 직사각형 도파관(137b)과 동축도파관(137a)의 사이의 모드 변환기(140)는, 직사각형 도파관(137b)내를 TE 모드로 전파하는 마이크로파를 TEM 모드로 변환하는 기능을 가지고 있다. 동축 도파관(137a)의 중심에는 내도체(141)가 연재(延在)하고 있고, 내도체(141)는, 그 하단부에 있어서 평면 안테나 부재(131)의 중심에 접속 고정되어 있다. 이에 의해, 마이크로파는, 동축도파관(137a)의 내도체(141)를 거쳐서 평면 안테나 부재(131)에 방사형상으로 효율적으로 균일히 전파된다.
플라즈마 처리 장치(200)의 각 구성부는, CPU를 구비한 프로세스 컨트롤러(150)에 접속되어서 제어되는 구성으로 되어 있다. 프로세스 컨트롤러(150)에는, 공정 관리자가 플라즈마 처리 장치(200)를 관리하기 위해서 커맨드의 입력 조 작 등을 실행하는 키보드나, 플라즈마 처리 장치(200)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(151)가 접속되어 있다.
또한, 프로세스 컨트롤러(150)에는, 플라즈마 처리 장치(200)에서 실행되는 각종 처리를 프로세스 컨트롤러(150)의 제어에 의하여 실현하기 위한 제어 프로그램(소프트웨어)이나 처리 조건 데이터 등이 기록된 레시피가 저장된 기억부(152)가 접속되어 있다.
그리고, 필요에 따라서，유저 인터페이스(151)로부터의 지시 등으로 임의의 레시피를 기억부(152)로부터 불러내어 프로세스 컨트롤러(150)에 실행시킴으로써, 프로세스 컨트롤러(150)의 제어하에서, 플라즈마 처리 장치(200)에서의 원하는 처리, 예컨대 금속계막의 탈탄소 처리가 실행된다.
또한, 상기 제어 프로그램이나 처리 조건 데이터 등의 레시피는, 컴퓨터 판독 가능한 기억 매체, 예컨대 CD-ROM, 하드 디스크, 플렉시블디스크, 플래쉬 메모리 등에 저장된 상태인 것을 이용하거나, 혹은, 다른 장치로부터, 예컨대 전용 회선을 거쳐서 수시로 전송시켜서 온라인에서 이용하거나 하는 것도 가능하다.
이와 같이 구성된 RLSA방식의 플라즈마 처리 장치(200)에 있어서는, 웨이퍼(W)의 텅스텐막중의 탄소를 선택적으로 산화하여 탈탄소 처리를 실행할 수 있다. 이하, 그 순서에 대해서 설명한다.
우선, 게이트 밸브(126)를 열림으로 하여 반입출구(125)로부터 W계막(3a)이 형성된 웨이퍼(W)를 챔버(101)내에 반입하고, 탑재대(102) 상에 탑재한다. 그리 고, 가스 공급계(116)의 Ar 가스 공급원(117), O2 가스 공급원(118) 및 H2 가스 공급원(119)으로부터, Ar 가스, O2 가스 및 H2 가스를 소정의 유량으로 가스 도입부(115)를 거쳐서 챔버(101)내에 도입한다.
플라즈마 처리의 바람직한 조건을 이하에 나타낸다. 예컨대 O2 가스 유량은 50∼200mL/min(sccm), 바람직하게는 70∼120mL/min(sccm), H2 가스 유량은 100∼1000mL/min(sccm), 바람직하게는 150∼300mL/min(sccm), Ar 가스 유량은, 500∼2000mL/min(sccm), 바람직하게는 700∼1500mL/min(sccm)로 설정할 수 있다.
또한, 산화제와 환원성 가스의 분압비는, 금속계막중의 금속은 산화시키지 않고, 막중에 포함되는 탄소만을 산화시키기 위해서, 예컨대 O2/H2=0.03 이상 0.5이하로 하는 것이 바람직하고, O2/H2=0.1 이상 0.2이하로 하는 것이 보다 바람직하다.
또한, 챔버내 압력은 예컨대 2∼5000Pa가 바람직하고, 3∼50Pa로 하는 것이 보다 바람직하다. 처리 압력이 5000Pa를 넘을 경우에는, 게이트 전극(3)이 되는 W계막(3a)나 게이트 절연막(2)의 산화가 진행될 위험이 있고, 2Pa 미만에서는 효과가 부족하여 W계막(3a)으로부터의 탈탄소가 충분히 진행하지 않는 경우가 있다.
웨이퍼(W)의 온도는, 예컨대 250℃∼450℃가 바람직하고, 350℃∼450℃가 보다 바람직하다. 웨이퍼(W)의 온도가 450℃를 넘을 경우에는, 게이트 전극(3)이 되는 W계막(3a)이나 게이트 절연막(2)의 산화가 진행될 위험이 있어, 250℃미만에서는 W계막(3a)으로부터의 탈탄소가 충분히 진행하지 않는 경우가 있다.
다음에, 마이크로파 발생 장치(139)로부터의 마이크로파를, 매칭 회로(138)를 거쳐서 도파관(137)으로 유도하여, 직사각형 도파관(137b), 모드 변환기(140), 및 동축도파관(137a)을 순차적으로 통과시켜서 내도체(141)를 거쳐서 평면 안테나 부재(131)에 공급하고, 평면 안테나 부재(131)의 마이크로파 방사 구멍(132)으로부터 투과판(128)을 거쳐서 챔버(101)내에 있어서의 웨이퍼(W)의 상방 공간에 방사시킨다. 마이크로파는, 직사각형 도파관(137b)내에서는 TE모드로 전파하고, 이 TE모드의 마이크로파는 모드 변환기(140)에 의해 TEM모드로 변환되어, 동축도파관(137a)내를 거쳐서 평면 안테나 부재(131)를 향해서 전파되어 간다. 이 때의 마이크로파 파워는, 예컨대 500∼5000W, 바람직하게는 2000∼4000W로 할 수 있다. 마이크로파 파워가, 5000W를 넘을 경우에는, 게이트 전극(3)이 되는 W계막(3a)이나 게이트 절연막(2)의 산화가 진행될 위험이 있고, 500W 미만에서는 W계막(3a)으로부터의 탈탄소가 충분히 진행되지 않는 경우가 있다.
평면 안테나 부재(131)로부터 투과판(128)을 거쳐서 챔버(101)에 방사된 마이크로파에 의해 챔버(101)내에서 전자기장이 형성되어, O2 가스 및 H2 가스가 플라즈마화한다. 이 산소 함유 플라즈마는, 마이크로파가 평면 안테나 부재(131)의 다수의 마이크로파 방사 구멍(132)으로부터 방사되는 것에 의해, 대략 1011/cm3∼1013/cm3의 높은 플라즈마 밀도로, 또한 웨이퍼(W) 근방에서는, 대략 2eV이하의 저전자 온도 플라즈마가 된다. 이와 같이 형성되는 플라즈마는, 이온 성분이 적기 때문에, 이온 등에 의한 플라즈마 데미지가 작은 것이다. 그리고, 플라즈마중의 활성종, 주로 O 래디컬에 의해, 텅스텐을 거의 산화하지 않고, W계막(3a)중에 포함되는 탄소만이 산화되어, COx가 되어서 W계막(3a)중에서 탈탄소된다.
<제 3 실시 형태>
본 발명의 탈탄소 처리 방법의 제 3 실시 형태로서, 환원성 가스 존재하 또한 산화 분위기에서의 UV 조사를 들 수 있다. 환원성 가스 및 산화제로서는, 상기 제 1 실시 형태와 동일한 것을 이용할 수 있다.
UV 조사는, UV 램프를 구비한 이미 알려져 있는 UV 조사 장치의 처리 챔버내에서 실행할 수 있다.
UV 조사의 바람직한 조건을 이하에 나타낸다. 예컨대 웨이퍼 온도는 250℃∼600℃가 바람직하고, 400∼480℃가 보다 바람직하다. 웨이퍼 온도가 600℃를 넘을 경우에는, 게이트 전극(3)이 되는 W계막(3a)나 게이트 절연막(2)의 산화가 진행될 위험이 있고, 250℃미만에서는 W계막(3a)으로부터의 탈탄소가 충분히 진행되지 않는 경우가 있다.
또한, 챔버 압력(UV처리압력)은 예컨대 2∼150Pa가 바람직하고, 5∼20pa가 보다 바람직하다. 챔버내 압력이 150Pa를 넘을 경우에는, 게이트 전극(3)이 되는 W계막(3a)나 게이트 절연막(2)의 산화가 진행될 위험이 있고, 2Pa 미만에서는 W계막(3a)으로부터의 탈탄소가 충분히 진행되지 않는 경우가 있다.
도입 가스로서는, O2와 H2와 Ar을 이용하고, 그 유량들을, 예컨대, O2는 10∼100mL/min(sccm), 바람직하게는 10∼50mL/min(sccm), H2는 100∼1000mL/min(sccm), 바람직하게는 l00∼500mL/min(sccm), Ar은 400∼1200mL/min(sccm), 바람직하게는 450∼800mL/min(sccm)으로 한다.
이 때, 산화제와 환원성 가스의 분압비는, 금속계막중의 금속을 산화시키지 않고 탄소(C)만을 산화시키기 위해서, 예컨대 O2/H2=0.01이상 0.1이하로 하는 것이 바람직하고, O2/H2=0.02 이상 0.05이하로 하는 것이 보다 바람직하다.
UV 램프에 의한 UV 조사량은, 예컨대 0.5∼10mW/m2가 바람직하고, 1∼5mW/m2이 보다 바람직하다. UN 조사량이 10mW/m2를 넘을 경우에는, 게이트 전극(3)이 되는 W계막(3a)나 게이트 절연막(2)의 산화가 진행될 위험이 있고, 0.5mW/m2미만에서는 W계막(3a)으로부터의 탈탄소가 충분히 진행되지 않는 경우가 있다.
처리 시간은, 예컨대 60∼600초가 바람직하고, 100∼400초간 실행하는 것이 보다 바람직하다.
다음에, 본 발명의 기초가 된 실험 결과에 대해서 설명을 한다.
<비교예1>
도2에 예시한 것과 동일한 구성의 성막 장치(100)에 있어서, 미리 672℃로 설정하여 가열된 서셉터(22)에 반송 로봇을 거쳐서 300mm직경 웨이퍼(W)를 탑재하였다. 또한, 이 웨이퍼(W)에는, 그 표면에 미리 실리콘 산화막(SiO2막)을 형성해 두었다.
W(CO)6은, 온도 컨트롤된 용기속에 고체의 상태로 투입되어 있는 것을 이용 하여, Ar 가스를 캐리어 가스로 하는 버블링법(bubbling)으로 성막 장치(100)에 공급하고, 유량 구성: 캐리어 가스Ar/희석Ar=90/700mL/min(sccm), 챔버내압력67Pa、성막 시간 150초에서 샘플용의 웨이퍼(a, b, c)상에 각각 20mm의 막두께의 W 막을 성막하였다.
웨이퍼(a)는, 성막 상태 그대로("as depo"라고 기재함)인 것, 웨이퍼(b)는 성막후에 5% H2(잔(殘)부 N2)의 상압 분위기에서 400℃, 30분간의 FGA(Forming Gas Anneal)처리를 실행한 것, 웨이퍼(c)는, 성막후에 FGA 처리를 실시하고, 또한 그 후 N2 상압분위기에서 1000℃, 5초간의 어닐을 실시한 것이다. 그 후, 웨이퍼(a∼c)에 대해서, SIMS(Secondary Ion quadrupole Mass Spectrometry, 2차 이온 사중극 질량 분석계)에 의한 W막중의 C농도 및 O농도의 측정을 실시하였다.
도5에 도시하는 바와 같이 W막중의 C농도는 웨이퍼(a)에서는 3×1021atoms/cm3, 웨이퍼(b)에서는 1.5×1021atoms/cm3, 웨이퍼(C)에서는, 1.5×1020atoms/cm3이었다.
또한, C농도의 프로파일의 W/SiO2계면에서의 변화를 상세히 관찰하면, 웨이퍼(a)(as depo) 및 웨이퍼(b)(400℃FGA처리후)의 계면에 있어서의 C농도의 프로파일은, W측으로부터 SiO2측으로 급준히 저하하는 점에서 일치하고 있지만, 웨이퍼(c)(1000℃ 어닐후)의 프로파일은, 급준히 저하하는 점이 보다 W막 표면측에 있다.
즉, 1000℃어닐후의 웨이퍼(c)에서는, 웨이퍼(a)나 웨이퍼(b)에 비해 W/SiO2계면의 C농도가 대폭 저하하고 있는 것을 알 수 있었다. 그리고, 도6에 도시하는 바와 같이 웨이퍼(a)(as depo) 및 웨이퍼(b)(400℃FGA처리후)에서는 4.8eV 내지 약5eV이였던 일함수가, 웨이퍼(c)(1000℃어닐후)에서는 4.4eV부근까지 저하하고 있다. 이것은, 100O℃어닐에 의해, W막중 및 SiO2막으로부터 C의 확산(이동)이 발생하고 SiO2막에 결함이 발생하여, 전기적 특성에 영향을 끼친 것이라고 추측된다.
MOS 캐패시터를 만들어서 전기적으로 산출되는 일함수는, 금속 전극 본래의 일함수에 게이트 절연막의 전자적인 상태를 가미한 외관상의 일함수다. 이 일함수의 저하는 1000℃어닐에 의해 W/SiO2계면의 C농도 프로파일이 변화함으로써 전자상태가 변화된 것에 기인하고 있는 것으로 생각된다.
도7은, 두꺼운 SiO2(SiO2/Si계면의 깊이가 약100nm)의 상에 W전극을 형성한 경우의 as depo 및 1000℃어닐후의 C, O농도의 깊이 방향 분포를 나타냈다. 도5와 동일하게, 성막직후(as depo)에 비해 1000℃어닐후에는 W막중의 탄소농도가 저하함과 동시에, 텅스텐(W)/SiO2계면에서의 프로파일의 경사가 작아져 있는 것을 알 수 있다.
이상의 비교예에 대하여, 도8에는, 도7과 동일한 샘플(SiO2/Si계면의 깊이가 약100nm)에 대하여, 성막후에 탈탄소처리로서 탄소는 산화하지만 텅스텐은 산화하지 않는 환원성 가스 존재하의 산화 분위기에서 선택 산화 처리를 실시한 후의 C, O의 프로파일과, 해당 탈탄소 처리후에 1000℃어닐까지 실시한 후의 C, O의 프로파일을 나타냈다. 또한, 탈탄소 처리를 하기 위해서, 샘플 웨이퍼를 확산로에 투입하고, 수증기 분압 11kPa, H2 분압 32kPa 그 외 N2 분위기에서 800℃, 3600초의 열산화(선택 산화)처리를 실행하였다.
도8에 도시되는 바와 같이, 이 경우에는 1000℃어닐의 유무에 관계없이, W막중의 C의 농도 및 W막/SiO2막 계면에 있어서의 프로파일에 차이는 없었다. 이 결과로부터, 탈탄소 처리를 실행하는 것에 의해, 그 후에 1000℃어닐을 실행해도, 계면의 전자상태의 변화를 억제할 수 있는 가능성이 있는 것을 알게 되었다.
또한, 도9에 게이트 절연막으로서의 Hi-k막(HfSiON막) 상에 W전극을 성막했을 때의 성막직후(as depo), 확산로를 이용한 탈탄소 처리(선택 산화)를 실행한 것, 및 동일한 탈탄소 처리후에 또한 1000℃어닐을 실행한 것의 C, O농도의 깊이 방향의 프로파일을 나타냈다. W 막중의 C농도는, 탈탄소처리에 의해 충분히 저하하고, 그 후 1000℃어닐을 가해도 거의 동등한 값을 나타내고 있다. W 막/HfSiON막 계면에 있어서의 C농도의 프로파일은, 성막직후(as depo), 탈탄소 처리(선택 산화)를 실행한 것, 탈탄소 처리후에 또한 1000℃어닐을 실행한 것에서 모두 동일한 경향을 나타내었다. 이와 같이, 바람직한 탈탄소 처리에서는, 계면의 C농도 프로파일을 유지하여 W막중의 C농도를 저하시키는 것이 가능하여, 탈탄소 처리에 의해 W막중의 C농도가 충분히 저감되어 있으므로 1000℃어닐후도 계면의 프로파일을 유지할 수 있다고 생각된다.
<실시예1>
도2에 예시한 것과 동일한 구성의 성막 장치(100)에 있어서, 미리 672℃로 설정하여 가열된 서셉터(22) 상에 반송 로봇을 거쳐서 300mm직경 웨이퍼(W)를 탑재하였다. W(CO)6은 온도 컨트롤된 용기속에 고체의 상태로 투입되어 있는 것을 이용하여, Ar 가스를 캐리어 가스로 하는 버블링법으로 성막 장치(100)에 공급하고, 유량구성 : 캐리어 가스 Ar/희석Ar=90/700mL/min(sccm), 챔버 압력67Pa, 성막시간 150초에서 웨이퍼(W) 상에 20nm의 막두께의 W막을 성막하였다.
그 후, 탈탄소처리를 하기 위해서 확산로에 투입하고, 수증기 분압1.2kPa, H2 분압 4.0kPa 그 외 N2 분위기에서 900℃, 300초의 열산화(선택 산화) 처리를 실행하였다. W 막중의 C농도를 SIMS에 의해 측정한 결과, 열산화(선택 산화) 처리를 실행하지 않을 경우(as depo)에 있어서의 W막중의 C농도는, 7.0×1020atoms/cm3이었던 것에 반해, 열산화 처리후는 2×1019atoms/cm3이었다.
<실시예2>
도2에 예시한 것과 동일한 구성의 성막 장치(100)에 있어서, 미리 672℃로 설정하여 가열된 서셉터(22) 상에 반송 로봇을 거쳐서 300mm 직경 웨이퍼(W)를 탑재하였다. W(CO)6은 온도 컨트롤 된 용기속에 고체의 상태로 투입되어 있는 것을 이용하고, Ar 가스를 캐리어 가스로 하는 버블링법 에 의해 성막 장치(100)에 공급하고, 유량 구성 : 캐리어 가스 Ar/희석 Ar=90/700mL/min(sccm), 챔버 압력67Pa、 성막 시간 150초에서 웨이퍼(W) 상에 20nm의 막두께의 W막을 성막하였다.
그 후, 탈탄소처리하기 위해서 확산로에 투입하고, 수증기 분압0.61kPa, H2 분압 2.0kPa 그 외 N2 분위기에서 850℃, 1200초의 열산화 처리를 실행하였다. W 막중의 C농도를 SIMS에 의해 측정한 결과, 열산화(선택 산화)처리를 실행하지 않을 경우(as depo)에 있어서의 W막중의 C농도는 7.0×1020atoms/cm3이었던 것에 반해, 열산화 처리후는 2×1019atoms/cm3이었다.
<실시예3>
도2에 예시한 것과 동일한 구성의 성막 장치(100)에 있어서, 미리 672℃로 설정해서 가열된 서셉터(22) 상에 반송 로봇을 거쳐서 300mm직경 웨이퍼(W)를 탑재했다. W(CO)6은 온도 컨트롤된 용기속에 고체의 상태로 투입되어 있는 것을 이용하여 Ar 가스를 캐리어 가스로 하는 버블링법으로 성막 장치(100)에 공급하고, 유량 구성 : 캐리어 가스Ar/희석Ar=90/700mL/min(sccm), 챔버 압력 67Pa 、성막시간 150초에서 웨이퍼(W) 상에 20nm의 막두께의 W막을 성막하였다.
그 후, 탈탄소처리하기 위해서 도3에 나타내는 플라즈마 처리 장치(200)에 있어서, 탑재대(102)의 온도를 400℃, 처리압력 12Pa, 처리 가스로서 O2/H2=100/200mL/min(sccm), 마이크로파 파워 3.4kW, 처리시간 300초의 조건에서 플라즈마 처리를 실시하였다. 도10에, 플라즈마 처리를 실행한 경우와 실행하지 않은 경우(as depo)의 W막의 C농도를 SIMS에 의해 측정한 결과를 나타냈다.
도10의 곡선(a)와 곡선(c)를 비교하면, 플라즈마 처리후의 W막의 C농도는, 평균적으로 as depo의 1.8×1021atoms/cm3 에서 1.2×1021atoms/cm3까지 저하하고, 낮은 부분에서는 8×1020atoms/cm3로까지 저하되어 있었다.
또한, 상기와 동일한 플라즈마 처리조건에서, 플라즈마 처리의 처리시간을 변화시켰을 경우의 W막의 비저항의 측정 결과를 도11에 나타냈다. 이 도11로부터, 플라즈마 처리시간이 길어질수록 비저항이 감소하고 있는 것을 알 수 있다. 이것은, 플라즈마 처리에 의해, W막중의 C가 제거된 결과, 비저항이 감소한 것이라고 생각되었다.
<실시예4>
도2에 예시한 것과 동일한 구성의 성막 장치(100)에 있어서, 미리 672℃로 설정하여 가열된 서셉터(22) 상에 반송 로봇을 거쳐서 300mm직경인 웨이퍼(W)를 탑재하였다. W(CO)6은 온도 컨트롤 된 용기속에 고체의 상태로 투입되어 있는 것을 이용하고, Ar 가스를 캐리어 가스로 하는 버블링법에 의해 성막 장치(100)에 공급하고, 유량 구성 : 캐리어 가스 Ar/희석Ar=90/70OmL/min(sccm), 챔버 압력 67Pa、성막 시간150초에서 웨이퍼(W) 상에 20nm의 막두께인 W막을 성막하였다.
그 후, 탈탄소 처리로서 도3에 나타내는 것과 동일한 구성의 플라즈마 처리 장치(200)에 있어서, 탑재대(102)의 온도 250℃, 처리 압력 12Pa, 처리 가스로서, O2와 H2를 유량비 O2/H2=200/200mL/min(sccm), 플라즈마 파워 3.4kW, 처리 시간 300 초의 조건에서 플라즈마를 처리하였다. 플라즈마 처리후의 W막의 C농도를, SIMS에 의해 측정하였다.
플라즈마 처리후의 W막의 C농도는, 평균적으로 1.2×1021atoms/cm3이고, 낮은 부분에서는, 9×1020atoms/cm3에까지 저하하고 있었다.
<실시예5>
도2에 예시한 것과 동일한 구성의 성막 장치(100)에 있어서, 미리 672℃로 설정하여 가열된 서셉터(22) 상에 반송 로봇을 거쳐서 300mm 직경 웨이퍼(W)를 탑재하였다. W(CO)6는, 온도 컨트롤된 용기속에 고체 상태로 투입되어 있는 것을 이용하여 Ar 가스를 캐리어 가스로 하는 버블링법에 의해 성막 장치(100)에 공급하고, 유량 구성:캐리어 가스 Ar/희석 Ar=90/700mL/min(sccm), 챔버 압력67Pa, 성막 시간 150초에서 웨이퍼(W) 상에 20nm의 막두께의 W막을 성막하였다.
그 후, 탈탄소 처리로서 진공용기내에 있어서, 하기 조건에서 UV조사 처리를 실행하였다.
웨이퍼 온도=450℃
챔버내 압력=7Pa
처리 가스 유량 H2/O2/Ar=100/10/350mL/min(sccm)
UV램프=1.2mW/m2
처리 시간=300초
처리후의 W막의 C농도를 SIMS에 의해 측정한 결과, 7×1020atoms/cm3에까지 저하하고 있었다.
실시예1 내지 실시예5에 도시하는 바와 같이 본 발명의 탈탄소 처리를 실제로 디바이스에 응용함으로써， 활성화를 위한 1000℃어닐전에 이미 W막중의 C농도를 저감할 수 있으므로, 후에 1000℃어닐을 실행했을 경우라도 C농도가 변화되는 일없이, 게이트 절연막의 전위를 변화시키지 않고, 일함수의 저하를 회피할 수 있다.
이상, 본 발명의 실시 형태를 말했지만, 본 발명은 상기 실시 형태에 한정되는 일은 없고, 여러 종류의 변형이 가능하다.
예컨대, 상기 실시 형태에서는, W(CO)6을 원료로서 성막한 W막을, 확산로중에서 제어된 H2O/H2분위기에서의 열산화 처리(소위 선택 산화), O2/H2분위기에서의 래디컬 산화 처리, O2/H2분위기에서의 UV처리에 의해서 탈탄소 처리하는 예를 나타냈으나, 이 처리의 적용은 W막에 제한되는 것은 아니다. 예컨대 W(CO)6을 W원으로서 이용하는 WNx이나 WSix, 혹은 다른 Mo(CO)6, Ru3(CO)12, Re2(CO)10, Ta(Nt-Am)(NMe2)3 등의 메탈 카르보닐 화합물이나 유기 금속화합물을 원료로서 성막된 Mo막, Ru막, Re막, TaN막, TaSiN막 등의 금속막, 금속화합물막에도 적용하는 것이 가능하다.
또한, 래디컬 산화에 따른 탈탄소 처리의 실시 형태로서, RLSA 방식의 플라 즈마 처리 장치(200)를 이용했지만, 예컨대 리모트 플라즈마 방식, ICP 플라즈마 방식, ECR 플라즈마 방식, 표면 반사파 플라즈마 방식, 마그네트론 플라즈마 방식 등의 플라즈마 처리 장치를 이용해도 좋다.
또한, 상기 실시 형태에서는 피처리체로서 반도체 웨이퍼에 대하여 성막처리를 실행하는 예를 들었지만, 이것에 한정되는 것은 아니고, 예컨대 피처리체가 액정 표시 디스플레이(LCD)에 대표되는 플랫 패널 디스플레이(FPD)용의 글라스 기판일 경우에도 응용가능하다.
또한, 금속계막중에 포함되는 탄소는, 종래의 가열 처리에 있어서도, 조건을 적절히 선택함으로써 감소시켜, 탈탄소의 효과를 얻을 수 있다. 예컨대, 금속계막을 성막한 후에, 650℃이상 850℃이하의 처리온도로, 1Pa이하의 감압하, 또는, 압력 5×104Pa이상 1.1×105Pa이하의 불활성가스 분위기에서 가열 처리를 실행하는 것에 의해, 탈탄소 효과를 높일 수 있다.

Claims (29)

  1. 기판 상에 형성된 금속계막에 대하여,
    처리실내에서 환원성 가스의 존재하에, 산화 분위기에서 탈탄소 처리를 실행하는 것을
    특징으로 하는 금속계막의 탈탄소 처리 방법.
  2. 제 1 항에 있어서,
    상기 금속계막은 적어도 금속과 탄소를 구성 요소에 포함하는 금속화합물을 포함하는 성막원료로부터 CVD에 의해 성막된 것을 특징으로 하는 금속계막의 탈탄소 처리 방법.
  3. 제 2 항에 있어서,
    상기 탈탄소 처리는,
    H2O 또는 O2와, H2의 존재하에, 압력 2∼1.1×105Pa, 처리온도 650℃이상에서 행해지는 열산화 처리인 것을 특징으로 하는 금속계막의 탈탄소 처리 방법.
  4. 제 3 항에 있어서,
    H2O 또는 O2와, H2의 분압비 H2O/H2 또는 O2/H2가 0.5이하인 것을 특징으로 하는 금속계막의 탈탄소 처리 방법.
  5. 제 2 항에 있어서,
    상기 탈탄소 처리는, O2와 H2의 존재하에, 압력 2∼5000Pa, 처리 온도 250∼450℃에서 실행되는 플라즈마에 의한 래디컬 산화 처리인 것을 특징으로 하는 금속계막의 탈탄소 처리 방법.
  6. 제 5 항에 있어서,
    O2와 H2의 분압비 O2/H2가 0.5이하인 것을 특징으로 하는 금속계막의 탈탄소 처리 방법.
  7. 제 5 항에 있어서,
    상기 플라즈마는, 복수의 슬롯을 가지는 평면 안테나에서 상기 처리실내에 마이크로파를 도입하여 형성되는 마이크로파 여기 고밀도 플라즈마인 것을 특징으로 하는 금속계막의 탈탄소 처리 방법.
  8. 제 2 항에 있어서,
    상기 탈탄소 처리는, O2와 H2의 존재하에, 압력 2∼150Pa, 처리 온도 250∼600℃에서 실행되는 UV 처리인 것을 특징으로 하는 금속계막의 탈탄소 처리 방법.
  9. 제 8 항에 있어서,
    O2와 H2의 분압비 O2/H2가 0.1이하인 것을 특징으로 하는 금속계막의 탈탄소 처리 방법.
  10. 제 2 항에 있어서,
    상기 금속계막을 구성하는 금속은 W, Ni, Co, Ru, Mo, Re, Ta 및 Ti로부터 선택된 적어도 1종인 것을 특징으로 하는 금속계막의 탈탄소 처리 방법.
  11. 제 2 항에 있어서,
    성막원료로서 또한, Si를 함유하는 원료 및 N을 함유하는 원료의 적어도 1종을 포함하고,
    상기 금속화합물중의 금속과 Si 및 N 중 적어도 1종을 포함하는 금속 화합물막을 형성하는 것을 특징으로 하는 금속계막의 탈탄소 처리 방법.
  12. 제 11 항에 있어서,
    상기 Si를 함유하는 원료는 실란, 디실란 또는 디클로로실란인 것을 특징으로 하는 금속계막의 탈탄소 처리 방법.
  13. 제 11 항에 있어서,
    상기 N을 함유하는 원료는 암모니아 또는 모노메틸히드라진인 것을 특징으로 하는 금속계막의 탈탄소 처리 방법.
  14. 제 1 항에 있어서,
    상기 금속계막은 반도체 기판 상에 게이트 절연막을 거쳐서 형성되는 것을 특징으로 하는 금속계막의 탈탄소 처리 방법.
  15. 처리실내에 기판을 배치하고,
    상기 처리실에 적어도 금속과 탄소를 구성 요소에 포함하는 금속 화합물을 포함하는 성막원료를 도입하고, CVD에 의해, 기판 상에 금속계막을 형성하는 공정과,
    성막된 상기 금속계막에 대하여 환원성 가스의 존재하에, 산화성 분위기에서탈탄소 처리를 실행하는 공정을 포함하는 것을 특징으로 하는 성막 방법.
  16. 제 15 항에 있어서,
    상기 탈탄소 처리는,
    H2O 또는 O2와, H2의 존재하에, 압력2∼1.1×l05Pa, 처리 온도 650℃ 이상에서 실행되는 열산화 처리인 것을 특징으로 하는 성막 방법.
  17. 제 16 항에 있어서,
    H2O 또는 O2와, H2의 분압비 H2O/H2 또는 O2/H2가 0.5이하인 것을 특징으로 하 는 성막 방법.
  18. 제 15 항에 있어서,
    상기 탈탄소 처리는,
    O2와 H2의 존재하에, 압력 2∼5000Pa, 처리 온도 250∼450℃에서 실행되는 플라즈마에 의한 래디컬 산화 처리인 것을 특징으로 하는 성막 방법.
  19. 제 18 항에 있어서,
    O2와 H2의 분압비 O2/H2가 0.5이하인 것을 특징으로 하는 성막 방법.
  20. 제 18 항에 있어서,
    상기 플라즈마는,
    복수의 슬롯을 가지는 평면 안테나에서 상기 처리실내에 마이크로파를 도입하여 형성되는 마이크로파 여기 고밀도 플라즈마인 것을 특징으로 하는 성막 방법.
  21. 제 15 항에 있어서,
    상기 탈탄소 처리는,
    O2와 H2의 존재하에, 압력 2∼150Pa, 처리 온도 250∼600℃에서 실행되는 UV 처리인 것을 특징으로 하는 성막 방법.
  22. 제 21 항에 있어서,
    O2와 H2의 분압비 O2/H2가 0.1이하인 것을 특징으로 하는 성막 방법.
  23. 제 15 항에 있어서,
    상기 금속계막을 구성하는 금속은 W, Ni, Co, Ru, Mo, Re, Ta 및 Ti로부터 선택된 적어도 1종인 것을 특징으로 하는 성막 방법.
  24. 제 15 항에 있어서,
    성막원료로서 또한, Si를 함유하는 원료 및 N을 함유하는 원료의 적어도 1종을 포함하고,
    상기 금속화합물중의 금속과 Si 및 N 중 적어도 1종을 포함하는 금속화합물막을 형성하는 것을 특징으로 하는 성막 방법.
  25. 제 24 항에 있어서,
    상기 Si를 함유하는 원료는 실란, 디실란 또는 디클로로실란인 것을 특징으로 하는 성막 방법.
  26. 제 24 항에 있어서,
    상기 N을 함유하는 원료는 암모니아 또는 모노메틸히드라진인 것을 특징으로 하는 성막 방법.
  27. 제 15 에 있어서,
    상기 금속계막은 반도체 기판 상에 게이트 절연막을 거쳐서 형성된 것을 특징으로 하는 성막 방법.
  28. 반도체 기판 상에 형성된 게이트 절연막 상에,
    청구항 15에 기재된 성막 방법에 의해 금속계막을 형성하는 공정과,
    상기 금속계막으로부터 게이트 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  29. 컴퓨터상에서 동작하는 제어 프로그램이 기억된 컴퓨터 판독 가능한 기억 매체에 있어서,
    상기 제어 프로그램은,
    실행시에, 기판 상에 형성된 금속계막에 대하여, 처리실내에서 환원성 가스의 존재하에, 산화 분위기에서 탈탄소 처리를 실행하는 금속계막의 탈탄소 처리 방법이 실행되도록 상기 처리실을 제어하는 것임을 특징으로 하는 컴퓨터 판독 가능한 기억 매체.
KR1020087014405A 2005-12-16 2006-11-24 금속계막의 탈탄소 처리 방법, 성막 방법 및 반도체 장치의제조 방법 KR100980528B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00363680 2005-12-16
JP2005363680A JP2007165788A (ja) 2005-12-16 2005-12-16 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20080073336A KR20080073336A (ko) 2008-08-08
KR100980528B1 true KR100980528B1 (ko) 2010-09-07

Family

ID=38162751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087014405A KR100980528B1 (ko) 2005-12-16 2006-11-24 금속계막의 탈탄소 처리 방법, 성막 방법 및 반도체 장치의제조 방법

Country Status (5)

Country Link
US (1) US20090291549A1 (ko)
JP (1) JP2007165788A (ko)
KR (1) KR100980528B1 (ko)
CN (1) CN101356626B (ko)
WO (1) WO2007069438A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200036510A (ko) * 2018-09-28 2020-04-07 (주)그린광학 황화아연 표면의 탄소불순물 제거 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090087550A1 (en) * 2007-09-27 2009-04-02 Tokyo Electron Limited Sequential flow deposition of a tungsten silicide gate electrode film
JP2009239002A (ja) * 2008-03-27 2009-10-15 Fujitsu Ltd 半導体装置の製造方法
JP4573903B2 (ja) * 2008-06-13 2010-11-04 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
JP2010080737A (ja) * 2008-09-26 2010-04-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
TWI563582B (en) * 2010-06-03 2016-12-21 Novellus Systems Inc Method of improving film non-uniformity and throughput
US20130149852A1 (en) * 2011-12-08 2013-06-13 Tokyo Electron Limited Method for forming a semiconductor device
AU2015304774B2 (en) * 2014-08-21 2018-08-30 Okinawa Institute Of Science And Technology School Corporation System and method based on low-pressure chemical vapor deposition for fabricating perovskite film
US10128016B2 (en) * 2016-01-12 2018-11-13 Asml Netherlands B.V. EUV element having barrier to hydrogen transport
US9847351B2 (en) * 2016-01-26 2017-12-19 United Microelectronics Corp. Semiconductor device and method for fabricating the same
KR102295721B1 (ko) * 2017-09-08 2021-08-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11761081B2 (en) * 2018-10-10 2023-09-19 Entegris, Inc. Methods for depositing tungsten or molybdenum films
WO2021041442A1 (en) * 2019-08-26 2021-03-04 Entegris, Inc. Group vi metal deposition process

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03119763A (ja) * 1989-10-02 1991-05-22 Toshiba Corp 半導体装置の製造方法
JPH0794716A (ja) * 1993-09-22 1995-04-07 Toshiba Corp 半導体装置の製造方法
JPH0926617A (ja) * 1995-07-12 1997-01-28 Canon Inc カメラ
JPH09312270A (ja) * 1995-08-25 1997-12-02 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3476630A (en) * 1966-08-04 1969-11-04 Gunter Viol Method of making foldable wooden lamellae for folding doors and the like
US4092754A (en) * 1977-03-07 1978-06-06 Yost John V Boat interior and cabin design
US4566397A (en) * 1981-11-05 1986-01-28 Trio Corporation Crew boat
JPS59132136A (ja) * 1983-01-19 1984-07-30 Hitachi Ltd 半導体装置の製造方法
US5029349A (en) * 1990-05-18 1991-07-09 Valerie Hamilton Pregnancy supporting chair assembly
JP3350246B2 (ja) * 1994-09-30 2002-11-25 株式会社東芝 半導体装置の製造方法
US6251758B1 (en) * 1994-11-14 2001-06-26 Applied Materials, Inc. Construction of a film on a semiconductor wafer
EP0732731A3 (en) * 1995-03-13 1997-10-08 Applied Materials Inc Treatment of a layer of titanium nitride to improve resistance to high temperatures
US5907188A (en) * 1995-08-25 1999-05-25 Kabushiki Kaisha Toshiba Semiconductor device with conductive oxidation preventing film and method for manufacturing the same
JP3357782B2 (ja) * 1996-03-28 2002-12-16 株式会社東芝 半導体装置の製造方法
JP4283904B2 (ja) * 1997-07-11 2009-06-24 株式会社東芝 半導体装置の製造方法
KR100773280B1 (ko) * 1999-02-17 2007-11-05 가부시키가이샤 알박 배리어막제조방법및배리어막
JP2000349285A (ja) * 1999-06-04 2000-12-15 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US6528752B1 (en) * 1999-06-18 2003-03-04 Tokyo Electron Limited Plasma processing apparatus and plasma processing method
US6376349B1 (en) * 2000-01-19 2002-04-23 Motorola, Inc. Process for forming a semiconductor device and a conductive structure
US7053459B2 (en) * 2001-03-12 2006-05-30 Renesas Technology Corp. Semiconductor integrated circuit device and process for producing the same
KR100414217B1 (ko) * 2001-04-12 2004-01-07 삼성전자주식회사 게이트 올 어라운드형 트랜지스터를 가진 반도체 장치 및그 형성 방법
JP4342131B2 (ja) * 2001-10-30 2009-10-14 富士通マイクロエレクトロニクス株式会社 容量素子の製造方法及び半導体装置の製造方法
US6667197B1 (en) * 2002-12-06 2003-12-23 International Business Machines Corporation Method for differential oxidation rate reduction for n-type and p-type materials
US7117646B2 (en) * 2003-07-18 2006-10-10 Triumph Boats, Inc. Privacy enclosure
JP4945072B2 (ja) * 2004-11-09 2012-06-06 株式会社東芝 半導体装置及びその製造方法
JP4607645B2 (ja) * 2005-04-04 2011-01-05 株式会社東芝 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03119763A (ja) * 1989-10-02 1991-05-22 Toshiba Corp 半導体装置の製造方法
JPH0794716A (ja) * 1993-09-22 1995-04-07 Toshiba Corp 半導体装置の製造方法
JPH0926617A (ja) * 1995-07-12 1997-01-28 Canon Inc カメラ
JPH09312270A (ja) * 1995-08-25 1997-12-02 Toshiba Corp 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200036510A (ko) * 2018-09-28 2020-04-07 (주)그린광학 황화아연 표면의 탄소불순물 제거 방법
KR102199162B1 (ko) * 2018-09-28 2021-01-06 (주)그린광학 황화아연 표면의 탄소불순물 제거 방법

Also Published As

Publication number Publication date
CN101356626B (zh) 2012-05-23
JP2007165788A (ja) 2007-06-28
CN101356626A (zh) 2009-01-28
US20090291549A1 (en) 2009-11-26
KR20080073336A (ko) 2008-08-08
WO2007069438A1 (ja) 2007-06-21

Similar Documents

Publication Publication Date Title
KR100980528B1 (ko) 금속계막의 탈탄소 처리 방법, 성막 방법 및 반도체 장치의제조 방법
JP4926219B2 (ja) 電子デバイス材料の製造方法
KR100927983B1 (ko) 기판처리방법 및 기판처리장치
US8158535B2 (en) Method for forming insulating film and method for manufacturing semiconductor device
US7897518B2 (en) Plasma processing method and computer storage medium
TWI402912B (zh) Manufacturing method of insulating film and manufacturing method of semiconductor device
KR101028625B1 (ko) 기판의 질화 처리 방법 및 절연막의 형성 방법
US20060269694A1 (en) Plasma processing method
US8247331B2 (en) Method for forming insulating film and method for manufacturing semiconductor device
US20060003565A1 (en) Method and apparatus for manufacturing semiconductor device
KR20090009283A (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
JP5390379B2 (ja) プラズマ窒化処理におけるチャンバ内の前処理方法、プラズマ処理方法、および記憶媒体
US7981785B2 (en) Method for manufacturing semiconductor device and plasma oxidation method
WO2010038654A1 (ja) シリコン酸化膜の形成方法及び装置
JPWO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JP2008251959A (ja) 絶縁層の形成方法及び半導体装置の製造方法
JPWO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
KR20060115915A (ko) 반도체 장치의 제조 방법 및 플라즈마 산화 처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee