JP4573903B2 - 半導体デバイスの製造方法及び基板処理装置 - Google Patents

半導体デバイスの製造方法及び基板処理装置 Download PDF

Info

Publication number
JP4573903B2
JP4573903B2 JP2009104139A JP2009104139A JP4573903B2 JP 4573903 B2 JP4573903 B2 JP 4573903B2 JP 2009104139 A JP2009104139 A JP 2009104139A JP 2009104139 A JP2009104139 A JP 2009104139A JP 4573903 B2 JP4573903 B2 JP 4573903B2
Authority
JP
Japan
Prior art keywords
containing gas
processing chamber
oxygen
hydrogen
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009104139A
Other languages
English (en)
Other versions
JP2010021527A (ja
Inventor
正 寺崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2009104139A priority Critical patent/JP4573903B2/ja
Priority to KR1020090051859A priority patent/KR101080116B1/ko
Priority to US12/457,493 priority patent/US8071446B2/en
Publication of JP2010021527A publication Critical patent/JP2010021527A/ja
Application granted granted Critical
Publication of JP4573903B2 publication Critical patent/JP4573903B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3402—Gas-filled discharge tubes operating with cathodic sputtering using supplementary magnetic fields
    • H01J37/3405—Magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、高誘電率ゲート絶縁膜とメタル電極とを有する基板を処理する半導体デバイスの製造方法、及び基板処理装置に関する。
近年、半導体デバイスの高集積化高速化に伴い、トランジスタの微細化、薄膜化が進められている。この微細化によりゲート絶縁膜の薄膜化が進むと、これまでゲート絶縁膜として使われてきた酸化シリコン膜（ＳｉＯ２膜）では、トンネル電流等によるゲート電極のリーク電流が増大してしまう。特に、ゲート絶縁膜は、キャパシタ絶縁膜と違って、リーク電流が増大すると絶縁膜として機能しなくなるため、リーク電流を抑制する必要がある。また、ゲート電極は、電気抵抗値を小さくして導電性を高め、動作特性を高速化させる必要がある。このため、ゲート絶縁膜を高誘電率材料で形成し、ゲート電極を金属で形成する半導体デバイスの検討が進められている。以下、高誘電率材料で形成されたゲート絶縁膜を高誘電率（以下、Ｈｉｇｈ−ｋともいう）ゲート絶縁膜と呼び、金属で形成されたゲート電極をメタル電極と呼ぶ。
図９に、ＭＯＳトランジスタのプロセスフローの主要な工程と代表的な処理内容を示す。ＭＯＳトランジスタを製造するには、まず、シリコン基板上にＨｆＯやＨｆＳｉＯといった高誘電率材料でゲート絶縁膜を形成する（ゲート絶膜形成工程）。次に、ゲート絶縁膜上に、従来のポリシリコンに代えて、タングステン（Ｗ）、ルテニウム（Ｒｕ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の金属材料でゲート電極を形成する（ゲート電極形成工程）。続いて、エッチングマスクの形成及び加工を経て、ドライエッチングによりゲート電極及びゲート絶縁膜の加工を行う（エッチング工程）。この後、エッチングによって生じたゲート電極のエッチングダメージ、すなわち、加工面の物理的な荒れを、熱酸化によって修復する（ゲート電極の修復工程）。修復工程が終了したら、シリコン基板表面にイオン打ち込み（インプラ）を施して、ソース、ドレインを形成する。続いて、アニール処理により、ドーパント（チャネル、ソース、ドレインへインプラされたリン（Ｐ）、ヒ素（Ａｓ）、ホウ素（Ｂ）等）の活性化を行う。
しかし、ゲート電極を金属で形成すると、ドライエッチングの修復工程の際に、ゲート電極が過度に酸化されてしまい、酸化によって抵抗値が増加してしまうことがある。ゲート電極の過度の酸化を抑制する方法として、シリコン基板の温度を８５０℃以上の所定の温度としつつ、処理雰囲気を酸素ガスと水素ガスとを含む混合ガスとし、水素還元を行いつつゲート電極を酸化させる方法も考えられる。しかしながら、ハフニア（ＨｆＯ）、ハフニウムシリケート（ＨｆＳｉＯｘ、以下ＨｆＳｉＯともいう）、窒化ハフニウムシリケート（ＨｆＳｉＯＮ）、酸化アルミニウム（ＡｌＯｘ）等の高誘電率材料は、例えば４００℃〜１０００℃程度の熱履歴によって結晶化してしまうことがある。従って、上述のようにシリコン基板を８５０℃以上に加熱すると、高誘電率材料で形成されたＨｉｇｈ−ｋゲート絶縁膜が多結晶構造となってしまうことがある。多結晶構造となったＨｉｇｈ−ｋゲート絶縁膜には結晶粒界が存在するため、ゲート電極に電圧を印加したときに結晶粒界の欠陥を通じて電流が流れてしまい、リーク電流が増大してしまうことがある。
そこで本発明は、メタル電極、すなわち金属で形成されたゲート電極のエッチングダメージを修復する際に、Ｈｉｇｈ−ｋゲート絶縁膜の結晶化を抑制し、リーク電流を低減させることが可能な半導体デバイスの製造方法及び基板処理装置を提供することを目的とす
る。
本発明の一態様によれば、エッチングにより側壁が露出した高誘電率ゲート絶縁膜とメタル電極とを有する基板を処理室内に搬入する工程と、前記処理室内で、前記基板を前記高誘電率ゲート絶縁膜が結晶化しない温度に加熱した状態で、前記基板に対してプラズマで励起した水素含有ガスと酸素含有ガスとを供給して酸化処理を施す工程と、処理後の前記基板を前記処理室内から搬出する工程と、を有する半導体デバイスの製造方法が提供される。
本発明の他の態様によれば、エッチングにより側壁が露出した高誘電率ゲート絶縁膜とメタル電極とを有する基板が搬入される処理室と、前記処理室内に搬入された前記基板を加熱する加熱部と、前記処理室内に水素含有ガスと酸素含有ガスとを供給するガス供給系と、前記処理室内にプラズマを生成するプラズマ生成部と、前記加熱部、前記ガス供給系、及び前記プラズマ生成部を制御する制御部と、を備え、前記制御部は、前記加熱部により前記基板を前記高誘電率ゲート絶縁膜が結晶化しない温度に加熱させ、前記ガス供給系により前記処理室内に前記酸素含有ガスと前記酸素含有ガスとを供給させ、前記プラズマ生成部により前記処理室内にプラズマを生成させて、前記基板に対してプラズマで励起した前記水素含有ガスと前記酸素含有ガスとを供給して酸化処理を施す基板処理装置が提供される。
本発明によれば、メタル電極のエッチングダメージを修復する際に、Ｈｉｇｈ−ｋゲート絶縁膜の結晶化を抑制し、リーク電流を低減させることが可能な半導体デバイスの製造方法及び基板処理装置を提供することができる。
本発明の第１の実施形態に係る基板処理装置であるＭＭＴ装置の概略構成図である。 本発明の第１の実施形態に係る半導体デバイスであるＭＯＳトランジスタの断面構造及びその製造工程を示す解説図である。 水素ガスに対する酸素ガスの流量比と、ＴｉＮからなるゲート電極のシート抵抗値との関係を示すグラフ図である。 処理温度を変化させた場合における、水素ガスに対する酸素ガスの流量比と、ＴｉＮからなるゲート電極のシート抵抗値との関係を示すグラフ図である。 ゲート電極の修復条件を示す表図である。 ゲート電極の修復工程におけるプロセスガスの供給、停止タイミング、プラズマ処理の開始、停止タイミングを示す図である。 本発明の第２の実施形態に係る基板処理装置であるＩＣＰ方式プラズマ処理装置を示す概略構成図である。 本発明の第３の実施形態に係る基板処理装置であるＥＣＲ方式プラズマ処理装置を示す概略構成図である。 ＭＯＳトランジスタの従来のプロセスフローの主要な工程と代表的な処理内容を示す図である。
＜本発明の第１の実施形態＞
（１）基板処理装置の構成
以下に、本発明の第１の実施形態に係る基板処理装置の構成について、図１を参照しながら説明する。
なお、本実施形態に係る基板処理装置は、電界と磁界とにより高密度プラズマを生成できる変形マグネトロン型プラズマ源（Ｍｏｄｉｆｉｅｄ Ｍａｇｎｅｔｒｏｎ Ｔｙｐｅｄ Ｐｌａｓｍａ Ｓｏｕｒｃｅ）を備えている。変形マグネトロン型プラズマ源は、放電用電極に高周波電力を供給して電界を形成するとともに磁界を形成することで、マグネトロン放電を起こすように構成されている。放電用電極から放出された電子がドリフトしながらサイクロイド運動を続けて周回することにより電離生成率が高まり、長寿命の高密度プラズマを生成される。変形マグネトロン型プラズマ源を備えた基板処理装置を、以下、ＭＭＴ装置とも称する。ＭＭＴ装置は、反応ガスを励起分解させて基板表面を酸化または窒化等の拡散処理、または基板表面に薄膜を形成する、または基板表面をエッチングする、酸化ガスを供給して修復する、還元ガスを供給して酸化を抑制する等、基板へ各種のプラズマ処理を施すように構成されている。
（処理容器）
ＭＭＴ装置は、処理容器２０３を備えている。処理容器２０３は、第１の容器であるドーム型の上側容器２１０と、第２の容器である碗型の下側容器２１１とを備えている。上側容器２１０は、下側容器２１１の上に被せられている。上側容器２１０は、酸化アルミニウム又は石英等の非金属材料で形成されている。下側容器２１１は、アルミニウムで形成されている。処理容器２０３内には、エッチングにより側壁が露出した高誘電率ゲート絶縁膜とメタル電極とを有する基板としてのウエハ２００が搬入される処理室２０１が形成されている。なお、上側容器２１０を非金属材料で形成することによって、基板処理の際におけるウエハ２００の金属汚染を抑制できる。
（ガス供給系）
処理室２０１の上部には、ガス供給部としてのシャワーヘッド２３６が設けられている。シャワーヘッド２３６は、キャップ状の蓋体２３３と、ガス供給口２３４と、バッファ室２３７と、開口２３８と、遮蔽プレート２４０と、ガス吹出口２３９とを備えている。バッファ室２３７は、ガス供給口２３４より供給されたガスを分散する分散空間として構成されている。
ガス供給口２３４には、水素含有ガス、酸素含有ガス、及び水素含有ガスと酸素含有ガスとの混合ガスであるプロセスガス２３０を供給することのできるガス供給管２３２の下流端が接続されている。ガス供給管２３２の上流端は、開閉弁であるバルブ２４３ａ及び流量制御器（流量制御部）であるマスフローコントローラ２４１を介して、プロセスガス２３０の供給源であるガスボンベ（図示せず）に接続されている。ガス供給管２３２から供給されるガスは、シャワーヘッド２３６を介して処理室２０１内に供給されるように構成されている。主に、シャワーヘッド２３６、ガス供給口２３４、ガス供給管２３２、バルブ２４３ａ、マスフローコントローラ２４１、ガス供給源（図示せず）により、処理室２０１内に水素含有ガスと酸素含有ガスとの混合ガスであるプロセスガス２３０を供給するガス供給系が構成されている。
（ガス排気系）
処理室２０１の下方側壁には、処理室２０１内の雰囲気を排気するガス排気口２３５が設けられている。処理室２０１内に供給されたプロセスガス２３０は、処理室２０１の底方向へ流れ、ガス排気口２３５から排気される。ガス排気口２３５には、ガス排気管２３１の上流端が接続されている。ガス排気管２３１には、上流側から順に、圧力調整器であるＡＰＣ２４２、開閉弁であるバルブ２４３ｂ、排気装置である真空ポンプ２４６が設けられている。主に、ガス排気口２３５、ガス排気管２３１、ＡＰＣ２４２、バルブ２４３ｂ、真空ポンプ２４６により、処理室２０１内の雰囲気を排気するガス排気系が構成されている。
（プラズマ生成部）
処理容器２０３の外周には、処理室２０１内のプラズマ生成領域２２４を取り囲むように、第１の電極である筒状電極２１５が設けられている。筒状電極２１５は、処理室２０１内にプラズマを生成させ、処理室２０１内に供給されるプロセスガス２３０を励起させる放電機構（放電部）として機能する。筒状電極２１５は、筒状、例えば円筒状に形成されている。筒状電極２１５には、高周波電力を印加する高周波電源２７３が、インピーダンスの整合を行う整合器２７２を介して接続されている。
また、処理容器２０３（上側容器２１０）の外周には、処理室２０１内のプラズマ生成領域２２４を取り囲むように、磁界形成機構（磁界形成部）である上下一対の筒状磁石２１６が設けられている。筒状磁石２１６は、筒状、例えば円筒状に形成された永久磁石として構成されている。上下一対の筒状磁石２１６は、筒状電極２１５の外周側の上下端近傍にそれぞれ配置される。上下一対の筒状磁石２１６、２１６は、処理室２０１の半径方向に沿った両端（内周端と外周端）に磁極を持ち、上下一対の筒状磁石２１６、２１６の磁極の向きが逆向きになるように設定されている。従って、内周部の磁極同士が異極となっている。これにより、筒状電極２１５の内周面に沿って円筒軸方向に磁力線が形成されるように構成されている。
主に、筒状電極２１５、上下一対の筒状磁石２１６、高周波電源２７３、整合器２７２、により、処理室２０１内にプラズマを生成するプラズマ生成部が構成されている。なお、筒状電極２１５及び筒状磁石２１６の周囲には、この筒状電極２１５及び筒状磁石２１６で形成される電界や磁界を外部環境や他処理炉等の装置に悪影響を及ぼさないように、電界や磁界を有効に遮蔽する遮蔽板２２３が設けられている。
（サセプタ）
処理室２０１内の底側中央には、ウエハ２００を保持する基板保持具（基板保持部）としてのサセプタ２１７が配置されている。サセプタ２１７は、例えば窒化アルミニウムやセラミックス、又は石英等の非金属材料で形成され、内部に加熱機構（加熱部）としてのヒータ２１７ｂが一体的に埋め込まれており、ウエハ２００を加熱できるようになっている。ヒータ２１７ｂは電力が印加されてウエハ２００を１０００℃程度にまで加熱できるようになっている。サセプタ２１７を、窒化アルミニウムやセラミックス又は石英等の非金属材料で構成することによって、基板処理の際におけるウエハ２００の金属汚染が抑制される。
また、サセプタ２１７の内部には、インピーダンスを変化させる電極である第２の電極（図示しない）が設けられている。この第２の電極は、インピーダンス可変機構２７４を介して接地されている。インピーダンス可変機構２７４は、コイルや可変コンデンサ等から構成され、コイルのパターン数や可変コンデンサの容量値等を制御することによって、上記第２の電極（図示しない）及びサセプタ２１７を介してウエハ２００の電位を制御できるようになっている。
サセプタ２１７は、下側容器２１１とは電気的に絶縁されている。サセプタ２１７は、サセプタ昇降機構（昇降部）２６８により下方から支持され、昇降自在に構成されている。サセプタ２１７の少なくとも３箇所には、貫通孔２１７ａが設けられている。処理室２０１床面（下側容器２１１底面）には、ウエハ２００を突上げるためのウエハ突上げピン２６６が、貫通孔２１７ａに対応する位置にそれぞれ設けられている。サセプタ昇降機構２６８によりサセプタ２１７が下降させられたときは、ウエハ突上げピン２６６の先端が、サセプタ２１７と非接触の状態で貫通孔２１７ａを突き抜け、処理室２０１内外に搬送されるウエハ２００を下方から支持するように構成されている。
また、下側容器２１１の側壁には、仕切弁となるゲートバルブ２４４が設けられている。ゲートバルブ２４４が開いている時には、図中省略の搬送機構（搬送部）により処理室２０１内外に対してウエハ２００を搬送できるように構成されている。また、ゲートバルブ２４４が閉まっている時には、処理室２０１が気密に封止されるように構成されている。
また基板処理装置は、制御部としてのコントローラ１２１を備えている。コントローラ１２１は、信号線Ａを通じてＡＰＣ２４２、バルブ２４３ｂ、真空ポンプ２４６を、信号線Ｂを通じてサセプタ昇降機構２６８を、信号線Ｃを通じてゲートバルブ２４４を、信号線Ｄを通じて整合器２７２、高周波電源２７３を、信号線Ｅを通じてマスフローコントローラ２４１、バルブ２４３ａを、さらに図示しない信号線を通じてサセプタ２１７に埋め込まれたヒータ２１７ｂやインピーダンス可変機構２７４をそれぞれ制御するよう構成されている。
（２）基板処理工程
次に、半導体デバイスの製造工程の一工程として、Ｈｉｇｈ−ｋゲート絶縁膜の形成からゲート電極の修復までの製造工程を含む半導体デバイスの製造方法を図１、図２、図６を参照して説明する。なお、後述するゲート電極の修復工程は、上記のＭＭＴ装置により実施される。図２は、本実施形態に係る半導体デバイスであるＭＯＳトランジスタの断面構造、及びその製造工程を示す解説図である。図６は、ゲート電極の修復工程におけるプロセスガスの供給、停止タイミング、プラズマ処理の開始、停止タイミングを示す図である。
図２に示すように、ＭＯＳトランジスタは、シリコンからなるウエハ２００の表面近傍に形成されたソース１０１及びドレイン１０２を備えている。ソース１０１とドレイン１０２との間には、チャネル部が形成されている。チャネル部が形成されるウエハ２００の表面上には、Ｈｉｇｈ−ｋゲート絶縁膜３０が形成されている。Ｈｉｇｈ−ｋゲート絶縁膜３０上には、ＳｉＯ２等からなるトンネル層３５、Ｐｏｌｙ−Ｓｉ等からなるフローティング層３４、ＯＮＯ層３３、及びコントロールゲート層としての金属製のゲート電極（メタル電極）３２が、下層から順に積層されている。ＯＮＯ層は、フローティング層とゲート電極３２とを絶縁するように構成されている。
（Ｈｉｇｈ−ｋゲート絶縁膜形成工程）
図２に示すようなＭＯＳトランジスタを製造する際は、まず、ウエハ２００上に、例えばハフニア（ＨｆＯ）からなるＨｉｇｈ−ｋゲート絶縁膜３０を成膜する。Ｈｉｇｈ−ｋゲート絶縁膜３０は、例えば、ＰＬＣＶＤ（Ｐｏｌｙ−ａｔｏｍｉｃ Ｌａｙｅｒ ＣＶＤ）法を用い、成膜に用いるＨｆやＳｉを含んだ有機金属材料とリモートプラズマ酸素とをウエハ２００の表面に供給することで形成される。なお、Ｈｉｇｈ−ｋゲート絶縁膜３０は、ハフニアに限らず、ハフニウムシリケート（ＨｆＳｉＯ）、窒化ハフニウムシリケート（ＨｆＳｉＯＮ）、酸化アルミニウム（ＡｌＯｘ）等の他の高誘電率材料で形成してもよい。
（ゲート電極形成工程）
Ｈｉｇｈ−ｋゲート絶縁膜３０の形成が終了したら、形成したＨｉｇｈ−ｋゲート絶縁膜３０上に、例えば、ＳｉＯ２等からなるトンネル層３５、Ｐｏｌｙ−Ｓｉ等からなるフローティングゲート層３４、ＯＮＯ層３３、及びＴｉＮからなるコントロールゲート層としてのゲート電極３２を、それぞれ膜状に形成する。コントロールゲート層としてのゲート電極３２は、例えばスパッタリングやＣＶＤ等の方法を用いて行うことが可能である。なお、ゲート電極３２は、ＴｉＮに限らず、タングステン（Ｗ）、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、イリジウム（Ｉｒ）等の他の金属材料で形成してもよい。ゲート電極３２を形成する金属材料を適宜選択することで、ＭＯＳトランジスタの閾値電圧をコントロールすることが出来る。
（エッチングマスク形成及び加工工程）
膜状のトンネル層３５、フローティングゲート層３４、ＯＮＯ層３３、ゲート電極３２の形成が完了したら、ゲート電極３２上にレジスト膜（図示せず）を形成する。そして、レジスト膜に露光光を照射し、照射後のレジスト膜を現像し、チャネル部の形成予定領域を覆うレジストパターン（図示せず）を形成する。その後、レジストパターンをマスクとして、ゲート電極３２、ＯＮＯ層３３、フローティングゲート層３４、トンネル層３５、及びＨｉｇｈ−ｋゲート絶縁膜３０の露出部（ソース１０１及びドレイン１０２の形成予定領域）をドライエッチング等により除去する。その後、レジストパターンを除去する。なお、ゲート電極３２及びＨｉｇｈ−ｋゲート絶縁膜３０をエッチングする際に、、ゲート電極３２、ＯＮＯ層３３、フローティングゲート層３４、トンネル層３５、及びＨｉｇｈ−ｋゲート絶縁膜３０の側壁にダメージ（加工面の物理的な荒れ）が生じる。
（ゲート電極の修復工程）
ゲート電極３２、ＯＮＯ層３３、フローティングゲート層３４、トンネル層３５、及びＨｉｇｈ−ｋゲート絶縁膜３０のエッチングが完了したら、上述のＭＭＴ装置を用い、ゲート電極３２、ＯＮＯ層３３、フローティングゲート層３４、トンネル層３５、及びＨｉｇｈ−ｋゲート絶縁膜３０の側壁のダメージの修復を行う。なお、以下の説明において、ＭＭＴ装置を構成する各部の動作はコントローラ１２１により制御されるものとする。
まず、修復対象のウエハ２００を、搬送機構（図中省略）によって処理室２０１内に搬入する。具体的には、まず、ウエハ突上げピン２６６の先端がサセプタ２１７表面よりも所定の高さ分だけ突き出された状態となるように、サセプタ２１７を基板搬送位置まで下降させる。次に、下側容器２１１に設けられたゲートバルブ２４４を開き、搬送機構（図中せず）によって、ウエハ突上げピン２６６の先端上にウエハ２００を載置する。そして、搬送機構を処理室２０１外へ退避させ、ゲートバルブ２４４を閉じる。この後、サセプタ昇降機構２６８によりサセプタ２１７を上昇させ、サセプタ２１７上面にウエハ２００を移載させる。ウエハ２００を移載させた後は、サセプタ昇降機構２６８によりウエハ２００を処理位置までさらに上昇させる。
次に、サセプタ２１７に埋め込まれたヒータ２１７ｂを加熱して、搬入されたウエハ２００を所定の処理温度に昇温して保持する。具体的には、ウエハ２００の処理温度Ｔは、Ｈｉｇｈ−ｋゲート絶縁膜３０が結晶化しない温度であって、例えば室温（２５℃）以上４００℃未満の範囲内の所定の処理温度になるように加熱する。また、真空ポンプ２４６、及びＡＰＣ２４２を用いて、処理室２０１内を所定の圧力に維持する。なお、Ｈｉｇｈ−ｋゲート絶縁膜３０をハフニウムシリケートで形成した場合には、ウエハ２００の処理温度Ｔは、例えば６００℃未満の範囲内の所定の処理温度になるように加熱する。なお、処理温度Ｔは、ゲート電極３２のダメージ度、Ｈｉｇｈ−ｋゲート絶縁膜３０を構成する高誘電率材料の結晶化温度等に応じて適宜決定される。
次に、図６に示すように、開閉バルブ２４３ａを開き、マスフローコントローラ２４１により流量を調整しつつ、水素含有ガスとしての水素ガスの処理室２０１内への供給を開始する。例えば、水素ガスの流量が９５０ｓｃｃｍとなるように調節する。
処理室２０１内への水素ガスの供給開始から所定時間ｔ１が経過した後、高周波電源２７３から筒状電極２１５への整合器２７２を介した高周波電力の印加を開始する。筒状電極２１５へ印加する電力は、３００〜７００Ｗの範囲内の所定の出力値となるように設定
する。このときインピーダンス可変機構２７４は、予め所望のインピーダンス値となるように制御しておく。このバイアス制御により、ウエハ２００に入射するプラズマのエネルギーを調整することができる。筒状電極２１５に高周波電力が供給されると、筒状磁石２１６、２１６の磁界の影響を受けて処理室２０１内にマグネトロン放電が発生し、ウエハ２００の上方空間に電荷がトラップされ、プラズマ生成領域２２４に水素ガスによる高密度プラズマが生成される。
筒状電極２１５への高周波電力の印加を開始してから所定時間経過後、マスフローコントローラ２４１により流量を調整しつつ、酸素含有ガスとしての酸素ガスの処理室２０１内への供給をさらに開始する。すなわち、水素含有ガスとしての水素ガスと酸素含有ガスとしての酸素ガスとの混合ガスであるプロセスガス２３０の処理室２０１内への供給を開始する。プロセスガス２３０は、水素ガスの流量に対して酸素ガスの流量の割合が６５％以下となるように調整する。例えば、水素ガスの流量が９５０ｓｃｃｍのとき、酸素ガスの流量が６１７．５ｓｃｃｍ以下であって好ましくは５０ｓｃｃｍとなるように調節する。なお、係る流量比は、ゲート電極３２及びＨｉｇｈ−ｋゲート絶縁膜３０のダメージ度、Ｈｉｇｈ−ｋゲート絶縁膜３０を構成する高誘電率材料の結晶化温度等に応じて適宜決定される。
処理室２０１内に水素ガスと酸素ガスとの混合ガスであるプロセスガス２３０が供給されると、プラズマ生成領域２２４に酸素ガス及び水素ガスによる高密度プラズマが生成される。そして、高密度プラズマで励起した水素ガスと酸素ガスとがウエハ２００に供給されて酸化処理が施される。すなわち、この高密度プラズマによって酸素活性種と水素活性種が生成され、生成された酸素活性種、水素活性種により、ウエハ２００上のゲート電極３２の側面に修復処理が施される。この修復処理では、酸素活性種が、コントロールゲート層としてのゲート電極３２の側面を酸化させてエッチングダメージ、すなわち物理的な荒れを修復すると共に、水素活性種が、水素還元によってゲート電極３２の側面の過度の酸化を抑制する。更に、トンネル層３５、フローティングゲート層３４、ＯＮＯ層３３、Ｈｉｇｈ−ｋゲート絶縁膜３０の側壁が選択的に酸化されることによって、係る側壁におけるリーク電流の発生を抑制することが出来る。
その後、所定時間（例えば３０秒）経過後、処理室２０１内への酸素ガスの供給を停止する。その後、更に所定時間ｔ２経過後、筒状電極２１５への高周波電力の印加を停止する。その後、更に所定時間ｔ３経過後、処理室２０１内への水素ガスの供給を停止する。
このように、処理室２０１内への水素ガスの供給を開始した後、所定時間ｔ１遅れて筒状電極２１５への高周波電力の印加を開始し、その後、更に所定時間遅れて処理室２０１内への酸素ガスの供給を開始するようにしている。ここで、処理室２０１内への水素ガスの供給開始時期、筒状電極２１５への高周波電力の印加開始時期、処理室２０１内への酸素ガスの供給開始時期は、処理室２０１内に供給された水素ガスの活性化時期と、処理室２０１内に供給された酸素ガスの活性化時期とが互いに一致するようにそれぞれ調整する。これにより、水素活性種の還元作用と酸素活性種の酸化作用とをタイミングよく開始させ、ゲート電極３２の側面を酸化させて修復すると共に、ゲート電極３２の側面の過度の酸化を抑制することができる。
また、処理室２０１内への酸素ガスの供給を停止した後、所定時間ｔ２遅れて筒状電極２１５への高周波電力の印加を停止し、その後、更に所定時間ｔ３遅れて処理室２０１内への水素ガスの供給を停止するようにしている。ここで、処理室２０１内への酸素ガスの供給停止時期、筒状電極２１５への高周波電力の印加停止時期、処理室２０１内への水素ガスの供給停止時期は、処理室２０１内における水素活性種の消滅時期と、処理室２０１内における酸素活性種の消滅時期とが互いに一致するようにそれぞれ調整する。これにより、水素活性種の還元作用と酸素活性種の酸化作用とをタイミングよく終了させ、ゲート
電極３２の側面を酸化させて修復すると共に、ゲート電極３２の側面の過度の酸化を抑制することができる。
なお、処理室２０１内への酸素含有ガスや水素含有ガスの供給時間や、筒状電極２１５への高周波電力の供給時間は、ドライエッチングにより発生したゲート電極３２側面のエッチングダメージに応じて適宜調整する。
ゲート電極の修復工程が終了したら、修復処理後のウエハ２００を、搬送機構（図示せず）によりウエハ搬入とは逆の手順で処理室２０１外へ搬送し、イオン注入装置の処理炉内に搬入する。そして、シリコン２００のソース１０１及びドレイン１０２の形成予定領域にイオン打ち込み（インプラ）を施して、ソース１０１、ドレイン１０２を形成する。続いて、アニール処理により、ドーパント（チャネル、ソース、ドレインへインプラされたリン（Ｐ）、ヒ素（Ａｓ）、ホウ素（Ｂ）等）の活性化を行う。
（３）本実施形態に係る効果
本実施形態によれば、以下に示す１つ又は複数の効果を奏する。
（ａ）本実施形態によれば、ウエハ２００をＨｉｇｈ−ｋゲート絶縁膜３０が結晶化しない温度に加熱した状態で、ウエハ２００に対してプラズマで励起した水素含有ガスと酸素含有ガスとを供給して酸化処理を施す。例えば、Ｈｉｇｈ−ｋゲート絶縁膜３０をハフニアで形成した場合には、ウエハ２００の温度Ｔが室温（２５℃）以上４００℃未満の範囲内の所定の処理温度になるように加熱する。また、Ｈｉｇｈ−ｋゲート絶縁膜３０をハフニウムシリケートで形成した場合には、ウエハ２００の温度Ｔが６００℃未満の範囲内の所定の処理温度になるように加熱する。これにより、Ｈｉｇｈ−ｋゲート絶縁膜３０が多結晶構造となってしまうことを抑制し、Ｈｉｇｈ−ｋゲート絶縁膜３０中に結晶粒界が生成されてしまうことを抑制できる。そして、ゲート電極３２に電圧を印加した時に結晶粒界の欠陥を通じて電流が流れてしまうことを抑制でき、リーク電流を低減させることができる。
（ｂ）本実施形態によれば、処理室２０１内に供給するプロセスガス２３０は、水素ガスの流量に対して酸素ガスの流量の割合が６５％以下となるように調整する。例えば、水素ガスの流量が９５０ｓｃｃｍ、酸素ガスの流量が５０ｓｃｃｍとなるように調節する。これにより、ゲート電極３２の側壁をプラズマ酸化して修復させる際に、ゲート電極３２の過度の酸化を抑制することができる。これにより、ゲート電極３２の過度の酸化を抑制することができ、酸化によるゲート電極３２の抵抗値の上昇を抑えることができる。
発明者等は、ゲート電極３２の修復工程のパラメータの一つである水素ガスに対する酸素ガスの好適な流量比を決定するため、ＴｉＮからなるゲート電極３２が形成されたウエハ２００を用いて、水素ガスに対する酸素ガスの流量比を１０％ずつ変化させたときのシート抵抗値、すなわち、単位面積当たりの抵抗値の変化を測定した。図３は、水素ガスに対する酸素ガスの流量比と、ＴｉＮからなるゲート電極のシート抵抗値との関係を示すグラフ図である。図３の縦軸はシート抵抗値の変化を示し、横軸は水素ガスに対する酸素ガスの流量比を示す。図３において、ウエハ２００の処理温度は４００℃一定とし、水素ガス、酸素ガスの合計流量は１０００ｓｃｃｍとしている。図中「Ｉｎｉｔｉａｌ ｖａｌｕｅ」とは、修復工程を実施する前のゲート電極３２のシート抵抗値を示す。修復工程を実施する前のゲート電極３２のシート抵抗値（Ｉｎｉｔｉａｌ ｖａｌｕｅ）は１５０［Ω／ｓｑ］であった。
図３に示すように、水素ガスに対する酸素ガスの流量比を１０［％］、２０［％］、３０［％］、４０［％］、５０［％］、６０［％］と変化させ、処理温度４００℃一定でゲート電極３２の側面をプラズマ酸化によって修復すると、シート抵抗値は、水素ガスに対
する酸素ガスの流量比にほぼ比例して増加していることが分かる。また、水素ガスに対する酸素ガスの流量比が６５［％］を超えると、シート抵抗値は、Ｉｎｉｔｉａｌ ｖａｌｕｅの１５０［Ω／ｓｑ］を超えてしまうことが分かる。また、水素ガスに対する酸素ガスの流量比が減少すると、ゲート電極３２の過度の酸化が抑制されていることが分かり、水素ガスの還元作用が働いていることが分かる。
従って、水素ガスに対する酸素ガスの流量比、言い換えると、水素ガスに対する酸素ガスの割合を６５％未満とし、ウエハの温度を４００℃とし、プラズマ酸化によりゲート電極３２の修復を行うと、ゲート電極３２の過度の酸化を抑制しつつ、ＴｉＮのゲート電極３２を修復できることが分かる。
また、発明者等は、ゲート電極３２の修復工程の他のパラメータであるウエハ２００の好適な処理温度を決定するため、ウエハ２００の処理温度を４００℃一定とした場合、及び７００℃一定とした場合のそれぞれにおいて、シート抵抗値の変化を測定した。なお、発明者等は、ウエハ２００の処理温度を、ウエハ２００の処理温度を４００℃一定とした場合、及び７００℃一定とした場合のそれぞれにおいて、水素ガスに対する酸素ガスの流量比を１０％ずつ変化させたときのシート抵抗値、すなわち、単位面積当たりの抵抗値の変化を測定した。図４は、水素ガスに対する酸素ガスの流量比と、ＴｉＮからなるゲート電極のシート抵抗値との関係を示すグラフ図である。図４の縦軸はシート抵抗値の変化を示し、横軸は水素ガスに対する酸素ガスの流量比を示す。図４の□印はウエハ２００の処理温度を４００℃一定とした場合を、◆印はウエハ２００の処理温度を７００℃一定とした場合をそれぞれ示している。評価対象のウエハ２００には、ＴｉＮからなるゲート電極３２が形成されており、水素ガスと酸素ガスの合計流量は１０００ｓｃｃｍとしている。その他の条件は図３の場合と同じである。
図４に示すように、水素ガスに対する酸素ガスの流量比が増加すると、ウエハ２００の処理温度を４００℃一定とした場合、及び７００℃一定とした場合のいずれにおいても、ＴｉＮ電極のシート抵抗値がほぼ比例して増加することが分かる。これは図３の結果と同じである。なお、ウエハ２００の処理温度を７００℃一定としてゲート電極３２の修復工程を行った場合、水素ガスに対する酸素ガスの流量比が４０％を超えると、シート抵抗値が修復工程前のシート抵抗値（Ｉｎｉｔｉａｌ ｖａｌｕｅ）１５０［Ω／ｓｑ］を超えてしまうことが分かる。また、ウエハ２００の処理温度を４００℃一定としてゲート電極３２の修復工程を行った場合、水素ガスに対する酸素ガスの流量比が６５％を超えると、シート抵抗値が修復工程前のシート抵抗値（Ｉｎｉｔｉａｌ ｖａｌｕｅ）１５０［Ω／ｓｑ］を超えてしまうことが分かる。
また、発明者等は、Ｈｉｇｈ−ｋゲート絶縁膜３０をハフニア（ＨｆＯ）、ハフニアシリケート（ＨｆＳｉＯ）、窒化ハフニウムシリケート（ＨｆＳｉＯＮ）のそれぞれで構成した場合における、ゲート電極３２の修復条件（温度条件、流量比条件）を測定した。図５は、ゲート電極３２の修復条件（温度条件、流量比条件）を示す表図である。
まず、発明者等は、ＨｆＯからなるＨｉｇｈ−ｋゲート絶縁膜３０上にＴｉＮからなるゲート電極３２が形成されたウエハ２００に対し、ゲート電極３２の修復工程を室温（２５℃）以上４００℃未満の処理温度で行いつつ、水素ガスに対する酸素ガスの好適な流量比を測定した。その結果、ゲート電極３２の過度の酸化を抑制することが可能な水素ガスに対する酸素ガスの流量比は、０％より大きく６５％未満であることが分かった。すなわち、ＨｆＯの場合、ゲート電極３２のエッチングダメージの処理温度を室温（２５℃）以上４００℃未満とし、水素ガスに対する酸素ガスの流量比を０％より大きく６５％未満としてプラズマ処理を施すと、ＴｉＮのゲート電極３２を過度に酸化させることなくゲート電極３２の側面を修復することができることが分かった。
また、発明者等は、ＨｆＳｉＯからなるＨｉｇｈ−ｋゲート絶縁膜３０上に形成されたＴｉＮからなるゲート電極３２が形成されたウエハ２００に対し、ゲート電極３２の修復工程を室温（２５℃）以上６００℃未満の処理温度で行いつつ、水素ガスに対する酸素ガスの好適な流量比を測定した。その結果、ゲート電極３２の過度の酸化を抑制することが可能な水素ガスに対する酸素ガスの流量比は、０％より大きく４０％未満であることが分かった。すなわち、ＨｆＳｉＯの場合、ゲート電極３２のエッチングダメージの処理温度を室温（２５℃）以上６００℃未満とし、水素ガスに対する酸素ガスの流量比を０％より大きく４０％未満としてプラズマ処理を施すと、ＴｉＮのゲート電極３２を過度に酸化させることなくゲート電極３２の側面を修復することができることが分かった。
また、発明者等は、ＨｆＳｉＯＮからなるＨｉｇｈ−ｋゲート絶縁膜３０上にＴｉＮからなるゲート電極３２が形成されたウエハ２００に対し、ゲート電極３２の修復工程を室温（２５℃）以上１０００℃未満の処理温度で行いつつ、水素ガスに対する酸素ガスの好適な流量比を測定した。その結果、ゲート電極３２の過度の酸化を抑制することが可能な水素ガスに対する酸素ガスの流量比は、０％より大きく６０％未満であることが分かった。すなわち、ＨｆＳｉＯＮの場合、ゲート電極３２のエッチングダメージの処理温度を室温（２５℃）以上１０００℃未満とし、水素ガスに対する酸素ガスの流量比を０％より大きく６０％未満としてプラズマ処理を施すと、ＴｉＮのゲート電極３２を過度に酸化させることなくゲート電極３２の側面を修復することができることが分かった。但し、例えば１０００℃の処理温度では、Ｈｉｇｈ−ｋゲート絶縁膜３０が多結晶構造となってしまい、リーク電流が増加してしまう場合があるため、Ｈｉｇｈ−ｋゲート絶縁膜３０が結晶化しない温度以下とすることが好ましい。
（ｃ）本実施形態に係るゲート電極３２の修復工程においては、処理室２０１内への水素ガスの供給を開始した後、所定時間ｔ１遅れて筒状電極２１５への高周波電力の印加を開始し、その後、更に所定時間遅れて処理室２０１内への酸素ガスの供給を開始するようにしている。そして、処理室２０１内への水素ガスの供給開始時期、筒状電極２１５への高周波電力の印加開始時期、処理室２０１内への酸素ガスの供給開始時期を、処理室２０１内に供給された水素ガスの活性化時期と、処理室２０１内に供給された酸素ガスの活性化時期とを互いに一致させるようにそれぞれ調整している。これにより、水素活性種の還元作用と酸素活性種の酸化作用とをタイミングよく開始させ、ゲート電極３２の側面を酸化させて修復すると共に、ゲート電極３２の側面の過度の酸化を抑制することができる。すなわち、酸素ガスは水素ガスよりもプラズマによって励起されやすいという特性があるが、本実施形態に係るゲート電極の修復工程では、係る特性を考慮して、水素活性種の還元作用と酸素活性種の酸化作用とをタイミングよく開始させるようにしている。
（ｄ）本実施形態に係るゲート電極の修復工程においては、処理室２０１内への酸素ガスの供給を停止した後、所定時間ｔ２遅れて筒状電極２１５への高周波電力の印加を停止し、その後、更に所定時間ｔ３遅れて処理室２０１内への水素ガスの供給を停止するようにしている。そして、処理室２０１内への酸素ガスの供給停止時期、筒状電極２１５への高周波電力の印加停止時期、処理室２０１内への水素ガスの供給停止時期を、処理室２０１内における水素活性種の消滅時期と、処理室２０１内における酸素活性種の消滅時期とを互いに一致させるようにそれぞれ調整している。これにより、水素活性種の還元作用と酸素活性種の酸化作用とをタイミングよく終了させ、ゲート電極３２の側面を酸化させて修復すると共に、ゲート電極３２の側面の過度の酸化を抑制することができる。すなわち、プラズマによって励起された酸素活性種の寿命は、プラズマによって励起された水活性種の寿命よりも長いという特性があるが、本実施形態に係るゲート電極３２の修復工程では、係る特性を考慮して、水素活性種の還元作用と酸素活性種の酸化作用とをタイミングよく終了させるようにしている。
（ｅ）本実施形態に係るゲート電極３２の修復工程において、Ｈｉｇｈ−ｋゲート絶縁膜３０が結晶化しない温度範囲内としつつ、ウエハ２００の処理温度をできるだけ高くすると、ゲート電極３２を修復するための酸化膜の品質を向上させることができる。
＜本発明の第２の実施形態＞
上述した実施形態では、ＭＭＴ装置として構成された基板処理装置を例に挙げて説明したが、本発明は、係る構成に限定されない。例えば、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）装置として構成された基板処理装置に対しても好適に適用である。
図７は、本発明の第２の実施形態に係る基板処理装置であるＩＣＰ方式プラズマ処理装置を示している。本実施形態に係る基板処理装置の各構成要件において、前記第１の実施形態と同様の機能を有する構成要件には同一の符号を付することとし、詳細な説明を省略する。
本実施形態に係るＩＣＰ方式プラズマ処理装置１０Ａは、電力を供給してプラズマを生成するプラズマ生成部としての誘導コイル１５Ａを備えており、誘導コイル１５Ａは処理容器２０３の天井壁の外側に敷設されている。また、本実施形態においては、ガス供給管２３２は、処理容器２０２の側壁上方に接続されている。
ガス供給管２３２から処理室２０１内にプロセスガス２３０を供給しつつ、プラズマ生成部である誘導コイル１５Ａへ高周波電力を流して、電磁誘導により電界を生じさせ、この電界をエネルギーとして、処理室２０１内に供給されたプロセスガス２３０をプラズマ化させる。このプラズマにより、酸素活性種と水素活性種とを生成する。酸素活性種により、ゲート電極３２のエッチング加工後の側面を酸化させて修復することが出来る。また、水素活性種により、ゲート電極３２のエッチング加工後の側面の過度の酸化を防止することが出来る。そして、上述の実施形態と同様の効果を奏することができる。
＜本発明の第３の実施形態＞
図８は、本発明の第３の実施形態に係る基板処理装置であるＥＣＲ方式プラズマ処理装置を示している。本実施形態に係る基板処理装置の各構成要件において、前記実施形態と同様の機能を有する構成要件には同一符号を付することとし、詳細な説明を省略する。
本実施形態に係るＥＣＲ方式プラズマ処理装置１０Ｂは、マイクロ波を供給してプラズマを生成するプラズマ生成部としてのマイクロ波導入管ｌ７Ｂを備えている。また、本実施形態においても、ガス供給管２３２は処理容器２０２の側壁上方に接続されている。
ガス供給管２３２から処理室２０１内にプロセスガス２３０を供給しつつ、プラズマ生成部であるマイクロ波導入管１７Ｂへマイクロ波１８Ｂを導入して、マイクロ波１８Ｂを処理室２０１へ放射させ、このマイクロ波１８Ｂにより、処理室２０１に供給されたプロセスガス２３０をプラズマ化させる。このプラズマにより、酸素活性種と水素活性種とを生成する。酸素活性種により、ゲート電極３２のエッチング加工後の側面を酸化させて修復することが出来る。また、水素活性種により、ゲート電極３２のエッチング加工後の側面の過度の酸化を防止することが出来る。そして、上述の実施形態と同様の効果を奏することができる。
（付記）
本発明は以下の実施の態様を含む。
（付記１）
エッチングにより側壁が露出した高誘電率ゲート絶縁膜とメタル電極とを有する基板を処理室内に搬入する工程と、
前記処理室内で、前記基板を前記高誘電率ゲート絶縁膜が結晶化しない温度に加熱した状態で、前記基板に対してプラズマで励起した水素含有ガスと酸素含有ガスとを供給して酸化処理を施す工程と、
処理後の前記基板を前記処理室内から搬出する工程と、
を有するこ半導体デバイスの製造方法。
好ましくは、前記高誘電率ゲート絶縁膜がハフニアであり、前記温度は２５℃以上４００℃未満である。
また好ましくは、前記高誘電率ゲート絶縁膜がハフニウムシリケートであり、前記温度が６００℃未満である。
また好ましくは、前記酸素含有ガス中の酸素成分の流量が、前記水素含有ガスの水素成分の流量に対して６５％以下である。
（付記２）
エッチングにより側壁が露出した高誘電率ゲート絶縁膜とメタル電極とを有する基板が搬入される処理室と、
前記処理室内に搬入された前記基板を加熱する加熱部と、
前記処理室内に水素含有ガスと酸素含有ガスとを供給するガス供給系と、
前記処理室内にプラズマを生成するプラズマ生成部と、
前記加熱部、前記ガス供給系、及び前記プラズマ生成部を制御する制御部と、を備え、
前記制御部は、
前記加熱部により前記基板を前記高誘電率ゲート絶縁膜が結晶化しない温度に加熱させ、前記ガス供給系により前記処理室内に前記酸素含有ガスと前記酸素含有ガスとを供給させ、前記プラズマ生成部により前記処理室内にプラズマを生成させて、前記基板に対してプラズマで励起した前記水素含有ガスと前記酸素含有ガスとを供給して酸化処理を施す基板処理装置。
（付記３）
被処理基板の温度を６００℃未満、処理雰囲気を水素ガスと酸素ガスとを含み水素ガスに対して酸素ガスの割合が６５％以下の雰囲気として、処理基板上に形成されたＨｉｇｈ−ｋゲート絶縁膜上のメタル電極にプラズマ処理を施す工程を含むことを特徴とする半導体デバイスの製造方法を提供する。ここで、メタル電極とはゲート電極のことである。混合ガスの雰囲気は、酸素を含むプロセスガスと、水素を含むプロセスガスとを同一のガス供給管から処理室に供給することで生成してもよいし、別々のガス供給管から別々に処理室に供給することで生成してもよい。この方法によれば、Ｈｉｇｈ−ｋゲート絶縁膜の結晶化を防止できるので、リーク電流を抑制することができる。
この場合、先に水素を含むプロセスガスを供給して水素ガス雰囲気とした後に、酸素ガスを含むプロセスガスを供給して酸素ガスと水素ガスとを含む混合ガス雰囲気とするとよい。酸素は水素よりも早くプラズマによって活性化するため（活性種（ラジカル））、水素の活性化と酸素の活性化のタイミングを合わせるため、このような順番としている。酸素の活性種が残り、水素の活性種が先に消滅すると、ゲート電極の側壁が過度に酸化され、ゲート電極の電気的な抵抗値が増加するが、このよう順番とすると、ゲート電極の抵抗値の増加を抑制することができる。また、リーク電流に対応することができる。
また、酸素ガスを含むプロセスガスの供給を停止した後、水素ガスを含むプロセスガスの供給を停止するとよい。酸素は水素よりも長く活性化され寿命が長いため、水素活性種と酸素活性種が消滅させるタイミングを合致させるためにこのような順番で酸素を含むプロセスガスと水素ガスを含むプロセスガスの供給を停止する。処理室に酸素活性種が残り、水素活性種が消滅した場合、ゲート電極が過度に酸化され、ゲート電極の電気的な抵抗値が増加するが、このようにすると抵抗値の増加を抑制することができる。
（付記４）
前記Ｈｉｇｈ−ｋゲート絶縁膜がＨｆＯからなり、前記処理温度が４００℃未満である半導体デバイスの製造方法を提供する。
この方法によれば、Ｈｉｇｈ−ｋゲート絶縁膜がＨｆＯである場合に、ＨｆＯが結晶化しない温度でゲート電極が修復される。
この場合に、酸素ガスの割合を６５％未満とするとよい。水素ガスに対する酸素ガスの割合を６５％未満とすると、Ｈｉｇｈ−ｋゲート絶縁膜がＨｆＯである場合に、ＨｆＯが結晶化しない温度でゲート電極を修復することができ、これにより、ゲート電流に対応することができる。
（付記５）
前記Ｈｉｇｈ−ｋゲート絶縁膜がＨｆＳｉＯからなり、前記処理温度が６００℃未満である半導体デバイスの製造方法を提供する。
この方法によれば、Ｈｉｇｈ−ｋゲート絶縁膜がＨｆＳｉＯである場合に、ＨｆＳｉＯが結晶化しない温度でゲート電極が修復される。この場合、酸素ガスの割合を４０％未満とするとよい。水素ガスに対する酸素ガスの割合を４０％未満とすると、Ｈｉｇｈ−ｋゲート絶縁膜がＨｆＳｉＯである場合に、ＨｆＳｉＯが結晶化しない温度でゲート電極が修復でき、これにより、ゲート電流に対応することができる。
なお、Ｈｉｇｈ−ｋゲート絶縁膜３０とウエハ２００との界面に、リーク電流を抑制するためＳｉＯＮ膜を形成してもよい。このように、本発明は種々の改変が可能であり、この改変された発明に本発明が及ぶことは当然である。
３０ Ｈｉｇｈ−ｋゲート絶縁膜
３２ ゲート電極（メタル電極）
２００ ウエハ（基板）
２０１ 処理室
２０２ 処理炉
２３０ プロセスガス

Claims (4)

  1. エッチングにより側壁が露出した高誘電率ゲート絶縁膜とメタル電極とを有する基板を処理室内に搬入する工程と、
    前記処理室内で、前記基板を前記高誘電率ゲート絶縁膜が結晶化しない温度に加熱した状態で、前記基板に対してプラズマで励起した水素含有ガスと酸素含有ガスとを供給して酸化処理を施す工程と、
    処理後の前記基板を前記処理室内から搬出する工程と、を有し、
    前記高誘電率ゲート絶縁膜がハフニアであり、前記温度は２５℃以上４００℃未満であり、
    前記酸素含有ガス中の酸素成分の流量が、前記水素含有ガスの水素成分の流量に対して６５％以下であり、
    前記酸化処理を施す工程では、前記水素含有ガスの活性化時期と前記酸素含有ガスの活性化時期とが互いに一致するよう、前記処理室内への前記水素含有ガスの供給を開始した後、所定時間経過してから前記処理室内への前記酸素含有ガスの供給を開始する
    半導体デバイスの製造方法。
  2. 前記酸化処理を施す工程では、前記水素含有ガスの消滅時期と前記酸素含有ガスの消滅時期とが互いに一致するよう、前記処理室内への前記酸素含有ガスの供給を停止した後、所定時間経過してから前記処理室内への前記水素含有ガスの供給を停止する
    請求項１に記載の半導体デバイスの製造方法。
  3. エッチングにより側壁が露出した高誘電率ゲート絶縁膜としてのハフニアとメタル電極とを有する基板が搬入される処理室と、
    前記処理室内に搬入された前記基板を加熱する加熱部と、
    前記処理室内に水素含有ガスと酸素含有ガスとを供給するガス供給系と、
    前記処理室内にプラズマを生成するプラズマ生成部と、
    前記加熱部、前記ガス供給系、及び前記プラズマ生成部を制御する制御部と、を備え、
    前記制御部は、
    前記加熱部により前記基板を前記高誘電率ゲート絶縁膜が結晶化しない温度である２５℃以上４００℃未満に加熱させ、
    前記ガス供給系により前記処理室内に前記水素含有ガスと前記酸素含有ガスとを、前記
    酸素含有ガス中の酸素成分の流量が、前記水素含有ガスの水素成分の流量に対して６５％以下となるように供給させ、前記プラズマ生成部により前記処理室内にプラズマを生成させて、前記基板に対してプラズマで励起した前記水素含有ガスと前記酸素含有ガスとを供給して酸化処理を施す際に、前記水素含有ガスの活性化時期と前記酸素含有ガスの活性化時期とが互いに一致するよう、前記処理室内への前記水素含有ガスの供給を開始させた後、所定時間経過してから前記処理室内への前記酸素含有ガスの供給を開始させる
    ように構成されている基板処理装置。
  4. 前記制御部は、前記水素含有ガスの消滅時期と前記酸素含有ガスの消滅時期とが互いに一致するよう、前記処理室内への前記酸素含有ガスの供給を停止させた後、所定時間経過してから前記処理室内への前記水素含有ガスの供給を停止させる
    請求項３に記載の基板処理装置。
JP2009104139A 2008-06-13 2009-04-22 半導体デバイスの製造方法及び基板処理装置 Active JP4573903B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009104139A JP4573903B2 (ja) 2008-06-13 2009-04-22 半導体デバイスの製造方法及び基板処理装置
KR1020090051859A KR101080116B1 (ko) 2008-06-13 2009-06-11 반도체 디바이스의 제조 방법 및 기판 처리 장치
US12/457,493 US8071446B2 (en) 2008-06-13 2009-06-12 Manufacturing method of semiconductor device and substrate processing apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008155488 2008-06-13
JP2009104139A JP4573903B2 (ja) 2008-06-13 2009-04-22 半導体デバイスの製造方法及び基板処理装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010182164A Division JP2011023730A (ja) 2008-06-13 2010-08-17 半導体デバイスの製造方法及び基板処理装置

Publications (2)

Publication Number Publication Date
JP2010021527A JP2010021527A (ja) 2010-01-28
JP4573903B2 true JP4573903B2 (ja) 2010-11-04

Family

ID=41415191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009104139A Active JP4573903B2 (ja) 2008-06-13 2009-04-22 半導体デバイスの製造方法及び基板処理装置

Country Status (3)

Country Link
US (1) US8071446B2 (ja)
JP (1) JP4573903B2 (ja)
KR (1) KR101080116B1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5396180B2 (ja) 2009-07-27 2014-01-22 東京エレクトロン株式会社 選択酸化処理方法、選択酸化処理装置およびコンピュータ読み取り可能な記憶媒体
JP5462885B2 (ja) * 2009-12-18 2014-04-02 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
US8866271B2 (en) * 2010-10-07 2014-10-21 Hitachi Kokusai Electric Inc. Semiconductor device manufacturing method, substrate processing apparatus and semiconductor device
CN104916546B (zh) * 2015-05-12 2018-03-09 京东方科技集团股份有限公司 阵列基板的制作方法及阵列基板和显示装置
TWI676710B (zh) 2017-09-28 2019-11-11 日商國際電氣股份有限公司 半導體裝置的製造方法、基板處理裝置及記錄媒體
KR102636022B1 (ko) 2023-05-23 2024-02-13 이정규 열회수형 환기장치용 광촉매 및 플라즈마 일체형 공기정화장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203228A (ja) * 2006-02-23 2006-08-03 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2007165788A (ja) * 2005-12-16 2007-06-28 Tokyo Electron Ltd 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349285A (ja) * 1999-06-04 2000-12-15 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US20050282338A1 (en) * 2004-06-17 2005-12-22 Yoo Jong-Ryeol Methods of forming gate patterns using isotropic etching of gate insulating layers
JP4487880B2 (ja) * 2004-08-26 2010-06-23 株式会社デンソー インタークーラ
US7521316B2 (en) * 2004-09-09 2009-04-21 Samsung Electronics Co., Ltd. Methods of forming gate structures for semiconductor devices
CN101027758A (zh) * 2004-09-21 2007-08-29 飞思卡尔半导体公司 半导体器件及其形成方法
KR20090101592A (ko) * 2008-03-24 2009-09-29 삼성전자주식회사 산화막 형성 방법 및 이를 이용한 게이트 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165788A (ja) * 2005-12-16 2007-06-28 Tokyo Electron Ltd 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法
JP2006203228A (ja) * 2006-02-23 2006-08-03 Renesas Technology Corp 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
KR20090129954A (ko) 2009-12-17
US20090311876A1 (en) 2009-12-17
JP2010021527A (ja) 2010-01-28
KR101080116B1 (ko) 2011-11-04
US8071446B2 (en) 2011-12-06

Similar Documents

Publication Publication Date Title
US8158535B2 (en) Method for forming insulating film and method for manufacturing semiconductor device
JP4573903B2 (ja) 半導体デバイスの製造方法及び基板処理装置
WO2006129643A1 (ja) プラズマ処理装置およびプラズマ処理方法
JP2006332555A (ja) プラズマ処理方法
JP2006310736A (ja) ゲート絶縁膜の製造方法および半導体装置の製造方法
JPWO2006025363A1 (ja) シリコン酸化膜の形成方法、半導体装置の製造方法およびコンピュータ記憶媒体
US11189483B2 (en) Method of manufacturing semiconductor device and non-transitory computer-readable recording medium
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
JP2010232240A (ja) 半導体装置の製造方法、及び半導体製造装置
KR101255905B1 (ko) 실리콘 산화막의 형성 방법 및 장치
JP2018129330A (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP2011023730A (ja) 半導体デバイスの製造方法及び基板処理装置
US8133820B2 (en) Substrate processing method and substrate processing apparatus
JP2008060412A (ja) 半導体デバイスの製造方法
JP5134223B2 (ja) 半導体装置の製造方法及び基板処理装置
JP2009224755A (ja) 半導体デバイスの製造方法及び基板処理装置
US10014226B2 (en) Method of manufacturing semiconductor device
JP2010171359A (ja) 半導体装置の製造方法及び基板処理装置
JP2011165743A (ja) 半導体装置の製造方法
JP2008311460A (ja) 半導体装置の製造方法
JP2009010144A (ja) 基板処理装置
JP2007103697A (ja) 基板処理装置
JP2008091667A (ja) 基板処理方法
JP2005057163A (ja) 半導体装置の製造方法
JP2011071353A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100817

R150 Certificate of patent or registration of utility model

Ref document number: 4573903

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140827

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350